JP3049001B2 - ヒューズ装置およびその製造方法 - Google Patents
ヒューズ装置およびその製造方法Info
- Publication number
- JP3049001B2 JP3049001B2 JP10029798A JP2979898A JP3049001B2 JP 3049001 B2 JP3049001 B2 JP 3049001B2 JP 10029798 A JP10029798 A JP 10029798A JP 2979898 A JP2979898 A JP 2979898A JP 3049001 B2 JP3049001 B2 JP 3049001B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- conductivity type
- semiconductor substrate
- fuse
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 42
- 239000010408 film Substances 0.000 claims description 28
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 239000013039 cover film Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 22
- 238000009792 diffusion process Methods 0.000 description 21
- 239000011229 interlayer Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000005513 bias potential Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置内に形成
されるヒューズ装置に関し、特にレーザー光照射により
切断されるヒューズ装置に関する。
されるヒューズ装置に関し、特にレーザー光照射により
切断されるヒューズ装置に関する。
【０００２】
【従来の技術】この種のヒューズ装置は、例えば何らか
の回路に電源を供給する電源配線に設けられ、必要に応
じて回路に対する電源供給を遮断する場合などに用いら
れる。その機能は、電源配線に接続された、ヒューズを
構成する配線層をレーザー光で切断することにより実現
される。以下、従来のヒューズ装置について説明する。
の回路に電源を供給する電源配線に設けられ、必要に応
じて回路に対する電源供給を遮断する場合などに用いら
れる。その機能は、電源配線に接続された、ヒューズを
構成する配線層をレーザー光で切断することにより実現
される。以下、従来のヒューズ装置について説明する。
【０００３】図６は、特開平５−４１４８１号公報（以
下従来技術１）に記載されたヒューズ装置であり、照射
するレーザー光の強度調整を容易にするものである。Ｐ
型半導体基板４１上にフィールド酸化膜４２が形成さ
れ、さらにその上に第１層間絶縁膜４３，第２層間絶縁
膜４４が形成されている。第１層間絶縁膜４３上には多
結晶シリコン膜４５（ヒューズ）が形成され、コンタク
ト４８−１および４８−２を介してアルミニウム等の配
線４６−１および４６−２と接続されている。そして、
素子全体がカバー膜４７で覆われている。カバー膜４７
および第２層間絶縁膜４４には開口部４９が設けられ、
ここにレーザー光が照射されて多結晶シリコン膜４５が
切断される。
下従来技術１）に記載されたヒューズ装置であり、照射
するレーザー光の強度調整を容易にするものである。Ｐ
型半導体基板４１上にフィールド酸化膜４２が形成さ
れ、さらにその上に第１層間絶縁膜４３，第２層間絶縁
膜４４が形成されている。第１層間絶縁膜４３上には多
結晶シリコン膜４５（ヒューズ）が形成され、コンタク
ト４８−１および４８−２を介してアルミニウム等の配
線４６−１および４６−２と接続されている。そして、
素子全体がカバー膜４７で覆われている。カバー膜４７
および第２層間絶縁膜４４には開口部４９が設けられ、
ここにレーザー光が照射されて多結晶シリコン膜４５が
切断される。
【０００４】このとき、レーザー光の強度は微細に調整
されなければならない。なぜならば、照射したレーザー
光が多結晶シリコン膜４５だけでなく第１層間絶縁膜４
３およびフィールド酸化膜４２も突き抜けて半導体基板
４１まで達した場合、多結晶シリコン膜４５と半導体基
板４１が接触する可能性があるからである。このとき、
配線４６−１または４６−２がＶｃｃ電位に接続され、
基板が接地電位にバイアスされたとすると、もれ電流が
発生する。したがって、このヒューズ装置では、開口部
４９下の半導体基板４１に、基板の導電型と逆のＮ型拡
散層４０を設けている。かかる構成によれば、たとえレ
ーザー光が多少強くても、Ｎ型拡散層４０を突き抜けな
ければ配線４６−１および４６−２と半導体基板４１と
の絶縁は保たれる。すなわち、多結晶シリコン膜４５と
Ｎ型拡散層４０とが接触した場合、これらの間はＰＮ逆
接合となるため、もれ電流は流れない。
されなければならない。なぜならば、照射したレーザー
光が多結晶シリコン膜４５だけでなく第１層間絶縁膜４
３およびフィールド酸化膜４２も突き抜けて半導体基板
４１まで達した場合、多結晶シリコン膜４５と半導体基
板４１が接触する可能性があるからである。このとき、
配線４６−１または４６−２がＶｃｃ電位に接続され、
基板が接地電位にバイアスされたとすると、もれ電流が
発生する。したがって、このヒューズ装置では、開口部
４９下の半導体基板４１に、基板の導電型と逆のＮ型拡
散層４０を設けている。かかる構成によれば、たとえレ
ーザー光が多少強くても、Ｎ型拡散層４０を突き抜けな
ければ配線４６−１および４６−２と半導体基板４１と
の絶縁は保たれる。すなわち、多結晶シリコン膜４５と
Ｎ型拡散層４０とが接触した場合、これらの間はＰＮ逆
接合となるため、もれ電流は流れない。
【０００５】また、同様のヒューズ装置が特開平７−２
１１７７９号公報（以下従来技術２）に記載されてい
る。この装置は図７に示すように、Ｐ型半導体基板５１
に形成されたＮウェル５６上に、ヒューズ５５−１およ
び５５−２を設けたものである。そしてヒューズ切断時
にこれらのヒューズとＮウェル５６とが接触することを
防ぐために、Ｐウェル５０−１および５０−２を形成し
ている。なお、５２はフィールド酸化膜，５３は層間絶
縁膜，５４はカバー膜である。半導体装置においては、
Ｎウェル５６などをフローティング状態にしておくこと
は電荷が蓄積した場合に基板電位を変動させる恐れがあ
り好ましくない。したがって、Ｎウェル５６は、コンタ
クト５７を介してＶｃｃ電位にバイアスされている。
１１７７９号公報（以下従来技術２）に記載されてい
る。この装置は図７に示すように、Ｐ型半導体基板５１
に形成されたＮウェル５６上に、ヒューズ５５−１およ
び５５−２を設けたものである。そしてヒューズ切断時
にこれらのヒューズとＮウェル５６とが接触することを
防ぐために、Ｐウェル５０−１および５０−２を形成し
ている。なお、５２はフィールド酸化膜，５３は層間絶
縁膜，５４はカバー膜である。半導体装置においては、
Ｎウェル５６などをフローティング状態にしておくこと
は電荷が蓄積した場合に基板電位を変動させる恐れがあ
り好ましくない。したがって、Ｎウェル５６は、コンタ
クト５７を介してＶｃｃ電位にバイアスされている。
【０００６】
【発明が解決しようとする課題】これらの従来技術は、
ヒューズが半導体基板（もしくはウェル）と接触しても
れ電流が発生する可能性を低くすること、すなわちレー
ザー光照射に対する信頼性の向上と、デバイスの微細化
とを同時に実現することが困難である。
ヒューズが半導体基板（もしくはウェル）と接触しても
れ電流が発生する可能性を低くすること、すなわちレー
ザー光照射に対する信頼性の向上と、デバイスの微細化
とを同時に実現することが困難である。
【０００７】従来技術１においては、高い信頼性を得る
ためにはＮ型拡散層４０をある程度深く形成しなくては
ならない。ところが、拡散層を深く作るために熱拡散を
長時間行うと横方向にも拡散層が拡大する。この拡散層
は、従来技術２の説明で述べたように、通常は何らかの
電位にバイアスされる。一般的には、Ｐ型半導体基板に
作られるＮ型拡散層の場合はＶｃｃ電位、Ｎ型半導体基
板に作られるＰ型拡散層の場合はＧＮＤ電位にバイアス
される。したがって、拡散層を形成するための不純物の
導入範囲は、拡散層にバイアス電位を供給するための配
線のコンタクトの位置に重なるように決められる。その
コンタクトの位置は、レーザー光照射時の破片の飛び散
り等を考慮して、開口部４９からある程度離れた位置に
決められる。よって、拡散層を深く形成しようとする
と、コンタクトの位置からさらに周りに拡散層が拡がる
ため、ヒューズ装置の占有する素子領域が大きくなって
しまう。
ためにはＮ型拡散層４０をある程度深く形成しなくては
ならない。ところが、拡散層を深く作るために熱拡散を
長時間行うと横方向にも拡散層が拡大する。この拡散層
は、従来技術２の説明で述べたように、通常は何らかの
電位にバイアスされる。一般的には、Ｐ型半導体基板に
作られるＮ型拡散層の場合はＶｃｃ電位、Ｎ型半導体基
板に作られるＰ型拡散層の場合はＧＮＤ電位にバイアス
される。したがって、拡散層を形成するための不純物の
導入範囲は、拡散層にバイアス電位を供給するための配
線のコンタクトの位置に重なるように決められる。その
コンタクトの位置は、レーザー光照射時の破片の飛び散
り等を考慮して、開口部４９からある程度離れた位置に
決められる。よって、拡散層を深く形成しようとする
と、コンタクトの位置からさらに周りに拡散層が拡がる
ため、ヒューズ装置の占有する素子領域が大きくなって
しまう。
【０００８】従来技術２においては、そもそもＮウェル
５６の中にＰウェル５０を形成しているので、Ｐウェル
５０をあまり深く形成することはできない。Ｐウェル５
０を深く形成するためには、Ｎウェル５６を深く形成し
なくてはならないが、この点に関しては上述した従来技
術１と同じ問題が発生する。また、Ｐウェルをバイアス
する場合も同様である。さらに、レーザー光がＮウェル
５６を突き抜けてしまった場合、ヒューズ５５とＰ型半
導体基板５１とが接触して、もれ電流が発生してしま
う。
５６の中にＰウェル５０を形成しているので、Ｐウェル
５０をあまり深く形成することはできない。Ｐウェル５
０を深く形成するためには、Ｎウェル５６を深く形成し
なくてはならないが、この点に関しては上述した従来技
術１と同じ問題が発生する。また、Ｐウェルをバイアス
する場合も同様である。さらに、レーザー光がＮウェル
５６を突き抜けてしまった場合、ヒューズ５５とＰ型半
導体基板５１とが接触して、もれ電流が発生してしま
う。
【０００９】したがって、本発明は、レーザー光照射に
対する高い信頼性と、小さい占有面積とを同時に実現す
る、ヒューズ装置を提供する。
対する高い信頼性と、小さい占有面積とを同時に実現す
る、ヒューズ装置を提供する。
【００１０】
【課題を解決するための手段】本発明のヒューズ装置
は、第１導電型の半導体基板と、半導体基板の表面部の
素子形成領域に設けられた第１の深さをもつ第２導電型
の第１のウェルと、第１のウェル上に設けられたヒュー
ズ素子と、ヒューズ素子上に設けられたカバー膜と、カ
バー膜の前記ヒューズ素子にレーザー光を照射する部分
に設けられた開口部とを有し、第１のウェルの底部の少
なくとも開口部を含む領域に、第１の深さより深い第２
の深さをもちかつ底部が第１のウェルよりも小さい前記
第２導電型の第２のウェルが設けられている。
は、第１導電型の半導体基板と、半導体基板の表面部の
素子形成領域に設けられた第１の深さをもつ第２導電型
の第１のウェルと、第１のウェル上に設けられたヒュー
ズ素子と、ヒューズ素子上に設けられたカバー膜と、カ
バー膜の前記ヒューズ素子にレーザー光を照射する部分
に設けられた開口部とを有し、第１のウェルの底部の少
なくとも開口部を含む領域に、第１の深さより深い第２
の深さをもちかつ底部が第１のウェルよりも小さい前記
第２導電型の第２のウェルが設けられている。
【００１１】好適な実施態様によれば、第１のウェル
は、素子形成領域内の開口部より外側に設けられたバイ
アス配線とコンタクト領域を介して接続されており、コ
ンタクト領域を含む範囲に形成される。また、第１のウ
ェルは、第２のウェルの形成範囲より広く形成される。
また、第１導電型がＰ型であり、第２導電型がＮ型であ
るとき、半導体基板はヒューズ素子に供給される電位よ
りも低い電位にバイアスされている。
は、素子形成領域内の開口部より外側に設けられたバイ
アス配線とコンタクト領域を介して接続されており、コ
ンタクト領域を含む範囲に形成される。また、第１のウ
ェルは、第２のウェルの形成範囲より広く形成される。
また、第１導電型がＰ型であり、第２導電型がＮ型であ
るとき、半導体基板はヒューズ素子に供給される電位よ
りも低い電位にバイアスされている。
【００１２】また、本発明のヒューズ装置は、より好適
には、第１導電型の半導体基板と、半導体基板の表面部
に設けられた第２導電型のウェルと、ウェル上に設けら
れたヒューズ素子と、ヒューズ素子上に設けられレーザ
ー光が照射される部分に開口部をもつカバー膜と、開口
部を囲んで設けられたリング配線とを有するものであ
り、ウェルが、リング配線の外形とほぼ同じ範囲に形成
される浅い第１のウェルと、開口部を含む範囲に形成さ
れる第１のウェルよりも深い第２のウェルとで構成され
ている。
には、第１導電型の半導体基板と、半導体基板の表面部
に設けられた第２導電型のウェルと、ウェル上に設けら
れたヒューズ素子と、ヒューズ素子上に設けられレーザ
ー光が照射される部分に開口部をもつカバー膜と、開口
部を囲んで設けられたリング配線とを有するものであ
り、ウェルが、リング配線の外形とほぼ同じ範囲に形成
される浅い第１のウェルと、開口部を含む範囲に形成さ
れる第１のウェルよりも深い第２のウェルとで構成され
ている。
【００１３】さらに、本発明のヒューズ装置を製造する
製造方法は、第１導電型の半導体基板に選択的に第２導
電型の不純物を注入する工程と、注入した第２導電型の
不純物を熱拡散して第２導電型の第１のウェルを形成す
る工程と、第１のウェルと少なくとも一部が重なる領域
に選択的に第２導電型の不純物を注入して第１のウェル
よりも浅い第２のウェルを形成する工程と、第１のウェ
ルの上にヒューズ素子を形成する工程とを含む。さら
に、第１のウェル形成の工程の後、第２のウェルの形成
工程の前に、半導体基板全面に第１導電型の不純物を注
入する工程を含んでもよい。
製造方法は、第１導電型の半導体基板に選択的に第２導
電型の不純物を注入する工程と、注入した第２導電型の
不純物を熱拡散して第２導電型の第１のウェルを形成す
る工程と、第１のウェルと少なくとも一部が重なる領域
に選択的に第２導電型の不純物を注入して第１のウェル
よりも浅い第２のウェルを形成する工程と、第１のウェ
ルの上にヒューズ素子を形成する工程とを含む。さら
に、第１のウェル形成の工程の後、第２のウェルの形成
工程の前に、半導体基板全面に第１導電型の不純物を注
入する工程を含んでもよい。
【００１４】
【発明の実施の形態】本発明の第１の実施の形態を説明
する。本発明では、ヒューズ下のＮウェルを、複数のＮ
型ウェル３−１および３−２で構成する。図２は本実施
の形態の平面図であり、図１（ａ）は図２のＡ−Ａ断面
図、図１（ｂ）は図２のＢ−Ｂ断面図である。以下、こ
れらの図面を参照して本実施の形態のヒューズ装置の構
造を説明する。
する。本発明では、ヒューズ下のＮウェルを、複数のＮ
型ウェル３−１および３−２で構成する。図２は本実施
の形態の平面図であり、図１（ａ）は図２のＡ−Ａ断面
図、図１（ｂ）は図２のＢ−Ｂ断面図である。以下、こ
れらの図面を参照して本実施の形態のヒューズ装置の構
造を説明する。
【００１５】Ｐ型半導体基板１とＰウェル４とでＰ型半
導体領域２が形成され、この上にフィールド酸化膜５，
第１層間絶縁膜６，多結晶シリコン膜８，第２層間絶縁
膜７，カバー膜１２の順に形成されている。多結晶シリ
コン膜８はヒューズ素子となる配線層で、第２層間絶縁
膜７上に形成された配線層１０−１および１０−２とコ
ンタクト領域９−１および９−２を介して接続されてい
る。カバー膜１２には開口部１３が設けられており、こ
こにレーザー光が照射される。多結晶シリコン膜８にレ
ーザー光を照射したときのＰ型半導体領域２への突き抜
けを防止するために、深いＮウェル３−１と浅いＮウェ
ル３−２とが形成されている。以下、Ｎウェル３−１と
３−２とをまとめて、Ｎウェル全体領域３と呼ぶ。ま
た、Ｎウェル全体領域３をバイアスするために、リング
配線１１が、コンタクト領域９−３および９−４とＮ型
高濃度不純物層１４とを介して浅いＮウェル３−２に接
続されている。Ｎ型高濃度不純物層１４は、リング配線
１１と浅いＮウェル３−２とのコンタクト抵抗を低減す
るために設けられている。なお、配線層１０−１，１０
−２およびリング配線１１は、アルミニウム等で形成さ
れる。また、図示していないが、配線層１０−１，１０
−２は電源や任意の回路に、リング配線１１はバイアス
電位（Ｖｃｃ）に、Ｐ型半導体領域２は接地電位（ＧＮ
Ｄ）に、それぞれ接続される。
導体領域２が形成され、この上にフィールド酸化膜５，
第１層間絶縁膜６，多結晶シリコン膜８，第２層間絶縁
膜７，カバー膜１２の順に形成されている。多結晶シリ
コン膜８はヒューズ素子となる配線層で、第２層間絶縁
膜７上に形成された配線層１０−１および１０−２とコ
ンタクト領域９−１および９−２を介して接続されてい
る。カバー膜１２には開口部１３が設けられており、こ
こにレーザー光が照射される。多結晶シリコン膜８にレ
ーザー光を照射したときのＰ型半導体領域２への突き抜
けを防止するために、深いＮウェル３−１と浅いＮウェ
ル３−２とが形成されている。以下、Ｎウェル３−１と
３−２とをまとめて、Ｎウェル全体領域３と呼ぶ。ま
た、Ｎウェル全体領域３をバイアスするために、リング
配線１１が、コンタクト領域９−３および９−４とＮ型
高濃度不純物層１４とを介して浅いＮウェル３−２に接
続されている。Ｎ型高濃度不純物層１４は、リング配線
１１と浅いＮウェル３−２とのコンタクト抵抗を低減す
るために設けられている。なお、配線層１０−１，１０
−２およびリング配線１１は、アルミニウム等で形成さ
れる。また、図示していないが、配線層１０−１，１０
−２は電源や任意の回路に、リング配線１１はバイアス
電位（Ｖｃｃ）に、Ｐ型半導体領域２は接地電位（ＧＮ
Ｄ）に、それぞれ接続される。
【００１６】本実施の形態では、好適には、深いＮウェ
ル３−１はその底部が開口部１３とほぼ一致する範囲に
形成される。これは、レーザー光が開口部１３の端部に
照射されたときの信頼性を高めるためである。また浅い
Ｎウェル３−２は、リング配線１１のコンタクト領域９
−３から９−４の範囲とほぼ一致する範囲に形成され
る。これは、深いＮウェル３−１をバイアスするためで
ある。本実施の形態は、図示したようなＮウェル領域３
を形成することで、ヒューズ装置の高信頼性と占有面積
の縮小化を実現するが、主に、深いＮウェル３−１は高
信頼性に、浅いＮウェル３−２は占有面積の縮小化に寄
与している。
ル３−１はその底部が開口部１３とほぼ一致する範囲に
形成される。これは、レーザー光が開口部１３の端部に
照射されたときの信頼性を高めるためである。また浅い
Ｎウェル３−２は、リング配線１１のコンタクト領域９
−３から９−４の範囲とほぼ一致する範囲に形成され
る。これは、深いＮウェル３−１をバイアスするためで
ある。本実施の形態は、図示したようなＮウェル領域３
を形成することで、ヒューズ装置の高信頼性と占有面積
の縮小化を実現するが、主に、深いＮウェル３−１は高
信頼性に、浅いＮウェル３−２は占有面積の縮小化に寄
与している。
【００１７】次に図３を参照して、本発明のヒューズ装
置の製造方法を説明する。ただし、本発明の特徴である
Ｎウェル全体領域３を形成する工程の他の工程は周知の
方法であるため、説明を省略する。
置の製造方法を説明する。ただし、本発明の特徴である
Ｎウェル全体領域３を形成する工程の他の工程は周知の
方法であるため、説明を省略する。
【００１８】はじめに、Ｐ型半導体基板１を用意する
（ａ）。本実施の形態では、基板の一主面上に、ヒュー
ズ装置，Ｐチャネル型トランジスタおよびＮチャネル型
トランジスタを形成する。次に、ヒューズ装置形成領域
２０とＮチャネル型トランジスタ形成領域２２に、選択
的にリンを４Ｅ１２，１５０ｋｅＶの条件で打ち込み、
Ｎウェル３−１および３−３を形成する（ｂ）。このと
き、Ｎウェル３−１は後に形成されるカバー膜の開口部
と同じ範囲に不純物を打ち込む。続いて、１２００℃で
４時間の熱拡散を行い、Ｎウェル３−１および３−３の
押し込みを行い深いＮウェルを形成する（ｃ）。続い
て、半導体基板１の全面に、ボロンを５Ｅ１２，４００
ｋｅＶの条件で打ち込み、Ｐウェル４を形成する
（ｄ）。そして、再びリンを１．７Ｅ１３，９００ｋｅ
Ｖの条件で打ち込み、浅いＮウェル３−２および３−４
を形成する。このとき、Ｎウェル３−２は後に形成され
るリング配線の外形と同じ範囲に不純物を打ち込む。な
お、Ｎウェル３−３および３−４は、形成するトランジ
スタの設計ルールにしたがって定められる大きさとす
る。この後は、周知の方法で、それぞれの領域上にヒュ
ーズ装置，Ｐチャネル型トランジスタおよびＮチャネル
型トランジスタが形成される。
（ａ）。本実施の形態では、基板の一主面上に、ヒュー
ズ装置，Ｐチャネル型トランジスタおよびＮチャネル型
トランジスタを形成する。次に、ヒューズ装置形成領域
２０とＮチャネル型トランジスタ形成領域２２に、選択
的にリンを４Ｅ１２，１５０ｋｅＶの条件で打ち込み、
Ｎウェル３−１および３−３を形成する（ｂ）。このと
き、Ｎウェル３−１は後に形成されるカバー膜の開口部
と同じ範囲に不純物を打ち込む。続いて、１２００℃で
４時間の熱拡散を行い、Ｎウェル３−１および３−３の
押し込みを行い深いＮウェルを形成する（ｃ）。続い
て、半導体基板１の全面に、ボロンを５Ｅ１２，４００
ｋｅＶの条件で打ち込み、Ｐウェル４を形成する
（ｄ）。そして、再びリンを１．７Ｅ１３，９００ｋｅ
Ｖの条件で打ち込み、浅いＮウェル３−２および３−４
を形成する。このとき、Ｎウェル３−２は後に形成され
るリング配線の外形と同じ範囲に不純物を打ち込む。な
お、Ｎウェル３−３および３−４は、形成するトランジ
スタの設計ルールにしたがって定められる大きさとす
る。この後は、周知の方法で、それぞれの領域上にヒュ
ーズ装置，Ｐチャネル型トランジスタおよびＮチャネル
型トランジスタが形成される。
【００１９】上述から明らかなように、本実施の形態で
は、ヒューズ装置のＮウェル全体領域３を、熱拡散によ
り形成される深いＮウェル３−１とイオン注入により形
成される浅いＮウェル３−２とで形成する。すなわち、
本実施の形態では深いＮウェル３−１はリング配線１１
と直接接続されなくてもよいため、従来技術より狭い範
囲にイオン注入して熱拡散を行うので十分深く形成して
も装置の占有面積を拡げることはない。また、浅いＮウ
ェル３−２は深いＮウェル３−１とリング配線との接続
を行えばよいため、熱拡散されなくてもよいか、もしく
は短い熱拡散でよい。したがって、浅いＮウェル３−２
によって装置の占有面積が拡がることもない。なお、浅
いＮウェル３−２に対して熱拡散を行わない場合でも、
かかるＮウェル３−２は、ウェル形成後のトランジスタ
などの形成工程の熱履歴によって、図示したように若干
拡がる。
は、ヒューズ装置のＮウェル全体領域３を、熱拡散によ
り形成される深いＮウェル３−１とイオン注入により形
成される浅いＮウェル３−２とで形成する。すなわち、
本実施の形態では深いＮウェル３−１はリング配線１１
と直接接続されなくてもよいため、従来技術より狭い範
囲にイオン注入して熱拡散を行うので十分深く形成して
も装置の占有面積を拡げることはない。また、浅いＮウ
ェル３−２は深いＮウェル３−１とリング配線との接続
を行えばよいため、熱拡散されなくてもよいか、もしく
は短い熱拡散でよい。したがって、浅いＮウェル３−２
によって装置の占有面積が拡がることもない。なお、浅
いＮウェル３−２に対して熱拡散を行わない場合でも、
かかるＮウェル３−２は、ウェル形成後のトランジスタ
などの形成工程の熱履歴によって、図示したように若干
拡がる。
【００２０】また、本実施の形態では、深いＮウェル３
−１および浅いＮウェル３−２はＮチャネル型トランジ
スタ形成領域２２のようなトリプルウェルのトランジス
タ領域と同時に形成できるので、特別な工程を必要とし
ない。
−１および浅いＮウェル３−２はＮチャネル型トランジ
スタ形成領域２２のようなトリプルウェルのトランジス
タ領域と同時に形成できるので、特別な工程を必要とし
ない。
【００２１】図４乃至図５に、本発明の他の実施の形態
を示す。図示した各平面図は、深いＮウェル３−１と浅
いＮウェル３−２との関係を示すものであり、第１の実
施の形態と同一の箇所には同一の符号を付してある。な
お、図面を分かりやすくするために、リング配線１１と
コンタクト領域９−３および９−４は省略してある。
を示す。図示した各平面図は、深いＮウェル３−１と浅
いＮウェル３−２との関係を示すものであり、第１の実
施の形態と同一の箇所には同一の符号を付してある。な
お、図面を分かりやすくするために、リング配線１１と
コンタクト領域９−３および９−４は省略してある。
【００２２】図２に示した第１の実施の形態では、浅い
Ｎウェル３−２が深いＮウェル３−１を包含するように
形成されているが、図４乃至図５に示すような位置関係
としてもよい。つまり、浅いＮウェル３−２はリング配
線１１のコンタクトと深いＮウェル３−１とを接続する
ように形成すればよいので、必ずしも深いＮウェル３−
１を包含しなくてもよい。すなわち、リング配線１１の
コンタクト領域９−３および９−４は必ずしも図２に示
した位置に形成されるわけではないので、かかるコンタ
クト領域の位置によって、浅いＮウェル３−２の形成範
囲を図示したように適宜変更してもよい。なお、図５
（ｂ）に示したように、熱拡散された深いＮウェル３−
１の形成領域が、浅いＮウェル３−２の形成領域とほぼ
重なる場合、レーザー光照射に対する信頼性が最も高く
なる。
Ｎウェル３−２が深いＮウェル３−１を包含するように
形成されているが、図４乃至図５に示すような位置関係
としてもよい。つまり、浅いＮウェル３−２はリング配
線１１のコンタクトと深いＮウェル３−１とを接続する
ように形成すればよいので、必ずしも深いＮウェル３−
１を包含しなくてもよい。すなわち、リング配線１１の
コンタクト領域９−３および９−４は必ずしも図２に示
した位置に形成されるわけではないので、かかるコンタ
クト領域の位置によって、浅いＮウェル３−２の形成範
囲を図示したように適宜変更してもよい。なお、図５
（ｂ）に示したように、熱拡散された深いＮウェル３−
１の形成領域が、浅いＮウェル３−２の形成領域とほぼ
重なる場合、レーザー光照射に対する信頼性が最も高く
なる。
【００２３】上述してきた本発明においては、Ｎウェル
の深さは、実施の形態のように２段階でなくとも複数で
あればよい。また、ＮウェルやＰ型半導体基板のバイア
ス電位は、これらの間がＰＮ逆接合となる電位ならばＶ
ｃｃやＧＮＤでなくともよい。仮にＮウェルがフローテ
ィングとされる場合も、ヒューズが接触したときのＮウ
ェルとＰ型半導体基板とがＰＮ逆接合となるような電位
に基板をバイアスすればよい。また、Ｎ型半導体基板を
用いる場合は、Ｎウェルの替わりにＰウェルを用いれば
よい。
の深さは、実施の形態のように２段階でなくとも複数で
あればよい。また、ＮウェルやＰ型半導体基板のバイア
ス電位は、これらの間がＰＮ逆接合となる電位ならばＶ
ｃｃやＧＮＤでなくともよい。仮にＮウェルがフローテ
ィングとされる場合も、ヒューズが接触したときのＮウ
ェルとＰ型半導体基板とがＰＮ逆接合となるような電位
に基板をバイアスすればよい。また、Ｎ型半導体基板を
用いる場合は、Ｎウェルの替わりにＰウェルを用いれば
よい。
【００２４】
【発明の効果】以上説明したように、本発明のヒューズ
装置は、ヒューズ素子にレーザー光を照射する開口部の
下に深いＮウェルを形成し、Ｎウェルにバイアス電位を
供給するリング配線のコンタクト領域と深いＮウェルと
の間には浅いＮウェルを形成することにより、レーザー
光照射に対する高い信頼性とデバイスの微細化を同時に
実現できるという効果がある。
装置は、ヒューズ素子にレーザー光を照射する開口部の
下に深いＮウェルを形成し、Ｎウェルにバイアス電位を
供給するリング配線のコンタクト領域と深いＮウェルと
の間には浅いＮウェルを形成することにより、レーザー
光照射に対する高い信頼性とデバイスの微細化を同時に
実現できるという効果がある。
【図１】本発明の第１の実施の形態を示す断面図であ
る。
る。
【図２】本発明の第１の実施の形態を示す平面図であ
る。
る。
【図３】本発明の第１の実施の形態の製造工程を示す断
面図である。
面図である。
【図４】本発明のその他の実施の形態を示す平面図であ
る。
る。
【図５】本発明のその他の実施の形態を示す平面図であ
る。
る。
【図６】従来技術１を示す断面図である。
【図７】従来技術２を示す平面図および断面図である。
１，４１，５１ Ｐ型半導体基板 ２ Ｐ型半導体領域 ３ Ｎウェル全体領域 ３−１，３−２，３−３，３−４，４０，５６ Ｎウ
ェル ４，５０−１，５０−２ Ｐウェル ５，４２，５２ フィールド酸化膜 ６，４３，５３ 第１層間絶縁膜 ７，４４ 第２層間絶縁膜 ８，４５，５５−１，５５−２ 多結晶シリコン膜
（ヒューズ素子） ９−１，９−２，４８−１，４８−２ コンタクト領
域 ９−３，９−４，５７ リング配線コンタクト領域 １０−１，１０−２，４６−１，４６−２ 配線層 １１ リング配線 １２，４７，５４ カバー膜 １３，４９ 開口部 １４ Ｎ型高濃度不純物層 ２０ ヒューズ装置形成領域 ２１ Ｐチャネル型トランジスタ形成領域 ２２ Ｎチャネル型トランジスタ形成領域
ェル ４，５０−１，５０−２ Ｐウェル ５，４２，５２ フィールド酸化膜 ６，４３，５３ 第１層間絶縁膜 ７，４４ 第２層間絶縁膜 ８，４５，５５−１，５５−２ 多結晶シリコン膜
（ヒューズ素子） ９−１，９−２，４８−１，４８−２ コンタクト領
域 ９−３，９−４，５７ リング配線コンタクト領域 １０−１，１０−２，４６−１，４６−２ 配線層 １１ リング配線 １２，４７，５４ カバー膜 １３，４９ 開口部 １４ Ｎ型高濃度不純物層 ２０ ヒューズ装置形成領域 ２１ Ｐチャネル型トランジスタ形成領域 ２２ Ｎチャネル型トランジスタ形成領域
フロントページの続き (56)参考文献 特開 昭61−176135（ＪＰ，Ａ) 特開 昭63−260149（ＪＰ，Ａ) 特開 平３−83361（ＪＰ，Ａ) 特開 平５−41481（ＪＰ，Ａ) 特開 平７−211779（ＪＰ，Ａ) 特開 平８−88281（ＪＰ，Ａ) 特開 平９−17874（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 27/04 H01L 21/822 H01L 21/3205 H01L 21/3213
Claims (9)
- 【請求項１】 第１導電型の半導体基板と、前記半導体
基板の表面部の素子形成領域に設けられた第１の深さを
もつ第２導電型の第１のウェルと、前記第１のウェル上
に設けられたヒューズ素子と、前記ヒューズ素子上に設
けられたカバー膜と、前記カバー膜の前記ヒューズ素子
にレーザー光を照射する部分に設けられた開口部とを有
するヒューズ装置において、前記第１のウェルの底部の
少なくとも前記開口部を含む領域に設けられた、前記第
１の深さより深い第２の深さをもちかつ底部が前記第１
のウェルよりも小さい前記第２導電型の第２のウェルを
有することを特徴とするヒューズ装置。 - 【請求項２】 前記第１のウェルは、前記素子形成領域
内の前記開口部より外側に設けられたバイアス配線とコ
ンタクト領域を介して接続されていることを特徴とする
請求項１記載のヒューズ装置。 - 【請求項３】 前記第１のウェルは、前記素子形成領域
において前記コンタクト領域を含む範囲に形成されてい
ることを特徴とする請求項２記載のヒューズ装置。 - 【請求項４】 前記第１のウェルの形成範囲は、前記第
２のウェルの形成範囲より広いことを特徴とする請求項
１，２または３記載のヒューズ装置。 - 【請求項５】 前記第１導電型はＰ型であり、前記第２
導電型はＮ型であるとき、前記半導体基板は前記ヒュー
ズ素子に供給される電位よりも低い電位にバイアスされ
ることを特徴とする請求項１，２，３または４記載のヒ
ューズ装置。 - 【請求項６】 第１導電型の半導体基板と、前記半導体
基板上に設けられたヒューズ素子と、前記半導体基板上
に設けられたバイアス配線と、前記バイアス配線から前
記半導体基板まで達するコンタクト領域と、前記ヒュー
ズ素子上に設けられレーザー光が照射される部分に開口
部をもつカバー膜とを有するヒューズ装置において、前
記開口部下の前記半導体基板の表面部に設けられた第２
導電型の第１のウェルと、前記コンタクト領域と前記第
１のウェルとを接続するように設けられた前記第１のウ
ェルよりも浅い前記第２導電型の第２のウェルとを有す
ることを特徴とするヒューズ装置。 - 【請求項７】 第１導電型の半導体基板と、前記半導体
基板の表面部に設けられた第２導電型のウェルと、前記
ウェル上に設けられたヒューズ素子と、前記ヒューズ素
子上に設けられレーザー光が照射される部分に開口部を
もつカバー膜と、前記開口部を囲んで設けられたリング
配線とを有するヒューズ装置において、前記ウェルは、
前記リング配線の外形とほぼ同じ範囲に形成される浅い
第１のウェルと、前記開口部を含む範囲に形成される前
記第１のウェルよりも深い第２のウェルとで構成される
ことを特徴とするヒューズ装置。 - 【請求項８】 第１導電型の半導体基板に選択的に第２
導電型の不純物を注入する工程と、注入した前記第２導
電型の不純物を熱拡散して第２導電型の第１のウェルを
形成する工程と、前記第１のウェルと少なくとも一部が
重なる領域に選択的に前記第２導電型の不純物を注入し
て前記第１のウェルよりも浅い第２のウェルを形成する
工程と、前記第１のウェルの上にヒューズ素子を形成す
る工程とを含むことを特徴とするヒューズ装置の製造方
法。 - 【請求項９】 前記第１のウェル形成の工程の後、前記
第２のウェルの形成工程の前に、前記半導体基板全面に
前記第１導電型の不純物を注入する工程をさらに含むこ
とを特徴とする請求項８記載のヒューズ装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029798A JP3049001B2 (ja) | 1998-02-12 | 1998-02-12 | ヒューズ装置およびその製造方法 |
| TW088101053A TW418521B (en) | 1998-02-12 | 1999-01-22 | Semiconductor device for simultaneously achieving high reliability to laser light radiation and small occupation region and method of manufacturing it |
| US09/246,833 US6373120B1 (en) | 1998-02-12 | 1999-02-08 | Semiconductor device for simultaneously achieving high reliability to laser light radiation and small occupation region and method of manufacturing it |
| KR1019990004475A KR100317566B1 (ko) | 1998-02-12 | 1999-02-09 | 레이저광 조사에 대한 고신뢰성 및 작은 점유영역을 동시에 실현한 반도체 장치 및 그 제조방법 |
| CN99100745A CN1226084A (zh) | 1998-02-12 | 1999-02-12 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029798A JP3049001B2 (ja) | 1998-02-12 | 1998-02-12 | ヒューズ装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233722A JPH11233722A (ja) | 1999-08-27 |
| JP3049001B2 true JP3049001B2 (ja) | 2000-06-05 |
Family
ID=12286034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10029798A Expired - Lifetime JP3049001B2 (ja) | 1998-02-12 | 1998-02-12 | ヒューズ装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6373120B1 (ja) |
| JP (1) | JP3049001B2 (ja) |
| KR (1) | KR100317566B1 (ja) |
| CN (1) | CN1226084A (ja) |
| TW (1) | TW418521B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030096667A (ko) * | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 반도체 메모리 장치의 정션 캐패시터 형성방법 및 그 구조 |
| JP4685388B2 (ja) * | 2004-09-06 | 2011-05-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP4584657B2 (ja) * | 2004-09-13 | 2010-11-24 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2006156960A (ja) * | 2004-10-26 | 2006-06-15 | Nec Electronics Corp | 半導体装置 |
| US7615841B2 (en) * | 2005-05-02 | 2009-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design structure for coupling noise prevention |
| CN103606547B (zh) * | 2013-11-29 | 2016-11-02 | 深圳市德赛微电子技术有限公司 | 一种带激光修调工艺的集成电路版图结构及集成芯片 |
| JP2015177071A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
| US9455222B1 (en) * | 2015-12-18 | 2016-09-27 | Texas Instruments Incorporated | IC having failsafe fuse on field dielectric |
| JP6926806B2 (ja) * | 2017-08-09 | 2021-08-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| CN115810609B (zh) * | 2022-12-08 | 2023-09-12 | 上海功成半导体科技有限公司 | 熔丝修调结构及其制备方法、集成电路 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403399A (en) * | 1981-09-28 | 1983-09-13 | Harris Corporation | Method of fabricating a vertical fuse utilizing epitaxial deposition and special masking |
| EP0076967B1 (en) * | 1981-10-09 | 1987-08-12 | Kabushiki Kaisha Toshiba | Semiconductor device having a fuse element |
| US4598462A (en) * | 1983-04-07 | 1986-07-08 | Rca Corporation | Method for making semiconductor device with integral fuse |
| US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
| JPS6410656A (en) * | 1987-07-03 | 1989-01-13 | Hitachi Ltd | Complementary type semiconductor device |
| JPH0383361A (ja) | 1989-08-28 | 1991-04-09 | Matsushita Electron Corp | 半導体装置 |
| JPH0541481A (ja) | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体集積回路 |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| JP2914000B2 (ja) * | 1992-04-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5675174A (en) * | 1993-01-06 | 1997-10-07 | Rohm Co., Ltd. | Method for using fuse structure in semiconductor device |
| JP2611639B2 (ja) * | 1993-11-25 | 1997-05-21 | 日本電気株式会社 | 半導体装置 |
| JPH07211779A (ja) | 1994-01-21 | 1995-08-11 | Fujitsu Ltd | 半導体集積回路 |
| US5903041A (en) * | 1994-06-21 | 1999-05-11 | Aptix Corporation | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap |
| US5457336A (en) * | 1994-10-13 | 1995-10-10 | Advanced Micro Devices, Inc. | Non-volatile memory structure including protection and structure for maintaining threshold stability |
| JPH08204129A (ja) | 1995-01-20 | 1996-08-09 | Seikosha Co Ltd | 半導体装置 |
| JP3017422B2 (ja) * | 1995-09-11 | 2000-03-06 | キヤノン株式会社 | 光起電力素子アレー及びその製造方法 |
| JPH118305A (ja) * | 1997-06-13 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-02-12 JP JP10029798A patent/JP3049001B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-22 TW TW088101053A patent/TW418521B/zh not_active IP Right Cessation
- 1999-02-08 US US09/246,833 patent/US6373120B1/en not_active Expired - Fee Related
- 1999-02-09 KR KR1019990004475A patent/KR100317566B1/ko not_active IP Right Cessation
- 1999-02-12 CN CN99100745A patent/CN1226084A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11233722A (ja) | 1999-08-27 |
| KR19990072520A (ko) | 1999-09-27 |
| KR100317566B1 (ko) | 2001-12-22 |
| US6373120B1 (en) | 2002-04-16 |
| CN1226084A (zh) | 1999-08-18 |
| TW418521B (en) | 2001-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5024965A (en) | Manufacturing high speed low leakage radiation hardened CMOS/SOI devices | |
| US6087210A (en) | Method of manufacturing a CMOS Transistor | |
| US6518623B1 (en) | Semiconductor device having a buried-channel MOS structure | |
| KR100564180B1 (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JP2965783B2 (ja) | 半導体装置およびその製造方法 | |
| US6492220B2 (en) | Method for manufacturing semiconductor device capable of suppressing narrow channel width effect | |
| JP2004207271A (ja) | Ｓｏｉ基板及び半導体集積回路装置 | |
| KR100397096B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100213201B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
| US5777368A (en) | Electrostatic discharge protection device and its method of fabrication | |
| US6638799B2 (en) | Method for manufacturing a semiconductor device having a silicon on insulator substrate | |
| EP0545082B1 (en) | Process for manufacturing MOS-type integrated circuits comprising LOCOS isolation regions | |
| JP3049001B2 (ja) | ヒューズ装置およびその製造方法 | |
| GB2315159A (en) | Semiconductor device | |
| US6830986B2 (en) | SOI semiconductor device having gettering layer and method for producing the same | |
| KR0159141B1 (ko) | 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법 | |
| JPH1070250A (ja) | 半導体装置およびその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US7256462B2 (en) | Semiconductor device | |
| US20060086990A1 (en) | Semiconductor device and fabrication method therefor | |
| US5122855A (en) | Semiconductor device with latch-up prevention structure | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| KR100294775B1 (ko) | 반도체장치및그의제조방법 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| KR100524918B1 (ko) | 반도체 장치의 배선 구조체 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |