CN1226084A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1226084A CN1226084A CN99100745A CN99100745A CN1226084A CN 1226084 A CN1226084 A CN 1226084A CN 99100745 A CN99100745 A CN 99100745A CN 99100745 A CN99100745 A CN 99100745A CN 1226084 A CN1226084 A CN 1226084A
- Authority
- CN
- China
- Prior art keywords
- trap
- semiconductor device
- planar section
- semiconductor layer
- surface planar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 151
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000001089 thermophoresis Methods 0.000 claims description 12
- 239000002019 doping agent Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 60
- 230000005855 radiation Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 8
- 238000005513 bias potential Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件包括:第一半导体层(1),第一阱(3－1),第二半导体层(4),第二阱(3－2),绝缘层(5,6),熔丝层(8),和绝缘层(12)。第一阱(3－1)形成在第一半导体层(1)的表面中。第二半导体层(4)形成在第一半导体层(1)上。第二阱(3－2)形成在第二半导体层(4)中,其横向比第一阱(3－1)宽。绝缘层(5,6)形成在第二半导体层(4)上。熔丝层(8)形成在绝缘层(5,6)上。绝缘层(12)形成在熔丝层(8)上,从而使一部分所述熔丝层(8)暴露。
Description
本发明涉及半导体器件，特别涉及用于同时实现激光照射的高可靠性和小占据面积的半导体器件及其制造方法。
这种类型的半导体器件设置在例如给电路输送电源的电源线中。当需要停止给电路输送电源时使用这种半导体器件。这种半导体器件的功能是通过利用激光切断构成与电源线连接的熔丝的布线层来执行的。下面说明常规半导体器件。
图1表示在日本特许公开专利申请(JP-A-平5-41481)(下文称为常规技术1)中公开的半导体器件。其很容易调节要照射的激光的强度。在P型半导体衬底41上形成场氧化膜42。而且，在场氧化膜42上形成第一层间绝缘膜43和第二层间绝缘膜44。
在第一层间绝缘膜43上形成多晶硅膜45，作为熔丝元件。多晶硅膜45通过接触48-1、48-2连接到由铝形成的布线46-1、46-2。整个元件用覆盖膜47覆盖。在覆盖膜47和第二层间绝缘膜44中形成开口49。激光照射开口49以切断多晶硅膜45。
此时，必须精细调节激光的强度。原因如下。如果照射的激光不仅穿透多晶硅膜45，而且穿透第一层间绝缘膜43和场氧化膜42并且到达P型半导体衬底41，则多晶硅膜45和P型半导体衬底41很可能相互接触。
当它们彼此接触时，如果假设布线46-1或46-2被施加以偏置电压Vcc并且半导体衬底41被偏置到地电位GND，则会产生漏电流。
这样，在开口49下面的半导体衬底41中形成N型扩散层40，其导电类型与半导体衬底41相反。根据这样的结构，即使激光稍微增强，也能保持布线46-1和46-2与半导体衬底41之间的绝缘，除非激光穿透N型扩散层40。即，如果多晶硅膜45与N型扩散层40接触，则N型扩散层40和半导体衬底41之间的部分处于PN转换结的状态。因此，不会有漏电流流动。
在日本特许公开专利申请(JP-A-平7-211779)(此后称为常规技术2)中公开了相似的半导体器件。在这种器件中，在P型半导体衬底51中所形成的N阱56上设置熔丝55-1、55-2，如图2A和2B所示。而且，形成P型阱50-1、50-2，从而当熔丝55-1、55-2被切断时防止这些熔丝55-1、55-2与N型阱56接触。
顺便提及，参考标号52表示场氧化膜，53表示层间绝缘膜，54表示覆盖膜。在这种半导体器件中，由于积累在N型阱56中的电荷可能引起P型半导体衬底51的电势改变，因此不希望N型阱56等保持在浮置状态。于是，N型阱56通过接触57被偏置到偏置电位Vcc。
在这些常规技术1和2中，很难同时实现激光照射可靠性改善和半导体器件的小型化。在这种情况下，激光照射的可靠性的改善，将减少在熔丝与半导体衬底(或阱)接触时产生漏电流的可能性。
在常规技术1中，必须深深地形成N型扩散层40，以达到高可靠性。但是，在进行长时间的热迁移以形成深扩散层时，扩散层甚至在横向也会扩展。
扩散层通常被偏置到如在常规技术2的解释中所述的某一电势。一般，在P型半导体衬底中形成N型扩散层的情况下，扩散层被偏置到偏置电位Vcc，而在N型半导体衬底中形成P型扩散层的情况下，则被偏置到地电位GND。
于是，确定用于形成扩散层而注入杂质的范围，以重叠给扩散层施加偏置电压的布线的接触的位置。考虑到当激光照射等操作时碎片的散落，将此接触的位置设置在远离开口49的位置。
如果深深地形成扩散层，则该扩散层在从远离开口49的位置所形成的接触的位置的周边进一步扩展。这使半导体器件所占据的区域变大。
在常规技术2中，P型阱50-1、50-2最初形成在N型阱56中。这样，就不能极深地形成P型阱50-1、50-2。为了深形成P型阱50-1、50-2,N型阱56必须形成得更深。如果N型阱56形成得很深，会出现与常规技术1同样的问题。而且，如果偏置P型阱50-1、50-2，则也会出现与常规技术1同样的问题。另外，如果激光穿透N型阱56，则熔丝55和P型半导体衬底51会彼此接触，并产生漏电流。
下面说明的半导体器件是在日本特许公开专利申请(JP-A-平8-204129)中公开的。这种半导体器件设置有：具有与硅衬底11相反的导电类型的阱12，形成在阱12上的绝缘层13和形成在绝缘层13上的激光调整布线层14。
但是，在日本特许公开专利申请(JP-A-平8-204129)中公开的半导体器件中并没有公开在本发明中解决上述问题的措施。
而且，在日本特许公开专利申请(JP-A-平3-83361)中公开了下面说明的半导体器件。这种半导体器件设置有：具有第一导电类型的半导体衬底，形成在半导体衬底中的具有与第一导电类型相反的第二导电类型的扩散层，形成在扩散层和半导体衬底上的绝缘膜，和形成在扩散层上的绝缘膜上的切断熔丝。
但是，在日本特许公开专利申请(JP-A-平3-83361)中公开的半导体器件中没有公开在本发明中解决上述问题的措施。
本发明是为了解决所述相关技术中的上述问题。
为解决上述问题提出本发明。因此，本发明之目的是提供用于同时实现激光照射的高可靠性和小的占据区域的半导体器件及其制造方法。
根据本发明方案的半导体器件包括：第一半导体层，形成在第一半导体层的表面上的第一阱，形成在第一半导体层上的第二半导体层，形成在第二半导体层中并在横向比第一阱宽的第二阱，形成在第二半导体层上的绝缘层，形成在该绝缘层上的熔丝层，以及形成在熔丝层上并露出一部分熔丝层的绝缘层。
在这种情况下，第一阱的深度比第二阱的深度深。
还是在这种情况下，熔丝层是多晶硅膜。
还是在这种情况下，该半导体器件还包括形成在熔丝的暴露部分外面的电极。
在这种情况下，电极与第二阱连接。
还是在这种情况下，电极通过绝缘层彼此连接，从而容许第一阱和第二阱被偏置。
在这种情况下，第一阱和第二阱可以彼此接触。
还是在这种情况下，第一半导体层和第二半导体层可以形成为单个半导体层。
在这种情况下，第一和第二阱具有与第一半导体层和第二半导体层相反的导电类型。
仍然在这种情况下，第一阱形成为在第一半导体层中具有第一表面平面部分，而熔丝层的暴露部分形成在第一表面平面部分上。
为实现本发明的另一方案，第一阱形成为在第一半导体层中具有第一表面平面部分，第二阱形成为在第二半导体层中具有第二表面平面部分，并且，至少第一表面平面部分的一部分形成为与一部分第二表面平面部分重叠。
为实现本发明的又一方案，第一阱形成为在第一半导体层中具有第一表面平面部分，第二阱形成为在第二半导体层中具有第二表面平面部分，整个第一表面平面部分形成为基本上与一部分第二表面平面部分重叠。
为实现本发明的又一方案，第一阱形成为在第一半导体层中具有第一表面平面部分，第二阱形成为具有在第二半导体层中的第二表面平面部分，整个第一表面平面部分形成为与整个第二表面平面部分重叠。
为实现本发明的又一方案，第二阱形成为在第二半导体层中具有第二表面平面部分，第二表面平面部分为外部形成。
为实现本发明的另一方案，第二阱形成为在第二半导体层中具有第二表面平面部分，该半导体器件还包括在第二表面平面部分的内部横向形成的电极。
在这种情况下，各电极通过绝缘层彼此连接，从而容许第一阱和第二阱被偏置。
仍然在这种情况下，第二阱形成为在第二半导体层中具有第二表面平面部分，该半导体器件还包括在熔丝层的暴露部分外横向形成和在第二表面平面部分内横向形成的偏置电压输送布线，其中偏置电压输送布线给第一阱和第二阱施加偏置电压。
为了实现本发明的又一方案，半导体器件包括：熔丝层；形成在该熔丝层下面的绝缘层；形成在该绝缘层下面的半导体层；形成在绝缘层和半导体层之间，用于防止电流流进半导体层的保护部分；用于施加偏置电压的偏置部分；和用于把偏置部分连接到保护部分的连接部分，同时防止电流流进半导体层。
在这种情况下，在照射到熔丝层的激光穿透绝缘层时，保护部分和连接部分可以防止漏电流从熔丝层流入半导体层。
仍然在这种情况下，连接部分形成为使保护部分的表面平面部分比连接部分的小。
为了实现本发明的另一方案，一种制造半导体器件的方法，包括以下各步骤：把具有第一导电类型的杂质选择注入到具有与第一导电类型相反的第二导电类型的半导体衬底中；进行注入杂质的热迁移以形成具有第一导电类型的第一阱；把具有第一导电类型的杂质选择注入到重叠区域中以形成比第一阱浅的第二阱；至少一部分重叠区域与第一阱重叠；以及在第二阱上和第一阱上形成熔丝元件。
在这种情况下，把具有第一导电类型的杂质选择注入到重叠区域的步骤包括把具有第一导电类型的杂质注入到比所形成的第一阱作为重叠区域宽的区域中。
仍然在这种情况下，制造半导体器件的方法还包括，在进行注入杂质的热迁移的步骤之后和在把具有第一导电类型的杂质选择注入到重叠区域中的步骤之前，把具有第二导电类型的杂质注入到半导体衬底中的步骤。
仍然在这种情况下，制造半导体器件的方法还包括形成在第一阱上的形成的熔丝元件的暴露部分的步骤。
仍然在这种情况下，制造半导体器件的方法还包括，在第一阱外面且在第二阱里面横向形成偏置电压输送线，以给第一阱和第二阱施加偏置电压的步骤。
通过阅读下面结合附图的详细说明将会更加全面地理解本发明，其中：
图1是表示常规技术1的截面图；
图2A是表示常规技术2的平面图；
图2B是表示常规技术2的截面图；
图3A表示沿着图4中的A-A线截取的本发明的第一实施例；
图3B表示沿着图4中的B-B线截取的本发明的第一实施例；
图4是表示本发明的第一实施例的平面图；
图5A是表示制造本发明的第一实施例的工艺的截面图；
图5B是表示制造本发明的第一实施例的工艺的截面图；
图5C是表示制造本发明的第一实施例的工艺的截面图；
图5D是表示制造本发明的第一实施例的工艺的截面图；
图5E是表示制造本发明的第一实施例的工艺的截面图；
图6A是表示本发明另一实施例的平面图；
图6B仍然是表示本发明的另一实施例的平面图；
图6C仍然是表示本发明的另一实施例的平面图；
图7A仍然是表示本发明的另一实施例的平面图；
图7B仍然是表示本发明的另一实施例的平面图。
下面参照附图详细说明本发明的优选实施例。
下面说明本发明的第一实施例。在本发明中，熔丝下面的N型阱设置有多个N型阱3-1、3-2。图4是表示此实施例的平面图。图3A是沿着图4的A-A线截取的截面图。图3B是沿着图4的B-B线截取的截面图。下面参照上述附图说明该实施例中的半导体器件的结构。
P型半导体区域2设置有P型半导体衬底1和P型阱4。按照顺序在P型半导体区域2上形成场氧化膜5、第一层间绝缘膜6、多晶硅膜8、第二层间绝缘膜7和覆盖膜12。多晶硅膜8是作为熔丝元件的布线层。多晶硅膜8通过接触区域9-1、9-2连接到在第二层间绝缘膜7上形成的布线区域10-1、10-2。在覆盖层12中形成开口13。激光照射到开口13上。
形成深N型阱3-1和浅N型阱3-2，从而在激光照射到多晶硅膜8上时，防止激光穿透P型半导体区域2。这之后，N型阱3-1、3-2总称为N型阱整区3。
为偏置N型阱整区3，环形布线11通过接触区域9-3、9-4和N型高浓度杂质层14连接到浅N型阱3-2。形成N型高浓度杂质层14，以减少环形布线11和浅N型阱3-2之间的接触电阻。
顺便提及，布线区域10-1、10-2和环形布线11是由铝等形成的。布线区域10-1、10-2连接到电源和电路上，环形布线11被施加偏置电压(Vcc),P型半导体区域2连接到地电位(GND)，但它们并没有被示出。
在此实施例中，深N型阱3-1最好形成得使深N型阱3-1的底部基本上与开口13重叠。其用意在于当激光照射到开口13的底端时来提高可靠性。
浅N型阱3-2形成得基本上与环形布线11的接触区域9-3和9-4之间的区域重叠。其用意在于偏置深N型阱3-1。
在本例中，N型阱整区3如所示形成，以实现半导体器件的高可靠性和由半导体器件占用的占据区域小型化。主要是，深N型阱3-1有助于高可靠性，而浅N型阱3-2有助于占用区域的小型化。
下面参照图5A-5E说明本实施例中的半导体器件的制造方法。但是，由于除了形成N型阱整区3的工艺以外的工艺是公知的，所以省略了这方面的解释。
首先，制备P型半导体衬底1(图5A)。在本实施例中，在P型半导体衬底1的主表面(参见标号20、21、22)中形成半导体器件(熔丝器件)、P沟道型晶体管和N沟道型晶体管。在这种情况下，参考标号20表示要形成熔丝器件的区域。参考标号21表示要形成P沟道型晶体管的区域。参考标号22表示要形成N沟道型晶体管(在P型阱中形成的类型)的区域。
然后，将磷选择注入到熔丝器件形成区20和N沟道型晶体管形成区22中。在这种情况下，磷以4E12和150keV的条件被注入，以形成N型阱3-1和3-3(图5B)。此时，磷被注入到与在后面形成的覆盖膜12的开口13相同区域中，以形成N型阱3-1。
接着，在1200℃下进行4小时的热迁移，以推进N型阱3-1和3-3中。相应地形成深N型阱3-1和3-3(图5C)。
接着，在5E12和400keV条件下把硼注入到半导体衬底1的整个表面中，以形成P型阱4(图5D)。
在1.7E13和900keV条件下再一次注入硼，以形成浅阱3-2和3-4(图5E)。此时，磷被注入到与在后面形成的环形布线11的外形相同的区域中，以形成N型阱3-2。
N型阱3-3和3-4的尺寸根据待形成的晶体管的设计规则确定。然后，使用公知方式在相应区域20、21和22中形成熔丝器件、P沟道型晶体管和N沟道型晶体管。
从上述解释可以理解，在本实施例中，N型阱整区3设置有通过热迁移形成的深N型阱3-1和通过离子注入形成的浅N型阱3-2。
即，在本实施例中，不必使深N型阱3-1直接与环形布线11连接。这样，离子被注入到比常规技术的区域窄的区域中，以进行热迁移。所以，即使深N型阱3-1形成得足够深，半导体器件的占用区域也不会扩展。
而且，由于浅N型阱3-2被用于把深N型阱3-1连接到环形布线11上，所以不需要热迁移，少量的热迁移还是容许的。因此，由于浅N型阱3-2而使半导体器件的占用区域不再扩展。
顺便提及，即使不进行浅N型阱3-2的热迁移，浅N型阱3-2也会在形成浅N型阱3-2之后利用形成晶体管等的工艺中的热过程(history)而如所示那样稍微扩展。
而且，在本实施例中，深N型阱3-1和浅N型阱3-2的形成可以与三阱的晶体管区域，例如N沟道型晶体管形成区域22的形成同时进行。这样就不需要用于形成深N型阱3-1和浅N型阱3-2的特殊工艺。
图6A-6C和图7A和7B表示本发明的另一实施例。所示各个平面图表示深N型阱3-1和浅N型阱3-2之间的关系。相同的标号表示与第一实施例中相同的部分。顺便提及，为清楚表示，省略了环形布线11和接触区域9-3和9-4。
在图4所示的第一实施例中，浅N型阱3-2形成得使一部分浅N型阱3-2与整个深N型阱3-1重叠。但是，图6A-6C和7A和7B所示的位置关系是容许的。即，浅N型阱3-2可以形成得把环形布线11的接触区域9-3和9-4连接到深N型阱3-1。因此，不总是要求浅N型阱3-2与整个深N型阱3-1重叠。
即，环形布线11的接触区域9-3和9-4不总是形成在图4中所示的位置。这样，要形成浅N型阱3-2的区域的位置可以按所示那样根据这种接触区域9-3和9-4的位置适当变化。
如果热迁移深N型阱3-1的整个区域基本上与浅N型阱3-2的整个区域重叠，如图7B所示，则激光照射的可靠性达到其最大值。
在本发明中，不一定必须使N型阱整区3的深度设置有如实施例中那样的两个级别。这样，就可以设置有多个级别。
如果N型阱整区3和P型半导体衬底1之间的部分处于PN转换结状态，则不一定必须使N型阱整区3和P型半导体衬底1的偏置电位是偏置电位Vcc或地电位GND。
N型阱整区3可以处于浮置状态。在这种情况下，可将P型半导体衬底1施加这样的偏置电位，当熔丝元件8与P型半导体衬底1和N型阱整区3接触时，使P型半导体衬底1和N型阱整区3处于PN转换结状态。
如果使用N型半导体衬底，可以用P型阱代替N型阱。
如上所述，通过在激光照射熔丝元件的开口的下面形成深N型阱，和在深N型阱和用于给深N型阱输送偏置电压的环形布线的接触区域之间形成浅N型阱，本发明具有同时实现激光照射的高可靠性和半导体器件的小型化的效果。
Claims (22)
1．一种半导体器件，其特征在于该器件包括：
第一半导体层(1)；
形成在所述第一半导体层(1)的表面中的第一阱(3-1)；
形成在所述第一半导体层(1)上的第二半导体层(4)；
形成在所述第二半导体层(4)中其横向比所述第一阱(3-1)宽的第二阱(3-2)；
形成在所述第二半导体层(4)上的绝缘层(5,6)；
形成在所述绝缘层(5,6)上的熔丝层(8)；以及
形成在所述熔丝层(8)上使一部分所述熔丝层(8)暴露的绝缘层(12)。
2．根据权利要求1所述的半导体器件，其特征在于所述第一阱(3-1)的深度比所述第二阱(3-2)深。
3．根据权利要求1所述的半导体器件，其特征在于所述熔丝层(8)是多晶硅膜。
4．根据权利要求1所述的半导体器件，还包括：
形成在所述熔丝层(8)的所述暴露部分(13)外面的电极(9-3和9-4)。
5．根据权利要求4所述的半导体器件，其特征在于所述电极(9-3和9-4)与所述第二阱(3-2)连接。
6．根据权利要求4所述的半导体器件，其特征在于所述电极(9-3和9-4)通过所述绝缘层(5,6)相互连接，从而容许所述第一阱(3-1)和所述第二阱(3-2)被偏置。
7．根据权利要求1所述的半导体器件，其特征在于所述第一阱(3-1)和所述第二阱(3-2)相互连接。
8．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第一半导体层(1)和所述第二半导体层(4)作为单个半导体层形成。
9．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第一和第二阱(3-1和3-2)具有与所述第一半导体层(1)和所述第二半导体层(4)相反的导电类型。
10．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第一阱(3-1)形成为在所述第一半导体层(1)中具有第一表面平面部分，和
所述熔丝层(8)的暴露部分(13)形成在所示第一表面平面部分上。
11．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第一阱(3-1)形成为在所述第一半导体层(1)中具有第一表面平面部分，
所述第二阱(3-2)形成为在所述第二半导体层(4)中具有第二表面平面部分，和
至少一部分所述第一表面平面部分形成为与一部分所述第二表面平面部分重叠。
12．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第一阱(3-1)形成为在所述第一半导体层(1)中具有第一表面平面部分，
所述第二阱(3-2)形成为在所述第二半导体层(4)中具有第二表面平面部分，和
整个所述第一表面平面部分形成为与一部分所述第二表面平面部分重叠。
13．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第一阱(3-1)形成为在所述第一半导体层(1)中具有第一表面平面部分，
所述第二阱(3-2)形成为在所述第二半导体层(4)中具有第二表面平面部分，和
整个所述第一表面平面部分形成为基本上与整个所述第二表面平面部分重叠。
14．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第二阱(3-2)形成为在所述第二半导体层(4)中具有第二表面平面部分，和
所述第二表面平面部分形成为外部比所述熔丝层(8)的所述暴露部分(13)宽。
15．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第二阱(3-2)形成为在所述第二半导体层(4)中具有第二表面平面部分，和
所述半导体器件还包括在所述第二表面平面部分的内部部分横向形成的电极(9-3和9-4)。
16．根据权利要求15所述的半导体器件，其特征在于所述电极(9-3和9-4)通过所述绝缘层(5,6)相互连接，从而容许所述第一阱(3-1)和所述第二阱(3-2)被偏置。
17．根据权利要求1-7任何一项所述的半导体器件，其特征在于所述第二阱(3-2)形成为在所述第二半导体层(4)中具有第二表面平面部分，
所述半导体器件还包括在所述熔丝层(8)的所述暴露部分外和在所述第二表面平面部分内横向形成的偏置电压输送线(11)，所述偏置电压输送线(11)给所述第一阱(3-1)和所述第二阱(3-2)施加偏置电压。
18．一种制造半导体器件的方法，其特征在于该方法包括以下各步骤：
把具有第一导电类型的杂质选择注入到具有与所述第一导电类型相反的第二导电类型的半导体衬底(1)中；
进行所述注入杂质(3-1)的热迁移，以形成具有所述第一导电类型的第一阱(3-1)；
把具有所述第一导电类型的杂质(3-2)选择注入到重叠区域中，以形成比所述第一阱(3-1)浅的第二阱(3-2)，至少一部分所述重叠区域与所述第一阱(3-1)重叠；和
在所述第二阱(3-2)上和所述第一阱(3-1)上形成熔丝元件(8)。
19．根据权利要求18所述的制造半导体器件的方法，其中所述把具有所述第一导电类型的杂质(3-2)选择注入到所述重叠区域中的步骤包括把具有所述第一导电类型的杂质(3-2)注入到比作为所述重叠区域的所述形成的第一阱(3-1)宽的区域中。
20．根据权利要求18或19所述的制造半导体器件的方法，还包括下面的步骤：
在进行所述注入杂质(3-1)的所述热迁移的所述步骤之后，把具有所述第一导电类型的杂质(3-2)选择注入到所述重叠区域之前，把具有第二导电类型的杂质(4)注入到所述半导体衬底(1)中。
21．根据权利要求18或19所述的制造半导体器件的方法，还包括下面的步骤：
在所述第一阱(3-1)上形成所述形成的熔丝元件(8)的暴露部分(13)。
22．根据权利要求18或19所述的制造半导体器件的方法，还包括下面的步骤：
在所述第一阱(3-1)外和在所述第二阱(3-2)内横向形成偏置电压输送线(11)，从而给所述第一阱(3-1)和所述第二阱(3-2)施加偏置电压。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10029798A JP3049001B2 (ja) | 1998-02-12 | 1998-02-12 | ヒューズ装置およびその製造方法 |
| JP029798/1998 | 1998-02-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1226084A true CN1226084A (zh) | 1999-08-18 |
Family
ID=12286034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99100745A Pending CN1226084A (zh) | 1998-02-12 | 1999-02-12 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6373120B1 (zh) |
| JP (1) | JP3049001B2 (zh) |
| KR (1) | KR100317566B1 (zh) |
| CN (1) | CN1226084A (zh) |
| TW (1) | TW418521B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750207B (zh) * | 2004-09-13 | 2011-04-06 | 冲电气工业株式会社 | 半导体器件 |
| CN103606547A (zh) * | 2013-11-29 | 2014-02-26 | 深圳市德赛微电子技术有限公司 | 一种带激光修调工艺的集成电路版图结构及集成芯片 |
| CN107068655A (zh) * | 2015-12-18 | 2017-08-18 | 德州仪器公司 | 在场电介质上具有故障安全熔丝的ic |
| CN115810609A (zh) * | 2022-12-08 | 2023-03-17 | 上海功成半导体科技有限公司 | 熔丝修调结构及其制备方法、集成电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030096667A (ko) * | 2002-06-17 | 2003-12-31 | 삼성전자주식회사 | 반도체 메모리 장치의 정션 캐패시터 형성방법 및 그 구조 |
| JP4685388B2 (ja) * | 2004-09-06 | 2011-05-18 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2006156960A (ja) * | 2004-10-26 | 2006-06-15 | Nec Electronics Corp | 半導体装置 |
| US7615841B2 (en) * | 2005-05-02 | 2009-11-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design structure for coupling noise prevention |
| JP2015177071A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP6926806B2 (ja) * | 2017-08-09 | 2021-08-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4403399A (en) * | 1981-09-28 | 1983-09-13 | Harris Corporation | Method of fabricating a vertical fuse utilizing epitaxial deposition and special masking |
| DE3276981D1 (en) * | 1981-10-09 | 1987-09-17 | Toshiba Kk | Semiconductor device having a fuse element |
| US4598462A (en) * | 1983-04-07 | 1986-07-08 | Rca Corporation | Method for making semiconductor device with integral fuse |
| US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
| JPS6410656A (en) * | 1987-07-03 | 1989-01-13 | Hitachi Ltd | Complementary type semiconductor device |
| JPH0383361A (ja) | 1989-08-28 | 1991-04-09 | Matsushita Electron Corp | 半導体装置 |
| JPH0541481A (ja) | 1991-08-06 | 1993-02-19 | Nec Corp | 半導体集積回路 |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| JP2914000B2 (ja) * | 1992-04-28 | 1999-06-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5675174A (en) * | 1993-01-06 | 1997-10-07 | Rohm Co., Ltd. | Method for using fuse structure in semiconductor device |
| JP2611639B2 (ja) * | 1993-11-25 | 1997-05-21 | 日本電気株式会社 | 半導体装置 |
| JPH07211779A (ja) | 1994-01-21 | 1995-08-11 | Fujitsu Ltd | 半導体集積回路 |
| US5903041A (en) * | 1994-06-21 | 1999-05-11 | Aptix Corporation | Integrated two-terminal fuse-antifuse and fuse and integrated two-terminal fuse-antifuse structures incorporating an air gap |
| US5457336A (en) * | 1994-10-13 | 1995-10-10 | Advanced Micro Devices, Inc. | Non-volatile memory structure including protection and structure for maintaining threshold stability |
| JPH08204129A (ja) | 1995-01-20 | 1996-08-09 | Seikosha Co Ltd | 半導体装置 |
| JP3017422B2 (ja) * | 1995-09-11 | 2000-03-06 | キヤノン株式会社 | 光起電力素子アレー及びその製造方法 |
| JPH118305A (ja) * | 1997-06-13 | 1999-01-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-02-12 JP JP10029798A patent/JP3049001B2/ja not_active Expired - Lifetime
-
1999
- 1999-01-22 TW TW088101053A patent/TW418521B/zh not_active IP Right Cessation
- 1999-02-08 US US09/246,833 patent/US6373120B1/en not_active Expired - Fee Related
- 1999-02-09 KR KR1019990004475A patent/KR100317566B1/ko not_active IP Right Cessation
- 1999-02-12 CN CN99100745A patent/CN1226084A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1750207B (zh) * | 2004-09-13 | 2011-04-06 | 冲电气工业株式会社 | 半导体器件 |
| CN103606547A (zh) * | 2013-11-29 | 2014-02-26 | 深圳市德赛微电子技术有限公司 | 一种带激光修调工艺的集成电路版图结构及集成芯片 |
| CN103606547B (zh) * | 2013-11-29 | 2016-11-02 | 深圳市德赛微电子技术有限公司 | 一种带激光修调工艺的集成电路版图结构及集成芯片 |
| CN107068655A (zh) * | 2015-12-18 | 2017-08-18 | 德州仪器公司 | 在场电介质上具有故障安全熔丝的ic |
| CN107068655B (zh) * | 2015-12-18 | 2022-01-25 | 德州仪器公司 | 在场电介质上具有故障安全熔丝的ic |
| CN115810609A (zh) * | 2022-12-08 | 2023-03-17 | 上海功成半导体科技有限公司 | 熔丝修调结构及其制备方法、集成电路 |
| CN115810609B (zh) * | 2022-12-08 | 2023-09-12 | 上海功成半导体科技有限公司 | 熔丝修调结构及其制备方法、集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3049001B2 (ja) | 2000-06-05 |
| US6373120B1 (en) | 2002-04-16 |
| TW418521B (en) | 2001-01-11 |
| KR19990072520A (ko) | 1999-09-27 |
| KR100317566B1 (ko) | 2001-12-22 |
| JPH11233722A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1131567C (zh) | 半导体器件 | |
| CN1079996C (zh) | 高压金属氧化物硅场效应晶体管结构 | |
| CN1282253C (zh) | 具有小袋的半导体器件及其制造 | |
| CN1150610C (zh) | 具有不对称通道掺杂剂轮廓的器件及其制造方法 | |
| KR101125608B1 (ko) | 전력용 반도체장치의 제조방법 | |
| CN1755945A (zh) | 半导体器件 | |
| CN85108969A (zh) | 互补半导体器件 | |
| CN1860610A (zh) | 用于高量子效率的倾斜钉扎光电二极管及形成方法 | |
| CN1658400A (zh) | 半导体装置及其制造方法 | |
| CN2775842Y (zh) | 半导体电路 | |
| CN1658391A (zh) | 纵向双极型晶体管及其制造方法 | |
| CN1638144A (zh) | 半导体器件及其制造方法 | |
| CN1841778A (zh) | 半导体器件中的场效应晶体管及其制造方法 | |
| CN1539169A (zh) | 对称沟槽mosfet器件及其制造方法 | |
| CN1226084A (zh) | 半导体器件及其制造方法 | |
| CN1424761A (zh) | 半导体装置及其制造方法 | |
| CN1212454A (zh) | 高可靠性的槽式电容器型存储器单元 | |
| CN1087499C (zh) | 半导体装置及其制造方法 | |
| CN1862832A (zh) | 高压半导体器件及其制造方法 | |
| CN1806341A (zh) | 场效应晶体管,特别是双扩散场效应晶体管,及其制造方法 | |
| CN1885565A (zh) | 半导体装置及其制造方法 | |
| CN1112292A (zh) | 半导体器件及其制造方法 | |
| CN1183600C (zh) | 半导体器件及其制造方法 | |
| CN1735971A (zh) | 双向电源开关 | |
| CN1763961A (zh) | 半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |