CN1735971A

CN1735971A - 双向电源开关

Info

Publication number: CN1735971A
Application number: CN 200480001444
Authority: CN
Inventors: 沈征; 戴维·诺博鲁·奥卡达
Original assignee: Great Wall Semiconductor Corp
Current assignee: Great Wall Semiconductor Corp
Priority date: 2003-02-04
Filing date: 2004-02-04
Publication date: 2006-02-15

Abstract

由两个或更多的MOS管组成的半导体器件形成一个双向电源开关。该双向开关的一个实例由以下几部分组成：(a)一个具有上表面和下表面的半导体衬底；(b)在半导体衬底内紧邻上表面处具有第一种传导性的第一区；(c)在第一区内具有第二种传导性的第一和第二源区；(d)在第一区内，第一和第二源区之间，紧邻上表面处形成的具有第二种传导性的漏区；(e)连接第一源区的第一源镀层；(f)连接第二源区的第二源镀层；(g)高于上表面处，放置在第一和第二源之间的第一栅。此处，第一栅覆盖了第一源区和漏区的一部分；(h)高于上表面处，放置在第二源和第一栅之间的第二栅。此处，第二栅覆盖了第二源区和漏区的一部分。

Description

双向电源开关

交叉索引

本申请要求2003年2月4日在美国递交的美国临时申请60/444943以及2003年9月8日在美国递交的美国临时申请60/501192的优先权，此处引用的每个申请在此一并作为参考。

技术领域

本发明一般涉及半导体器件领域，特别是与双向电源开关相关。

背景技术

电源MOS管(金属—氧化物—半导体场效应晶体管)用于制造单模块双向电源开关(BDS)。双向电源开关应用于诸如电池充电电路以控制电池的过充和欠充的众多领域。例如，充满电的锂离子电池不能连续充电以免着火和其他灾难性后果。

目前有两类双向开关。第一类的代表产品有Siliconix公司的Si8900EDB和International Rectifier公司的FlipFET。在这类开关中，两个MOS管的漏通过共用的硅衬底相连，如图2所示。第二类的代表产品有仙童公司(Fairchild)的FDZ2551N，其漏由昂贵的铜封装相连。

两种情况下，从MOS管源流出的电流都经过衬底流向漏。制作双向开关时，采用两个垂直的沟道MOS管并通过共用的漏相连。第一类双向开关(例如Siliconix公司的Si8900EDB和InternationalRectifier公司的FlipFET)有更高的R_DSON(静态漏—源导通电阻)。这是因为采用垂直沟道MOS管形成了从第一个MOS管的源到第二个MOS管的源的长的电流通道。特别地，电流首先垂直向下流，而后水平地通过衬底最后垂直返回。这导致电流流过高阻抗结构，从而具有高的R_DSON值。第二类双向开关具有更低的R_DSON但由于额外增加了铜封装而成本更高。

因此，需要提供一种具有高效电流通路而不必增加封装成本的双向电源开关。改进(降低)双向电源开关的导通电阻和单模块结构也是有必要的。

发明内容

依据本发明的一个实施例，公开了一个侧向MOSFET双向开关。依据该发明的一个部分，一种半导体器件由以下几部分组成：

a)一个具有上表面和下表面的半导体衬底；

b)在半导体衬底内紧邻上表面处具有第一种传导性的第一区；

c)在第一区内具有第二种传导性的第一和第二源区；

d)在第一区内，第一和第二源区之间，紧邻上表面处形成的具有第二种传导性的漏区；

e)连接第一源区的第一源镀层；

f)连接第二源区的第二源镀层；

g)高于上表面处，放置在第一和第二源之间的第一栅。此处，第一栅覆盖了第一源区和漏区的一部分；

h)高于上表面处，放置在第二源和第一栅之间的第二栅。此处，第二栅覆盖了第二源区和漏区的一部分。

依据该发明的另一个部分，一种半导体器件由以下几部分组成：

a)一个具有上表面和下表面的半导体衬底；

c)在第一阱区内具有第二种传导性的第二和第三区；

d)在第二区内具有第一种传导性的第一源区，在第三区内具有第一种传导性的第二源区；

e)连接第一源区的第一源镀层；

f)连接第二源区的第二源镀层；

g)高于上表面处，放置在第一和第二源之间的第一栅。此处，第一栅覆盖了第一源区和第二区的一部分；

h)高于上表面处，放置在第二源和第一栅之间的第二栅。此处，第二栅覆盖了第二源区和第三区的一部分。

a)一个具有上表面和下表面的半导体衬底；

b)在半导体衬底内紧邻上表面处具有第一种传导性的第一和第二区；

c)在第一区内，具有第一种传导性的第一连接区，和具有第二种传导性的第一源区；

d)在第二区内，具有第一种传导性的第二连接区，和具有第二种传导性的第二源区；

e)连接第一源区的第一源镀层；

f)连接第二源区的第二源镀层；

g)高于上表面处，放置在第一和第二源之间的第一栅。此处，第一栅覆盖了第一源区和第一区的一部分；

h)高于上表面处，，放置在第二源和第一栅之间的第二栅。此处，第二栅覆盖了第二源区和第二区的一部分。

a)一个具有上表面和下表面的半导体衬底；

b)紧邻上表面处具有第一种传导性的第一区；

c)在第一阱区内，有较多具有第二种传导性的第二区，每个第二区内都有具有第一种传导性的第一源区；

d)在第一区内，有较多具有第二种传导性的第三区，每个第三区内都有具有第一种传导性的第二源区；

e)连接众多第一源区的多个第一源镀层；

f)连接众多第二源区的多个第二源镀层；

g)高于上表面处，放置在第一和第二源之间的众多第一栅。这些第一栅覆盖了第一源区和第二区的一部分；

h)高于上表面处，放置在第二源和第一栅之间的众多第二栅。这些第二栅覆盖了第二源区和第三区的一部分。

依据该发明的另一个部分，一种半导体器件由众多第一和第二源组成，电流从第一源流向相连的第二源。该半导体器件将这些第一源分散在第二源之间。从不同的第一源到与其充分相似并相连的第二源之间也会有电流通路。

附图说明

图1是双向开关的一个应用例子；

图2是一个已有的沟道型MOS管双向开关；

图3是使用该发明的一个器件中MOS管剖面图；

图4是使用该发明的另一个器件中MOS管剖面图；

图5a是使用该发明的一个器件中的一个双向开关的一个单元的剖面图；

图5b是图5a中该器件的顶视图；

图5c是使用该发明的一个器件中的一个双向开关的一个单元的剖面图；

图6是使用该发明的一个器件中的一个双向开关的一个单元的剖面图；

图7是由多个单元组成的双向开关的剖面图；

图8是使用该发明的一个器件中用多个单元和传统技术制作的双向开关的剖面图；

图9a是无漏极的试验器件中焊点的顶视图；

图9b是有漏极的试验器件中焊点的顶视图。

具体实施方式

需要说明的是，为了说明的简化和清晰，图中的各部件没有必要按比例绘制。例如，为清楚起见，一些部件的尺寸相对其他部件被放大了。另外，为清楚起见，同一标号在所有的图中表示同一或类似部件。

该发明的推荐设备采用传统CMOS加工工艺来制造应用该发明的半导体器件以降低生产成本。然而，依照该发明的一个方面，在这种器件上只能制作一种类型的MOS管(N沟道或P沟道MOS管)。由于应用该发明的器件只包含并排的N沟道或P沟道晶体管，避免了自锁问题。

在一个设备中，一个芯片上可制造出多个并排相连的双向开关。最好用短而宽的器件将这些双向开关互连。这些互连器件在2003年6月19日申请的美国专利10/601,121和2002年10月8日申请的美国实用新型发明60/416,942中有详细披露，在此通过引用将两者完全合并。

现在参照图1，展示了该发明的一个应用实例。电池充电电路100包含MOS管110和120，MOS管110具有源112(S1)和栅114(G1)，MOS管120具有源122(S2)和栅124(G1)。源112与电池相连，而源122与需要电池和(或)充电器的设备相连。控制电路130与源112，122和栅114，124相连。控制电路130根据诸如源112和122的电压，以及电池或充电器的状态等因素监测源112和122。控制电路130给栅114和124施加偏置电压，让电池或充电器给设备供电，或者让充电器给电池充电。

图2展示了已有的双向开关单模块电路，比如Siliconix公司的Si8900EDB和International Rectifier公司的FlipFET。典型地，这些设备具有一个衬底110和一个EPI层112，在这个例子中，衬底具有N导电性和N+，EPI层具有N型多数载流子浓度。这些垂直沟道MOS管在P阱135a和135b中使用了大量并排的沟道MOS管120a和120b。沟道MOS管120a和120b分别由栅130a和130b控制。电流从图2中源140流出，流经源140(S1)和150(S2)，向下流过沟道MOS管120a，再向下流过EPI层112，最后通过沟道MOS管120b向上流回源150。在已有的器件中，S1和S2是分开的两部分，因而在两者之间有长的电流通路，这个通路构成了总电阻的大约50％。

图3-图6示出了该发明的不同应用，特别是使用了不同的MOS管。值得一提的是，图3中的MOS管有具有P型导电性的衬底310和植入的P阱312。组成P阱312的是具有N型导电性的区320和区330，这两个区拥有N+和N型多数载流子浓度。尽管势阱在本器件和其他器件中都有描述，但本器件的一个诀窍是使用取向附生的区或采用其他方法加入掺杂剂给器件涂上具有期望导电性的区，而不是使用植入的势阱。

源340放置在区320正上方，漏350放置在区330正上方，栅360与绝缘层(如SiO₂)一起，放置在源340和漏350之间。在该器件中栅360覆盖了P阱312的一部分，P阱312紧贴栅360的下表面。栅360也部分地扩散到具有N型多数载流子浓度的区320和330中。

工作时，对栅360施加偏压后，在栅360下方形成N沟道，从而允许电流通过区320，栅360(未示出)下方的N沟道和区330在源340和漏350之间流动。

图3给出的MOS管具有NMOS结构的优势，对7-10V的击穿电压而言具有低的导通电阻R_ON(例如每平方毫米5-20毫欧)，超低的Q_g，以及只用4块模板即可制造(金属层除外)。这些只是典型数据，可能会随设计的不同而不同。

图4的MOS管使用了具有N或P型导电性(N或P型多数载流子浓度)的衬底410和一个植入的N阱420。在N阱420内形成P阱430。在N阱420和P阱430内形成区440和450，它们都是具有N型导电性，拥有N+和N型多数载流子浓度。

源460放置在区440正上方，漏470放置在区450正上方。栅480与绝缘层(例如SiO₂)一起放置在源460和漏470之间。栅480覆盖了区440，P阱430，N阱420和区450的一部分，P阱430的一部分延伸至栅480的下表面，N阱420的一部分也延伸至栅480的下表面。

工作时，对栅480施加偏压后，在延伸至栅480下方的P阱430内，栅480下方形成N沟道，从而允许电流通过区440，P阱430内栅480下方形成的N沟道(未示出)，N阱420和区450在源460和漏470之间流动。

图4展示的MOS管具有DMOS结构的优势，降低了E场，对12-100V的击穿电压而言具有低的导通电阻RON(例如每平方毫米10-40毫欧)，提高了安全操作范围(“SOA”)，并且只用5块模板即可制造(金属层除外)。这些只是典型数据，可能会随设计的不同而不同。

图5a展示了使用两只图4所示的MOS管，一个共用的漏制作的一个MOS管双向开关的一个单元。特别地，绘制出一个带n或p导电性(N或P多数载流子浓度)的衬底410和植入的N阱420。在N阱420内形成P阱430a和430b，在P阱430a，430b和N阱420内形成区440a，440b和450，这些区都具有N型导电性，拥有N+和N型多数载流子浓度。未画出的是电气上连接从源460a到P阱430a和从源460b到P阱430b的P+区，这种电气上的连接是要将源和他们各自的P阱拉到相同的电势上。

源460a和460b分别放置在区440a和440b正上方。漏470放置在区450正上方。栅480a与绝缘层(例如SiO₂)一起放置在源460a和漏470之间。栅480a覆盖了区440a，P阱430a，N阱420和区450的一部分，P阱430a的一部分延伸至栅480a的下表面，N阱420的一部分也延伸至栅480a的下表面。栅480b与绝缘层(例如SiO₂)一起放置在源460b和漏470之间。栅480b覆盖了区440b，P阱430b，N阱420和区450的一部分，P阱430b的一部分延伸至栅480b的下表面，N阱420的一部分也延伸至栅480b的下表面。是否使用漏470可选。

工作时，对栅480a和480b合理施加作为双向用的偏压后，在延伸至栅480a下方的P阱430a内，栅480a下方形成N沟道，同时，在延伸至栅480b下方的P阱430b内，栅480b下方形成N沟道。从而允许电流通过区440a，P阱430a内栅480a下方形成的N沟道(未示出)，N阱420，区450，P阱430b内栅480b下方形成的N沟道(未示出)，和区440b在源460a和460b之间流动。图5a举例给出了电流从源460a到源460b的流向。

在图5a的另一个器件中，区450由N阱420的一部分构成—除了对N阱420采用了扩散和植入工艺以外，没有进一步的使用这些工艺来改变载流子的浓度。在这类器件中，电流穿越N阱420的上表面在源460a和460b之间往复流动。

图5b展示了包含图5a所示双向开关单元的器件顶视图，用了相同的标号以表示相同的部分。可以看到，该器件中的源，栅和漏区具有矩形“手指”的形状。也可以看到，器件中有些短路块510，将源460a和460b分别与P阱430a和430b相接触。如果需要的话，电极(contacts)520用来将这些源和漏连接到其他电路，其他源或漏，或者其他焊盘上。

图5c展示了使用两只图3所示的MOS管和一个共用的漏制作的一个MOS管双向开关的一个单元。特别地，绘制出一个带p导电性的衬底310和植入的P阱312。在P阱312内形成区320a，320b和330，这些区都具有N型导电性，拥有N+和N型多数载流子浓度。

源340a和340b分别放置在区320a和320b正上方。漏350放置在区330正上方。栅360a与绝缘层(例如SiO₂)一起放置在源340a和漏350之间。栅360a覆盖了区320a，P阱312，和区330的一部分，P阱312的一部分延伸至栅360a的下表面。栅360b与绝缘层(例如SiO₂)一起放置在源340b和漏350之间。栅360b覆盖了区320b，P阱312，和区330的一部分，P阱312的一部分延伸至栅360b的下表面。是否使用漏350可选。

工作时，对栅360a和360b合理施加偏压后，在栅360a和360b下面，P阱312延伸至栅360a和360b之下的部分各形成一个N沟道。从而允许电流通过区320a，P阱312内栅360a下方形成的N沟道(未示出)，区330，P阱312内栅360b下方形成的N沟道(未示出)，和区320b在源340a和340b之间流动。

图6展示了另一个根据该专利制造的MOS管双向开关器件的一个单元。特别地，该单元有一个具有N导电性衬底610。在衬底610内形成P阱620a和620b。P阱620a由P+区640a和区650a构成。区650a具有N型导电性，拥有N+和N型多数载流子浓度。P阱620b由P+区640b和区650b构成。区650b具有N型导电性，拥有N+和N型多数载流子浓度。

源670a放置在P+区640a正上方，区650a的一部分有N+多数载流子浓度。源670b放置在P+区640b正上方，区650b的一部分有N+多数载流子浓度。这些P+区将诸源与各自对应的P阱相连。在衬底610内形成具有n导电性(N多子浓度)的区660。栅680a与绝缘层(如SiO₂)一起放置在源670a和栅680b之间。栅680a覆盖了区650a，P阱620a，和区660的一部分。栅680b与绝缘层(如SiO₂)一起放置在源670b和栅680a之间。栅680b覆盖了区650b，P阱620b，和区660的一部分。区660本质上是一个共用的漏极——到漏极的通路是可选的。

在图6的另一个器件中，区660由衬底610的一部分构成——除了对衬底采用了扩散工艺和植入工艺以外，没有进一步的使用这些工艺来改变载流子的浓度。在这类器件中，电流穿越衬底610的上表面区在源670a和670b之间往复流动。

工作时，对栅680a和680b合理施加作双向用的偏压后，在P阱620a延伸至栅680a下方的那部分形成N沟道，并在P阱620b延伸至栅680b下方的那部分形成N沟道。从而允许电流通过区650a，P阱620a内栅680a下方形成的N沟道(未示出)，区660，P阱620b内栅680b下方形成的N沟道(未示出)，和区650b在源670a和670b之间流动。

实施例1

参照图1，5a，5c和6，现讨论一个运用了该发明的，可对电池充电的电池供电设备的例子。应用图1，图5a所示的双向开关具有源S1和S2(分别是源460a和460b)和栅G1和G2(分别是栅480a和480b)。图5c所示的双向开关具有源S1和S2(分别是源340a和340b)和栅G1和G2(分别是栅360a和360b)。同样地，图6所示的双向开关具有源S1和S2(分别是源670a和670b)和栅G1和G2(分别是栅680a和680b)。电池与源S1相连。设备或(和)充电器与源S2相连。控制电路130与源S1，S2和栅G1，G2相连。

假设电池有充足的电力可以驱动设备，控制电路130将栅G1相对源S1和栅G2相对源S2拉偏。这使得电流从电池通过双向开关流向设备。

假设电池没有充足的电力来驱动设备，比如电压太低，控制电路130从源G1撤销偏压，从而切断了从S1流出的电流，隔离了电池和设备的其它部分。这有助于防止设备工作在可能导致故障的低电压下，也可以防止被过分使用而对其造成损害。当设备正在充电时栅G1也可能关闭以禁止电池的使用。

如果电池正在充电，控制电路130将栅G1相对源S1和栅G2相对源S2拉偏。这使得电流从充电器通过双向开关流向电池。

如果电池充电已满，控制电路130关闭栅G2以防止对电池过充，过充可能导致灾难性后果，对像锂离子电池这类的电池还可能导致起火。

表1将现有器件与图5a(有漏极)和图6(无漏极)所示器件(在表1中称为LateralDisereteTM)构成的双向开关的特性作了比较：

表1

器件	技术	R_DSON@4.5(典型值)	额定电流(A)(Pulse/cont)	焊盘尺寸(单管)	外形尺寸(mm²)
器件	技术	R_DSON@4.5(典型值)	额定电流(A)(Pulse/cont)	焊盘尺寸(单管)	外形尺寸(mm²)	仙童公司FDZ2551N	垂直沟道铜导线/BGA封装	15mΩ	20A/9A	S＝5，D＝3，G＝1(3×6)	硅：5.2mm²总尺寸：10mm²
Siliconix公司Si8900EDB	垂直沟道锡块	20mΩ	10A/5.4A	S＝4，D＝0，G＝1(2×5)	8mm²(4×2mm²)	仙童公司FDZ2551N	垂直沟道铜导线/BGA封装	15mΩ	20A/9A	S＝5，D＝3，G＝1(3×6)	硅：5.2mm²总尺寸：10mm²
Siliconix公司Si8900EDB	垂直沟道锡块	20mΩ	10A/5.4A	S＝4，D＝0，G＝1(2×5)	8mm²(4×2mm²)	IR公司FlipFET	垂直沟道锡块	20mΩ	-	S＝7，D＝0，G＝1(4×4)	9.7mm²(3.1×3.1mm²)
LateralDiscrete有漏极	横向DMOS锡块	10mΩ	10A/5.4A	S＝7，D＝4，G＝1(6×4)	6mm²(3×2mm²)	IR公司FlipFET	垂直沟道锡块	20mΩ	-	S＝7，D＝0，G＝1(4×4)	9.7mm²(3.1×3.1mm²)
LateralDiscrete有漏极	横向DMOS锡块	10mΩ	10A/5.4A	S＝7，D＝4，G＝1(6×4)	6mm²(3×2mm²)	LateralDiscrete无漏极	横向DMOS锡块	15mΩ	10/5.4	S＝7，D＝0，G＝1(4×4)	4mm²(2×2mm²)

1.假定源漏导通电阻RDSON为30mΩ/mm²。

2.LateralDiscrete的芯片尺寸受每个芯片所能承受的最大电流而不是RDSON的限制，假设要承受的-最大电流冲击为10A，则制造焊盘和7个源极需要0.5mm的pitch(与IR公司相同)。

可以看到，在相同尺寸下该发明具有更小的导通电阻。允许设备带漏极或者不带漏极。

根据该发明的另一种应用，用多个单元制造双向开关，通过间隔插入多个源和栅以降低导通电阻，从而能够应付大电流。通过减少电流通路直接减少导通电阻，并且通过将多个单元并排从而显著地减少了导通电阻，这两项设计改善了导通电阻。运用图5a的单元制作的一个器件如图7所示，图中使用了相同的编号来表示相似的部分。可以看到，电流从源S1(460a)流向最靠近的源S2(460b)。很明显的一个技巧是，与图7使用图5a单元的使用方式一样，也可以用多个图5c和6的单元来制造双向开关。

图8展示了将多个单元和交替插入源和栅这两项设计应用于传统技术以降低导通电阻。在这个例子中，图2的原设计(使用沟道MOS管或平面DMOS结构)典型地由两个模块(die)或区组成。第一模块用许多沟道MOS管来制作第一源，同样地，第二模块也用许多沟道MOS管来制作第二源。根据该发明的另一种应用，这些大的源区细分为更小更多的源S1(140)和S2(150)组，交替地插入源和栅。该设计缩短了源之间的电流通路从而减小了导通电阻，并排地连接这些更小的S1和S2单元进一步地减小了导通电阻。在本例子中，电流从源S1流向最近的源S2。

参照图7和图8，即使源S1和S2(以及与其相关联的下面区)以1∶1的方式交替插入，该发明的适用范围(scoped)也不会被局限在这种方式；源S1和S2可以以其他方式和比例分布而不需要局限于该发明的范围。源S1可以分散在诸源S2之间而不必交替的排列。同样的，一个源S1也可以与几个源S2相连，这样电流在该源S1和某个相关的源S2之间流动。在另一个器件中，从一个源S1到一个或多个相关源S2的电流通路与从另一个源S1到与其相连的源S2的电流通路非常的相似。

在使用多个单元(和交替插入源和栅)的器件中，运用多层(推荐金属)，将源S1互连，将源S2互连，栅G1互连，栅G2互连，如果用了漏，也将漏互连。这些互连的性能可应用美国专利10/601,121的新颖连接方式得到提高。图9a展示了应用本发明的无漏极设备的焊盘顶视图。图9b展示了应用本发明的有漏极设备的焊盘顶视图。

显然，先前所展示的这些技巧只是说明性的和不受限制的，仅仅为了举例的需要而提供的。除非有特别地说明，否则为着同一个，相同或相似的目的，本说明公开的所有特性可以用另外的特性代替。例如，一个诀窍是可以根据需要改变导电类型而不会背离本发明的精神和适用范围。以图3为例，衬底310和P阱312可以有N导电性，区320和330可以有具有P+和P型多数载流子浓度而不是N+和N型多数载流子浓度的P导电性。此外，植入的阱也可以用掺杂质的expitaxial层或获得相同导电性的其他方法来取代。也用图3举例，阱312可以用掺杂质的晶膜工艺而不是植入参杂物的方法产生。因此，本发明的各种改进的实施例都落入本发明限定的及其等同的范围之中。

Claims

1、一种半导体器件，其包括：

a、一个半导体衬底，具有上表面和下表面；

b、具有第一种传导性的第一区，其在半导体衬底内紧邻所述的上表面处；

c、具有第二种传导性的第一和第二源区，其在所述的第一区内；

d、具有第二种传导性的漏区，在所述的第一区内、所述的第一和所述的第二源区之间、紧邻所述的上表面处形成；

e、镀在以及连接所述第一源区的第一源；

f、镀在以及连接所述第二源区的第二源；

g、第一栅，位于所述上表面上方，在所述第一和所述第二源之间，其中，第一栅层迭在所述第一源区和所述漏区的一部分；

h、第二栅，位于所述上表面上方，在所述第二源和所述第一栅之间。其中，第二栅层迭在所述第二源区和所述漏区的一部分。

2、一种半导体器件，其包括：

a、一个半导体衬底，其具有上表面和下表面；

b、具有第一种传导性的第一区，其在半导体衬底内紧邻上表面处；

c、具有第二种传导性的第二和第三区，位于第一阱区内；

d、在第二区内具有第一种传导性的第一源区，在第三区内具有第一种传导性的第二源区；

e、镀在并连接第一源区的第一源；

f、镀在并连接第二源区的第二源；

g、第一栅，位于所述上表面上方，在所述第一和所述第二源之间，其中，第一栅层迭在所述第一源区和所述第二区的一部分；

h、第二栅，位于所述上表面上方，在所述第二源和所述第一栅之间，其中，第二栅层迭在所述第二源区和所述第三区的一部分。

3、根据权利要求2所述的半导体器件，其进一步包括：

a、具有第一传导性的漏区，其在所述第一区内紧邻上表面处形成，在第二和第三区之间。

4、一个半导体器件由如下几部分组成：

a、一个半导体衬底，其具有上表面和下表面；

b、具有第一种传导性的第一和第二区，在所述半导体衬底内紧邻上表面处；

c、在所述第一区内，具有第一种传导性的第一连接区，和具有第二种传导性的第一源区；

d、在所述第二区内，具有第一种传导性的第二连接区，和具有第二种传导性的第二源区；

e、镀在并连接所述第一源区的第一源；

f、镀在并连接所述第二源区的第二源；

g、第一栅，位于上表面上方，在所述第一和第二源之间，其中，第一栅层迭在所述第一源区和所述第一区的一部分；

h、第二栅，位于上表面上方，在所述第二源和所述第一栅之间，此处，第二栅层迭在所述第二源区和所述第二区的一部分。

5、根据权利要求4所述的半导体器件，其进一步包括：

a、具有第二传导性的漏区，其在衬底内紧邻上表面处形成，在第一和第二阱区之间。

6、一种半导体器件，其包括：

a、一个半导体衬底，具有上表面和下表面；

b、具有第一种传导性的第一区，其在紧邻上表面处；

c、具有第二种传导性的多个第二区，其在第一阱区内，每一个第二区内都有具有第一种传导性的第一源区；

d、具有第二种传导性的多个第三区，其在第一区内，每一个第三区内都有具有第一种传导性的第二源区；

e、镀在并连接多个第一源区的多个第一源；

f、镀在并连接多个第二源区的多个第二源；

g、多个第一栅，位于所述上表面上方，其中，每个第一栅都放置在所述第一和第二源之间，并且都层迭在所述第一源区和第二区的一部分；

h、多个第二栅，位于所述上表面上方，其中，每个第二栅都放置在所述第二源和第一栅之间，并且都层迭在所述第二源区和第三区的一部分。

7、根据权利要求6所述的半导体器件，其进一步包括：

a、具有第一传导性的多个漏区，其在第一区内，其中，每个漏区都放置在所述第二和第三区之间。

8、一个半导体器件包括：

a、多个第一源；

b、多个第二源，其中，电流从一个第一源流向一个与其相连的第二源。

9、根据权利要求8所述的半导体器件，其中，这些第一源分散在第二源中间。

10、根据权利要求8所述的半导体器件，其中，从不同的源到与其相连的第二源的各个电流通路基本相似。