DE19750896B4 - Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren - Google Patents

Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren Download PDF

Info

Publication number
DE19750896B4
DE19750896B4 DE19750896A DE19750896A DE19750896B4 DE 19750896 B4 DE19750896 B4 DE 19750896B4 DE 19750896 A DE19750896 A DE 19750896A DE 19750896 A DE19750896 A DE 19750896A DE 19750896 B4 DE19750896 B4 DE 19750896B4
Authority
DE
Germany
Prior art keywords
opening
conductive layer
layer
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19750896A
Other languages
English (en)
Other versions
DE19750896A1 (de
Inventor
Takahiro Itami Kawasaki
Shigeru Harada
Hiroshi Tobimatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Publication of DE19750896A1 publication Critical patent/DE19750896A1/de
Application granted granted Critical
Publication of DE19750896B4 publication Critical patent/DE19750896B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleitereinrichtung mit
einer ersten leitenden Schicht (2),
zumindest einer Isolierschicht (3, 5), die die erste leitende Schicht (2) bedeckend gebildet ist,
einer zweiten leitenden Schicht (6a, 6b), die auf der Isolierschicht (3, 5) gebildet ist,
einer ersten Öffnung (100), die auf der ersten leitenden Schicht (2) mit einem dazwischen vorgesehenen Teil der Isolierschicht (3, 5) angeordnet ist,
bei der eine Seitenoberfläche der ersten Öffnung (100) eine Seitenoberfläche der zweiten leitenden Schicht (6a, 6b) und eine Seitenoberfläche der Isolierschicht (3, 5) aufweist,
einer Schutzschicht (7, 8), die auf der zweiten leitenden Schicht (6a, 6b) gebildet ist, und einer zweiten Öffnung (200), die in der Schutzschicht (7, 8) und auf der ersten Öffnung (100) gebildet ist und eine Breite aufweist, die größer ist als die Breite (L) der ersten Öffnung (100), wobei ein Teil der oberen Oberfläche der zweiten leitenden Schicht (6a, 6b) in der zweiten...

Description

  • Die vorliegende Erfindung betrifft im allgemeinen Halbleitereinrichtungen und Herstellungsverfahren derselben und speziell eine Halbleitereinrichtung mit einer leitenden Schicht und ein Herstellungsverfahren derselben.
  • Es ist ein Fehlerreparaturverfahren zum Verhindern, daß die Ausbeute der Halbleitereinrichtungen aufgrund von in dem Herstellungsprozeß bedingten Fehlern reduziert wird, bekannt, entsprechend dem eine durch einen Fehler betroffene Schaltung, die durch eine Prüfung gefunden wurde, zu einer vorher vorgesehenen redundanten Schaltung umgeschaltet wird. Entsprechend dem Reparaturverfahren wird während dem Umschalten von der mit dem Fehler betroffenen Schaltung zu der redundanten Schaltung eine Verbindung zum Umschalten (Sicherung) zu der redundanten Schaltung durch eine Laserstrahlbestrahlung geschmolzen (Laserschmelzen) 16 ist eine Querschnittsansicht, die einen Sicherungsabschnitt und seine Nachbarschaft in einer Halbleitereinrichtung, die eine Sicherungsschicht zum Erreichen einem der Anmelderin bekannten Laserschmelzen aufweist, zeigt. Wie in 16 gezeigt ist, weist die der Anmelderin bekannte Halbleitereinrichtung, die die Schmelzschicht aufweist, ein Halbleitersubstrat 101, eine erste Verbindungsschicht 102, die die Schmelzschicht sein soll, einen ersten und einen zweiten Zwischenschichtisolierfilm 103 und 105, zweite Verbindungsschichten 104a und 104b, dritte Verbindungsschichten 106a und 106b, einen Passivierungsfilm 107, einen Pufferbeschichtungsfilm 108 und eine Öffnung 700 auf.
  • Die erste Verbindungsschicht 102, die die Schmelzschicht sein soll, ist auf der Oberfläche des Halbleitersubstrates 101 gebildet. Der erste Zwischenschichtisolierfilm 103 ist derart gebildet, daß er die erste Verbindungsschicht 102 bedeckt. Die zweiten Verbindungsschichten 104a und 104b sind auf dem ersten Zwischenschichtisolierfilm 103 gebildet. Der zweite Zwischenschichtisolierfilm 105 ist auf dem ersten Zwischenschichtisolierfilm 103 und den zweiten Verbindungsschichten 104a und 104b gebildet. Es sind Durchgangslöcher 500 und 600 in dem zweiten Zwischenschichtisolierfilm 105 in Bereichen gebildet, die oberhalb der zweiten Verbindungsschichten 104a und 104b angeordnet sind. In den Durchgangslöchern 500 und 600 sind die dritten Verbindungsschichten 106a und 106b in Kontakt mit den zweiten Verbindungsschichten 104a und 104b gebildet und sie erstrecken sich entlang des zweiten Zwischenschichtisolierfilmes 105. Der Passivierungsfilm 107 ist auf den dritten Verbindungsschichten 106a und 106b und dem zweiten Zwischenschichtisolierfilm 105 gebildet. Der Pufferbeschichtungsfilm 108 ist auf dem Passivierungsfilm 107 gebildet. Ein Teil des Pufferbeschichtungsfilmes 108, des Passivierungsfilmes 107, des zweiten Zwischenschichtisolierfilmes 105 und des ersten Zwischenschichtiso lierfilmes 103 wird derart entfernt, daß die Öffnung 700 mit einer Breite L von ungefähr 10μm gebildet ist.
  • Während dem Umschalten von der mit dem Fehler betroffenen Schaltung zu der redundanten Schaltung wird die erste Verbindungsschicht 102, die die Schmelzschicht sein soll, durch eine externe Laserbestrahlung geschmolzen. Wenn der erste und der zweite Zwischenschichtisolierfilm 103 und 105 und die anderen Schichten auf der ersten Verbindungsschicht 102 eine große Dicke aufweisen, konnte der abgestrahlte Laserstrahl manchmal die erste Verbindungsschicht 102 nicht erreichen und nicht schmelzen. Daher ist die Öffnung 700 derart gebildet, daß der zweite Zwischenschichtisolierfilm 105, der auf dem Abschnitt der ersten Verbindungsschicht 102, die geschmolzen werden soll, komplett entfernt ist und der erste Zwischenschichtisolierfilm 103 sollte dünner gemacht werden.
  • 17 bis 22 sind Querschnittsansichten zum Illustrieren des Herstellungsprozesses der der Anmelderin bekannten Halbleitereinrichtung mit einer Schmelzschicht, die in 16 gezeigt ist.
  • Mit Bezug zu 17 bis 22 wird der Herstellungsprozeß der der Anmelderin bekannten Halbleitereinrichtung mit der Schmelzschicht, die in 16 gezeigt ist, beschrieben.
  • Mit Bezug zu 17 wird die erste Verbindungsschicht 102, die die Schmelzschicht sein soll, auf der Oberfläche des Halbleitersubstrates 101 gebildet. Der erste Zwischenschichtisolierfilm 103 wird derart gebildet, daß die erste Verbindungsschicht 102 bedeckt wird. Die zweiten Verbindungsschichten 104a und 104b werden auf dem ersten Zwischenschichtisolierfilm 103 gebildet. Der zweite Zwischenschichtisolierfilm 105 wird auf den zweiten Verbindungsschichten 104a und 104b und dem ersten Zwischenschichtisolierfilm 103 gebildet. Ein Resistmuster (nicht gezeigt) wird auf dem zweiten Zwischenschichtisolierfilm 105 gebildet. Unter Verwendung des Resistmusters als Maske wird der zweite Zwischenschichtisolierfilm 105 teilweise weggeätzt und werden Durchgangslöcher 500 und 600 gebildet, gefolgt von dem Entfernen des Resists. Die dritten Verbindungsschichten 106a und 106b werden in den Durchgangslöchern 500 und 600 in Kontakt mit den zweiten Verbindungsschichten 104a und 104b gebildet und erstrecken sich entlang der oberen Oberfläche des zweiten Zwischenschichtisolierfilmes 105. Ein Resistmuster 111 wird auf den dritten Verbindungsschichten 106a und 106b und dem zweiten Zwischenschichtisolierfilm 105 gebildet.
  • Unter Verwendung des Resistmusters 111 als Maske werden der erste und zweite Zwischenschichtisolierfilm 103 und 105 anisotrop teilweise weggeätzt und eine Öffnung 300 wird, wie in 18 gezeigt ist, gebildet, gefolgt von dem Entfernen des Resistmusters 111 (siehe 17).
  • Dann wird, wie in 19 gezeigt ist, der Passivierungsfilm 107 auf den zweiten Verbindungsschichten 106a und 106b, dem zweiten Zwischenschichtisolierfilm 105 und in der Öffnung 300 gebildet. Es wird ein Resistmuster 112 auf dem Passivierungsfilm 107 gebildet.
  • Dann wird unter Verwendung des Resistmusters 112 als Maske der Passivierungsfilm 107, der in der Öffnung 300 angeordnet ist, anisotrop weggeätzt. Danach wird das Resistmuster 112 derart entfernt, daß eine Struktur, wie in 20 gezeigt ist, vorgesehen wird.
  • Dann wird, wie in 21 gezeigt ist, der Pufferbeschichtungsfilm 108, der aus einem photosensitiven Polyimid-Kunststoff gebildet ist, auf dem Passivierungsfilm 107 und in der Öffnung 300 gebildet. Der Pufferbeschichtungsfilm 108 wird, wie beschrieben werden wird, wärmebehandelt und seine Dicke wird reduziert, so wie er sich in seinen Endzustand durch die Wärmebehandlung ändert. Somit muß der Pufferbeschichtungsfilm 108 eine Dicke in dem Bereich von 10μm bis 20μm zum Sicherstellen einer gewünschten Dicke nach der Wärmebehandlung aufweisen.
  • Wie in 22 gezeigt ist, wird ein Teil des Pufferbeschichtungsfilmes 108, der an der Öffnung 300 angeordnet ist (siehe 18), Licht durch ein Maskenmuster ausgesetzt, entwickelt und entfernt. Als Ergebnis wird die Öffnung 700 gebildet.
  • Dann wird der Zustand des Pufferbeschichtungsfilmes 108 durch die Wärmebehandlung in seinen Endzustand verändert und es resultiert eine Struktur, wie in 16 gezeigt ist.
  • Die der Anmelderin bekannte Halbleitereinrichtung mit einer Schmelzschicht wurde in der oben beschriebenen Art hergestellt. Bei dem Herstellungsprozeß der der Anmelderin bekannten Halbleitereinrichtung, der in 17 bis 22 gezeigt ist, müssen jedoch der erste und der zweite Zwischenschichtisolierfilm 103 und 105, der Passivierungsfilm 107 und der Pufferbeschichtungsfilm 108 alle derart bemustert werden, daß eine vorbestimmte Struktur erhalten wird. Dies erhöht die Anzahl der eingeschlossenen Herstellungsschritte, was in einem Anstieg der Herstellungskosten resultiert.
  • Zum Lösen eines solchen Nachteiles wurde ein der Anmelderin bekannter Herstellungsprozeß, wie in 23 bis 25 gezeigt ist, vorgeschlagen.
  • Mit Bezug zu 23 bis 25 wird dieser der Anmelderin bekannte Herstellungsprozeß einer Halbleitereinrichtung mit einer Schmelzschicht beschrieben. Bis zu dem Schritt des Bildens der Öffnung 300 (siehe 18) ist der Prozeß derselbe wie in dem der Anmelderin bekannte Herstellungsprozeß, der in Zusammenhang mit 17 und 18 beschrieben wurde. Wie in 23 gezeigt ist, wird der Passivierungsfilm 107 auf den dritten Verbindungsschichten 106a und 106b und dem zweiten Zwischenschichtisolierfilm 105 und in der Öffnung 300 gebildet. Der Pufferbeschichtungsfilm 108 aus dem photosensitiven Polyimid-Kunststoff wird auf dem Passivierungsfilm 107 mit einer Dicke von ungefähr in dem Bereich von 10μm bis 20μm gebildet.
  • Wie in 24 gezeigt ist, wird der Pufferbeschichtungsfilm 108 Licht durch ein Maskenmuster ausgesetzt, gefolgt von der Entwicklung, so daß der Pufferbeschichtungsfilm 108, der in dem Bereich auf der Öffnung 300 gebildet ist, entfernt wird.
  • Dann wird unter Verwendung des Pufferbeschichtungsfilmes 108 als Maske der Passivierungsfilm 107, der in der Öffnung 300 (siehe 24) angeordnet ist, anisotrop weggeätzt und die Öffnung 700, die in 27 gezeigt ist, wird erhalten. Hier verwendet der vorgeschlagene Herstellungsprozeß der Halbleitereinrichtung mit der Schmelzschicht den Pufferbeschichtungsfilm 108 als Maske bei dem anisotropen Ätzen zum Entfernen des Passivierungsfilmes 107, der in der Öffnung 300 angeordnet ist, und daher wird das Bilden/Entfernen eines Maskenmusters für das anisotrope Ätzen nicht benötigt. Als Ergebnis kann die Anzahl der Bemusterungen verglichen mit dem in Verbindung mit 17 bis 22 beschriebenen Herstellungsprozeß reduziert werden, wodurch der Herstellungsprozeß vereinfacht wird.
  • Danach wird der Pufferbeschichtungsfilm 108 wärmebehandelt und sein Zustand wird in seinen Endzustand verändert und die Struktur, wie in 16 gezeigt ist, wird erhalten.
  • Bei dem der Anmelderin bekannten Herstellungsprozeß, der in Verbindung mit 23 bis 25 beschrieben wurde, wird der Pufferbeschichtungsfilm 108 als Maske bei dem anisotropen Ätzen zum Entfernen des Passivierungsfilmes 107, der innerhalb der Öffnung 300 (siehe 24) angeordnet ist, verwendet. Der Pufferbeschichtungsfilm 108 sollte jedoch derart gebildet sein, daß er eine Dicke von ungefähr in dem Bereich von 10μm bis 20μm, wie oben beschrieben, aufweist. Die Öffnung 700 auf der ersten Verbindungsschicht 102, die die Schmelzschicht sein soll (siehe 16), weist eine Breite L von ungefähr 10μm auf, wie oben beschrieben wurde. Während der Bearbeitung des Pufferbeschichtungsfilmes 108, wie in 24 gezeigt ist, in Verbindung mit einer solch feinen Struktur wie die Öffnung 700 verursacht die große Dicke des Pufferbeschichtungsfilmes 108, daß das Aspektverhältnis erhöht wird, und verursacht eine nicht vollständige Bildung des Musters, wie in 26 gezeigt ist, oder die Größe des resultierenden Musters variiert. Hier ist das Aspektverhältnis das Verhältnis der Breite und Tiefe einer Öffnung und für dieselbe Breite erhöht sich der Wert so wie sich die Tiefe erhöht. 26 ist eine Querschnittsansicht, die ein nicht-komplettes Muster des Pufferbeschichtungsfilmes 108, der in dem in 24 gezeigten Herstellungsprozeß gebildet ist, zeigt. Der Nachteil hat die praktische Anwendung des der Anmelderin bekannten vorgeschlagenen Herstellungsprozesses, wie in 23 bis 25 gezeigt ist, behindert.
  • Aus der US-PS 5,235,205 ist eine Halbleitereinrichtung mit einer ersten leitenden Schicht, zumindest einer Isolierschicht, die die erste leitende Schicht bedeckt, einer zweiten leitenden Schicht, die auf der Isolierschicht gebildet ist, und einer ersten Öffnung, die auf der ersten leitenden Schicht mit einem dazwischen vorgesehenen Teil der Isolierschicht angeordnet ist, bei der eine Seitenoberfläche der ersten Öffnung eine Seitenoberfläche der zweiten leitenden Schicht aufweist, zu entnehmen.
  • Aus der DE 196 19 737 A1 ist eine Halbleitereinrichtung zu entnehmen, bei der eine Öffnung nicht nur in einer leitenden Schicht, sondern auch in einer darunterliegenden Isolierschicht gebildet ist.
    •
  • Es ist Aufgabe der Erfindung, eine Halbleitereinrichtung vorzusehen, bei der feine Strukturen leicht durch einen vereinfachten Herstellungsprozeß gebildet werden können.
  • Weiterhin soll ein Herstellungsverfahren einer Halbleitereinrichtung vorgesehen werden, entsprechend dem feinen Strukturen in der Halbleitereinrichtung leicht durch einen vereinfachten Herstellungsprozeß gebildet werden können.
  • Die Aufgabe wird durch die Halbleitereinrichtung des Anspruches 1 gelöst.
  • Entsprechend diesem Aspekt ist die Seitenoberfläche der ersten Öffnung derart gebildet, daß sie die Seitenoberflächen der zweiten leitenden Schicht und der Isolierschicht aufweist, und daher kann die zweite leitende Schicht als Maske während dem Ätzen zum Bilden der ersten Öffnung verwendet werden. Somit ist ein bemustertes Resist nur zum Ätzen zum Bilden der ersten Öffnung nicht notwendig und die Anzahl der Schritte, die in der Herstellung enthalten sind, kann als Ergebnis reduziert werden. Die erste Öffnung ist unter Verwendung der zweiten leitenden Schicht als Maske gebildet und daher ist ein Schutzfilm, wie z.B. ein dicker Pufferbeschichtungsfilm oder ähnliches, der als Maske zum Bilden der ersten Öffnung verwendet wird, nicht notwendig. Daher kann die feine erste Öffnung leicht gebildet werden.
  • Nach Anspruch 2 ist die Seitenoberfläche der zweiten Öffnung derart gebildet, daß sie die Seitenoberflächen des ersten und zweiten Schutzfilmes aufweist, wodurch der zweite Schutzfilm als Maske während dem Ätzen des ersten Schutzfilmes zum Bilden der zweiten Öffnung verwendet werden kann. Somit ist ein bemustertes Resist, das nur zum Ätzen zum Entfernen eines Teiles des ersten Schutzfilmes zum Bilden der zweiten Öffnung verwendet wird, nicht notwendig. Als Ergebnis kann die Anzahl der Schritte, die bei der Herstellung enthalten sind, reduziert werden.
  • Der zweite Schutzfilm wird als Maske zum Ätzen des ersten Schutzfilmes verwendet, die zweite leitende Schicht wird als Maske zum Ätzen zum Bilden der ersten Öffnung verwendet und daher können die erste und zweite Öffnung nacheinander durch einen einzelnen Ätzprozeß gebildet werden. Als Ergebnis kann die Anzahl der Schritte reduziert werden. Weiterhin kann, da die Breite der ersten Öffnung durch das Muster der zweiten leitenden Schicht bestimmt ist, die Breite der zweiten Öffnung größer gemacht werden als die Breite der ersten Öffnung. Daher kann in einem Herstellungsprozeß, der im folgenden beschrieben wird, der Durchmesser der zweiten Öffnung derart groß genug gemacht werden, daß das Aspektverhältnis reduziert wird. Als Ergebnis können während dem Bilden der ersten und zweiten Öffnung unvollständige Muster vorteilhaft verhindert werden und feine Strukturen können leicht gebildet werden.
  • In der Halbleitereinrichtung kann die erste leitende Schicht eine Schmelzschicht sein. Die Breite der ersten Öffnung, die in dem Bereich oberhalb der Schmelzschicht angeordnet ist, ist ungefähr 10μm, was speziell eine feine Verarbeitung von anderen Strukturen in der Halbleitereinrichtung benötigt. Daher müssen in den Prozeßschritten Nachteile, wie z.B. das Bilden von nicht vollständigen Mustern berücksichtigt werden. Dabei ist die Halbleitereinrichtung und ein Herstellungsverfahren derselben besonders effektiv, da die Anzahl der Schritte, die in der Herstellung enthalten sind, reduziert werden kann, und feine Strukturen leicht gebildet werden können.
  • Bei der Halbleitereinrichtung kann die zweite leitende Schicht ein Schutzring sein. Hier ist der Schutzring ein Leiter, der Verunreinigungsstoffe, wie z.B. Natriumionen, in dem Bereich, in dem der Schutzfilm nicht dick genug zum Beschützen der Halbleiterelemente ist, wie z.B. in einer Öffnung, einfängt und der verhindert daß Verunreinigungen in den Halbleiterelementbereich hineinkommen. Da die zweite leitende Schicht als Schutzring an der ersten und zweiten Öffnung gebildet ist, kann verhindert werden, daß Verunreinigungen in den Halbleiterelementbereich hineinkommen. Als Ergebnis können Betriebsfehler in der Halbleitereinrichtung vorteilhaft verhindert werden.
  • Die Aufgabe wird auch gelöst durch das Herstellungsverfahren einer Halbleitereinrichtung des Anspruches 5.
  • Somit wird die zweite leitende Schicht als Maske während dem Ätzen zum Bilden der ersten Öffnung verwendet. Daher wird ein bemustertes Resist speziell zum Bilden der ersten Öffnung nicht benötigt. Die Anzahl der Schritte, die in der Herstellung enthalten sind, kann als Ergebnis reduziert werden. Zusätzlich muß, da die erste Öffnung unter Verwendung der zweiten leitenden Schicht als Maske gebildet wird, ein Schutzfilm, wie z.B. ein dicker Pufferbeschichtungsfilm, nicht als Maske zum Bilden der ersten Öffnung verwendet werden. Daher kann eine feine erste Öffnung leicht gebildet werden.
  • Nach Anspruch 6 wird der zweite Schutzfilm als Maske während dem Ätzen des ersten Schutzfilmes verwendet. Daher ist ein bemusterter Resist, der speziell zum Wegätzen eines Teiles des ersten Schutzfilmes verwendet wird, nicht notwendig. Als Ergebnis kann die Anzahl der Herstellungsschritte reduziert werden. Der zweite Schutzfilm wird als Maske zum Ätzen des ersten Schutzfilmes verwendet, die zweite leitende Schicht wird als Maske zum Ätzen derart verwendet, daß die erste Öffnung gebildet wird, und daher können die erste und zweite Öffnung durch einen einzelnen Ätzschritt nacheinander gebildet werden. Als Ergebnis kann die Anzahl der Herstellungsschritte weiter reduziert werden.
  • Da die Breite der ersten Öffnung durch das Muster der zweiten leitenden Schicht bestimmt ist, kann die Breite der zweiten Öffnung größer gemacht werden als die Breite der ersten Öffnung. Die Breite der zweiten Öffnung kann derart groß genug gemacht werden, daß das Aspektverhältnis ausreichend reduziert wird. Als Ergebnis kann in den Schritten des Bildens der ersten und zweiten Öffnung das Bilden von nicht vollständigen Mustern vorteilhaft verhindert werden und feine Strukturen können leicht gebildet werden.
  • Nach Anspruch 7 werden das Bilden der zweiten Öffnung und das Entfernen des ersten Schutzfilmes, der in der ersten Öffnung angeordnet ist, durch einen einzelnen Ätzschritt nacheinander durchgeführt werden und daher kann die Anzahl der Herstellungsschritte reduziert werden. Zusätzlich wird die zweite leitende Schicht als Maske zum Ätzen derart verwendet, daß der erste Schutzfilm, der in der ersten Öffnung angeordnet ist, entfernt wird, wodurch die Breite der zweiten Öffnung nicht durch den Schritt des Entfernens des ersten Schutzfilmes in der ersten Öffnung beeinflußt wird. Die Breite der zweiten Öffnung kann daher größer gemacht werden als die Breite der ersten Öffnung. Somit kann die Breite der zweiten Öffnung derart groß genug gemacht werden, daß das Aspektverhältnis ausreichend reduziert wird. Als Ergebnis kann in dem Schritt des Entfernens des ersten Schutzfilmes, der in der ersten Öffnung angeordnet ist, der Nachteil, wie z.B. eine nicht vollständige Entfernung des ersten Schutzfilmes, verhindert werden und feine Strukturen können leicht gebildet werden.
  • Bei dem Herstellungsverfahren kann die erste leitende Schicht eine Schmelzschicht sein. Die Breite der ersten Öffnung, die in einem Bereich auf der Schmelzschicht angeordnet ist, ist normalerweise ungefähr 10μm, was speziell eine feine Verarbeitung unter anderen Strukturen in der Halbleitereinrichtung benötigt. Daher müssen in den Prozeßschritten das Bilden von nicht-vollständigen Mustern oder das Ätzen von Resten berücksichtigt werden. Dabei ist das Herstellungsverfahren besonders effektiv, da das Herstellungsverfahren vereinfacht werden kann und feine Strukturen leicht gebildet werden können.
  • Bei dem Herstellungsverfahren kann die zweite leitende Schicht ein Schutzring sein. Da die zweite leitende Schicht als ein Schutzring gebildet ist, kann verhindert werden, daß Verunreinigungen in den Halbleiterelementbereich an der ersten und zweiten Öffnung eindringen. Als Ergebnis können Betriebsfehler in der Halbleitereinrichtung vorteilhaft verhindert werden.
  • Es folgt die Beschreibung von Ausführungsformen anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht, die eine Halbleitereinrichtung mit einer Schmelzschicht entsprechend einer ersten Ausführungsform zeigt;
  • 2 bis 7 Querschnittsansichten, die den ersten bis sechsten Schritt in dem Herstellungsverfahren der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform zeigen;
  • 8 und 9 Querschnittsansichten zur Darstellung des ersten und zweiten Schrittes in einer Variation des Herstellungsprozesses der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform, die in 1 gezeigt ist;
  • 10 eine Querschnittsansicht, die eine Variation der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform, die in 1 gezeigt ist, zeigt;
  • 1 1 eine Querschnittsansicht, die eine Halbleitereinrichtung mit einer Schmelzschicht entsprechend einer zweiten Ausführungsform zeigt;
  • 12 bis 15 Querschnittsansichten zum Darstellen des ersten bis vierten Schrittes, in dem Herstellungsprozeß der Halbleitereinrichtung mit der Schmelzschicht entsprechend der zweiten Ausführungsform, die in 11 gezeigt ist;
  • 16 eine Querschnittsansicht, die eine der Anmelderin bekannte Halbleitereinrichtung mit einer Schmelzschicht zeigt;
  • 17 bis 22 Querschnittsansichten zum Darstellen des ersten bis sechsten Schrittes in dem Herstellungsprozeß der der Anmelderin bekannten Halbleitereinrichtung mit der Schmelzschicht, die in 16 gezeigt ist;
  • 23 bis 25 Querschnittsansichten zum Darstellen des ersten bis dritten Schrittes in einem anderen Herstellungsprozeß der der Anmelderin bekannten Halbleitereinrichtung mit der Schmelzschicht und
  • 26 eine Querschnittsansicht, die ein nicht-vollständiges Muster eines Pufferbeschichtungsfilmes, der in dem in 24 gezeigten Herstellungsprozeß gebildet wird, zeigt.
    •
  • 1. Ausführungsform
  • Mit Bezug zu 1 weist eine Halbleitereinrichtung mit einer Schmelzschicht entsprechend einer ersten Ausführungsform ein Halbleitersubstrat 1, eine erste Verbindungsschicht 2, die eine Schmelzschicht sein soll, einen ersten und einen zweiten Zwischenschichtisolierfilm 3 und 5, zweite Verbindungsschichten 4a und 4b, dritte Verbindungsschichten 6a und 6b, einen Passivierungsfilm 7, einen Pufferbeschichtungsfilm 8 und eine dritte Öffnung 800, die aus einer ersten und einer zweiten Öffnung 100 und 200 gebildet ist, auf.
  • Die erste Verbindungsschicht 2 ist auf dem Halbleitersubstrat 1 gebildet. Der erste Zwischenschichtisolierfilm 3 ist auf der ersten Verbindungsschicht 2 gebildet. Die zweiten Verbindungsschichten 4a und 4b sind auf dem ersten Zwischenschichtisolierfilm 3 gebildet. Der zweite Zwischenschichtisolierfilm 5 ist auf dem ersten Zwischenschichtisolierfilm 3 und den zweiten Verbindungsschichten 4a und 4b gebildet. In dem Bereich des zweiten Zwischenschichtisolierfilmes, der auf den zweiten Verbindungsschichten 4a und 4b angeordnet ist, sind Durchgangslöcher 500 und 600 gebildet. Die dritten Verbindungsschichten 6a und 6b sind auf dem zweiten Zwischenschichtisolierfilm 5 und in den Durchgangslöchern 500 und 600 in Kontakt mit den zweiten Verbindungsschichten 4a und 4b gebildet. Der Passivierungsfilm 7 ist auf den dritten Verbindungsschichten 6a und 6b und dem zweiten Zwischenschichtisolierfilm 5 gebildet. Der Pufferbeschichtungsfilm 8 ist auf dem Passivierungsfilm 7 gebildet. Die erste Öffnung 100 ist in einem vorbestimmten Bereich auf der ersten Verbindungsschicht 2 gebildet. Die zweite Öffnung 200 ist oberhalb der zweiten Öffnung 100 gebildet. Die erste und zweite Öffnung 100 und 200 definierten die dritte Öffnung 800, die sich von der Oberfläche des Pufferbeschichtungsfilmes 8 bis zu dem ersten Zwischenschichtisolierfilm 3 nach unten erstreckt. Eine Seitenoberfläche der ersten Öffnung 100 weist Seitenoberflächen der dritten Verbindungsschichten 6a und 6b, des ersten Zwischenschichtisolierfilmes 3 und des zweiten Zwischenschichtisolierfilmes 5 auf. Eine Seitenoberfläche der zweiten Öffnung 200 weist Seitenoberflächen des Passivierungsfilmes 7 und des Pufferbeschichtungsfilmes 8 auf.
  • Somit ist die Seitenoberfläche der ersten Öffnung 100 derart gebildet, daß sie die Seitenoberflächen der dritten Verbindungsschichten 6a und 6b und der ersten und zweiten Zwischenschichtisolierfilme 3 und 5 aufweist, wobei die dritten Verbindungsschichten 6a und 6b als Masken während dem Ätzen zum Bilden der ersten Öffnung 100 verwendet werden können, wie im folgenden beschrieben wird. Somit wird ein bemusterter Resist, der nur zum Ätzen derart verwendet wird, daß die erste Öffnung 100 gebildet wird, nicht notwendig, was die Anzahl der in der Herstellung enthaltenen Schritte reduziert. Die Seitenoberfläche der zweiten Öffnung 200 weist die Seitenoberflächen des Passivierungsfilmes 7 und des Pufferbeschichtungsfilmes 8 auf und daher kann der Pufferbeschichtungsfilm 8 als Maske während dem Ätzen des Passivierungsfilmes 7 zum Bilden der zweiten Öffnung 200 in dem Herstellungsprozeß, der im folgenden beschrieben wird, verwendet werden. Daher ist der bemusterte Resist, der nur zum Wegätzen eines Teiles des Passivierungsfilmes 7 und zum Bilden der zweiten Öffnung 200 verwendet wird, nicht notwendig, was die Anzahl der in der Herstellung enthaltenen Schritte reduziert. Der Pufferbeschichtungsfilm 8 wird als Maske zum Ätzen des Passivierungsfilmes 7 verwendet, die dritten Verbindungsschichten 6a und 6b werden als Masken zum Ätzen zum Bilden der ersten Öffnung 100 verwendet, und daher können die erste und zweite Öffnung 100 und 200 nacheinander durch einen einzelnen Ätzprozeß gebildet werden, was weiter die Anzahl der Schritte, die in der Herstellung enthalten sind, reduziert.
  • Da weiterhin die Breite L der ersten Öffnung 100 durch das Muster der dritten Verbindungsschichten 6a und 6b bestimmt ist, kann die Breite der zweiten Öffnung 200 größer gemacht werden als die Breite der Öffnung 100. Als Ergebnis kann in dem Herstellungsprozeß, der im folgenden beschrieben wird, die Breite der zweiten Öffnung 200 derart groß genug gemacht werden, daß das Aspektverhältnis ausreichend reduziert wird. Als Ergebnis kann in den Schritten des Bildens der ersten und zweiten Öffnung 100 und 200 eine nicht-komplette Bildung der Muster vorteilhaft verhindert werden und feine Strukturen können leicht gebildet werden. Es wird angemerkt, daß, wie in 10 gezeigt ist, derselbe Effekt erzielt werden kann, wenn die Seitenoberfläche der ersten Öffnung 100 derart gebildet ist, daß sie die Seitenoberflächen der dritten Verbindungsschichten 6a und 6b und eine Seitenoberfläche des zweiten Zwischenschichtisolierfilmes 5 aufweist. Hier ist 10 eine Querschnittsansicht, die eine Variation der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform zeigt und die eine im wesentlichen identische Struktur zu der ersten Ausführungsform, wie in 1, aufweist, außer für die erste Öffnung 100.
  • Mit Bezug zu 2 bis 7 wird ein Herstellungsprozeß der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform beschrieben.
  • Wie in 2 gezeigt ist, wird die erste Verbindungsschicht 2, die eine Schmelzschicht sein soll, auf dem Halbleitersubstrat 1 gebildet. Der erste Zwischenschichtisolierfilm 3 wird auf der ersten Verbindungsschicht 2 gebildet. Die zweiten Verbindungsschichten 4a und 4b werden auf dem ersten Zwischenschichtisolierfilm 3 gebildet. Der zweite Zwischenschichtisolierfilm 5 wird auf den zweiten Verbindungsschichten 4a und 4b und dem ersten Zwischenschichtisolierfilm 3 gebildet. In Bereichen des zweiten Zwischenschichtisolierfilmes 5, die auf den zweiten Verbindungsschichten 4a und 4b angeordnet sind, werden Durchgangslöcher 500 und 600 gebildet. In den Durchgangslöchern 500 und 600 wird eine Metallschicht 10 in Kontakt mit den zweiten Verbindungsschichten 4a und 4b gebildet. Das Material der Metallschicht 10 kann Aluminium, eine Aluminiumverbindung, Wolfram oder ähnliches sein.
  • Wie in 3 gezeigt ist, wird ein bemusterter Resist 9 auf der Metallschicht 10 gebildet. Zu der Zeit wird der bemusterte Resist 9 in einem Schritt, der später beschrieben wird, derart gebildet, daß die dritten Verbindungsschichten 6a und 6b (siehe 1) als Masken während dem anisotropen Ätzen zum Bilden der ersten Öffnung 100 (siehe 1) verwendet werden können.
  • Dann wird unter Verwendung des bemusterten Resists 9 als Maske die Metallschicht 10 anisotrop teilweise weggeätzt und es werden dritte Verbindungsschichten 6a und 6b (siehe 1) gebildet, gefolgt von dem Entfernen des bemusterten Resists 9. Somit resultiert die Struktur, die in 4 gezeigt ist.
  • Wie in 5 gezeigt ist, wird ein Passivierungsfilm 7, der aus einem Siliziumoxidfilm gebildet ist, auf den dritten Verbindungsschichten 6a und 6b und dem Zwischenschichtisolierfilm 5 gebildet. Der Passivierungsfilm 7 kann ein Siliziumnitridfilm sein. Der Pufferbeschichtungsfilm 8 aus einem photosensitiven Polyimid-Kunststoff, der eine Dicke von ungefähr in dem Bereich von 10μm bis 20μm aufweist, wird auf dem Passivierungsfilm 7 gebildet. Der Pufferbeschichtungsfilm 8 kann aus einem anderen photosensitiven Kunststoff oder einem siliziumbasierenden Kunststoff gebildet sein.
  • Wie in 6 gezeigt ist, wird der Pufferbeschichtungsfilm 8 Licht durch ein Maskenmuster ausgesetzt und derart entwickelt, daß der Pufferbeschichtungsfilm 8, der in dem Bereich auf der ersten Öffnung 100 (siehe 1) angeordnet ist, entfernt wird.
  • Nun wird unter Verwendung des Pufferbeschichtungsfilmes 8 als Maske für den Passivierungsfilm 7 und der dritten Verbindungsschichten 6a und 6b als Masken für den ersten und zweiten Zwischenschichtisolierfilm 3 und 5 ein anisotropes Ätzen durchgeführt. Somit wird die dritte Öffnung 800, die durch die erste und zweite Öffnung 100 und 200 definiert ist, wie in 7 gezeigt ist, durch einen einzelnen anisotropen Ätzprozeß gebildet. Ein Gas, das in dem anisotropen Ätzen verwendet wird, kann CHF3, CF4, Ar, O2 oder ähnliches sein. Hier ist, da die dritten Verbindungsschichten 6a und 6b als Masken zum Bilden der ersten Öffnung 100 verwendet werden, ein bemustertes Resist, das speziell für die erste Öffnung 100 verwendet wird, nicht notwendig. Weiterhin wird der Pufferbeschichtungsfilm 8 als Maske zum teilweisen Entfernen des Passivierungsfilmes 7 zum Bilden der zweiten Öffnung 200 verwendet, wodurch ein bemusterter Resist speziell für diesen Zweck nicht notwendig ist. Der Pufferbeschichtungsfilm 8 und die dritten Verbindungsschichten 6a und 6b werden als Maske verwendet und die erste und zweite Öffnung 100 und 200 können durch einen einzelnen anisotropen Ätzprozeß gebildet werden. Als Ergebnis kann die Anzahl der Schritte, die bei der Herstellung enthalten sind, reduziert werden. Zusätzlich kann, da die dritten Verbindungsschichten 6a und 6b als Maske zum Bilden der ersten Öffnung 100 verwendet werden, die Breite der zweiten Öffnung 200 unabhängig von der Breite L der ersten Öffnung 100 groß gemacht werden. Als Ergebnis kann das Aspektverhältnis der dritten Öffnung 800 reduziert werden.
  • Dann wird der Pufferbeschichtungsfilm 8 wärmebehandelt und sein Zustand ändert sich in seinen Endzustand und die Struktur, die in 1 gezeigt ist, resultiert. Hier können während der Wärmebehandlungen Verunreinigungen, wie z.B. Fluor, die in den Pufferbeschichtungsfilm 8 während dem obigen anisotropen Ätzprozeß gekommen sind, aus dem Pufferbeschichtungsfilm 8 herausgelassen werden. Die Verschlechterung der Betriebseigenschaften der Halbleitereinrichtung aufgrund solcher Verunreinigungen kann vorteilhaft verhindert werden. Somit wird die Halbleitereinrichtung mit der Schmelz- bzw. Sicherungsschicht entsprechend der ersten Ausführungsform hergestellt.
  • Es wird angemerkt, daß wenn die zweiten Verbindungsschichten 4a und 4b und die dritten Verbindungsschichten 6a und 6b als Schutzringe aus Aluminium beispielsweise gebildet sind, verhindert werden kann, daß Verunreinigungen, wie z.B. Natriumionen und Kaliumionen in die Einrichtung kommen können. Das Material der Schutzringe kann eine Aluminiumverbindung, Wolfram oder ähnliches sein.
  • Eine andere Variation des Herstellungsprozesses der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform ist in 8 und 9 angegeben. Es wird nun mit Bezug zu 8 und 9 die Variation des Herstellungsprozesses beschrieben.
  • Bis zu dem Schritt des Bildens des Pufferbeschichtungsfilmes (siehe 5) ist es im wesentlichen identisch zu dem Herstellungsprozeß entsprechend der ersten Ausführungsform, die in 2 bis 5 gezeigt ist. Danach wird der Pufferbeschichtungsfilm 8 derart wärmebehandelt, daß sich sein Zustand in seinen Endzustand ändert, und die Struktur, wie in 8 gezeigt ist, resultiert. Somit wird vor dem Bilden der dritten Öffnung 800 (siehe 1) der Pufferbeschichtungsfilm 8 derart wärmebehandelt, daß sich sein Zustand in seinen Endzustand ändert, wodurch sich die mechanische Stärke des Pufferbeschichtungsfilmes 8 und seine Haftfähigkeit an dem Passivierungsfilm 7 verbessert und daher die Eigenschaft des Filmes als Maske verbessert wird.
  • Dann wird nach dem Bilden des bemusterten Resists (nicht gezeigt) auf dem Pufferbeschichtungsfilm 8 ein anisotropes Ätzen unter Verwendung des bemusterten Resists als Maske durchgeführt, der Pufferbeschichtungsfilm 8, der in einem Bereich auf der Öffnung 100 (siehe 1) angeordnet ist, wird entfernt und die Struktur, wie in 9 gezeigt ist, resultiert.
  • Danach wird ein anisotropes Ätzen unter Verwendung des Pufferbeschichtungsfilmes 8 als Maske für den Passivierungsfilm 7 und der dritten Verbindungsschichten 6a und 6b als Maske für den ersten und zweiten Zwischenschichtisolierfilm 3 und 5 durchgeführt. Somit kann die Öffnung 800 (siehe 1 durch den einzelnen anisotropen Ätzprozeß gebildet werden. Somit wird die Halbleitereinrichtung mit der Schmelzschicht, wie in 1 gezeigt ist, hergestellt.
  • 2. Ausführungsform
  • Mit Bezug zu 11 weist eine Halbleitereinrichtung mit einer Schmelzschicht entsprechend einer zweiten Ausführungsform eine Struktur auf, die im wesentlichen die gleiche ist wie die der Halbleitereinrichtung mit der Schmelzschicht entsprechend der ersten Ausführungsform.
  • Mit Bezug zu 12 bis 15 wird ein Herstellungsverfahren der Halbleitereinrichtung entsprechend der zweiten Ausführungsform im folgenden beschrieben.
  • Bis zu dem Schritt des Bildens der dritten Verbindungsschichten 6a und 6b ist das Verfahren nahezu dasselbe wie der Herstellungsprozeß entsprechend der ersten Ausführungsform, der in 2 bis 4 gezeigt ist. Unter Verwendung der dritten Verbindungsschichten 6a und 6b als Masken werden der erste und zweite Zwischenschichtisolierfilm 3 und 5 anisotrop derart teilweise weggeätzt, daß die erste Öffnung 100 gebildet wird. Somit resultiert die Struktur, die in 12 gezeigt ist. Hier ist, da die dritten Verbindungsschichten 6a und 6b als Masken zum Bilden der ersten Öffnung 100 verwendet werden, ein bemusterter Resist, der nur zum Bilden der ersten Öffnung 100 verwendet wird, nicht notwendig.
  • Wie in 13 gezeigt ist, wird der Passivierungsfilm 7 auf den dritten Verbindungsschichten 6a und 6b und dem zweiten Zwischenschichtisolierfilm 5 und in der ersten Öffnung 100 gebildet.
  • Der Pufferbeschichtungsfilm 8 aus photosensitiven Polyimid-Kunststoff wird auf dem Passivierungsfilm 7 gebildet. Der Pufferbeschichtungsfilm 8 wird Licht durch ein Maskenmuster ausgesetzt und derart entwickelt, daß der Pufferbeschichtungsfilm 8, der in den Bereich auf der ersten Öffnung 100 (siehe 13) angeordnet ist, entfernt wird. Somit wird die Struktur, die in 14 gezeigt ist, erzielt.
  • Dann wird unter Verwendung des Pufferbeschichtungsfilmes 8 als Maske der Passivierungsfilm 7, der auf den dritten Verbindungsschichten 6a und 6b angeordnet ist, anisotrop teilweise derart weggeätzt, daß die zweite Öffnung 200 gebildet wird. Während dem anisotropen Ätzen werden die dritten Verbindungsschichten 6a und 6b als Masken derart verwendet, daß der Passivierungsfilm 7, der in der ersten Öffnung 100 angeordnet ist, entfernt wird. Somit resultiert die Struktur, die in 15 gezeigt ist. Das Bilden der zweiten Öffnung 200 und das Entfernen des Passivierungsfilmes 7, der in der ersten Öffnung 100 angeordnet ist, wird nacheinander durch den einzelnen anisotropen Ätzprozeß durchgeführt und daher kann die Anzahl der Schritte, die in der Herstellung enthalten sind, reduziert werden.
  • Weiterhin werden die dritten Verbindungsschichten 6a und 6b als Masken zum Entfernen des Passivierungsfilmes 7, der in der ersten Öffnung 100 angeordnet ist, verwendet, und daher kann die Breite L der ersten Öffnung 100 unabhängig von der Breite der zweiten Öffnung 200 eingestellt werden. Daher kann die Breite der zweiten Öffnung 200 größer gemacht werden als die Breite L der ersten Öffnung 100 und das Aspektverhältnis der dritten Öffnung 800 kann reduziert werden. Als Ergebnis kann während dem Ätzen zum Entfernen des Passivierungsfilmes 7, der in der ersten Öffnung 100 angeordnet ist, eine nicht vollständige Entfernung des Passivierungsfilmes 7 verhindert werden.
  • Auf den Schritt, der in 15 gezeigt ist, wird folgend eine Wärmebehandlung derart durchgeführt, daß der Zustand des Pufferbeschichtungsfilmes 8 in seinen Endzustand geändert wird, und die Struktur, die in 11 gezeigt ist, wird erhalten.
  • Man bemerke, daß wenn die zweiten Verbindungsschichten 4a und 4b und die dritten Verbindungsschichten 6a und 6b als Schutzringe aus Aluminium beispielsweise gebildet sind, verhindert werden kann, daß Verunreinigungen, wie z.B. Natriumionen oder Kaliumionen, in die Einrichtung an der dritten Öffnung 800 eindringen.

Claims (9)

  1. Halbleitereinrichtung mit einer ersten leitenden Schicht (2), zumindest einer Isolierschicht (3, 5), die die erste leitende Schicht (2) bedeckend gebildet ist, einer zweiten leitenden Schicht (6a, 6b), die auf der Isolierschicht (3, 5) gebildet ist, einer ersten Öffnung (100), die auf der ersten leitenden Schicht (2) mit einem dazwischen vorgesehenen Teil der Isolierschicht (3, 5) angeordnet ist, bei der eine Seitenoberfläche der ersten Öffnung (100) eine Seitenoberfläche der zweiten leitenden Schicht (6a, 6b) und eine Seitenoberfläche der Isolierschicht (3, 5) aufweist, einer Schutzschicht (7, 8), die auf der zweiten leitenden Schicht (6a, 6b) gebildet ist, und einer zweiten Öffnung (200), die in der Schutzschicht (7, 8) und auf der ersten Öffnung (100) gebildet ist und eine Breite aufweist, die größer ist als die Breite (L) der ersten Öffnung (100), wobei ein Teil der oberen Oberfläche der zweiten leitenden Schicht (6a, 6b) in der zweiten Öffnung (200) offenliegt.
  2. Halbleitereinrichtung nach Anspruch 1, bei der die Schutzschicht einen ersten Schutzfilm (7), der auf der zweiten leitenden Schicht (6a, 6b) gebildet ist, und einen zweiten Schutzfilm (8), der auf dem ersten Schutzfilm (7) gebildet ist, aufweist, wobei eine Seitenoberfläche der zweiten Öffnung (200) eine Seitenoberfläche des ersten Schutzfilmes (7) und eine Seitenoberfläche des zweiten Schutzfilmes (8) aufweist.
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der die erste leitende Schicht (2) eine Schmelzschicht ist.
  4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, bei der die zweite leitende Schicht (6a, 6b) ein Schutzring ist.
  5. Herstellungsverfahren einer Halbleitereinrichtung mit den Schritten: Bilden einer ersten leitenden Schicht (2), Bilden von zumindest einer Isolierschicht (3, 5) auf der ersten leitenden Schicht (2), Bilden einer zweiten leitenden Schicht (6a, 6b) auf der Isolierschicht (3, 5), und teilweise Wegätzen der Isolierschicht (3, 5) unter Verwendung der zweiten leitenden Schicht (6a, 6b) als Maske, wodurch eine erste Öffnung (100) durch den verbleibenden Abschnitt der Isolierschicht (3, 5) in einem Bereich, der auf der ersten leitenden Schicht (2) angeordnet ist, gebildet wird, Bilden einer Schutzschicht (7, 8) auf der zweiten leitenden Schicht (6a, 6b), und Bilden einer zweiten Öffnung (200) in der Schutzschicht (7, 8) auf der ersten Öffnung (100) mit einer Breite, die größer ist als die Breite (L) der ersten Öffnung (100).
  6. Herstellungsverfahren einer Halbleitereinrichtung nach Anspruch 5 bei dem der Schritt des Bildens der Schutzschicht aufweist: Bilden eines ersten Schutzfilmes (7) auf der zweiten leitenden Schicht (6a, 6b), Bilden eines zweiten Schutzfilmes (8) auf dem ersten Schutzfilm (7) und Wegätzen des ersten Schutzfilmes (7), der in einem Bereich vorhanden ist, der auf der zweiten leitenden Schicht (6a, 6b) angeordnet ist, unter Verwendung des zweiten Schutzfilmes (8) als Maske, wodurch die zweite Öffnung (200) gebildet wird, bei dem die erste Öffnung (100) und die zweite Öffnung (200) nacheinander gebildet werden.
  7. Herstellungsverfahren einer Halbleitereinrichtung nach Anspruch 5 weiter mit den Schritten nach dem Bilden der ersten Öffnung (100): Bilden eines ersten Schutzfilmes (7) auf der zweiten leitenden Schicht (6a, 6b) und in der ersten Öffnung (100), Bilden eines zweiten Schutzfilmes (8) auf dem ersten Schutzfilm (7), Wegätzen des ersten Schutzfilmes (7), der in einem Bereich vorhanden ist, der auf der zweiten leitenden Schicht (6a, 6b) angeordnet ist, unter Verwendung des zweiten Schutzfilmes (8) als Maske, wodurch eine zweite Öffnung (200) gebildet wird, Wegätzen des ersten Schutzfilmes (7), der in der ersten Öffnung (100) angeordnet ist, unter Verwendung der zweiten leitenden Schicht (6a, 6b) als Maske, bei dem der Schritt des Bildens der zweiten Öffnung (200) und der Schritt des Wegätzens des ersten Schutzfilmes (7), der in der ersten Öffnung (100) angeordnet ist, nacheinander durchgeführt werden.
  8. Herstellungsverfahen einer Halbleitereinrichtung nach einem der Ansprüche 5 bis 7, bei dem die erste leitende Schicht (2) eine Schmelzschicht ist.
  9. Herstellungsverfahren einer Halbleitereinrichtung nach einem der Ansprüche 5 bis 8, bei dem die zweite leitende Schicht (6a, 6b) ein Schutzring ist.
DE19750896A 1997-06-13 1997-11-17 Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren Expired - Fee Related DE19750896B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9156724A JPH118305A (ja) 1997-06-13 1997-06-13 半導体装置およびその製造方法
JP9-156724 1997-06-13

Publications (2)

Publication Number Publication Date
DE19750896A1 DE19750896A1 (de) 1998-12-17
DE19750896B4 true DE19750896B4 (de) 2004-09-16

Family

ID=15633954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19750896A Expired - Fee Related DE19750896B4 (de) 1997-06-13 1997-11-17 Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren

Country Status (4)

Country Link
US (1) US6046488A (de)
JP (1) JPH118305A (de)
DE (1) DE19750896B4 (de)
TW (1) TW356586B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3049001B2 (ja) * 1998-02-12 2000-06-05 日本電気アイシーマイコンシステム株式会社 ヒューズ装置およびその製造方法
JP3239843B2 (ja) * 1998-05-11 2001-12-17 関西日本電気株式会社 半導体装置の製造方法
KR100351050B1 (ko) * 1999-11-26 2002-09-10 삼성전자 주식회사 반도체소자의 퓨즈부 형성방법
JP3977578B2 (ja) 2000-09-14 2007-09-19 株式会社東芝 半導体装置および製造方法
US7238620B1 (en) 2004-02-18 2007-07-03 National Semiconductor Corporation System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique
JP4584657B2 (ja) * 2004-09-13 2010-11-24 Ｏｋｉセミコンダクタ株式会社 半導体装置
DE102006046790B4 (de) * 2006-10-02 2014-01-02 Infineon Technologies Ag Integriertes Bauelement und Verfahren zum Trennen einer elektrisch leitfähigen Verbindung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
DE19619737A1 (de) * 1995-11-29 1997-06-05 Mitsubishi Electric Corp Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877246A (ja) * 1981-11-02 1983-05-10 Hitachi Ltd 多層配線構造の形成方法
US4853758A (en) * 1987-08-12 1989-08-01 American Telephone And Telegraph Company, At&T Bell Laboratories Laser-blown links
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5365104A (en) * 1993-03-25 1994-11-15 Paradigm Technology, Inc. Oxynitride fuse protective/passivation film for integrated circuit having resistors
US5747868A (en) * 1995-06-26 1998-05-05 Alliance Semiconductor Corporation Laser fusible link structure for semiconductor devices
US5538924A (en) * 1995-09-05 1996-07-23 Vanguard International Semiconductor Co. Method of forming a moisture guard ring for integrated circuit applications
US5652175A (en) * 1996-07-19 1997-07-29 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing a fuse structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5235205A (en) * 1991-04-23 1993-08-10 Harris Corporation Laser trimmed integrated circuit
DE19619737A1 (de) * 1995-11-29 1997-06-05 Mitsubishi Electric Corp Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung

Also Published As

Publication number Publication date
JPH118305A (ja) 1999-01-12
TW356586B (en) 1999-04-21
US6046488A (en) 2000-04-04
DE19750896A1 (de) 1998-12-17

Similar Documents

Publication Publication Date Title
DE19525745B4 (de) Verfahren zur Bildung eines Abdeckungsmusters
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE3784751T2 (de) Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen.
DE3587780T2 (de) Elektronisches Bauelement und Verfahren zur Herstellung.
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE2709986A1 (de) Verfahren zum herstellen von koplanaren schichten aus duennen filmen
DE68920291T2 (de) Verfahren zum Herstellen von leitenden Bahnen und Stützen.
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE69618386T2 (de) Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE68914572T2 (de) Verfahren zum Herstellen von Halbleitervorrichtungen.
DE69224423T2 (de) Leitfähige Muster-Schichtstruktur und Verfahren zur Herstellung der leitfähigen Muster-Schichtstruktur
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3856450T2 (de) Verfahren zur Herstellung von einer elektrisch programmierbaren integrierten Schaltung mit schmelzbaren Kontaktbrücken
DE19750896B4 (de) Halbleitereinrichtung mit einer leitenden Schicht und ihr Herstellungsverfahren
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69615642T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0013728B1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee