JPS5914639A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5914639A
JPS5914639A JP12388982A JP12388982A JPS5914639A JP S5914639 A JPS5914639 A JP S5914639A JP 12388982 A JP12388982 A JP 12388982A JP 12388982 A JP12388982 A JP 12388982A JP S5914639 A JPS5914639 A JP S5914639A
Authority
JP
Japan
Prior art keywords
layer
aluminum
etching
pattern
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12388982A
Other languages
English (en)
Inventor
Teruo Iino
飯野 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP12388982A priority Critical patent/JPS5914639A/ja
Publication of JPS5914639A publication Critical patent/JPS5914639A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はIむ、LSI、な゛どの□半導体装装置の製造
工程、特に半導体素子間の電気的配線層゛パターンの形
成方法に関する。
単一半導体゛ウェハー上に多数の半導体素子を組込んだ
モノリシック型集積回路では、一般にその中のすべての
半導体素子間プレーナ型構造にガつてい為。この様な半
導体装rit、u、不純物の選択的拡散ミ表面酸化膜の
コンタクト用窓明け、選択的鍍金による半導体素子間の
電気的配線、半導体表面保饅のための絶縁膜の形成、お
よび最後のリード線取り出し甲のポンディングパッド部
分の配線層の露出などの工程を経て形成される。
近□年LSI 力どめ半導体装置の素子数の増大紘目ざ
ましくぞ]れに従い、電気的配線層パターンは微゛細化
を余蕾なくされ、配線パターンの幅および間隔は狭くす
る必要にせまられ、ている。それ故、現在めLSI力ど
の高密度中導体装置では、配線パターンの゛形成には解
像力のすぐれたポジ型レジストの使用および平行平板型
のプラズマエツチング法が金IR薄層の食刻技術として
従来の隣酸系の薬品に□よるウェットエッチ法にかわり
て用いられる様になって来ている。   □     
  。
以乍現在の高密度LSIの電気的配線層の形成工程を説
明すると、シリコン基板1上に酸化膜11のコンタクト
窓明は工程終了後、該酸化膜層511の上に真空蒸着法
によシ所定の厚さにアルミニウム薄層12を付着させる
(第1図)。次に該アルミニウム層上にシップレイ社製
造AZ1470のごときポジ型レジストを所定の厚さに
塗布してレジスト膜層13を形成する(第2図)。続い
て該レジスト膜層13をマスクによる露光および現像処
理によシ所定の部分以外のレジスト膜を除去して、・レ
ジストパターン13′を形成する(第3図)。次いでレ
ジストパターン13′を所定の温度でベーク処理後、平
行平板型プラズマエツチャーでレジスト材によシ被覆さ
れない部分のアルミニウム層を除去する(第41S11
)。最後に酸素(02)プラズマ法によりレジストパタ
ーン13′を除去すると、電気配線層パターン12′が
完成する(第5図)。しかしながら以上説明した現在の
配線層形成方法には次の様な問題点がある。即ち配線層
の材料となるアルミニウム等の金属は一般に、表面反射
率が高く、そのためフォトレジストの露光時に複反射に
よるレジストパターンのふちどシの問題およびそれに伴
う解像度の低下の問題が生じる。このため、近年および
将来の配紳パターンの微細化の要求に対し、限界が生じ
て来る。
従って当該業界ではアルミニウム層表面での複反射によ
る解gr度の低下を防ぐため、染料による吸光剤入りの
フォトレジストを用いることが多くなった。しかしなが
らこのレジスト材には光の吸収による感度の低下と言う
問題があシ、そのため露光処理工程の生産性が著しく低
下してしまう、本発明は以上の欠点を克服すべくなされ
たものであシ、レジスト材の感度低下を来たすことなく
、アルミニウム層表面での複反射による解像度の低下を
防ぐ新規な電気配線層パターンの形成方法を提供するも
のである。
本発明の概要はアルミニウム層表面に複反側防止用に、
所定波長を吸収する色素材を含む樹脂を付着する所にあ
シ、しかもこの反射防止膜はアルミニウム層のエツチン
グ時にエツチングマスクとならないという特徴を有する
以下図面を参照しながら本発明の実施例を詳細に説明す
る。
まず第1図のアルミニウム薄層12上に反射防止層14
を付着させる(第6図)。骸薄層14の材料として、例
えば主として紫外光を吸収する住友化学社製染料オレオ
ゾールファーストイエローGCNを添加した電子線レジ
スト、ポリメタクリル酸メチル、樹脂を用いる1、この
樹脂材はフォトレジストと同様に回転塗布法とそれに続
く所定温。
度の加熱により、容易に該樹脂層14を形成することが
できる。次に該反射防止7114上にシップレイ社製造
のAZ1470のごときポジ型レジストを所定の厚さに
塗布する(第7図)。続いて該レジスト膜層13をマス
クによる露光および現像処理によシ所定の部分以外のレ
ジスト膜を除去してレジストパターン13’を形成する
(第8図)。
本発明の場合、反射防止層14によル、マスクによる露
光時の複反射が防止されて従来よシ格段に解像度が改善
されレジストパターン13′は従来のパターン13′に
比べて社るかに微細化することが可能とする。
次いでレジストパターン13′を所定の温度でベーク処
理後平行平板型プラズマエツチャーで反応ガスとじで′
CC4aガスを用い該レジスト膜(ターン13′をマス
クにして、反射防止層14およびアルミニウム薄層12
の所定の部分をエツチングしてアルミ2ウムパターン層
12′を形成する(第9図)。
上記プラズマエツチング工程において該反射防止層14
の主成分でやるポリメタクリル酸メチルのエツチング速
度社、反応ガスがCCL<ガスの場合極めて大きく、ア
ルミニウムの数10倍に達する。
従って該反射防止層14のエツチング時間はアルミニウ
ムに比べて数10分の1以下と極めて短く、該層14の
存在によシアルミニウム層12のエツチング工程の生産
性に悪影譬を与えることはない。
しかもアルミニウムのエツチング工程にれ、平行平板型
プラズマエツチャーを用いるためエツチング社垂直方向
にのみ進み咳反射防止層14が横方行にエツチングされ
て、下地のアルミニウム層のパターンを損うことはない
従って最後に02プラズマ法によシレジストパターン1
3′および反射防止層を除去すれば、本発明による電気
配線パターン12′が完成する(第10図)。
前述したように本発明による製造方によると、反射防止
層14によシアルミニウム層表面の複反射が抑えられる
ので、アルミニウム上のレジストパターン131は従来
方法によるパターン13′よシはるかに解像度が向上し
、微細化することが可能。
となる。
しかも該反射防止層14は通常のレジスト塗布と同様に
容易に回転塗布法によシ所定の厚さの潮場を被棟するこ
とができる。のでレジスト塗布と同一装置を用いること
が可能であシ、核層14の形成によシ該半導体装置のコ
ストに悪影響を与えることはない。
以上述べた如く、本発明による電気配線層の製造方法に
よυ、該配線パターンの微細化が可能となシ、これによ
シ、該半導体装置のチップサイズの縮少化によシ、該装
置の特性向上および製造コスト低減に少なからぬ寄力を
することができる。
また本発明の実施例において、該反射防止層の主材料と
してポリメタクリル酸メチルを用いたが同様にポジレジ
ストの現像液であるアルカリ水溶液に不溶で、かつCC
l4ガスの反応性プラズマエッチに対し、極めてエツチ
ングされやすいポリイソブチレンまたはメタクリル酸グ
リシジル等を用いてもよい。
また反射防止層14に含まぜる色素として、波長350
〜450 nmの帯域の光を吸収する染料なら本発明の
実施例以外の材料を用いてもよいことは言うまでもない
【図面の簡単な説明】
第1図乃至WS5図は従来技術の半導体装置の製造方法
を示す断面図であシ、第6図乃至第10図は本発明の実
施例を工程順に示した断面図である。 伺、図において、1・・・・・・シリコン基板、11・
・・・・・酸化シリコン膜層、12・・・・・・アルミ
ニウム薄層、13・・・・・・フォトレジス)膜、14
・旧・・反射防止膜、12’、12’・・・・・・電気
配線パターン、13’、13’・・・・・・レジストパ
ターンである。 16 目         霞

Claims (1)

  1. 【特許請求の範囲】 金層線層表面に紫外光を゛吸収する色素を添加してガる
    樹脂i酸物の薄層を付着す゛る工程ど11次に7オトレ
    ジス)!−塗゛布しセー光iよ゛d現像の光学゛処理に
    よシ所定のフォ□トレジストバタ’−ンtm成する工程
    と、次いで塩化化合物を含む反応性プラズマガスによシ
    、上記樹脂層および金層薄層を選択的にエツチングし゛
    て、所定の電気的配線パターンを形成する工程とを含む
    ことを特許とした半導体装置の製造方法。     ′ □
JP12388982A 1982-07-16 1982-07-16 半導体装置の製造方法 Pending JPS5914639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12388982A JPS5914639A (ja) 1982-07-16 1982-07-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12388982A JPS5914639A (ja) 1982-07-16 1982-07-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5914639A true JPS5914639A (ja) 1984-01-25

Family

ID=14871859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12388982A Pending JPS5914639A (ja) 1982-07-16 1982-07-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5914639A (ja)

Similar Documents

Publication Publication Date Title
US6846618B2 (en) Process for improving critical dimension uniformity
US4315984A (en) Method of producing a semiconductor device
US3510371A (en) Method of making an ultraviolet sensitive template
US6348404B1 (en) Wiring forming method
JPH0778758A (ja) エッチング中の線幅制御を含む集積回路の作製方法
US5322764A (en) Method for forming a patterned resist
US3367806A (en) Method of etching a graded metallic film
JPS5914639A (ja) 半導体装置の製造方法
US5310622A (en) Method of patterning a reflective surface in an integrated circuit
US6200886B1 (en) Fabricating process for polysilicon gate
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
US5869175A (en) Integrated circuit structure having two photoresist layers
JPH0743538B2 (ja) 配線パタ−ン形成方法
TW200535991A (en) Composite layer method for minimizing ped effect
JPH08330249A (ja) 半導体装置の製造方法
JPH042183B2 (ja)
JPH0555130A (ja) 半導体装置の製造方法
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
KR100370121B1 (ko) 반도체소자의 공정단순화 방법
KR19980048845A (ko) 반도체소자의 패턴형성방법
JPS6354726A (ja) レジスト膜のエツチング方法
JP2003197624A (ja) 半導体導電層の形成法
JPH0367260B2 (ja)
JPH11307525A (ja) 半導体装置及びその製造方法
JPS593953A (ja) 半導体装置の製造方法