JP2003197624A - 半導体導電層の形成法 - Google Patents

半導体導電層の形成法

Info

Publication number
JP2003197624A
JP2003197624A JP2001390392A JP2001390392A JP2003197624A JP 2003197624 A JP2003197624 A JP 2003197624A JP 2001390392 A JP2001390392 A JP 2001390392A JP 2001390392 A JP2001390392 A JP 2001390392A JP 2003197624 A JP2003197624 A JP 2003197624A
Authority
JP
Japan
Prior art keywords
film
resist
forming
barrier layer
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001390392A
Other languages
English (en)
Inventor
Hiroichi Goto
博一 後藤
Hiromichi Kumakura
弘道 熊倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2001390392A priority Critical patent/JP2003197624A/ja
Publication of JP2003197624A publication Critical patent/JP2003197624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 化学増幅型レジスト膜から発生する酸が接触
する金属によって消費されず、レジストパターンを精度
良く形成する半導体導電層の形成法を提供する。 【解決手段】 本発明による半導体導電層の形成法は、
半導体基板(1)上に銅から成る第1の金属膜(2)を形成
後、酸に対し化学的に安定なレジストバリア層(3)を積
層し、レジストバリア層(3)に接触する状態で化学増幅
型レジスト膜(4)を形成する。次に、露光によって溶解
度が異なる化学増幅型レジスト膜(4)の第1のレジスト
膜(4a)及び第2のレジスト膜(4b)を形成し、現像液で第
1のレジスト膜(4a)を除去してレジストパターンを形成
する。露出したレジストバリア層(3)をエッチング除去
した第1の金属膜(2)の露出面(2a)に第2の金属膜(5)を
形成し、最後に、第2のレジスト膜(4b)並びに第2のレ
ジスト膜(4b)に被覆されたレジストバリア層(3)及び第
1の金属膜(2)を除去して、半導体基板(1)を露出させ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体基板の主面
を微細加工して電極、配線導体等の導電層を形成する半
導体導電層の形成法に属する。
【0002】
【従来の技術】近年、半導体装置の小型化及び高集積化
に伴い、露光用光源として波長の短い遠紫外線(Deep U
V)の光源と、その光で効率よく感光される化学増幅型
レジストとを用いて、半導体基板上に微細回路のレジス
トパターンを形成している。化学増幅型レジストは、化
学放射線の感光により酸を発生する感放射線性酸発生剤
を含み、酸の触媒作用によって化学結合の開裂等の化学
反応を生じ、露光部の現像液に対する溶解度を変化させ
る。発生した酸により露光部の溶解度が上昇するレジス
トがポジ型であり、溶解度が低下するレジストがネガ型
である。
【0003】図2は、ネガ型の化学増幅型レジストを用
い、半導体基板上に積層電極を形成する従来の半導体導
電層の形成工程を示す。図2(a)に示すように、最初
にシリコンウエハからなる半導体基板(1)の表面に、第
1の金属膜である下引銅膜(2)を形成する。例えばスピ
ンナ回転塗布法によって真空吸着された半導体基板(1)
の表面に形成された下引銅膜(2)上に化学増幅型レジス
トを滴下し、半導体基板(1)を回転させてその遠心力で
化学増幅型レジストを下引銅膜(2)の全面に広げて乾燥
させ、熱処理を施して化学増幅型レジスト膜(4)のコー
ティングを形成する。化学増幅型レジスト膜(4)は、露
光によって酸を発生する酸発生剤の他に架橋剤及び樹脂
を含む。続いて、図2(b)に示すように、所定のパタ
ーンが形成されたマスク(9)を化学増幅型レジスト膜(4)
から離間させて配置し、波長が248nmのKrFエキシ
マレーザ光等の遠紫外線光で化学増幅型レジスト膜(4)
に対し露光すると、酸を発生する露光部(4b)と、化学的
に変化しない非露光部(4a)とが形成される。化学増幅型
レジスト膜(4)は、露光部(4b)で発生した酸が架橋剤を
活性化し樹脂の溶解度を低下させるため、続くアルカリ
溶液による現像処理によって非露光部(4a)が溶解除去さ
れる。現像処理が終了すると、図2(c)に示すように
下引銅膜(2)の露出面(2a)に化学増幅型レジスト膜(4)の
露光部(4b)が残存したレジストパターンが形成される。
【0004】残存する露光部(4b)をマスクとして、露出
された下引銅膜(2)の表面に銅鍍金膜(5)を図2(d)の
ように鍍金処理し導電層を形成する。その後、銅鍍金膜
(5)間に形成された化学増幅型レジスト膜(4)の残部の露
光部(4b)を、現像処理で使用した溶液より高濃度のアル
カリ溶液で除去し、露光部(4b)によって被覆された部分
の下引銅膜(2)をエッチング除去して、下引銅膜(2)間を
図2(e)のように分離する。これにより、半導体基板
(1)上に下引銅膜(2)と銅鍍金膜(5)とから成る積層電極
が形成される。
【0005】
【発明が解決しようとする課題】前記積層電極の形成法
では、化学増幅型レジスト膜(4)の露光によって形成さ
れる露光部(4b)全体に酸を発生し、この酸は下引銅膜
(2)の銅と反応して、接触面(4c)付近の酸が銅により消
費される。酸が消費された露光部(4a)の接触面(4c)で
は、酸を発生しない非露光部(4a)と溶解度がほぼ等しく
なるので、現像処理によって非露光部(4a)と共に接触面
(4c)付近の露光部(4a)が溶解除去され、図2(c)のよ
うに露光部(4b)の下部に切欠部(10)が形成される。切欠
部(10)によって露光部(4b)から成るレジストパターンが
転倒する極端な場合もある。切欠部(10)を有する状態で
銅鍍金膜(5)を形成すると、図2(d)及び(e)に示
すように切欠部(10)に銅鍍金膜(5)が侵入し、所望の銅
鍍金膜(5)より幅広に形成されて、下引銅膜(2)の間隔が
短く又は下引銅膜(2)間で完全に離間しない積層電極が
形成される。図2に示す積層電極の形成法では、ネガ型
の化学増幅型レジストを用いたが、ポジ型を用いる場合
も同様である。ポジ型の場合、図示しないが現像処理
後、図2(d)とは逆に下部の広がった化学増幅型レジ
スト膜が形成され、下引銅膜間が所望の間隔より長い積
層電極が形成される。そこで、本発明は、レジストパタ
ーンを精度良く形成する半導体導電層の形成法を提供す
ることを目的とする。また、露光された化学増幅型レジ
スト膜に酸が保持されて所定形状の導電層を形成できる
半導体導電層の形成法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明による半導体導電
層の形成法は、半導体基板(1)上に直接又は間接に銅か
ら成る第1の金属膜(2)を形成し、酸に対し化学的に安
定なレジストバリア層(3)を第1の金属膜(2)上に積層す
る工程と、レジストバリア層(3)に接触する状態で化学
増幅型レジスト膜(4)を形成する工程と、露光によって
化学増幅型レジスト膜(4)から酸を発生させ、溶解度が
異なる化学増幅型レジスト膜(4)の第1のレジスト膜(4
a)及び第2のレジスト膜(4b)を形成する工程と、現像液
で第1のレジスト膜(4a)を除去し、レジストバリア層
(3)を露出させてレジストパターンを形成する工程と、
露出したレジストバリア層(3)をエッチング除去して第
1の金属膜(2)の露出面(2a)を形成する工程と、第1の
金属膜(2)の露出面(2a)に第2の金属膜(5)を形成する工
程と、第2の金属膜(5)を形成後、第2のレジスト膜(4
b)並びに第2のレジスト膜(4b)に被覆されたレジストバ
リア層(3)及び第1の金属膜(2)を除去して、半導体基板
(1)を露出させる工程とを含む。
【0007】銅から成る第1の金属膜(2)と化学増幅型
レジスト膜(4)との間に、酸に対し化学的安定性を示す
レジストバリア層(3)を形成するので、露光によって化
学増幅型レジスト膜(4)に発生した酸は、化学増幅型レ
ジスト膜(4)下部のレジストバリア層(3)との接触面で化
学的な影響を受けない。このため、化学増幅型レジスト
膜(4)の露光部(4b)で、酸濃度が均一化されて現像液に
対する溶解度が一定となり、現像処理によって所望のレ
ジストパターンを精度良く形成することができる。
【0008】本発明の実施の形態では、半導体基板(1)
上に金属から成るストッパ層(7)を形成後、第1の金属
膜(2)及びレジストバリア層(3)を積層する工程と、第2
の金属膜(5)を形成後、第2のレジスト膜(4b)並びに第
2のレジスト膜(4b)に被覆されたレジストバリア層
(3)、第1の金属膜(2)及びストッパ層(7)を除去して、
半導体基板(1)を露出させる工程とを含んでもよい。ま
た、レジストバリア層(3)は、チタン、バナジウム、ジ
ルコニウム、ニオブ、モリブデン、タンタル及び白金の
1種又は2種以上を含んでもよい。
【0009】
【発明の実施の形態】以下、本発明による半導体導電層
の形成法の実施の形態を図1について説明する。図1の
実施の形態である積層電極の形成法では、最初にシリコ
ンやガリウム砒素化合物等からなる半導体基板(1)を用
意する。半導体基板(1)には、周知のエピタキシャル成
長法や不純物拡散技術によって複数の半導体領域が形成
されているが図示を省略する。半導体基板(1)上にチタ
ンから成るストッパ層(7)、銅から成る第1の金属膜
(下引銅膜)(2)及びチタンから成るレジストバリア層
(3)を周知のエレクトロンビーム蒸着法によって図1
(a)に示すように順次積層する。酸に対して安定で耐
食性に優れ延性に富み硬くて軽い金属であるチタンによ
りレジストバリア層(3)を形成することが好ましい。エ
レクトロンビーム蒸着法は、蒸発物(ターゲット)に電
子ビームを当てて蒸着物の蒸気を発生させ、蒸気を半導
体基板の表面に堆積させて金属膜を形成する方法であ
る。本実施の形態では、蒸発物を順次チタン、銅及びチ
タンに切り替え、半導体基板(1)上にストッパ層(7)、下
引銅膜(2)及びレジストバリア層(3)の順で連続して積層
形成する。積層形成によって、積層電極形成工程での過
剰なエッチング除去を防ぎ加工精度を向上することがで
きる。
【0010】露出したレジストバリア層(3)の表面に前
記スピンナ回転塗布法によって、化学増幅型レジスト膜
(4)を形成し、熱処理を施して化学増幅型レジスト膜(4)
を硬化させる。ポジ型及びネガ型の何れの化学増幅型レ
ジストも使用できるが、本実施の形態ではネガ型を使用
する。ネガ型の化学増幅型レジストは、アルカリ可溶性
の基材樹脂、架橋剤及び酸発生剤を主成分とし、露光に
よって発生した酸が架橋剤を活性化してアルカリに対す
る溶解度を低下させる。
【0011】化学増幅型レジスト膜(4)の硬化に続い
て、光の透過部及び非透過部の所定のパターンが形成さ
れたマスク(9)を図1(b)のように化学増幅型レジス
ト膜(4)の上方に離間配置し、遠紫外線領域である波長
248nmのKrFエキシマレーザで化学増幅型レジスト
膜(4)を露光する。化学増幅型レジスト膜(4)には、所望
の領域に溶解度が異なる第1のレジスト膜(非露光部)
(4a)及び第2のレジスト膜(露光部)(4b)が形成され、
化学増幅型レジスト膜(4)の露光部(4b)から、溶解度を
低下させる酸が発生する。本実施の形態では、化学増幅
型レジスト膜(4)と下引銅膜(2)との間にチタン製のレジ
ストバリア層(3)が形成されるので、化学増幅型レジス
ト膜(4)の接触面(4c)で酸が下引銅膜(2)やレジストバリ
ア層(3)によって消費されることがない。露光後、化学
増幅型レジスト膜(4)を所定のアルカリ溶液で現像処理
すると、化学増幅型レジスト膜(4)の露光部(4b)を完全
な状態で残して非露光部(4a)が溶解除去され、レジスト
バリア層(3)が露出したレジストパターンが形成され
る。
【0012】次に、化学増幅型レジスト膜(4)をマスク
として、化学増幅型レジスト膜(4)が被覆されない部分
のレジストバリア層(3)をエッチング除去し、図1
(c)に示すように下引銅膜(2)の露出面(2a)を形成す
る。本実施の形態では、前記のように化学増幅型レジス
ト膜(4)から発生した酸が消費されず、露光部(4b)全体
で酸濃度が均一なため、従来例の図2(c)に示す切欠
部(10)が無くほぼ垂直に切り立った化学増幅型レジスト
膜(4)を形成することができる。エッチング液はフッ化
水素(HF)系の溶液を用いる。このエッチング液に対
して化学増幅型レジスト膜(4)の露光部(4b)は不溶性で
あり、露光部(4b)に被覆されたレジストバリア層(3)に
はエッチング液が殆ど接触しないため、図示のように下
引銅膜(2)上にレジストバリア層(3)及び露光部(4b)が被
覆された状態となる。
【0013】続いて、露出された下引銅膜(2)の表面に
第2の金属膜である銅鍍金膜(5)を図1(d)のように
形成する。下引銅膜(2)に比べ、少なくとも2倍、好ま
しくは5倍又は10倍以上の厚さで銅鍍金膜(5)を形成
する。下引銅膜(2)の表面に形成された導電性低下の原
因となる酸化膜を予め除去し界面活性処理を施した後
に、銅鍍金膜(5)を形成することが好ましい。更に、化
学増幅型レジスト膜(4)の露光部(4b)を高濃度のアルカ
リ溶液で除去しレジストバリア層(3)を露出させ、銅鍍
金膜(5)間に残存するレジストバリア層(3)、下引銅膜
(2)及びストッパ層(7)を続けてエッチング除去する。こ
れにより、図1(e)に示すように、半導体基板(1)上
にストッパ層(7)、下引銅膜(2)及び銅鍍金膜(5)が積層
され且つ互いに離間した垂直な側面を有する積層電極が
得られる。
【0014】以上のように、本実施の形態では、化学増
幅型レジスト膜(4)をパターンニングする際、化学増幅
型レジスト膜(4)に接して形成されるレジストバリア層
(3)をチタンにより形成する。このため、露光によって
発生し且つ露光部(4b)の溶解度変化を触媒する酸が、化
学増幅型レジスト膜(4)の接触面(4c)で他の金属と反応
して消費されることがなく、露光部(4b)の酸濃度が一定
となる。酸濃度が一定となると、酸が架橋剤を活性化し
溶解度を低下させる化学増幅型レジスト膜(4)では、溶
解度が露光部(4b)全体で均一化するので、現像処理によ
って、非露光部(4a)のみ除去され、切欠部(10)が無く垂
直な側面を有する化学増幅型レジスト膜(4)のレジスト
パターンを所定の間隔で形成することができる。
【0015】前記実施の形態では種々の変更が可能であ
る。例えば、図1(a)に示すように、下引銅膜(2)の
半導体基板(1)への拡散を防止するために、ストッパ層
(7)を半導体基板(1)と下引銅膜(2)との間に形成する
が、半導体基板(1)上に直接に下引銅膜(2)を設けストッ
パ層(7)を省略することもできる。また、前記実施の形
態では、レジストバリア層(3)をチタンにより形成する
が、他の酸安定性を有するバナジウム、ジルコニウム、
ニオブ、モリブデン、タンタル及び白金の1種又は2種
以上の金属を用いてもよい。何れの変更によっても前記
実施の形態と同一の作用効果が得られる。
【0016】
【発明の効果】前記のように、本発明による半導体導電
層の形成法では、酸安定性の金属から成るレジストバリ
ア層に接触させて化学増幅型レジスト膜を形成するの
で、化学増幅型レジスト膜から発生した酸が接触する金
属によって消費されずに触媒として全て作用する。この
ため、現像処理によって半導体基板上に所望パターンを
精度良く微細加工することができ、不良品が少なく信頼
性の高い導電層を得ることができる。
【図面の簡単な説明】
【図1】 本発明による積層電極の形成法を示す工程図
【図2】 従来の積層電極の形成法を示す工程図
【符号の説明】
(1)・・半導体基板、 (2)・・第1の金属膜(下引銅
膜)、 (2a)・・露出面、 (3)・・レジストバリア
層、 (4)・・化学増幅型レジスト膜、 (4a)・・第1
のレジスト膜(非露光部)、 (4b)・・第2のレジスト
膜(露光部)、 (5)・・第2の金属膜(銅鍍金膜)、
(7)・・ストッパ層、 (9)・・マスク、 (10)・・切
欠部、
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H025 AA03 AA17 AB16 AC04 AC08 AD01 AD03 BE00 BG00 DA14 FA17 FA35 FA43 FA47 2H096 AA25 BA01 BA09 EA03 EA04 GA08 HA13 HA27 5F033 HH07 HH11 HH17 HH18 HH20 HH21 MM05 MM13 PP19 PP27 QQ01 QQ08 QQ19 XX00 5F046 HA07 LA18

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に直接又は間接に銅から成
    る第1の金属膜を形成し、酸に対し化学的に安定なレジ
    ストバリア層を前記第1の金属膜上に積層する工程と、 前記レジストバリア層に接触する状態で化学増幅型レジ
    スト膜を形成する工程と、 露光によって前記化学増幅型レジスト膜から酸を発生さ
    せ、溶解度が異なる前記化学増幅型レジスト膜の第1の
    レジスト膜及び第2のレジスト膜を形成する工程と、 現像液で前記第1のレジスト膜を除去し、前記レジスト
    バリア層を露出させてレジストパターンを形成する工程
    と、 露出した前記レジストバリア層をエッチング除去して前
    記第1の金属膜の露出面を形成する工程と、 前記第1の金属膜の露出面に第2の金属膜を形成する工
    程と、 前記第2の金属膜を形成後、前記第2のレジスト膜並び
    に該第2のレジスト膜に被覆された前記レジストバリア
    層及び第1の金属膜を除去して、前記半導体基板を露出
    させる工程とを含むことを特徴とする半導体導電層の形
    成法。
  2. 【請求項2】 前記半導体基板上に金属から成るストッ
    パ層を形成後、前記第1の金属膜及びレジストバリア層
    を積層する工程と、 前記第2の金属膜を形成後、前記第2のレジスト膜並び
    に該第2のレジスト膜に被覆された前記レジストバリア
    層、第1の金属膜及びストッパ層を除去して、前記半導
    体基板を露出させる工程とを含む請求項1に記載の半導
    体導電層の形成法。
  3. 【請求項3】 前記レジストバリア層は、チタン、バナ
    ジウム、ジルコニウム、ニオブ、モリブデン、タンタル
    及び白金の1種又は2種以上を含む請求項1に記載の半
    導体導電層の形成法。
JP2001390392A 2001-12-21 2001-12-21 半導体導電層の形成法 Pending JP2003197624A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001390392A JP2003197624A (ja) 2001-12-21 2001-12-21 半導体導電層の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001390392A JP2003197624A (ja) 2001-12-21 2001-12-21 半導体導電層の形成法

Publications (1)

Publication Number Publication Date
JP2003197624A true JP2003197624A (ja) 2003-07-11

Family

ID=27598334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001390392A Pending JP2003197624A (ja) 2001-12-21 2001-12-21 半導体導電層の形成法

Country Status (1)

Country Link
JP (1) JP2003197624A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214318A (ja) * 2006-02-09 2007-08-23 Casio Comput Co Ltd 配線の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007214318A (ja) * 2006-02-09 2007-08-23 Casio Comput Co Ltd 配線の形成方法

Similar Documents

Publication Publication Date Title
JP2003197624A (ja) 半導体導電層の形成法
JPH08227873A (ja) 半導体装置の製造方法
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JPS60235426A (ja) 半導体集積回路装置の製造方法
JP2002305135A (ja) レジストパターンの形成方法
JPH06110214A (ja) レジストパターンの形成方法
JPH03209711A (ja) 半導体装置の製造方法
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
JPH01105538A (ja) フォトレジストパターン形成方法
JPH03119720A (ja) リフトオフ加工用ホトレジスト、リフトオフ加工用ホトレジストのパターン形成方法及びリフトオフ方法
JPH07199483A (ja) レジストパターンの形成方法
JPS58132927A (ja) パタ−ン形成方法
JP3421268B2 (ja) パターン形成法
US20100119982A1 (en) Etching method and manufacturing method of semiconductor device
US6762001B2 (en) Method of fabricating an exposure mask for semiconductor manufacture
JP4425720B2 (ja) パターン形成方法
JP3570107B2 (ja) レジストパターンの形成方法及び半導体装置の製造方法
JPH0313949A (ja) レジストパターンの形成方法
JPH04338960A (ja) レジストパターンの形成方法
JPH0750241A (ja) 光蝕刻方法
JPH06349724A (ja) 半導体装置の製造方法
JPS5984428A (ja) パタ−ン形成方法
JPH0936011A (ja) パターン形成方法
JP2002207300A (ja) 半導体の製造方法及び半導体
JPH08199375A (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080401