JPS60235426A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPS60235426A
JPS60235426A JP9217884A JP9217884A JPS60235426A JP S60235426 A JPS60235426 A JP S60235426A JP 9217884 A JP9217884 A JP 9217884A JP 9217884 A JP9217884 A JP 9217884A JP S60235426 A JPS60235426 A JP S60235426A
Authority
JP
Japan
Prior art keywords
resist
wiring
integrated circuit
carbon
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9217884A
Other languages
English (en)
Inventor
Yutaka Saito
豊 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP9217884A priority Critical patent/JPS60235426A/ja
Publication of JPS60235426A publication Critical patent/JPS60235426A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体集積回路装置の製造方法に関し、時には
電極配線層形成方法に関するものである。
従来の電極配線Ｊ１１形成方法は、第１図（ａ）に示す
ように半導体基板上に配線用金属材料Ａｎ等を蒸着し、
その上に写真食刻用感光材（以下レジストと称する）を
塗布する。次に第１図（ｂ）に示すようｖｃ檜託血光あ
入−け船互霞をに卦すて電光Ｌ−モの後現像を行う。次
に第１図（ｃ）に示すように第１図（ｂ）にて形成した
レジストパターンをマスクとして電極配線用金属のエツ
チングを行う。次に、第１図（ａ）　Ｋ示すようにマス
クとして使用したレジストを除去し、所望の配線パター
ンを得るものである。第１回（θ）は第１図（ｄ）の１
−１′線に沿った断面図である。しかしながら、Δλな
どでは露光に用いる光の反射率が高く、ポジ（陽画）型
レジストを用いた場合、第１図（ｃｌ）交差部Δでは反
射した光によって形成したパターンにくびれが生じる。
特に第１図（ａ）交差部Ｂのような箇所では下地段差の
角に近いため、光の集中で配線パターンのくびれが著し
いものとなり、不良の原因となっている。
本発明は、上記欠点を除去するだめの製造方法であり、
第２図１　（ａ）に示すように配：腺金属層のＡ２を蒸
着した後さらＶこその上に例えばカーボン（炭素）ｋ１
０００Ａｌｊ度蒸着し、その後レジス）＝１翅布する。
次に粛２図（１））に示すように投影露光あるいは転写
露光においてｈ元し、七の後現像を行う。次に第２図（
ｅ）にかすように第２図（ｂ）にて形成したレジストパ
ターンをマスクとしてｔａ配線用金属のエツチングを行
う。次に第２図（ａ）に示すようにマスクとして使用し
たレジストを除去し、所望の１線パターンを得るもので
ある。第２図（ｅ）（は第２図（，１）のｎ−ｎ’線に
沿った断面図である。すなわち、本発明によればカーボ
ン？蒸着したことによって配線金属層の露光光の反射率
ケ低下させ、配線パターンのくびれを少なくし、不良率
の低減が可能となる。
【図面の簡単な説明】
第１図（ａ）〜（Ｃ）は電極配線完成前の製造工程順の
断面図、第１図（ｄ）（は完成後の平面図、第１図（ｅ
）は第１図（ｄ）の！−Ｉ′線に沿った断面（ロ）、第
２図（ａ）〜（Ｃ）は本発明の実袖例で電極配線完成前
の製造工程順の断面図、第２図（ｄ）　ｆｌよ完成後の
平面図、第２図（θ）は第２１図（ｄ）のｎ−ｎ’線に
沿った断面図である。 Δ、Ｂ・・・Ａμと下地段差との交差部、ＡＲのくびれ
が発生している状態 １・・・レジスト ２・・・カーボン等の光低反射率層 ５・・パ電極配線用Ａ２ ４・・・８１基板上の８１０２等 ５・・・段差とな／）　Ｐ　ＯＬ　Ｙ　（多結晶）８１
等６・・・８１基板 ７・・・ｋ↓元元 以上 出−（人　セイコーを子工業株式会社 代理人　弁理士　最　上　務 １１図 ！

Claims (1)

    【特許請求の範囲】
  1. 電極配線用金属を蒸着する工程と、その上に光学的反射
    率層を形成する工程と、写真食刻用感光材を塗布する工
    程と、それを露光、現像する工程と、電極配線用金属を
    エツチングする工程とから成る半導体集積回路装置の製
    造方法。
JP9217884A 1984-05-09 1984-05-09 半導体集積回路装置の製造方法 Pending JPS60235426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9217884A JPS60235426A (ja) 1984-05-09 1984-05-09 半導体集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9217884A JPS60235426A (ja) 1984-05-09 1984-05-09 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60235426A true JPS60235426A (ja) 1985-11-22

Family

ID=14047177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9217884A Pending JPS60235426A (ja) 1984-05-09 1984-05-09 半導体集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60235426A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5437961A (en) * 1990-11-27 1995-08-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5445710A (en) * 1991-01-22 1995-08-29 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
US5707487A (en) * 1991-01-22 1998-01-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5750316A (en) * 1994-03-18 1998-05-12 Fujitsu Limited Manufacture of semiconductor device using a-c anti-reflection coating
US6007732A (en) * 1993-03-26 1999-12-28 Fujitsu Limited Reduction of reflection by amorphous carbon
US6420095B1 (en) 1994-03-18 2002-07-16 Fujitsu Limited Manufacture of semiconductor device using A-C anti-reflection coating

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5437961A (en) * 1990-11-27 1995-08-01 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5445710A (en) * 1991-01-22 1995-08-29 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5707487A (en) * 1991-01-22 1998-01-13 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5656128A (en) * 1993-03-26 1997-08-12 Fujitsu Limited Reduction of reflection by amorphous carbon
US6007732A (en) * 1993-03-26 1999-12-28 Fujitsu Limited Reduction of reflection by amorphous carbon
US5750316A (en) * 1994-03-18 1998-05-12 Fujitsu Limited Manufacture of semiconductor device using a-c anti-reflection coating
US6420095B1 (en) 1994-03-18 2002-07-16 Fujitsu Limited Manufacture of semiconductor device using A-C anti-reflection coating

Similar Documents

Publication Publication Date Title
JPS6323657B2 (ja)
JPS60235426A (ja) 半導体集積回路装置の製造方法
US3673018A (en) Method of fabrication of photomasks
JPH0458167B2 (ja)
JPH06105678B2 (ja) 半導体装置の製造方法
JPS59155921A (ja) レジストパタ−ンの形成方法
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPS61181130A (ja) パタ−ン形成方法
JP2586383B2 (ja) 反射および干渉防止樹脂膜の形成方法
JPH0281048A (ja) パターン形成方法及びその材料
JPS6050535A (ja) フォトマスクのパタ−ン幅修正方法
JPS60106132A (ja) パタ−ン形成方法
JPS647492B2 (ja)
KR100399889B1 (ko) 반도체소자의감광층패턴형성방법
JPH01239928A (ja) パターン形成方法
JPS60122933A (ja) パターン形成方法
JPS60192946A (ja) 光学マスクの製造方法
JPS6126221A (ja) 半導体装置等の製造方法
JPS5968744A (ja) フオトマスクの製造方法
JPS627536B2 (ja)
JPS6333746A (ja) フオトマスクの製造方法
JPH02226724A (ja) 集積回路装置の製造方法
JPS60123842A (ja) ホトマスクの製造方法
JPS60140347A (ja) フオトマスク
JPH03137645A (ja) フォトマスク及びパターン形成方法