JP2007214318A - 配線の形成方法 - Google Patents

配線の形成方法 Download PDF

Info

Publication number
JP2007214318A
JP2007214318A JP2006032083A JP2006032083A JP2007214318A JP 2007214318 A JP2007214318 A JP 2007214318A JP 2006032083 A JP2006032083 A JP 2006032083A JP 2006032083 A JP2006032083 A JP 2006032083A JP 2007214318 A JP2007214318 A JP 2007214318A
Authority
JP
Japan
Prior art keywords
photoresist film
wiring
layer
base metal
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006032083A
Other languages
English (en)
Other versions
JP2007214318A5 (ja
Inventor
Tsutomu Miyamoto
ツトム 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006032083A priority Critical patent/JP2007214318A/ja
Publication of JP2007214318A publication Critical patent/JP2007214318A/ja
Publication of JP2007214318A5 publication Critical patent/JP2007214318A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 CSPと呼ばれる半導体装置において、電解メッキにより配線を形成する際に用いるフォトレジスト膜をポジ型化学増幅型のものによって形成するとき、解像不良が発生しないようにする。
【解決手段】 最上層に銅層を有するメッキ電流路としての下地金属層7の上面にアルミニウムからなるバリア層22を成膜する。次に、バリア層22の上面にポジ型化学増幅型のフォトレジスト膜23を形成する。次に、配線形成領域に対応する部分に開口部25を有する露光マスク24を用いて紫外線を照射すると、配線形成領域に対応する部分におけるフォトレジスト膜23中の光酸発生剤からパターン形成に必要な触媒としての酸が発生する。この場合、フォトレジスト膜23で発生した酸はバリア層22によって阻止されて下地金属層7の最上層の銅層中に侵入することがなく、したがってこの銅層とフォトレジスト膜23との界面において酸が中和されることがなく、この酸中和に起因する解像不良が発生しないようにすることができる。
【選択図】 図4

Description

この発明は、銅からなる配線の形成方法に関する。
例えば、CSP(Chip Size Package)と呼ばれる半導体装置では、半導体基板上に設けられた絶縁膜上に配線を形成している。従来のこのような配線の形成方法には、半導体基板上に設けられた絶縁膜の上面全体に最上層に銅層を有する下地金属層を成膜し、下地金属層の上面に開口部を有するフォトレジスト膜を形成し、下地金属層をメッキ電流路とした銅の電解メッキを行うことにより、フォトレジスト膜の開口部内の下地金属層の上面に配線を形成し、フォトレジスト膜を剥離し、配線下以外の領域における下地金属層を除去するようにしたものがある(例えば、特許文献1参照)。
特開2005−150452号公報
ところで、このような半導体装置の技術分野では、より一層の微細化を図るため、フォトレジストとして、高解像、高感度に対する要求から、ポジ型化学増幅型のものが注目されている。このポジ型化学増幅型のフォトレジストでは、光により酸を発生する光酸発生剤を含み、露光により光酸発生剤からパターン形成に必要な触媒としての酸を発生させ、この発生した酸をPEB(Post Exposure Bake)処理によってフォトレジスト膜中に拡散させて、酸の触媒作用による化学反応を促進させ、これにより高解像、高感度を可能としている。
ところで、上記従来の配線の形成方法では、下地金属層の最上層を銅からなる配線と同一の金属である銅層によって形成しているので、フォトレジスト膜の材料としてポジ型化学増幅型のフォトレジストを用いた場合には、露光により発生した酸が下地金属層の最上層の銅層中に侵入し、この銅層とフォトレジスト膜との界面において酸が中和され、酸の触媒作用による化学反応が低下し、解像不良が発生することがあるという問題があった。
そこで、この発明は、ポジ型化学増幅型のフォトレジストを用いても、解像不良が発生しないようにすることができる配線の形成方法を提供することを目的とする。
この発明は、上記目的を達成するため、基板上全面に最上層に銅層を有する下地金属層を形成する工程と、前記下地金属層上にバリア層を形成する工程と、前記バリア層上に開口部を有するポジ型化学増幅型のフォトレジスト膜を形成し、且つ、前記フォトレジスト膜の開口部に対応する部分における前記バリア層を除去して前記フォトレジスト膜の開口部に対応する部分における前記下地金属層を露出させる工程と、前記下地金属層をメッキ電流路とした銅の電解メッキを行うことにより、前記フォトレジスト膜の開口部内の前記下地金属層上に配線を形成する工程と、前記フォトレジスト膜及び前記バリア層を除去する工程と、前記配線下以外の領域における前記下地金属層を除去する工程と、を有することを特徴とするものである。
この発明によれば、下地金属層の最上層の銅層上にバリア層を形成しているので、露光によりフォトレジスト膜で酸が発生しても、この発生した酸がバリア層によって阻止されて下地金属層の最上層の銅層中に侵入することがなく、したがってこの銅層とフォトレジスト膜との界面において酸が中和されることがなく、この酸中和に起因する解像不良が発生しないようにすることができる。
図1はこの発明の配線の形成方法を含む製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂等からなる保護膜(絶縁膜)5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。
保護膜5の上面には下地金属層7が設けられている。下地金属層7の構造については後で説明するが、その最上層は後述する配線8と同一の金属である銅によって形成されている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3及び保護膜5の開口部4、6を介して接続パッド2に接続されている。
配線8の接続パッド部上面には銅からなる柱状電極9が設けられている。配線8を含む保護膜5の上面にはエポキシ系樹脂等からなる封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。柱状電極9の上面には半田ボール11が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板1上にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3及びポリイミド系樹脂等からなる保護膜5が形成され、接続パッド2の中央部が絶縁膜3及び保護膜5に形成された開口部4、6を介して露出されたものを用意する。
この場合、ウエハ状態のシリコン基板1には、各半導体装置が形成される領域に所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号21で示す領域はダイシングストリートに対応する領域である。
次に、図3に示すように、絶縁膜3及び保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、スパッタ法により成膜された銅層のみであってもよく、またスパッタ法により成膜されたチタンやクロム等の薄膜層上にスパッタ法により銅層を成膜したものであってもよく、要は、その最上層が配線8と同一の金属である銅によって形成されている。
次に、下地金属層7の上面にスパッタ法によりアルミニウムからなるバリア層22を成膜する。この場合、下地金属層7が銅層のみであってもチタンやクロム等の薄膜層上に銅層が成膜されたものであっても、下地金属層7及びバリア層22はスパッタ法により連続して成膜することができる。
次に、バリア層22の上面にスピンコート法によりポジ型化学増幅型のフォトレジスト膜23を形成する。この場合、ポジ型化学増幅型のフォトレジスト膜23は、ノボラック樹脂、ポリヒドロキシスチレン(PHS)の水酸基をt−ブトキシカルボニル(t−BOC)で保護した溶解阻害剤、光により酸を発生する光酸発生剤、それらを溶解させる溶剤によって構成されている。
次に、図4に示すように、配線8形成領域に対応する部分に開口部25を有する露光マスク24を用いて、配線8形成領域に対応する部分におけるフォトレジスト膜23に紫外線を照射する。すると、配線8形成領域に対応する部分におけるフォトレジスト膜23中の光酸発生剤からパターン形成に必要な触媒としての酸が発生する。
次に、この発生した酸をPEB処理によって配線8形成領域に対応する部分におけるフォトレジスト膜23中に拡散させ、酸の触媒作用による化学反応を促進させる。すなわち、酸の触媒作用により、t−BOC基が脱離し、PHSが生成され、配線8形成領域に対応する部分におけるフォトレジスト膜23がアルカリ現像液に可溶となる。
次に、図5に示すように、アルカリ現像液を用いて現像を行うと、配線8形成領域に対応する部分におけるフォトレジスト膜23に開口部26が形成される。この場合、アルカリ現像液としては、一例として、テトラメチルアンモニウムハイドロオキサイド(TMAH)2.38wt%水溶液を用いる。
このようなアルカリ現像液では、アルミニウムからなるバリア層22を厚さ方向に約4nm/secの速度で溶解するので、フォトレジスト膜23の開口部26の形成に続いて、当該開口部26に対応する部分におけるバリア層22が除去され、当該開口部26に対応する部分における下地金属層7が露出される。
ここで、下地金属層7の最上層の銅層上にアルミニウムからなるバリア層22を形成しているので、露光によりフォトレジスト膜23で酸が発生しても、この発生した酸がバリア層22によって阻止されて下地金属層7の最上層の銅層中に侵入することがなく、したがってこの銅層とフォトレジスト膜23との界面において酸が中和されることがなく、この酸中和に起因する解像不良が発生しないようにすることができる。
次に、図6に示すように、下地金属層7をメッキ電流路とした銅の電解メッキを行うと、フォトレジスト膜23の開口部26内の下地金属層7の上面に配線8が形成される。次に、フォトレジスト膜23を剥離し、その下に存在したバリア層22を露出させる。次に、この露出されたバリア層22をドライエッチングまたはウェットエッチングにより除去する。
次に、図7に示すように、配線8の一部を含む下地金属層7の上面にフォトレジスト膜27をパターン形成する。この場合、柱状電極9形成領域に対応する部分におけるフォトレジスト膜27には開口部28が形成されている。この場合のフォトレジスト膜27の材料は、例えば、ナフトキノンジアジド(NDQ)系のポジ型フォトレジストあるいは光重合型のネガ型フォトレジストである。
次に、下地金属層7をメッキ電流路とした銅の電解メッキを行うと、フォトレジスト膜27の開口部28内の配線8の接続パッド部上面に柱状電極9が形成される。次に、フォトレジスト膜27を剥離し、次いで、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図8に示すように、配線8下にのみ下地金属層7が残存される。
次に、図9に示すように、配線8を含む保護膜5の上面にエポキシ系樹脂等からなる封止膜10をスクリーン印刷法やスピンコート法等により厚さが柱状電極9の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。
次に、封止膜10の上面側を適宜に研磨して除去することにより、図10に示すように、柱状電極9の上面を露出させるとともに、柱状電極9の上面を含む封止膜10の上面を平坦化する。次に、図11に示すように、柱状電極9の上面に半田ボール11を形成する。次に、図12に示すように、ウエハ状態のシリコン基板1等をダイシングストリート21に沿って切断すると、図1に示す半導体装置が複数個得られる。
なお、バリア層22はNQD系のポジ型フォトレジストによって形成するようにしてもよい。NQD系のポジ型フォトレジストは、主として、ノボラック樹脂、感光剤であるジアゾナフトキノン化合物、それらを溶解させる溶剤によって構成されている。そして、図3に示す工程において、下地金属層7の上面にスピンコート法によりNQD系のポジ型フォトレジストからなるバリア層22を形成する。次に、バリア層22の上面にスピンコート法によりポジ型化学増幅型のフォトレジスト膜23を形成する。
次に、図4に示すように、配線8形成領域に対応する部分に開口部25を有する露光マスク24を用いて紫外線を照射すると、配線8形成領域に対応する部分におけるフォトレジスト膜23中の光酸発生剤から酸が発生する。また、配線8形成領域に対応する部分におけるバリア層22中のジアゾナフトキノン化合物が転移反応を経てインテルカルボン酸となり、配線8形成領域に対応する部分におけるバリア層22がアルカリ現像液に可溶となる。
次に、PEB処理を行うと、酸の触媒作用により、配線8形成領域に対応する部分におけるフォトレジスト膜23がアルカリ現像液に可溶となる。また、バリア層22においては、定在波の影響により発生する周期的な寸法変化を低減し、解像性を向上させるための潜像の修正が行われる。次に、アルカリ現像液を用いて現像を行うと、図5に示すように、配線8形成領域に対応する部分におけるフォトレジスト膜23及びバリア層22に開口部26が形成される。
この場合、下地金属層7の最上層の銅層上にNQD系のポジ型フォトレジストからなるバリア層22を形成しているので、露光によりフォトレジスト膜23で酸が発生しても、この発生した酸がバリア層22によって阻止されて下地金属層7の最上層の銅層中に侵入することがなく、したがってこの銅層とフォトレジスト膜23との界面において酸が中和されることがなく、この酸中和に起因する解像不良が発生しないようにすることができる。
そして、図6に示す配線8を形成した後に、フォトレジスト膜23及びバリア層22をポジ型フォトレジスト剥離液を用いて一括して剥離する。この場合、フォトレジスト膜23及びバリア層22をポジ型フォトレジスト剥離液を用いて一括して剥離することができるので、上述の如く、バリア層22をアルミニウムによって形成した場合と比較して、工程数を少なくすることができる。以下、上記と同様の工程であるので、その説明を省略する。
この発明の配線の形成方法を含む製造方法により製造された半導体装置の一例の断面図。 図1に示す半導体装置の製造に際し、当初用意したものの断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。
符号の説明
1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
7 下地金属層
8 配線
9 柱状電極
10 封止膜
11 半田ボール
21 ダイシングストリート
22 バリア層
23 フォトレジスト膜
27 フォトレジスト膜

Claims (10)

  1. 基板上全面に最上層に銅層を有する下地金属層を形成する工程と、
    前記下地金属層上にバリア層を形成する工程と、
    前記バリア層上に開口部を有するポジ型化学増幅型のフォトレジスト膜を形成し、且つ、前記フォトレジスト膜の開口部に対応する部分における前記バリア層を除去して前記フォトレジスト膜の開口部に対応する部分における前記下地金属層を露出させる工程と、
    前記下地金属層をメッキ電流路とした銅の電解メッキを行うことにより、前記フォトレジスト膜の開口部内の前記下地金属層上に配線を形成する工程と、
    前記フォトレジスト膜及び前記バリア層を除去する工程と、
    前記配線下以外の領域における前記下地金属層を除去する工程と、
    を有することを特徴とする配線の形成方法。
  2. 請求項1に記載の発明において、前記下地金属層は複数の金属が積層して構成されることを特徴とする配線の形成方法。
  3. 請求項1に記載の発明において、前記バリア層はアルミニウムからなることを特徴とする配線の形成方法。
  4. 請求項3に記載の発明において、前記下地金属層及び前記バリア層を連続して成膜することを特徴とする配線の形成方法。
  5. 請求項3に記載の発明において、前記フォトレジスト膜の開口部に対応する部分における前記下地金属層を露出させる工程は、アルカリ現像液を用いて、前記フォトレジスト膜への開口部の形成に続いて、前記フォトレジスト膜の開口部に対応する部分における前記バリア層を除去する工程であることを特徴とする配線の形成方法。
  6. 請求項1に記載の発明において、前記バリア層はナフトキノンジアジド系のポジ型のフォトレジストからなることを特徴とする配線の形成方法。
  7. 請求項6に記載の発明において、前記フォトレジスト膜の開口部に対応する部分における前記下地金属層を露出させる工程は、アルカリ現像液を用いて、前記フォトレジスト膜への開口部の形成に続いて、前記フォトレジスト膜の開口部に対応する部分における前記バリア層を除去する工程であることを特徴とする配線の形成方法。
  8. 請求項6に記載の発明において、前記フォトレジスト膜及び前記バリア層を除去する工程は、レジスト剥離液を用いて、前記フォトレジスト膜及び前記バリア層を一括して除去する工程であることを特徴とする配線の形成方法。
  9. 請求項1に記載の発明において、前記基板は半導体基板であることを特徴とする配線の形成方法。
  10. 請求項9に記載の発明において、前記半導体基板上に複数の接続パッドが設けられ、前記配線は前記半導体基板上に設けられた絶縁膜上に前記接続パッドに接続させて形成することを特徴とする配線の形成方法。
JP2006032083A 2006-02-09 2006-02-09 配線の形成方法 Pending JP2007214318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006032083A JP2007214318A (ja) 2006-02-09 2006-02-09 配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032083A JP2007214318A (ja) 2006-02-09 2006-02-09 配線の形成方法

Publications (2)

Publication Number Publication Date
JP2007214318A true JP2007214318A (ja) 2007-08-23
JP2007214318A5 JP2007214318A5 (ja) 2009-03-26

Family

ID=38492486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032083A Pending JP2007214318A (ja) 2006-02-09 2006-02-09 配線の形成方法

Country Status (1)

Country Link
JP (1) JP2007214318A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106306A (ja) * 2012-11-26 2014-06-09 Tokyo Ohka Kogyo Co Ltd メッキ造形物の形成方法
CN107785246A (zh) * 2016-08-30 2018-03-09 联芯集成电路制造(厦门)有限公司 对基底进行离子注入的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063828A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd レジストパターンの形成方法
JP2003140347A (ja) * 2001-11-02 2003-05-14 Tokyo Ohka Kogyo Co Ltd 厚膜ホトレジスト層積層体、厚膜レジストパターンの製造方法、および接続端子の製造方法
JP2003197624A (ja) * 2001-12-21 2003-07-11 Sanken Electric Co Ltd 半導体導電層の形成法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2006154569A (ja) * 2004-11-30 2006-06-15 Tokyo Ohka Kogyo Co Ltd レジストパターンおよび導体パターンの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063828A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd レジストパターンの形成方法
JP2003140347A (ja) * 2001-11-02 2003-05-14 Tokyo Ohka Kogyo Co Ltd 厚膜ホトレジスト層積層体、厚膜レジストパターンの製造方法、および接続端子の製造方法
JP2003197624A (ja) * 2001-12-21 2003-07-11 Sanken Electric Co Ltd 半導体導電層の形成法
JP2005093652A (ja) * 2003-09-17 2005-04-07 Casio Comput Co Ltd 半導体装置
JP2006154569A (ja) * 2004-11-30 2006-06-15 Tokyo Ohka Kogyo Co Ltd レジストパターンおよび導体パターンの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014106306A (ja) * 2012-11-26 2014-06-09 Tokyo Ohka Kogyo Co Ltd メッキ造形物の形成方法
CN107785246A (zh) * 2016-08-30 2018-03-09 联芯集成电路制造(厦门)有限公司 对基底进行离子注入的方法

Similar Documents

Publication Publication Date Title
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
KR101746480B1 (ko) 반도체 컴포넌트 및 구조물의 제조 방법
EP1562077B1 (en) Chemically amplified positive photosensitive resin composition
JP2010506385A (ja) 等方性エッチングを用いた微細パターン形成方法
KR20010015280A (ko) 포토레지스트패턴의 형성방법
JP4302065B2 (ja) パターン形成方法
KR20200080186A (ko) 화학 증폭형 포지티브형 감광성 수지 조성물, 감광성 드라이 필름, 감광성 드라이 필름의 제조 방법, 패턴화된 레지스트막의 제조 방법, 주형 부착 기판의 제조 방법 및 도금 조형물의 제조 방법
JP2007214318A (ja) 配線の形成方法
JP2010056266A (ja) 半導体装置の製造方法
JP4949790B2 (ja) 半導体装置の製造方法
JP5247998B2 (ja) 半導体装置の製造方法
JP2000286283A (ja) 半導体装置の製造方法
JP4440600B2 (ja) 厚膜および超厚膜対応化学増幅型感光性樹脂組成物
JP2011029314A (ja) 半導体装置の製造方法
JP2004079797A (ja) 電解めっきを用いた配線の形成方法
JP4828201B2 (ja) 化学増幅型ホトレジスト組成物、レジスト層積層体およびレジストパタ−ン形成方法
JP4161754B2 (ja) 半導体装置の製造方法
JP4971960B2 (ja) 半導体装置の製造方法
US20060188826A1 (en) Method for utilizing dry film
JP2011013617A (ja) 現像方法
JPH06110214A (ja) レジストパターンの形成方法
US20050084793A1 (en) Methods and compositions for reducing line wide roughness
JP4913456B2 (ja) 半導体装置の製造方法
JP2016138918A (ja) 半導体装置の製造方法およびフォトマスク
JPS63231338A (ja) 微細パタ−ンの形成方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313