JP3308165B2 - テーパ導波路の作製方法 - Google Patents

テーパ導波路の作製方法

Info

Publication number
JP3308165B2
JP3308165B2 JP19946296A JP19946296A JP3308165B2 JP 3308165 B2 JP3308165 B2 JP 3308165B2 JP 19946296 A JP19946296 A JP 19946296A JP 19946296 A JP19946296 A JP 19946296A JP 3308165 B2 JP3308165 B2 JP 3308165B2
Authority
JP
Japan
Prior art keywords
film
substrate
forming
tapered
tapered waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19946296A
Other languages
English (en)
Other versions
JPH1048448A (ja
Inventor
裕之 山本
圭男 吉田
幸夫 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP19946296A priority Critical patent/JP3308165B2/ja
Priority to US08/900,164 priority patent/US6030540A/en
Priority to DE19732431A priority patent/DE19732431A1/de
Publication of JPH1048448A publication Critical patent/JPH1048448A/ja
Application granted granted Critical
Publication of JP3308165B2 publication Critical patent/JP3308165B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12173—Masking
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12195—Tapering

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Optical Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、テーパ導波路の作
製方法に関し、特に、基板上に形成された光集積回路素
子における、テーパ形状部を有する光導波路（テーパ導
波路）の作製方法に関する。
【０００２】
【従来の技術】近年、光学部品の小型化，集積化が進め
られ、サブミクロンオーダーの微細加工技術も確立され
てきた。通常の成膜処理やエッチング処理では、試料の
被処理面内にてその処理速度をできるだけ均一にし、成
膜厚さやエッチング深さを均一にするのが一般的であ
る。つまり、試料を構成する基板の表面と平行な面上に
て加工を行い、その面内での処理速度のバラツキを抑え
るようにしている。
【０００３】ところが、場合によっては意図的に、成膜
速度やエッチング速度に分布，つまり位置による処理速
度の違いをもたせ、上記基板表面に対して傾斜した面を
有するテーパ状の構造（テーパ形状部）を加工すること
がある。このような加工法が応用されるデバイスの中で
も、特に光導波路層におけるテーパ形状部は、その厚さ
方向へ損失なく光を曲げたり、実効屈折率の異なる領域
の境界を損失なく光を横切らせたりする場合に利用され
る重要な構造である。
【０００４】図４は、一例として、特開平６−８２６４
４号公報に開示のテーパ導波路を応用したモードスプリ
ッタ（導波路素子）の構造を示す。図４（ａ）は該モー
ドスプリッタの平面図、図４（ｂ）図は該モードスプリ
ッタの断面図である。
【０００５】この導波路素子４１は、厚みの異なる２つ
の導波領域Ａ及びＢを有し、これらの２つの導波領域Ａ
及びＢはそれぞれ厚みが均一である。そして、該両導波
領域Ａ及びＢは、光の波長に対して十分に緩やかな傾斜
面を有するテーパ構造部Ｃによって結合されている。こ
のテーパ構造部Ｃは、その厚さが導波領域Ａの厚さから
導波領域Ｂの厚さまで連続的に変化した構造となってい
る。
【０００６】このテーパ構造部Ｃにある角度で入射した
各モード光は、上記２つの領域Ａ，Ｂでの等価屈折率の
違いから開き角θをもって屈折される。
【０００７】上記導波路素子４１におけるテーパ構造部
Ｃのようなテーパ形状は、ドライまたはウエットエッチ
ング、イオンミリング、切削などの加工法を用いて、あ
るいは公知の成膜技術であるスパッタ法、蒸着法、ＣＶ
Ｄ法などにおいて、処理面の一部を遮蔽し、その遮蔽部
への粒子の回り込みを利用するシャドウマスク法を用い
て作製される。
【０００８】以下にエッチング法とシャドウマスク法に
ついて図を用いて説明する。図５（Ａ）〜図５（Ｉ）
は、特開平４−５５８０２号公報に開示のエッチングに
よるテーパ形状の作製方法を工程順に示したものであ
る。
【０００９】図５（Ａ）に示すＳｉ基板５１上に熱酸化
ＳｉＯ2膜５２を形成し（図５（Ｂ））、この上にエッ
チング速度を制御するための第２のＳｉＯ2膜５３を形
成する（図５（Ｃ））。さらに該第２のＳｉＯ2膜５３
上にフォトレジスト５４を形成した後（図５（Ｄ））、
該フォトレジスト５４をパターニングする（図５
（Ｅ））。
【００１０】その後、上記フォトレジスト５４をマスク
としてウェットエッチング処理を行う。つまり、適当な
エッチャントによって上記ＳｉＯ2膜５２，５３のエッ
チングを行うと、第２のＳｉＯ2膜５３は熱酸化ＳｉＯ2
膜５２よりエッチング速度が大きいため、先にエッチン
グされていく。ところが、この第２のＳｉＯ2膜５３の
下側の熱酸化ＳｉＯ2膜５２は比較的エッチング速度が
小さいため、徐々にエッチングが進行し、エッチャント
に触れた時間に比例してエッチングされることになる。
従って、熱酸化ＳｉＯ2膜５２のうちフォトレジスト５
４に覆われていない部分は深く、その内側は浅くエッチ
ングされることとなり、結果的に図５（Ｆ）に示すよう
な、熱酸化ＳｉＯ2膜５２のエッチング端部にテーパ形
状部５５が形成される。
【００１１】そして、上記フォトレジスト５４を除去し
（図５（Ｇ））、さらに第２のＳｉＯ2膜５３を除去し
た後（図５（Ｈ））、上記基板５１及び熱酸化ＳｉＯ2
膜５２上に光導波路５６を積層する（図５（Ｉ））。な
お、上記一端側にテーパ形状部５５を有する熱酸化Ｓｉ
Ｏ2膜５２は、光導波路にて光の進行方向を変化させる
部分におけるバッファ層として機能するものである。
【００１２】図６はシャドウマスク法の原理を説明する
ための図であり、この原理は、文献（Journal of Light
wave Technology,Vol.8,No.4,pp587-593,April 1990）
に開示されている。図６（ｂ）は、基板上にマスクを配
置した状態を示し、図６（ａ）は、該マスクの一部の断
面構造を示している。
【００１３】図６（ｂ）に示すように、基板６３上に金
属製のマスク６１がスペーサ６２によって基板６３から
ある間隔を隔てて保持されている。この状態で基板上方
から成膜処理を施すと、基板上の、マスク６１の陰にな
る部分に成膜粒子が回り込むことによって、該基板表面
の、マスクのエッジ部に対応する部分には、マスク内側
ほど膜厚が薄いテーパ状の構造部分６４が形成される。
また上記基板６３上のその他の部分、及びマスク６１上
には、成膜粒子の堆積により膜６５が形成される。
【００１４】このテーパ状の構造部分６４のテーパ形状
は、マスク６１の断面形状やマスク６１と基板６３との
間の距離、さらには成膜粒子の発生源の大きさや基板か
らの該発生源までの距離などによって決まるが、基本的
に成膜粒子にはその飛来方向が基板表面に垂直な方向だ
けでなく、基板表面に対して斜めの方向のものもあるた
め、基板表面の、飛来する成膜粒子に対してマスク６１
の陰になる部分が不鮮明になることに起因している。
【００１５】上記シャドウマスク法の応用として、図７
に示すようなテーパ状構造部分の作製方法も知られてい
る。この方法は、特開平７−１３４２１６号公報に開示
されているものである。
【００１６】図７に示すように、フォトレジスト７１が
パターン形成された基板７２は、成膜装置の成膜粒子源
７５の下方に位置する試料テーブル７６上に斜めに立て
掛けて配置されている。なお、このように基板７２を試
料テーブル７６上に斜めに立て掛けることで、冷却され
ている試料テーブル７６から基板７２が離れてしまい、
基板の冷却が十分行われなくなる。ここではこれに対す
る対策として、試料テーブル７６の表面に対して傾斜し
た傾斜面を有する熱伝導性のよい、直角三角形形状の金
属製の治具７４を試料テーブル７６上に配置し、該金属
製の治具７４の斜面上に基板７２を真空グリース７３を
介して配置するようにしている。
【００１７】また、上記基板７２上の一部にはフォトレ
ジスト７１が選択的に形成されており、上記のように基
板７２を金属製の治具７４の傾斜面に配置した状態で
は、該フォトレジスト７１の下側の部分には、該基板７
２の表面の露出部分が位置するようになっている。
【００１８】従って、成膜中は、成膜粒子源７５から飛
び出した成膜粒子７９は、基板７２上に形成されたフォ
トレジスト７１に対して斜め方向から入射し、基板表面
の、フォトレジストの陰に相当する部分には、膜厚の変
化した層が形成される。
【００１９】そして、成膜後はリフトオフと呼ばれる処
理を行って、フォトレジスト７１とともにその上の成長
膜７８を除去して、基板表面上に形成された成長膜７７
を残す。具体的には、フォトレジストを可溶なアセトン
などの溶剤で溶かして、フォトレジスト７１とともに、
その上に成膜された不要な膜７８を除去し、目的のテー
パ形状端部をもつ成長膜７７を得る。
【００２０】また、シャドウマスク法の別の応用法とし
ては、図８に示すような方法も提案されている。この方
法は、Ｕ．Ｓ．Ｐａｔｅｎｔ ４，２５６，８１６号に
開示されている。
【００２１】図８に示す方法では、シャドウマスクは、
例えば、フォトレジスト，Ａｌ，フォトレジストとい
う、Ａｌを両側からフォトレジストでサンドイッチした
３層構造となっている。
【００２２】まず、図８（ａ）に示すように、基板８０
上に下層レジスト８２を塗布し乾燥した後、その全面露
光を行い、続いて、図８（ｂ）に示すように、該下層レ
ジスト８２上に厚さ５０〜２００オングストロームのＡ
ｌ層８４を形成する。なお、このＡｌ層８４は、さらに
この上に積層される上層レジスト８６の形成中に、下層
レジスト８２が溶解していまうのを防ぐ保護層として働
くものである。
【００２３】次に、図８（ｃ）に示すように、該Ａｌ層
８４上に上層レジスト８６を塗布し乾燥した後、遮光マ
スク８８を用いて該上層レジスト８６を選択的に露光
し、その後図８（ｄ）に示すように上層レジスト８６を
現像して、レジスト開口８９を形成する。
【００２４】続いて、上記上層レジスト８６をマスクと
して上記Ａｌ層８４にエッチングなどの処理を施す。こ
れにより図８（ｅ）に示すように、Ａｌ層８４にレジス
ト開口８９より大きなアルミ開口８９ａを形成すること
ができる。そして、この開口８９ａから下層レジスト８
２に対してレジストの除去処理を施すと、下層レジスト
８２に、上記アルミ開口部８９ａよりさらに大きなレジ
スト開口部８９ｂが形成される（図８（ｆ））。上記下
層レジスト８２のレジスト開口８９ｂの側面は、上層レ
ジスト８６の下側に潜り込んだアンダーカット面８１と
なっている。
【００２５】このようなシャドウマスクの形成方法で
は、アルミ開口８９ａ及び下側レジストのレジスト開口
８９ｂは、上層レジスト８６に形成したレジスト開口８
９のパターンが順次転写されていくため、その後の工程
では別のマスクを用意して位置合わせをする必要がな
い。
【００２６】上述した工程により得られたアンダーカッ
ト型の３層構造のシャドウマスクを用いて、金属などの
薄膜９０の選択的な成膜を行うと、図８（ｇ）に示すよ
うに、レジスト開口部８９，８９ｂを通過した成膜粒子
が基板８０上に堆積される。その後、上層レジスト８６
上に成膜粒子が堆積してできた不要な金属薄膜を除去す
ると、図８（ｈ）に示すような所望のパターンを有する
金属薄膜９０が得られる。この金属薄膜９０の断面形状
は、両側にテーパ形状部を有する断面台形形状となって
いる。
【００２７】
【発明が解決しようとする課題】ところで、蒸着，スパ
ッタリング，ＣＶＤ等の、成膜粒子の堆積により膜を形
成する成膜法は、熱酸化により膜を形成する方法に比べ
て、その材料選択の幅が広く、さまざまな仕様の光導波
路に適用できるという利点があるが、このような成膜粒
子の堆積により形成された膜では、熱酸化ＳｉＯ2膜に
比べると、粒界が発生しやすく、一般的に表面が粗く多
孔質であることに加え、エッチングによりテーパ面の表
面状態がエッチング加工前に比べてさらに劣化するとい
う問題がある。例えば、成膜粒子の堆積膜では、エッチ
ング加工後に表面粗度の増大などが生ずる。このため、
上記蒸着などの成膜方法を用いて作製したテーパ導波路
の光学的損失は、熱酸化ＳｉＯ2膜を加工して得られる
テーパ導波路のそれよりも大きくなるという問題があっ
た。
【００２８】また、図５に示すテーパ形状の形成方法で
は、エッチング速度を制御するために使用したＳｉＯ2
膜５３の除去の際には、熱酸化ＳｉＯ2膜５２の、表面
が露出しているテーパ形状部と、該熱酸化ＳｉＯ2膜５
２の、上記ＳｉＯ2膜５３に覆われている平坦部分との
境界部に、それぞれの材料のエッチングレートの違いに
よる段差が生じてしまい、これもまたテーパ導波路の光
学的損失に大きく影響していた。
【００２９】図６に示すシャドウマスク法によって得ら
れるテーパ状構造は、マスクのひさし部分の長さＬH、
及び該ひさし部分と基板とのギャップＷが１ｍｍ程度あ
るいはそれ以上あることから、該テーパ状構造のテーパ
長ＬTは数ｍｍとなり、テーパ構造部を有する光集積回
路素子の小型化，集積化の妨げになっていた。さらに、
この方法では、使用するシャドウマスクの基板への取り
付け及び取り外し、基板の洗浄などの作業のため、量産
が困難であるという問題があった。
【００３０】図７に示す斜め方向からの成膜粒子の照射
を応用した場合には、成膜粒子源からみてレジストパタ
ーンの陰になる部分にしかテーパ形状部は形成されず、
また、基板面内での膜厚や屈折率のばらつきのため、一
度に処理できるウエハの枚数に限界があり、また、使用
する装置に工夫が必要であった。
【００３１】また、同一の光導波路素子内、あるいは場
合によっては光導波路素子における同ーパターン内での
成膜材料の膜厚や屈折率のばらつきが原因とみられる素
子特性の変動も問題となることがあった。
【００３２】図８に示す、フォトレジスト，Ａｌ，フォ
トレジストからなる３層構造のアンダーカット型シャド
ウマスクについては、保護層であるＡｌ層を真空成膜に
より形成するため、その材料選択に制限があった。ま
た、材料の選択の幅を広くするため、仮にこの保護層の
成膜を、スピンコーティングなどの生産性に優れた手法
で行おうとしても、溶剤を含んだ保護層材料を塗布する
と、下層のレジストは溶解してしまう。
【００３３】そこで、下層レジストが溶解しないよう耐
性をもたせるため、下層レジストのべーク温度を高くす
ると、今度は下層レジストの現像，除去が困難になって
しまう。また、下層レジストは、保護層であるＡｌを真
空成膜する際、例えばスパッタリング法を用いると、レ
ジストの表面がプラズマで変質して、現像，除去が困難
になり、真空成膜の方法も限定されるという問題があっ
た。
【００３４】また、保護層の下に感光したフォトレジス
ト層があるため、上層レジストのべーク中、予め全面露
光された下層レジストの光反応が促進されて過剰にな
り、発泡あるいは保護層のはがれなどが生じるという問
題があった。これを避けるための条件設定、つまり露
光，べーク条件，レジスト材料などの条件の組み合わせ
は困難で、上層及び下層レジストについての加工の再現
性が得にくいという傾向があった。
【００３５】さらに、ＩＣプロセスとのマッチングを考
慮すれば、保護層材料にはＡｌ層が最適であるが、現在
最も頻繁に利用されるレジストの現像液はアルカリ溶液
であるため、レジストの現像とともにＡｌ薄膜までエッ
チングされてしまって、全体としてのシャドウマスクの
形状の再現がとれなくなるという問題があった。
【００３６】この発明は上記のような問題点を解決する
ためになされたもので、シャドウマスクを、その構造が
簡単でその作製方法の選択の幅も広いものとでき、ま
た、エッチングによるテーパ形状部の加工法のような加
工後の表面粗度の増大を招くことなく、成膜粒子の堆積
によりテーパ形状部の形成を膜厚や屈折率のばらつきを
小さく抑えて行うことができ、しかもテーパ形状部の形
成される部位が成膜粒子源の位置による制限を受けるこ
とのない、大量生産に適したテーパ導波路の作製方法を
提供することを目的としている。
【００３７】
【課題を解決するための手段】この発明（請求項１）に
係るテーパ導波路の作製方法は、ひさし状部分を有する
アンダーカット型のシャドウマスクを基板上に形成する
工程と、成膜粒子を該シャドウマスク上方から基板側に
向けて飛来させて、誘電体膜の成膜を行う工程と、該シ
ャドウマスク上に堆積された成膜粒子をリフトオフによ
り除去して、該ひさし状部分のエッジ付近にて生ずる基
板上の位置による成膜粒子の堆積量の違いにより形成さ
れたテーパ形状部を有する誘電体膜を残す工程と、該基
板上に、該テーパ形状部を有する誘電体膜を覆うよう光
導波路層を積層する工程とを含んでいる。
【００３８】該テーパ導波路の作製方法では、該アンダ
ーカット型のシャドウマスクとして、一部が該ひさし状
部分を構成するフォトレジスト層と、該基板上で該フォ
トレジスト層を支持する厚さ１μｍ程度の金属膜とから
なるマスクを用いる。そのことにより上記目的が達成さ
れる。
【００３９】この発明（請求項２）は、請求項１記載の
テーパ導波路の作製方法において、前記フォトレジスト
層として、厚さ約１０μｍの厚膜フォトレジスト層を用
いるものである。
【００４０】この発明（請求項３）は、請求項１記載の
テーパ導波路の作製方法において、前記フォトレジスト
層を、そのパターニング後の加熱変形により、そのひさ
し状部分の先端付近が、フォトレジスト材料の塗布膜厚
よりも薄くなっており、かつ該ひさし状部分の側面が、
加熱変形前の形状に比べて緩やかな傾斜面となっている
構造としたものである。
【００４１】この発明（請求項４）は、請求項１記載の
テーパ導波路の作製方法において、前記シャドウマスク
の形成工程では、前記基板上に金属膜を形成した後、該
金属膜上に、一部が前記ひさし状部分を構成するフォト
レジスト層を形成し、該フォトレジスト層をマスクとし
て、該金属膜を、前記基板を侵さない酸あるいはその混
合物からなるエッチャントによりエッチングするもので
ある。
【００４２】この発明（請求項５）は、請求項１記載の
テーパ導波路の作製方法において、該金属膜としてＡｌ
膜を用いるものである。
【００４３】この発明（請求項６）は、請求項５記載の
テーパ導波路の作製方法において、前記シャドウマスク
の形成工程では、前記基板上に金属膜としてＡｌ膜を形
成した後、該Ａｌ膜上に、一部が前記ひさし状部分を構
成するフォトレジスト層を形成し、該フォトレジスト層
をマスクとして、該Ａｌ膜を、リン酸を主成分とするエ
ッチャントによりエッチングするものである。
【００４４】この発明（請求項７）は、請求項１記載の
テーパ導波路の作製方法において、前記誘電体膜の成膜
工程では、表面に前記シャドウマスクを形成した基板
を、可動な試料テーブル上に配置し、該試料テーブル
を、前記基板表面に対する成膜粒子の飛来方向に規則性
が生じないよう運動させつつ、該誘電体膜の成膜を行う
ものである。
【００４５】以下、本発明の作用について説明する。こ
の発明（請求項１）においては、アンダーカット型のシ
ャドウマスクとして、一部がそのひさし状部分を構成す
るフォトレジスト層と、基板上で該フォトレジスト層を
支持する厚さ１μｍ程度の金属膜とからなるマスクを用
いるから、フォトレジスト層と基板とのギャップが小さ
くなり、これによりテーパ導波路を構成する誘電体層の
テーパ形状部の長さを短くして、テーパ導波路を含む光
集積回路素子の小型化、高集積化を図ることができる。
【００４６】また、アンダーカット型のシャドウマスク
を用いて、成膜粒子を該シャドウマスク上方から基板側
に向けて飛来させて、誘電体膜の成膜を行うので、ほと
んどの真空成膜法を適用でき、光導波路の作製に用いる
材料の選択の幅が広がる。また、シャドウマスクを用い
た成膜粒子の堆積によりテーパ形状部を形成するので、
テーパ形状部の形成にエッチング処理を用いた場合に比
べて、テーパ形状部の形成を膜厚や屈折率のばらつきを
小さく抑えて行うことができる。また、そのテーパ面
を、エッチングにより加工したテーパ形状部のテーパ面
よりも滑らかに、例えば表面粗度を小さくすることがで
き、このため、この方法で作製したテーパ導波路の光学
的損失はエッチングで加工した場合に比べて大幅に改善
される。
【００４７】さらに、テーパ形状部の形成には、マスク
を用いた選択的なエッチング処理を用いないため、テー
パ形状部のテーパ面は全く段差のない滑らかなものとな
り、このためテーパ面の段差が原因となるテーパ導波路
の光学的損失の心配がなくなる。
【００４８】この発明（請求項２）においては、シャド
ウマスクを構成するフォトレジスト層として、厚さ約１
０μｍの厚膜フォトレジスト層を用いるので、シャドウ
マスクのひさし部分の厚さが約１０μｍと厚くなり、こ
れによりテーパ形状部を有する誘電体膜の形成中に、該
マスクのひさし部分が壊れるのを回避でき、テーパ導波
路の素子特性の安定性を確保しつつ、その作製の歩留ま
りの向上を図ることができる。
【００４９】この発明（請求項３）においては、シャド
ウマスクを構成するフォトレジスト層のパターニング後
に、該フォトレジスト層を加熱変形させて、そのひさし
状部分の先端付近を、フォトレジスト材料の塗布膜厚よ
りも薄くし、かつ該ひさし状部分の側面を、加熱変形前
の形状に比べて緩やかな傾斜面とするので、誘電体層の
テーパ形状部に及ぶレジストの厚さ分の陰の悪影響を抑
えることができ、これによりテーパ導波路の光学的特性
を向上させることができる。
【００５０】この発明（請求項４）においては、前記シ
ャドウマスクの形成工程では、前記基板上に金属膜を形
成した後、該金属膜上に、一部が前記ひさし状部分を有
するフォトレジスト層を形成し、該フォトレジスト層を
マスクとして、該金属膜を、前記基板を侵さない酸ある
いはその混合物からなるエッチャントによりエッチング
するので、シャドウマスクの形成処理による基板の損傷
を回避できる。
【００５１】この発明（請求項５）においては、シャド
ウマスクを構成するフォトレジスト層を基板に対して支
持する金属膜として、Ａｌ膜を用いるので、シャドウマ
スクの形成を半導体の製造プロセスにて行うことがき、
このため光学部品を組み込んだ光集積回路素子のプロセ
スの簡略化が可能となり、低コスト化を図ることができ
る。
【００５２】この発明（請求項６）においては、金属膜
のエッチャントとしてりん酸を主成分としたものを用い
るので、エッチング中にレジストが侵されることがなく
なり、作製プロセスの安定化が図られ、素子特性が安定
しその信頼性が向上する。
【００５３】この発明（請求項７）においては、誘電体
膜の成膜工程では、表面に前記シャドウマスクを形成し
た基板を、可動な試料テーブル上に配置し、該試料テー
ブルを、前記基板表面に対する成膜粒子の飛来方向に規
則性が生じないよう運動させつつ、該誘電体膜の成膜を
行うので、成膜粒子源の位置によって、テーパ形状部が
形成される部位が制約されることがない。これによりマ
スクパターンの周囲全体にテーパ形状部を作製すること
が可能となる。
【００５４】このため同一のテーパ導波路内、あるいは
場合によってはテーパ導波路における同一パターン内で
の成膜材料の膜厚や屈折率のバラツキが原因とみられる
素子特性の変動が抑えられ、信頼性を向上することがで
きる。
【００５５】また、成膜粒子源の位置によって、テーパ
形状部が形成される部位が制約されることがないので、
一度に処理できるウエハの枚数を多くでき、生産性を向
上して、コストダウンを図ることができる。さらに、成
膜パターンの延びる方向に関係なく、パターン形状に応
じてその任意の位置にテーパ形状部を形成でき、これに
よりテーパ導波路を含む光集積回路素子の性能向上が可
能となる。
【００５６】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００５７】（実施形態１）図１（ａ）〜図１（ｆ）
は、本発明の実施形態１によるテーパ導波路の作製方法
を工程順に説明するための図である。
【００５８】図において、１０１はテーパ導波路で、基
板１１上に形成された両側部にテーパ形状部を有する誘
電体膜１４ａと、上記基板１１上に該誘電体膜１４ａを
覆うよう形成された光導波路層１５とから構成されてい
る。ここで、該光導波路層１５は、下側のガラス層１５
ａと上側のＳｉＯ2層１５ｂとからなる積層構造となっ
ている。
【００５９】また、１０１ａは、本実施形態１のテーパ
導波路の作製方法で用いる、断面Ｔ字型のシャドウマス
クであり、一部がそのひさし部分１３ａを構成するフォ
トレジスト層１３と、該フォトレジスト層１３を基板１
１上で支持する金属膜１２とから構成されている。
【００６０】次にテーパ導波路の作製方法について説明
する。図１（ａ）に示すように、基板１１にはあらかじ
めＡｌ層１２が厚さ約１μｍで成膜されている。ここ
で、基板１１としては、例えば、石英ガラス板、あるい
は表面に熱酸化膜が形成されたシリコンウエハを利用す
ることができる。このような基板１１のＡｌ膜１２上に
厚膜フォトレジストを塗布しべーク処理を施して、該レ
ジストを所望の平面形状となるようパターニングして、
上記ひさし部分を構成するフォトレジスト層１３を形成
する。
【００６１】ここで、上記Ａｌ層１２は純Ａｌを、例え
ばスパッタリングで成膜したものであり、半導体プロセ
スなどで行われるＳｉ添加は、エッチング残渣の問題か
ら本発明では好ましくない。このＡｌ層１２の成膜は蒸
着で行ってもよい。
【００６２】半導体プロセスとのマッチング，つまりＩ
Ｃと光導波路との集積化の点から配線材料として一般的
であり、その成膜，加工技術が確立されているという意
味で、上記基板１１とレジスト層１３との間のスペーサ
層の材料としては、Ａｌ層がもっともふさわしい。
【００６３】上記厚膜フォトレジストの厚さとしては、
続くウェットプロセスでレジスト層のひさし部分がつぶ
れないようにするため、ある程度の厚さが必要となる。
この層をあまり薄くすると、層間と層内の応力や液体の
表面張力などでひさし部分１３ａが基板１１にはりつい
て折れてしまう。また、微細なパターンに対応する点か
ら、レジスト材料としては、ネガ型のものよりも一般的
に解像度の優れるポジ型のものが適しているが、解像度
を必要としない場合には、ネガ型のものも利用できる。
一例として、以下にレジスト材料及びその処理条件を示
す。
【００６４】フォトレジスト材料：ヘキスト社製ポジタ
イプフォトレジスト（品番：ＡＺ−Ｐ４６２０） レジストのスピンコート時における基板の回転数：２０
００ｒｐｍ プリベーク処理：９０℃で３０分オーブンする 露光量：４５０ｍＪ／ｃｍ2 現像時間：５分 なお、ここでは、フォトレジストは、その下地となるＡ
ｌ層の表面にＨＭＤＳ（ヘキサメチルジシラザン）によ
る処理を施した後にスピンコートにより塗布する。この
ＨＭＤＳ処理は、フォトレジストとＡｌ層との密着性を
高めるための処理である。
【００６５】ここで、露光処理，現像処理は、条件を強
めにして、レジストの抜け残りがなくなるようにしてあ
る。このため、Ａｌ層１２はレジストの現像液によって
多少エッチングされることになるが、後のエッチング工
程でＡｌ層のサイドエッチングを大きく施すので、ここ
では特に問題はない。
【００６６】次に、図１（ｂ）に示すように、Ａｌ層１
２のエッチングを行う。エッチャントとしては弱酸が好
ましく、特にりん酸を主成分としたものがよい。一例を
挙げると、エッチャントの成分比率は、 硝酸：りん酸：酢酸：水＝１：１６：２：１ が適している。
【００６７】このエッチャントを用いた場合、温度３０
℃、時間４０分の処理で、Ａｌ層１２の約８μｍのサイ
ドエッチングが進み、サイドエッチングの大きなシャド
ウマスクが得られた。硝酸の割合をこれよりも多くした
場合では、フォトレジスト層１３にひび割れが見られ
た。また、これとは別のフッ酸系のエッチャントを用い
た場合でもフォトレジスト層１３が侵されてしまった。
【００６８】なお、基板材料とフォトレジスト材料とし
ては、上述した基板材料とフォトレジスト材料以外の組
み合わせを利用することも可能であるが、その場合には
当然基板とフォトレジスト層を侵さないエッチャントを
選ぶ必要がある。一部のアルカリ溶液は誘電体材料、つ
まり基板材料やフォトレジストを侵食するので、酸ある
いはその混合物が望ましい。
【００６９】このエッチング処理はレジスト層１３のひ
さし部分の支えをサイドエッチングで加工するだけなの
で、時間や温度などを厳密に制御する必要がない。この
点から作製が容易であると言える。
【００７０】続いて、図１（ｃ）に示すように、誘電体
材料１４の成膜を行う。誘電体材料としては、光導波路
層として利用できるもの、例えば、高屈折率材料のＴａ
2Ｏ5が利用できる。成膜方法としては、例えば、ＲＦス
パッタリングなどが採用できる。その際、成膜粒子はフ
ォトレジスト層１３に対してほぼ上方から飛来するよう
にすればよい。成膜粒子は広がりをもって飛来するので
フォトレジスト層１３のひさし部分１３ａの下にまで回
り込み、その結果、図示するようなテーパ形状部を有す
る誘電体層１４ａが形成される。
【００７１】また、この工程での成膜は、リフトオフさ
れる領域内あるいは同一基板上での膜厚や屈折率のバラ
ツキ、あるいは１度に処理する複数の基板間での膜厚や
屈折率のバラツキを抑えるために、成膜粒子の飛来方向
に規則性を持たないような方法で行われる。
【００７２】具体的には、例えば、素子基板を固定した
試料テーブルを運動、例えば自転，公転させるのが容易
であり、効果的である。試料テーブルの運動について
は、成膜厚さを均一にするために、予めメーカーによっ
て成膜装置に既に工夫がなされている。成膜条件の一例
を示す。
【００７３】ターゲット：Ｔａ2Ｏ5 ガス流量 ：Ａｒ（４ＳＣＣＭ）＋Ｏ2（４ＳＣＣＭ） 成膜中の圧力 ： 約０．８Ｐａ ＲＦパワー ： ２．２Ｗ／ｃｍ2 試料テーブル回転数：１０ｒｐｍ 成膜厚さ，及び時間：約１００ｎｍ，及び１３０分 実際にはこの成膜条件に加え、成膜中の成膜粒子の飛来
距離（１０ｃｍ以上）が平均自由行程（２ｃｍ程度）の
数倍あり、成膜粒子が基板に到達するまでに何回も衝突
して拡がりをもつため、基板内でのあるいは１度に処理
する複数の基板間での成膜速度分布は均一になり、成膜
粒子の飛来方向の規則性も小さくなる。
【００７４】このようにすることにより、従来の斜め方
向からの成膜粒子の飛来を利用した成膜処理の場合と違
って、試料テーブルに比べて成膜粒子源が小さい場合に
も同時に、斜面の方向が異なるテーパ形状部を複数形成
することができ、また１度に複数枚の基板の処理が行え
るというメリットがある。
【００７５】その後、図１（ｄ）に示すように、レジス
ト層１３および不要な成長膜１４を除去し、さらに、図
１（ｅ）に示すように、残りのＡｌ層１２を除去して、
図１（ｆ）に示すように、基板１１上に該Ａｌ層１２を
覆うよう光導波路層１５を積層する。これにより目的の
構造であるテーパ導波路１０１が得られる。
【００７６】上記Ａｌ層１２の除去は、前述のりん酸系
のエッチャントを用いて温度３０℃，時間３０分程度の
処理により行う。
【００７７】上記光導波路層１５は、ここでは例えばコ
ーニング社製＃７０５９ガラス層（厚さ約０．６μｍ）
とＳｉＯ2層（厚さ約０．１μｍ）の積層体を、ＲＦス
パッタリングすることで作製される。
【００７８】また、誘電体層の成膜は、導波路素子のパ
ターン内あるいは同一基板上での膜厚や屈折率のばらつ
きを抑えるために、粒子の飛来方向に規則性をもたない
ような方法とする。具体的には、例えば、素子基板を固
定した試料テーブルを運動、例えば自転，公転させるの
が容易であり、効果的である。
【００７９】このように本実施形態１では、アンダーカ
ット型のシャドウマスクとして、一部がひさし部分１３
ａを構成する厚さ約１０μｍの厚膜フォトレジスト層１
３と、該レジスト層１３を基板１１上で支持する厚さ１
μｍ程度の金属膜１２とからなるマスク１０１ａを用
い、該フォトレジスト層１３をマスクとして成膜粒子の
堆積によりテーパ形状部を形成するので、ほとんどの真
空成膜法が適用でき、光導波路を構成する誘電体層の材
料選択の幅が広がる。
【００８０】また、シャドウマスクを用いた成膜粒子の
堆積法では、テーパ形状部のテーパ面を、エッチングに
より加工したテーパ形状部のテーパ面よりも滑らかに、
例えば表面粗度を小さくすることができるため、この方
法で作製したテーパ導波路の光学的損失は、エッチング
処理を用いたものに比べて大幅に改善される。さらにテ
ーパ形状部のテーパ面は、マスクを用いたエッチング処
理を用いないため、全く段差のない滑らかなものとな
り、このため、テーパ面での段差が原因となるテーパ導
波路の光学的損失の心配がなくなる。
【００８１】また、Ｔ字型シャドウマスクの頭部を厚さ
約１０μｍの厚膜レジストにより構成し、そのひさしの
部分１３ａを厚さ約１０μｍとすることにより、テーパ
形状部の形成中にひさしが壊れることがなくなるので、
素子特性の安定性と素子作製の歩留まり向上を図ること
ができる。
【００８２】また、ひさし部分の支えとなる金属膜をＡ
ｌ層１２とすることで、テーパ形状部の形成プロセスと
半導体プロセスと組み合わせることができるので、プロ
セスの簡略化が可能となり低コスト化が図られる。
【００８３】また、フォトレジスト層１３の支えとなる
金属膜１２のエッチャントとして、りん酸を主成分とし
たものを用いることで、エッチング中にレジスト層が侵
されることがなくなり、作製プロセスの安定化が図ら
れ、素子特性が安定し信頼性が向上する。
【００８４】さらに、シャドウマスク１０１ａの上方か
らの成膜粒子の飛来による誘電体材料の成膜を、成膜粒
子の飛来方向が規則性をもたないように試料テーブルを
運動させて行うので、成膜粒子源の位置によるテーパ形
状部の形成される部位の制約がなくなり、フォトレジス
トの開口パターンの周囲全体にテーパ形状部を作製する
ことができる。
【００８５】これにより、同一光集積回路素子内、ある
いは場合によっては光集積回路素子の同一パターン内で
の成膜材料の膜厚や屈折率のバラツキが原因とみられる
素子特性の変動が抑えられ、信頼性が向上する。
【００８６】また、成膜粒子源の位置によるテーパ形状
部の形成される部位の制約がなくなるので、一度に処理
できるウエハの枚数が多くなり、生産性が向上し、コス
トダウンが図られる。さらに、成膜パターンの延びる方
向に関係なく、パターン形状に応じてその任意の位置に
テーパ形状部を形成でき、これによりテーパ導波路を含
む光集積回路素子の性能向上が可能となる。
【００８７】（実施形態２）次に、本発明の実施形態２
によるテーパ導波路の製造方法について説明する。
【００８８】図２（ａ）〜図２（ｇ）は、本実施形態２
のテーパ導波路の製造方法を工程順に示す図であり、図
中、図１と同一符号は上記実施形態１と同一のものを示
している。なお、図２（ａ），図２（ｃ）〜図２（ｇ）
に示す処理工程は、それぞれ図１（ａ）〜図１（ｆ）に
示すものと同一である。
【００８９】また、１０２ａは、本実施形態２のテーパ
導波路の作製方法で用いる、断面Ｔ字型のシャドウマス
クであり、一部がそのひさし部分２３ａを構成する加熱
変形させたフォトレジスト層２３と、該フォトレジスト
層２３を基板１１上で支持する金属膜１２とから構成さ
れている。
【００９０】この実施形態２の特徴は、図２（ｂ）に示
すようなフォトレジストパターンの加熱変形を利用する
点にある。つまり、本実施形態２では、表面に金属層１
２が形成された基板１１上に所定パターンのフォトレジ
スト層１３を形成した後、該フォトレジスト層１３にポ
ストベーク処理を施す。これによりフォトレジスト層１
３は変形してフォトレジスト層２３となる。このフォト
レジスト層２３のひさし部分２３ａの断面形状は、その
傾斜面が図２（ｂ）に示すようになだらかに湾曲した形
状となっている。
【００９１】また、上記のようにパターニングされたフ
ォトレジスト層１３を変形させることにより、図２
（ｃ）における、フォトレジスト層２３のひさし部分２
３ａの先端付近は、レジスト塗布時の膜厚よりも薄くな
り、かつ該フォトレジスト２３の断面形状は側面が緩や
かに傾斜し、かつ先端が鋭く尖ったものとなる。
【００９２】このようなひさし部分２３ａを有するレジ
スト層２３をマスクとして利用すれば、ひさし部分２３
ａの厚みの悪影響がなくなり、具体的には、リフトオフ
処理の後に残った誘電体層１４ａの平坦な部分におけ
る、レジスト２３のひさし部分表面のエッジの陰による
膜厚のバラツキがなくなり、緩やかかつ滑らかな理想的
なテーパ形状部を有するテーパ導波路１０２を作製する
ことができる。
【００９３】この実施形態２では、パターニングのフォ
トレジスト層１３を加熱変形させ、フォトレジスト層２
３のひさし部分２３ａの先端付近を、フォトレジストの
塗布膜厚よりも薄くし、かつレジスト層２３のひさし部
分２３ａの側面を緩やかな傾斜とすることで、テーパ形
状部に現れるレジスト層２３の厚さ分の陰の影響を抑え
ることができるので、テーパ導波路の光学的特性が向上
する。
【００９４】図３は、表面粗さ計での測定結果から求め
た、上記実施形態２の誘電体膜の膜厚分布を示す図であ
る。この図３に示す膜厚変化から、テーパ長ＬTは５μ
ｍ程度であることがわかる。このテーパ長は、リフトオ
フされる誘電体材料の成膜方法、特に粒子発生源からの
成膜粒子の広がりや、シャドウマスクの下側層のサイド
エッチング部分の厚さ、つまりひさし部分２３ａを支え
る金属膜１２の厚さなどで変えることができることが知
られている。
【００９５】
【発明の効果】以上のようにこの発明によれば、シャド
ウマスクを、その構造が簡単でその作製方法の選択の幅
も広いものとできる。また、エッチングによるテーパ形
状部の加工法のような加工後の表面粗度の増大を招くこ
となく、成膜粒子の堆積によりテーパ形状部の形成を膜
厚や屈折率のばらつきを小さく抑えて行うことができ
る。さらに、テーパ形状部の形成される部位が成膜粒子
源の位置による制限を受けるのを回避でき、一度に処理
できるウエハの枚数を多くして、テーパ導波路の形成方
法を大量生産に適したものとできる。
【図面の簡単な説明】
【図１】図１（ａ）〜図１（ｆ）は本発明の実施形態１
によるテーパ導波路の作製方法を説明するための断面図
である。
【図２】図２（ａ）〜図２（ｇ）は本発明の実施形態２
によるテーパ導波路の作製方法を説明するための断面図
である。
【図３】上記実施形態２におけるテーパ導波路を構成す
るテーパ形状部の膜厚分布を示す図である。
【図４】従来のモードスプリッタの構造を説明するため
の図であり、図４（ａ）は該モードスプリッタの平面
図、図４（ｂ）は該モードスプリッタの断面図である。
【図５】図５（Ａ）〜図５（Ｉ）は、テーパ状部分を有
する膜をエッチングにより形成する従来の方法を工程順
に示す断面図である。
【図６】テーパ状部分を有する膜を、シャドウマスクを
用いた成膜粒子の堆積法により形成する従来の別の方法
を工程順に示す断面図である。
【図７】表面に形成したレジストマスクを有する基板を
斜めに立てて保持し、該基板の、レジストマスクの陰に
なる部分にテーパ状部が形成されるよう成膜粒子を上記
基板上に堆積する従来の方法を説明するための断面図で
ある。
【図８】図８（ａ）〜図８（ｈ）は、アンダーカット型
の３層構造のシャドウマスクを用いて、成膜粒子の堆積
により、テーパ形状部を有する膜を形成する方法を、工
程順に示す断面図である。
【符号の説明】
１１ 基板 １２ Ａｌ層 １３，２３ 厚膜フォトレジスト １３ａ，２３ａ ひさし部分 １４ 誘電体材料 １４ａ 誘電体膜 １５ 光導波路層 １０１，１０２ テーパ導波路 １０１ａ，１０２ａ シャドウマスク
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−82644（ＪＰ，Ａ) 特開 平４−55802（ＪＰ，Ａ) 特開 平７−134216（ＪＰ，Ａ) 特開 平６−27340（ＪＰ，Ａ) 特開 平５−29298（ＪＰ，Ａ) 特開 平９−181051（ＪＰ，Ａ) 特開 平７−306324（ＪＰ，Ａ) 特開 平３−45909（ＪＰ，Ａ) 特開 平３−255408（ＪＰ，Ａ) 特開 平１−282510（ＪＰ，Ａ) 特開 昭59−97102（ＪＰ，Ａ) 特開 昭59−24807（ＪＰ，Ａ) 特開 昭58−172619（ＪＰ，Ａ) 米国特許4256816（ＵＳ，Ａ) Ｎ．Ｙａｍａｇｕｃｈｉ ｅｔ．ａ ｌ．，Ｊｏｕｒｎａｌ ｏｆ Ｌｉｇｈ ｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｖ ｏｌ．８ Ｎｏ．４（Ａｐｒｉｌ 1990），ｐｐ．587−594 (58)調査した分野(Int.Cl.7，ＤＢ名) G02B 6/12 - 6/14 G02F 1/00 - 7/00 H01S 5/00 - 5/50 H01L 27/15

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 ひさし状部分を有するアンダーカット型
    のシャドウマスクを基板上に形成する工程と、 成膜粒子を該シャドウマスク上方から基板側に向けて飛
    来させて、誘電体膜の成膜を行う工程と、 該シャドウマスク上に堆積された成膜粒子をリフトオフ
    により除去して、該ひさし状部分のエッジ付近にて生ず
    る基板上の位置による成膜粒子の堆積量の違いにより形
    成されたテーパ形状部を有する誘電体膜を残す工程と、 該基板上に、該テーパ形状部を有する誘電体膜を覆うよ
    う光導波路層を積層する工程とを含み、 該アンダーカット型のシャドウマスクとして、 その一部が該ひさし状部分を構成するフォトレジスト層
    と、 該基板上で該フォトレジスト層を支持する厚さ１μｍ程
    度の金属膜とからなるマスクを用いるテーパ導波路の作
    製方法。
  2. 【請求項２】 請求項１記載のテーパ導波路の作製方法
    において、 前記フォトレジスト層として、厚さ約１０μｍの厚膜フ
    ォトレジスト層を用いるテーパ導波路の作製方法。
  3. 【請求項３】 請求項１記載のテーパ導波路の作製方法
    において、 前記フォトレジスト層は、そのパターニング後の加熱変
    形により、そのひさし状部分の先端付近が、フォトレジ
    スト材料の塗布膜厚よりも薄くなっており、かつ該ひさ
    し状部分の側面が、加熱変形前の形状に比べて緩やかな
    傾斜面となっているものであるテーパ導波路の作製方
    法。
  4. 【請求項４】 請求項１記載のテーパ導波路の作製方法
    において、 前記シャドウマスクの形成工程では、 前記基板上に金属膜を形成した後、該金属膜上に、一部
    が前記ひさし状部分を構成するフォトレジスト層を形成
    し、該フォトレジスト層をマスクとして、該金属膜を、
    前記基板を侵さない酸あるいはその混合物からなるエッ
    チャントによりエッチングするテーパ導波路の作製方
    法。
  5. 【請求項５】 請求項１記載のテーパ導波路の作製方法
    において、 該金属膜としてＡｌ膜を用いるテーパ導波路の作製方
    法。
  6. 【請求項６】 請求項５記載のテーパ導波路の作製方法
    において、 前記シャドウマスクの形成工程では、 前記基板上に金属膜としてＡｌ膜を形成した後、該Ａｌ
    膜上に、一部が前記ひさし状部分を構成するフォトレジ
    スト層を形成し、該フォトレジスト層をマスクとして、
    該Ａｌ膜を、リン酸を主成分とするエッチャントにより
    エッチングするテーパ導波路の作製方法。
  7. 【請求項７】 請求項１記載のテーパ導波路の作製方法
    において、 前記誘電体膜の成膜工程では、 表面に前記シャドウマスクを形成した基板を、可動な試
    料テーブル上に配置し、該試料テーブルを、前記基板表
    面に対する成膜粒子の飛来方向に規則性が生じないよう
    運動させつつ、該誘電体膜の成膜を行うテーパ導波路の
    作製方法。
JP19946296A 1996-07-29 1996-07-29 テーパ導波路の作製方法 Expired - Fee Related JP3308165B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP19946296A JP3308165B2 (ja) 1996-07-29 1996-07-29 テーパ導波路の作製方法
US08/900,164 US6030540A (en) 1996-07-29 1997-07-28 Method for producing tapered waveguide
DE19732431A DE19732431A1 (de) 1996-07-29 1997-07-28 Verfahren zum Herstellen eines sich verjüngenden Wellenleiters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19946296A JP3308165B2 (ja) 1996-07-29 1996-07-29 テーパ導波路の作製方法

Publications (2)

Publication Number Publication Date
JPH1048448A JPH1048448A (ja) 1998-02-20
JP3308165B2 true JP3308165B2 (ja) 2002-07-29

Family

ID=16408212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19946296A Expired - Fee Related JP3308165B2 (ja) 1996-07-29 1996-07-29 テーパ導波路の作製方法

Country Status (3)

Country Link
US (1) US6030540A (ja)
JP (1) JP3308165B2 (ja)
DE (1) DE19732431A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19613701A1 (de) * 1996-03-29 1997-10-02 Hertz Inst Heinrich Integriert optischer Feldweitentransformator
US6473220B1 (en) 1998-01-22 2002-10-29 Trivium Technologies, Inc. Film having transmissive and reflective properties
US6775454B2 (en) * 2001-05-14 2004-08-10 Nippon Telegraph And Telephone Corporation Silica-based optical waveguide circuit and fabrication method thereof
US7595934B2 (en) 2002-03-26 2009-09-29 Brilliant Film Llc Integrated sub-assembly having a light collimating or transflecting device
US7345824B2 (en) * 2002-03-26 2008-03-18 Trivium Technologies, Inc. Light collimating device
US7018580B2 (en) * 2002-12-18 2006-03-28 General Electric Company Method and apparatus for forming tapered waveguide structures
TW200506446A (en) * 2003-05-20 2005-02-16 Trivium Technologies Inc Devices for use in non-emissive displays
US20050105853A1 (en) * 2003-11-13 2005-05-19 Ansheng Liu Method and apparatus for dual tapering an optical waveguide
US20060021869A1 (en) * 2004-07-28 2006-02-02 Advantech Global, Ltd System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process
KR100664307B1 (ko) * 2004-08-13 2007-01-04 삼성전자주식회사 쉐도우 마스크, 및 이를 이용한 수직 테이퍼링 구조물제작방법
KR100759805B1 (ko) * 2005-12-07 2007-09-20 한국전자통신연구원 광증폭 듀플렉서
US20070134943A2 (en) * 2006-04-02 2007-06-14 Dunnrowicz Clarence J Subtractive - Additive Edge Defined Lithography
TW200946775A (en) * 2008-02-27 2009-11-16 Brilliant Film Llc Concentrators for solar power generating systems
JP6217137B2 (ja) * 2013-05-22 2017-10-25 富士通株式会社 光半導体装置及びその製造方法
CN105938302B (zh) * 2016-07-05 2020-02-11 深圳市华星光电技术有限公司 提高液晶显示面板外围区域剥离效率的方法
CA3084063A1 (en) 2017-12-11 2019-06-20 Micatu Inc. An electric field detection device and methods of use thereof
US10818997B2 (en) * 2017-12-29 2020-10-27 Vubiq Networks, Inc. Waveguide interface and printed circuit board launch transducer assembly and methods of use thereof
WO2024025475A1 (en) * 2022-07-29 2024-02-01 Ams-Osram Asia Pacific Pte. Ltd. Method of manufacturing an optical device, and optical device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4218532A (en) * 1977-10-13 1980-08-19 Bell Telephone Laboratories, Incorporated Photolithographic technique for depositing thin films
JPH0455802A (ja) * 1990-06-25 1992-02-24 Victor Co Of Japan Ltd 光集積回路の製造方法
JPH0682644A (ja) * 1992-09-03 1994-03-25 Sharp Corp モードスプリッタ
JP3009986B2 (ja) * 1993-11-10 2000-02-14 シャープ株式会社 テーパ導波路の作製方法
US5764842A (en) * 1995-03-23 1998-06-09 Hitachi, Ltd. Semiconductor guided-wave optical device and method of fabricating thereof
US5749132A (en) * 1995-08-30 1998-05-12 Ramar Corporation Method of fabrication an optical waveguide

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｎ．Ｙａｍａｇｕｃｈｉ ｅｔ．ａｌ．，Ｊｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ，Ｖｏｌ．８ Ｎｏ．４（Ａｐｒｉｌ １９９０），ｐｐ．５８７−５９４

Also Published As

Publication number Publication date
US6030540A (en) 2000-02-29
DE19732431A1 (de) 1998-02-05
JPH1048448A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
JP3308165B2 (ja) テーパ導波路の作製方法
JPS61171131A (ja) 半導体上にパタ−ン化された導電層を形成する方法
EP0607808B1 (en) Method of etching semiconductor substrate
JPH04251925A (ja) 半導体装置の製造方法
JP3009986B2 (ja) テーパ導波路の作製方法
US6469361B2 (en) Semiconductor wafer
JPH0313744B2 (ja)
JPH0458167B2 (ja)
JP3208312B2 (ja) テーパ導波路及びその製造方法
US6200886B1 (en) Fabricating process for polysilicon gate
JP2570735B2 (ja) 多層配線形成方法
JP2991388B2 (ja) 半導体装置の製造方法
JP2002324787A (ja) 半導体装置の製造方法
KR100575083B1 (ko) 반도체 소자의 제조 방법
JP3571843B2 (ja) ハイブリッド光集積回路の製造方法
KR100609222B1 (ko) 반도체 제조 공정에서 미세 금속 배선 제작방법
JPH01145870A (ja) 半導体装置の製造方法
CN114447763A (zh) 基于自对准刻蚀工艺的脊形波导电极窗口制作方法
JPH0680659B2 (ja) 半導体装置の配線構造体およびその製造方法
JPS62172721A (ja) コンタクトホ−ルの形成方法
JPH0294439A (ja) 半導体装置の製造方法
JPH01286330A (ja) 半導体装置の製造方法
JPH0815536A (ja) 薄膜導波路素子の形成方法
JPS594026A (ja) 半導体装置の製造方法
JPS63111644A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020502

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees