JPH1048448A - テーパ導波路の作製方法 - Google Patents
テーパ導波路の作製方法Info
- Publication number
- JPH1048448A JPH1048448A JP8199462A JP19946296A JPH1048448A JP H1048448 A JPH1048448 A JP H1048448A JP 8199462 A JP8199462 A JP 8199462A JP 19946296 A JP19946296 A JP 19946296A JP H1048448 A JPH1048448 A JP H1048448A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- forming
- tapered
- photoresist layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
- G02B6/1228—Tapered waveguides, e.g. integrated spot-size transformers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/122—Basic optical elements, e.g. light-guiding paths
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12173—Masking
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12195—Tapering
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 テーパ導波路の作製方法において、シャドウ
マスクを、その構造が簡単でその作製方法の選択の幅も
広いものとし、また、エッチングによるテーパ形状部の
加工法のような加工後の表面粗度の増大を招くことな
く、成膜粒子の堆積によりテーパ形状部の形成を膜厚や
屈折率のばらつきを小さく抑えて行う。 【解決手段】 アンダーカット型のシャドウマスクとし
て、一部がそのひさし部分13aを構成する厚さ10μ
mのフォトレジスト層13と、該フォトレジスト層13
を基板11上で支持する厚さ1μmの金属膜12とから
なるマスク101aを用いるようにした。
マスクを、その構造が簡単でその作製方法の選択の幅も
広いものとし、また、エッチングによるテーパ形状部の
加工法のような加工後の表面粗度の増大を招くことな
く、成膜粒子の堆積によりテーパ形状部の形成を膜厚や
屈折率のばらつきを小さく抑えて行う。 【解決手段】 アンダーカット型のシャドウマスクとし
て、一部がそのひさし部分13aを構成する厚さ10μ
mのフォトレジスト層13と、該フォトレジスト層13
を基板11上で支持する厚さ1μmの金属膜12とから
なるマスク101aを用いるようにした。
Description
【0001】
【発明の属する技術分野】本発明は、テーパ導波路の作
製方法に関し、特に、基板上に形成された光集積回路素
子における、テーパ形状部を有する光導波路(テーパ導
波路)の作製方法に関する。
製方法に関し、特に、基板上に形成された光集積回路素
子における、テーパ形状部を有する光導波路(テーパ導
波路)の作製方法に関する。
【0002】
【従来の技術】近年、光学部品の小型化,集積化が進め
られ、サブミクロンオーダーの微細加工技術も確立され
てきた。通常の成膜処理やエッチング処理では、試料の
被処理面内にてその処理速度をできるだけ均一にし、成
膜厚さやエッチング深さを均一にするのが一般的であ
る。つまり、試料を構成する基板の表面と平行な面上に
て加工を行い、その面内での処理速度のバラツキを抑え
るようにしている。
られ、サブミクロンオーダーの微細加工技術も確立され
てきた。通常の成膜処理やエッチング処理では、試料の
被処理面内にてその処理速度をできるだけ均一にし、成
膜厚さやエッチング深さを均一にするのが一般的であ
る。つまり、試料を構成する基板の表面と平行な面上に
て加工を行い、その面内での処理速度のバラツキを抑え
るようにしている。
【0003】ところが、場合によっては意図的に、成膜
速度やエッチング速度に分布,つまり位置による処理速
度の違いをもたせ、上記基板表面に対して傾斜した面を
有するテーパ状の構造(テーパ形状部)を加工すること
がある。このような加工法が応用されるデバイスの中で
も、特に光導波路層におけるテーパ形状部は、その厚さ
方向へ損失なく光を曲げたり、実効屈折率の異なる領域
の境界を損失なく光を横切らせたりする場合に利用され
る重要な構造である。
速度やエッチング速度に分布,つまり位置による処理速
度の違いをもたせ、上記基板表面に対して傾斜した面を
有するテーパ状の構造(テーパ形状部)を加工すること
がある。このような加工法が応用されるデバイスの中で
も、特に光導波路層におけるテーパ形状部は、その厚さ
方向へ損失なく光を曲げたり、実効屈折率の異なる領域
の境界を損失なく光を横切らせたりする場合に利用され
る重要な構造である。
【0004】図4は、一例として、特開平6−8264
4号公報に開示のテーパ導波路を応用したモードスプリ
ッタ(導波路素子)の構造を示す。図4(a)は該モー
ドスプリッタの平面図、図4(b)図は該モードスプリ
ッタの断面図である。
4号公報に開示のテーパ導波路を応用したモードスプリ
ッタ(導波路素子)の構造を示す。図4(a)は該モー
ドスプリッタの平面図、図4(b)図は該モードスプリ
ッタの断面図である。
【0005】この導波路素子41は、厚みの異なる2つ
の導波領域A及びBを有し、これらの2つの導波領域A
及びBはそれぞれ厚みが均一である。そして、該両導波
領域A及びBは、光の波長に対して十分に緩やかな傾斜
面を有するテーパ構造部Cによって結合されている。こ
のテーパ構造部Cは、その厚さが導波領域Aの厚さから
導波領域Bの厚さまで連続的に変化した構造となってい
る。
の導波領域A及びBを有し、これらの2つの導波領域A
及びBはそれぞれ厚みが均一である。そして、該両導波
領域A及びBは、光の波長に対して十分に緩やかな傾斜
面を有するテーパ構造部Cによって結合されている。こ
のテーパ構造部Cは、その厚さが導波領域Aの厚さから
導波領域Bの厚さまで連続的に変化した構造となってい
る。
【0006】このテーパ構造部Cにある角度で入射した
各モード光は、上記2つの領域A,Bでの等価屈折率の
違いから開き角θをもって屈折される。
各モード光は、上記2つの領域A,Bでの等価屈折率の
違いから開き角θをもって屈折される。
【0007】上記導波路素子41におけるテーパ構造部
Cのようなテーパ形状は、ドライまたはウエットエッチ
ング、イオンミリング、切削などの加工法を用いて、あ
るいは公知の成膜技術であるスパッタ法、蒸着法、CV
D法などにおいて、処理面の一部を遮蔽し、その遮蔽部
への粒子の回り込みを利用するシャドウマスク法を用い
て作製される。
Cのようなテーパ形状は、ドライまたはウエットエッチ
ング、イオンミリング、切削などの加工法を用いて、あ
るいは公知の成膜技術であるスパッタ法、蒸着法、CV
D法などにおいて、処理面の一部を遮蔽し、その遮蔽部
への粒子の回り込みを利用するシャドウマスク法を用い
て作製される。
【0008】以下にエッチング法とシャドウマスク法に
ついて図を用いて説明する。図5(A)〜図5(I)
は、特開平4−55802号公報に開示のエッチングに
よるテーパ形状の作製方法を工程順に示したものであ
る。
ついて図を用いて説明する。図5(A)〜図5(I)
は、特開平4−55802号公報に開示のエッチングに
よるテーパ形状の作製方法を工程順に示したものであ
る。
【0009】図5(A)に示すSi基板51上に熱酸化
SiO2膜52を形成し(図5(B))、この上にエッ
チング速度を制御するための第2のSiO2膜53を形
成する(図5(C))。さらに該第2のSiO2膜53
上にフォトレジスト54を形成した後(図5(D))、
該フォトレジスト54をパターニングする(図5
(E))。
SiO2膜52を形成し(図5(B))、この上にエッ
チング速度を制御するための第2のSiO2膜53を形
成する(図5(C))。さらに該第2のSiO2膜53
上にフォトレジスト54を形成した後(図5(D))、
該フォトレジスト54をパターニングする(図5
(E))。
【0010】その後、上記フォトレジスト54をマスク
としてウェットエッチング処理を行う。つまり、適当な
エッチャントによって上記SiO2膜52,53のエッ
チングを行うと、第2のSiO2膜53は熱酸化SiO2
膜52よりエッチング速度が大きいため、先にエッチン
グされていく。ところが、この第2のSiO2膜53の
下側の熱酸化SiO2膜52は比較的エッチング速度が
小さいため、徐々にエッチングが進行し、エッチャント
に触れた時間に比例してエッチングされることになる。
従って、熱酸化SiO2膜52のうちフォトレジスト5
4に覆われていない部分は深く、その内側は浅くエッチ
ングされることとなり、結果的に図5(F)に示すよう
な、熱酸化SiO2膜52のエッチング端部にテーパ形
状部55が形成される。
としてウェットエッチング処理を行う。つまり、適当な
エッチャントによって上記SiO2膜52,53のエッ
チングを行うと、第2のSiO2膜53は熱酸化SiO2
膜52よりエッチング速度が大きいため、先にエッチン
グされていく。ところが、この第2のSiO2膜53の
下側の熱酸化SiO2膜52は比較的エッチング速度が
小さいため、徐々にエッチングが進行し、エッチャント
に触れた時間に比例してエッチングされることになる。
従って、熱酸化SiO2膜52のうちフォトレジスト5
4に覆われていない部分は深く、その内側は浅くエッチ
ングされることとなり、結果的に図5(F)に示すよう
な、熱酸化SiO2膜52のエッチング端部にテーパ形
状部55が形成される。
【0011】そして、上記フォトレジスト54を除去し
(図5(G))、さらに第2のSiO2膜53を除去し
た後(図5(H))、上記基板51及び熱酸化SiO2
膜52上に光導波路56を積層する(図5(I))。な
お、上記一端側にテーパ形状部55を有する熱酸化Si
O2膜52は、光導波路にて光の進行方向を変化させる
部分におけるバッファ層として機能するものである。
(図5(G))、さらに第2のSiO2膜53を除去し
た後(図5(H))、上記基板51及び熱酸化SiO2
膜52上に光導波路56を積層する(図5(I))。な
お、上記一端側にテーパ形状部55を有する熱酸化Si
O2膜52は、光導波路にて光の進行方向を変化させる
部分におけるバッファ層として機能するものである。
【0012】図6はシャドウマスク法の原理を説明する
ための図であり、この原理は、文献(Journal of Light
wave Technology,Vol.8,No.4,pp587-593,April 1990)
に開示されている。図6(b)は、基板上にマスクを配
置した状態を示し、図6(a)は、該マスクの一部の断
面構造を示している。
ための図であり、この原理は、文献(Journal of Light
wave Technology,Vol.8,No.4,pp587-593,April 1990)
に開示されている。図6(b)は、基板上にマスクを配
置した状態を示し、図6(a)は、該マスクの一部の断
面構造を示している。
【0013】図6(b)に示すように、基板63上に金
属製のマスク61がスペーサ62によって基板63から
ある間隔を隔てて保持されている。この状態で基板上方
から成膜処理を施すと、基板上の、マスク61の陰にな
る部分に成膜粒子が回り込むことによって、該基板表面
の、マスクのエッジ部に対応する部分には、マスク内側
ほど膜厚が薄いテーパ状の構造部分64が形成される。
また上記基板63上のその他の部分、及びマスク61上
には、成膜粒子の堆積により膜65が形成される。
属製のマスク61がスペーサ62によって基板63から
ある間隔を隔てて保持されている。この状態で基板上方
から成膜処理を施すと、基板上の、マスク61の陰にな
る部分に成膜粒子が回り込むことによって、該基板表面
の、マスクのエッジ部に対応する部分には、マスク内側
ほど膜厚が薄いテーパ状の構造部分64が形成される。
また上記基板63上のその他の部分、及びマスク61上
には、成膜粒子の堆積により膜65が形成される。
【0014】このテーパ状の構造部分64のテーパ形状
は、マスク61の断面形状やマスク61と基板63との
間の距離、さらには成膜粒子の発生源の大きさや基板か
らの該発生源までの距離などによって決まるが、基本的
に成膜粒子にはその飛来方向が基板表面に垂直な方向だ
けでなく、基板表面に対して斜めの方向のものもあるた
め、基板表面の、飛来する成膜粒子に対してマスク61
の陰になる部分が不鮮明になることに起因している。
は、マスク61の断面形状やマスク61と基板63との
間の距離、さらには成膜粒子の発生源の大きさや基板か
らの該発生源までの距離などによって決まるが、基本的
に成膜粒子にはその飛来方向が基板表面に垂直な方向だ
けでなく、基板表面に対して斜めの方向のものもあるた
め、基板表面の、飛来する成膜粒子に対してマスク61
の陰になる部分が不鮮明になることに起因している。
【0015】上記シャドウマスク法の応用として、図7
に示すようなテーパ状構造部分の作製方法も知られてい
る。この方法は、特開平7−134216号公報に開示
されているものである。
に示すようなテーパ状構造部分の作製方法も知られてい
る。この方法は、特開平7−134216号公報に開示
されているものである。
【0016】図7に示すように、フォトレジスト71が
パターン形成された基板72は、成膜装置の成膜粒子源
75の下方に位置する試料テーブル76上に斜めに立て
掛けて配置されている。なお、このように基板72を試
料テーブル76上に斜めに立て掛けることで、冷却され
ている試料テーブル76から基板72が離れてしまい、
基板の冷却が十分行われなくなる。ここではこれに対す
る対策として、試料テーブル76の表面に対して傾斜し
た傾斜面を有する熱伝導性のよい、直角三角形形状の金
属製の治具74を試料テーブル76上に配置し、該金属
製の治具74の斜面上に基板72を真空グリース73を
介して配置するようにしている。
パターン形成された基板72は、成膜装置の成膜粒子源
75の下方に位置する試料テーブル76上に斜めに立て
掛けて配置されている。なお、このように基板72を試
料テーブル76上に斜めに立て掛けることで、冷却され
ている試料テーブル76から基板72が離れてしまい、
基板の冷却が十分行われなくなる。ここではこれに対す
る対策として、試料テーブル76の表面に対して傾斜し
た傾斜面を有する熱伝導性のよい、直角三角形形状の金
属製の治具74を試料テーブル76上に配置し、該金属
製の治具74の斜面上に基板72を真空グリース73を
介して配置するようにしている。
【0017】また、上記基板72上の一部にはフォトレ
ジスト71が選択的に形成されており、上記のように基
板72を金属製の治具74の傾斜面に配置した状態で
は、該フォトレジスト71の下側の部分には、該基板7
2の表面の露出部分が位置するようになっている。
ジスト71が選択的に形成されており、上記のように基
板72を金属製の治具74の傾斜面に配置した状態で
は、該フォトレジスト71の下側の部分には、該基板7
2の表面の露出部分が位置するようになっている。
【0018】従って、成膜中は、成膜粒子源75から飛
び出した成膜粒子79は、基板72上に形成されたフォ
トレジスト71に対して斜め方向から入射し、基板表面
の、フォトレジストの陰に相当する部分には、膜厚の変
化した層が形成される。
び出した成膜粒子79は、基板72上に形成されたフォ
トレジスト71に対して斜め方向から入射し、基板表面
の、フォトレジストの陰に相当する部分には、膜厚の変
化した層が形成される。
【0019】そして、成膜後はリフトオフと呼ばれる処
理を行って、フォトレジスト71とともにその上の成長
膜78を除去して、基板表面上に形成された成長膜77
を残す。具体的には、フォトレジストを可溶なアセトン
などの溶剤で溶かして、フォトレジスト71とともに、
その上に成膜された不要な膜78を除去し、目的のテー
パ形状端部をもつ成長膜77を得る。
理を行って、フォトレジスト71とともにその上の成長
膜78を除去して、基板表面上に形成された成長膜77
を残す。具体的には、フォトレジストを可溶なアセトン
などの溶剤で溶かして、フォトレジスト71とともに、
その上に成膜された不要な膜78を除去し、目的のテー
パ形状端部をもつ成長膜77を得る。
【0020】また、シャドウマスク法の別の応用法とし
ては、図8に示すような方法も提案されている。この方
法は、U.S.Patent 4,256,816号に
開示されている。
ては、図8に示すような方法も提案されている。この方
法は、U.S.Patent 4,256,816号に
開示されている。
【0021】図8に示す方法では、シャドウマスクは、
例えば、フォトレジスト,Al,フォトレジストとい
う、Alを両側からフォトレジストでサンドイッチした
3層構造となっている。
例えば、フォトレジスト,Al,フォトレジストとい
う、Alを両側からフォトレジストでサンドイッチした
3層構造となっている。
【0022】まず、図8(a)に示すように、基板80
上に下層レジスト82を塗布し乾燥した後、その全面露
光を行い、続いて、図8(b)に示すように、該下層レ
ジスト82上に厚さ50〜200オングストロームのA
l層84を形成する。なお、このAl層84は、さらに
この上に積層される上層レジスト86の形成中に、下層
レジスト82が溶解していまうのを防ぐ保護層として働
くものである。
上に下層レジスト82を塗布し乾燥した後、その全面露
光を行い、続いて、図8(b)に示すように、該下層レ
ジスト82上に厚さ50〜200オングストロームのA
l層84を形成する。なお、このAl層84は、さらに
この上に積層される上層レジスト86の形成中に、下層
レジスト82が溶解していまうのを防ぐ保護層として働
くものである。
【0023】次に、図8(c)に示すように、該Al層
84上に上層レジスト86を塗布し乾燥した後、遮光マ
スク88を用いて該上層レジスト86を選択的に露光
し、その後図8(d)に示すように上層レジスト86を
現像して、レジスト開口89を形成する。
84上に上層レジスト86を塗布し乾燥した後、遮光マ
スク88を用いて該上層レジスト86を選択的に露光
し、その後図8(d)に示すように上層レジスト86を
現像して、レジスト開口89を形成する。
【0024】続いて、上記上層レジスト86をマスクと
して上記Al層84にエッチングなどの処理を施す。こ
れにより図8(e)に示すように、Al層84にレジス
ト開口89より大きなアルミ開口89aを形成すること
ができる。そして、この開口89aから下層レジスト8
2に対してレジストの除去処理を施すと、下層レジスト
82に、上記アルミ開口部89aよりさらに大きなレジ
スト開口部89bが形成される(図8(f))。上記下
層レジスト82のレジスト開口89bの側面は、上層レ
ジスト86の下側に潜り込んだアンダーカット面81と
なっている。
して上記Al層84にエッチングなどの処理を施す。こ
れにより図8(e)に示すように、Al層84にレジス
ト開口89より大きなアルミ開口89aを形成すること
ができる。そして、この開口89aから下層レジスト8
2に対してレジストの除去処理を施すと、下層レジスト
82に、上記アルミ開口部89aよりさらに大きなレジ
スト開口部89bが形成される(図8(f))。上記下
層レジスト82のレジスト開口89bの側面は、上層レ
ジスト86の下側に潜り込んだアンダーカット面81と
なっている。
【0025】このようなシャドウマスクの形成方法で
は、アルミ開口89a及び下側レジストのレジスト開口
89bは、上層レジスト86に形成したレジスト開口8
9のパターンが順次転写されていくため、その後の工程
では別のマスクを用意して位置合わせをする必要がな
い。
は、アルミ開口89a及び下側レジストのレジスト開口
89bは、上層レジスト86に形成したレジスト開口8
9のパターンが順次転写されていくため、その後の工程
では別のマスクを用意して位置合わせをする必要がな
い。
【0026】上述した工程により得られたアンダーカッ
ト型の3層構造のシャドウマスクを用いて、金属などの
薄膜90の選択的な成膜を行うと、図8(g)に示すよ
うに、レジスト開口部89,89bを通過した成膜粒子
が基板80上に堆積される。その後、上層レジスト86
上に成膜粒子が堆積してできた不要な金属薄膜を除去す
ると、図8(h)に示すような所望のパターンを有する
金属薄膜90が得られる。この金属薄膜90の断面形状
は、両側にテーパ形状部を有する断面台形形状となって
いる。
ト型の3層構造のシャドウマスクを用いて、金属などの
薄膜90の選択的な成膜を行うと、図8(g)に示すよ
うに、レジスト開口部89,89bを通過した成膜粒子
が基板80上に堆積される。その後、上層レジスト86
上に成膜粒子が堆積してできた不要な金属薄膜を除去す
ると、図8(h)に示すような所望のパターンを有する
金属薄膜90が得られる。この金属薄膜90の断面形状
は、両側にテーパ形状部を有する断面台形形状となって
いる。
【0027】
【発明が解決しようとする課題】ところで、蒸着,スパ
ッタリング,CVD等の、成膜粒子の堆積により膜を形
成する成膜法は、熱酸化により膜を形成する方法に比べ
て、その材料選択の幅が広く、さまざまな仕様の光導波
路に適用できるという利点があるが、このような成膜粒
子の堆積により形成された膜では、熱酸化SiO2膜に
比べると、粒界が発生しやすく、一般的に表面が粗く多
孔質であることに加え、エッチングによりテーパ面の表
面状態がエッチング加工前に比べてさらに劣化するとい
う問題がある。例えば、成膜粒子の堆積膜では、エッチ
ング加工後に表面粗度の増大などが生ずる。このため、
上記蒸着などの成膜方法を用いて作製したテーパ導波路
の光学的損失は、熱酸化SiO2膜を加工して得られる
テーパ導波路のそれよりも大きくなるという問題があっ
た。
ッタリング,CVD等の、成膜粒子の堆積により膜を形
成する成膜法は、熱酸化により膜を形成する方法に比べ
て、その材料選択の幅が広く、さまざまな仕様の光導波
路に適用できるという利点があるが、このような成膜粒
子の堆積により形成された膜では、熱酸化SiO2膜に
比べると、粒界が発生しやすく、一般的に表面が粗く多
孔質であることに加え、エッチングによりテーパ面の表
面状態がエッチング加工前に比べてさらに劣化するとい
う問題がある。例えば、成膜粒子の堆積膜では、エッチ
ング加工後に表面粗度の増大などが生ずる。このため、
上記蒸着などの成膜方法を用いて作製したテーパ導波路
の光学的損失は、熱酸化SiO2膜を加工して得られる
テーパ導波路のそれよりも大きくなるという問題があっ
た。
【0028】また、図5に示すテーパ形状の形成方法で
は、エッチング速度を制御するために使用したSiO2
膜53の除去の際には、熱酸化SiO2膜52の、表面
が露出しているテーパ形状部と、該熱酸化SiO2膜5
2の、上記SiO2膜53に覆われている平坦部分との
境界部に、それぞれの材料のエッチングレートの違いに
よる段差が生じてしまい、これもまたテーパ導波路の光
学的損失に大きく影響していた。
は、エッチング速度を制御するために使用したSiO2
膜53の除去の際には、熱酸化SiO2膜52の、表面
が露出しているテーパ形状部と、該熱酸化SiO2膜5
2の、上記SiO2膜53に覆われている平坦部分との
境界部に、それぞれの材料のエッチングレートの違いに
よる段差が生じてしまい、これもまたテーパ導波路の光
学的損失に大きく影響していた。
【0029】図6に示すシャドウマスク法によって得ら
れるテーパ状構造は、マスクのひさし部分の長さLH、
及び該ひさし部分と基板とのギャップWが1mm程度あ
るいはそれ以上あることから、該テーパ状構造のテーパ
長LTは数mmとなり、テーパ構造部を有する光集積回
路素子の小型化,集積化の妨げになっていた。さらに、
この方法では、使用するシャドウマスクの基板への取り
付け及び取り外し、基板の洗浄などの作業のため、量産
が困難であるという問題があった。
れるテーパ状構造は、マスクのひさし部分の長さLH、
及び該ひさし部分と基板とのギャップWが1mm程度あ
るいはそれ以上あることから、該テーパ状構造のテーパ
長LTは数mmとなり、テーパ構造部を有する光集積回
路素子の小型化,集積化の妨げになっていた。さらに、
この方法では、使用するシャドウマスクの基板への取り
付け及び取り外し、基板の洗浄などの作業のため、量産
が困難であるという問題があった。
【0030】図7に示す斜め方向からの成膜粒子の照射
を応用した場合には、成膜粒子源からみてレジストパタ
ーンの陰になる部分にしかテーパ形状部は形成されず、
また、基板面内での膜厚や屈折率のばらつきのため、一
度に処理できるウエハの枚数に限界があり、また、使用
する装置に工夫が必要であった。
を応用した場合には、成膜粒子源からみてレジストパタ
ーンの陰になる部分にしかテーパ形状部は形成されず、
また、基板面内での膜厚や屈折率のばらつきのため、一
度に処理できるウエハの枚数に限界があり、また、使用
する装置に工夫が必要であった。
【0031】また、同一の光導波路素子内、あるいは場
合によっては光導波路素子における同ーパターン内での
成膜材料の膜厚や屈折率のばらつきが原因とみられる素
子特性の変動も問題となることがあった。
合によっては光導波路素子における同ーパターン内での
成膜材料の膜厚や屈折率のばらつきが原因とみられる素
子特性の変動も問題となることがあった。
【0032】図8に示す、フォトレジスト,Al,フォ
トレジストからなる3層構造のアンダーカット型シャド
ウマスクについては、保護層であるAl層を真空成膜に
より形成するため、その材料選択に制限があった。ま
た、材料の選択の幅を広くするため、仮にこの保護層の
成膜を、スピンコーティングなどの生産性に優れた手法
で行おうとしても、溶剤を含んだ保護層材料を塗布する
と、下層のレジストは溶解してしまう。
トレジストからなる3層構造のアンダーカット型シャド
ウマスクについては、保護層であるAl層を真空成膜に
より形成するため、その材料選択に制限があった。ま
た、材料の選択の幅を広くするため、仮にこの保護層の
成膜を、スピンコーティングなどの生産性に優れた手法
で行おうとしても、溶剤を含んだ保護層材料を塗布する
と、下層のレジストは溶解してしまう。
【0033】そこで、下層レジストが溶解しないよう耐
性をもたせるため、下層レジストのべーク温度を高くす
ると、今度は下層レジストの現像,除去が困難になって
しまう。また、下層レジストは、保護層であるAlを真
空成膜する際、例えばスパッタリング法を用いると、レ
ジストの表面がプラズマで変質して、現像,除去が困難
になり、真空成膜の方法も限定されるという問題があっ
た。
性をもたせるため、下層レジストのべーク温度を高くす
ると、今度は下層レジストの現像,除去が困難になって
しまう。また、下層レジストは、保護層であるAlを真
空成膜する際、例えばスパッタリング法を用いると、レ
ジストの表面がプラズマで変質して、現像,除去が困難
になり、真空成膜の方法も限定されるという問題があっ
た。
【0034】また、保護層の下に感光したフォトレジス
ト層があるため、上層レジストのべーク中、予め全面露
光された下層レジストの光反応が促進されて過剰にな
り、発泡あるいは保護層のはがれなどが生じるという問
題があった。これを避けるための条件設定、つまり露
光,べーク条件,レジスト材料などの条件の組み合わせ
は困難で、上層及び下層レジストについての加工の再現
性が得にくいという傾向があった。
ト層があるため、上層レジストのべーク中、予め全面露
光された下層レジストの光反応が促進されて過剰にな
り、発泡あるいは保護層のはがれなどが生じるという問
題があった。これを避けるための条件設定、つまり露
光,べーク条件,レジスト材料などの条件の組み合わせ
は困難で、上層及び下層レジストについての加工の再現
性が得にくいという傾向があった。
【0035】さらに、ICプロセスとのマッチングを考
慮すれば、保護層材料にはAl層が最適であるが、現在
最も頻繁に利用されるレジストの現像液はアルカリ溶液
であるため、レジストの現像とともにAl薄膜までエッ
チングされてしまって、全体としてのシャドウマスクの
形状の再現がとれなくなるという問題があった。
慮すれば、保護層材料にはAl層が最適であるが、現在
最も頻繁に利用されるレジストの現像液はアルカリ溶液
であるため、レジストの現像とともにAl薄膜までエッ
チングされてしまって、全体としてのシャドウマスクの
形状の再現がとれなくなるという問題があった。
【0036】この発明は上記のような問題点を解決する
ためになされたもので、シャドウマスクを、その構造が
簡単でその作製方法の選択の幅も広いものとでき、ま
た、エッチングによるテーパ形状部の加工法のような加
工後の表面粗度の増大を招くことなく、成膜粒子の堆積
によりテーパ形状部の形成を膜厚や屈折率のばらつきを
小さく抑えて行うことができ、しかもテーパ形状部の形
成される部位が成膜粒子源の位置による制限を受けるこ
とのない、大量生産に適したテーパ導波路の作製方法を
提供することを目的としている。
ためになされたもので、シャドウマスクを、その構造が
簡単でその作製方法の選択の幅も広いものとでき、ま
た、エッチングによるテーパ形状部の加工法のような加
工後の表面粗度の増大を招くことなく、成膜粒子の堆積
によりテーパ形状部の形成を膜厚や屈折率のばらつきを
小さく抑えて行うことができ、しかもテーパ形状部の形
成される部位が成膜粒子源の位置による制限を受けるこ
とのない、大量生産に適したテーパ導波路の作製方法を
提供することを目的としている。
【0037】
【課題を解決するための手段】この発明(請求項1)に
係るテーパ導波路の作製方法は、ひさし状部分を有する
アンダーカット型のシャドウマスクを基板上に形成する
工程と、成膜粒子を該シャドウマスク上方から基板側に
向けて飛来させて、誘電体膜の成膜を行う工程と、該シ
ャドウマスク上に堆積された成膜粒子をリフトオフによ
り除去して、該ひさし状部分のエッジ付近にて生ずる基
板上の位置による成膜粒子の堆積量の違いにより形成さ
れたテーパ形状部を有する誘電体膜を残す工程と、該基
板上に、該テーパ形状部を有する誘電体膜を覆うよう光
導波路層を積層する工程とを含んでいる。
係るテーパ導波路の作製方法は、ひさし状部分を有する
アンダーカット型のシャドウマスクを基板上に形成する
工程と、成膜粒子を該シャドウマスク上方から基板側に
向けて飛来させて、誘電体膜の成膜を行う工程と、該シ
ャドウマスク上に堆積された成膜粒子をリフトオフによ
り除去して、該ひさし状部分のエッジ付近にて生ずる基
板上の位置による成膜粒子の堆積量の違いにより形成さ
れたテーパ形状部を有する誘電体膜を残す工程と、該基
板上に、該テーパ形状部を有する誘電体膜を覆うよう光
導波路層を積層する工程とを含んでいる。
【0038】該テーパ導波路の作製方法では、該アンダ
ーカット型のシャドウマスクとして、一部が該ひさし状
部分を構成するフォトレジスト層と、該基板上で該フォ
トレジスト層を支持する厚さ1μm程度の金属膜とから
なるマスクを用いる。そのことにより上記目的が達成さ
れる。
ーカット型のシャドウマスクとして、一部が該ひさし状
部分を構成するフォトレジスト層と、該基板上で該フォ
トレジスト層を支持する厚さ1μm程度の金属膜とから
なるマスクを用いる。そのことにより上記目的が達成さ
れる。
【0039】この発明(請求項2)は、請求項1記載の
テーパ導波路の作製方法において、前記フォトレジスト
層として、厚さ約10μmの厚膜フォトレジスト層を用
いるものである。
テーパ導波路の作製方法において、前記フォトレジスト
層として、厚さ約10μmの厚膜フォトレジスト層を用
いるものである。
【0040】この発明(請求項3)は、請求項1記載の
テーパ導波路の作製方法において、前記フォトレジスト
層を、そのパターニング後の加熱変形により、そのひさ
し状部分の先端付近が、フォトレジスト材料の塗布膜厚
よりも薄くなっており、かつ該ひさし状部分の側面が、
加熱変形前の形状に比べて緩やかな傾斜面となっている
構造としたものである。
テーパ導波路の作製方法において、前記フォトレジスト
層を、そのパターニング後の加熱変形により、そのひさ
し状部分の先端付近が、フォトレジスト材料の塗布膜厚
よりも薄くなっており、かつ該ひさし状部分の側面が、
加熱変形前の形状に比べて緩やかな傾斜面となっている
構造としたものである。
【0041】この発明(請求項4)は、請求項1記載の
テーパ導波路の作製方法において、前記シャドウマスク
の形成工程では、前記基板上に金属膜を形成した後、該
金属膜上に、一部が前記ひさし状部分を構成するフォト
レジスト層を形成し、該フォトレジスト層をマスクとし
て、該金属膜を、前記基板を侵さない酸あるいはその混
合物からなるエッチャントによりエッチングするもので
ある。
テーパ導波路の作製方法において、前記シャドウマスク
の形成工程では、前記基板上に金属膜を形成した後、該
金属膜上に、一部が前記ひさし状部分を構成するフォト
レジスト層を形成し、該フォトレジスト層をマスクとし
て、該金属膜を、前記基板を侵さない酸あるいはその混
合物からなるエッチャントによりエッチングするもので
ある。
【0042】この発明(請求項5)は、請求項1記載の
テーパ導波路の作製方法において、該金属膜としてAl
膜を用いるものである。
テーパ導波路の作製方法において、該金属膜としてAl
膜を用いるものである。
【0043】この発明(請求項6)は、請求項5記載の
テーパ導波路の作製方法において、前記シャドウマスク
の形成工程では、前記基板上に金属膜としてAl膜を形
成した後、該Al膜上に、一部が前記ひさし状部分を構
成するフォトレジスト層を形成し、該フォトレジスト層
をマスクとして、該Al膜を、リン酸を主成分とするエ
ッチャントによりエッチングするものである。
テーパ導波路の作製方法において、前記シャドウマスク
の形成工程では、前記基板上に金属膜としてAl膜を形
成した後、該Al膜上に、一部が前記ひさし状部分を構
成するフォトレジスト層を形成し、該フォトレジスト層
をマスクとして、該Al膜を、リン酸を主成分とするエ
ッチャントによりエッチングするものである。
【0044】この発明(請求項7)は、請求項1記載の
テーパ導波路の作製方法において、前記誘電体膜の成膜
工程では、表面に前記シャドウマスクを形成した基板
を、可動な試料テーブル上に配置し、該試料テーブル
を、前記基板表面に対する成膜粒子の飛来方向に規則性
が生じないよう運動させつつ、該誘電体膜の成膜を行う
ものである。
テーパ導波路の作製方法において、前記誘電体膜の成膜
工程では、表面に前記シャドウマスクを形成した基板
を、可動な試料テーブル上に配置し、該試料テーブル
を、前記基板表面に対する成膜粒子の飛来方向に規則性
が生じないよう運動させつつ、該誘電体膜の成膜を行う
ものである。
【0045】以下、本発明の作用について説明する。こ
の発明(請求項1)においては、アンダーカット型のシ
ャドウマスクとして、一部がそのひさし状部分を構成す
るフォトレジスト層と、基板上で該フォトレジスト層を
支持する厚さ1μm程度の金属膜とからなるマスクを用
いるから、フォトレジスト層と基板とのギャップが小さ
くなり、これによりテーパ導波路を構成する誘電体層の
テーパ形状部の長さを短くして、テーパ導波路を含む光
集積回路素子の小型化、高集積化を図ることができる。
の発明(請求項1)においては、アンダーカット型のシ
ャドウマスクとして、一部がそのひさし状部分を構成す
るフォトレジスト層と、基板上で該フォトレジスト層を
支持する厚さ1μm程度の金属膜とからなるマスクを用
いるから、フォトレジスト層と基板とのギャップが小さ
くなり、これによりテーパ導波路を構成する誘電体層の
テーパ形状部の長さを短くして、テーパ導波路を含む光
集積回路素子の小型化、高集積化を図ることができる。
【0046】また、アンダーカット型のシャドウマスク
を用いて、成膜粒子を該シャドウマスク上方から基板側
に向けて飛来させて、誘電体膜の成膜を行うので、ほと
んどの真空成膜法を適用でき、光導波路の作製に用いる
材料の選択の幅が広がる。また、シャドウマスクを用い
た成膜粒子の堆積によりテーパ形状部を形成するので、
テーパ形状部の形成にエッチング処理を用いた場合に比
べて、テーパ形状部の形成を膜厚や屈折率のばらつきを
小さく抑えて行うことができる。また、そのテーパ面
を、エッチングにより加工したテーパ形状部のテーパ面
よりも滑らかに、例えば表面粗度を小さくすることがで
き、このため、この方法で作製したテーパ導波路の光学
的損失はエッチングで加工した場合に比べて大幅に改善
される。
を用いて、成膜粒子を該シャドウマスク上方から基板側
に向けて飛来させて、誘電体膜の成膜を行うので、ほと
んどの真空成膜法を適用でき、光導波路の作製に用いる
材料の選択の幅が広がる。また、シャドウマスクを用い
た成膜粒子の堆積によりテーパ形状部を形成するので、
テーパ形状部の形成にエッチング処理を用いた場合に比
べて、テーパ形状部の形成を膜厚や屈折率のばらつきを
小さく抑えて行うことができる。また、そのテーパ面
を、エッチングにより加工したテーパ形状部のテーパ面
よりも滑らかに、例えば表面粗度を小さくすることがで
き、このため、この方法で作製したテーパ導波路の光学
的損失はエッチングで加工した場合に比べて大幅に改善
される。
【0047】さらに、テーパ形状部の形成には、マスク
を用いた選択的なエッチング処理を用いないため、テー
パ形状部のテーパ面は全く段差のない滑らかなものとな
り、このためテーパ面の段差が原因となるテーパ導波路
の光学的損失の心配がなくなる。
を用いた選択的なエッチング処理を用いないため、テー
パ形状部のテーパ面は全く段差のない滑らかなものとな
り、このためテーパ面の段差が原因となるテーパ導波路
の光学的損失の心配がなくなる。
【0048】この発明(請求項2)においては、シャド
ウマスクを構成するフォトレジスト層として、厚さ約1
0μmの厚膜フォトレジスト層を用いるので、シャドウ
マスクのひさし部分の厚さが約10μmと厚くなり、こ
れによりテーパ形状部を有する誘電体膜の形成中に、該
マスクのひさし部分が壊れるのを回避でき、テーパ導波
路の素子特性の安定性を確保しつつ、その作製の歩留ま
りの向上を図ることができる。
ウマスクを構成するフォトレジスト層として、厚さ約1
0μmの厚膜フォトレジスト層を用いるので、シャドウ
マスクのひさし部分の厚さが約10μmと厚くなり、こ
れによりテーパ形状部を有する誘電体膜の形成中に、該
マスクのひさし部分が壊れるのを回避でき、テーパ導波
路の素子特性の安定性を確保しつつ、その作製の歩留ま
りの向上を図ることができる。
【0049】この発明(請求項3)においては、シャド
ウマスクを構成するフォトレジスト層のパターニング後
に、該フォトレジスト層を加熱変形させて、そのひさし
状部分の先端付近を、フォトレジスト材料の塗布膜厚よ
りも薄くし、かつ該ひさし状部分の側面を、加熱変形前
の形状に比べて緩やかな傾斜面とするので、誘電体層の
テーパ形状部に及ぶレジストの厚さ分の陰の悪影響を抑
えることができ、これによりテーパ導波路の光学的特性
を向上させることができる。
ウマスクを構成するフォトレジスト層のパターニング後
に、該フォトレジスト層を加熱変形させて、そのひさし
状部分の先端付近を、フォトレジスト材料の塗布膜厚よ
りも薄くし、かつ該ひさし状部分の側面を、加熱変形前
の形状に比べて緩やかな傾斜面とするので、誘電体層の
テーパ形状部に及ぶレジストの厚さ分の陰の悪影響を抑
えることができ、これによりテーパ導波路の光学的特性
を向上させることができる。
【0050】この発明(請求項4)においては、前記シ
ャドウマスクの形成工程では、前記基板上に金属膜を形
成した後、該金属膜上に、一部が前記ひさし状部分を有
するフォトレジスト層を形成し、該フォトレジスト層を
マスクとして、該金属膜を、前記基板を侵さない酸ある
いはその混合物からなるエッチャントによりエッチング
するので、シャドウマスクの形成処理による基板の損傷
を回避できる。
ャドウマスクの形成工程では、前記基板上に金属膜を形
成した後、該金属膜上に、一部が前記ひさし状部分を有
するフォトレジスト層を形成し、該フォトレジスト層を
マスクとして、該金属膜を、前記基板を侵さない酸ある
いはその混合物からなるエッチャントによりエッチング
するので、シャドウマスクの形成処理による基板の損傷
を回避できる。
【0051】この発明(請求項5)においては、シャド
ウマスクを構成するフォトレジスト層を基板に対して支
持する金属膜として、Al膜を用いるので、シャドウマ
スクの形成を半導体の製造プロセスにて行うことがき、
このため光学部品を組み込んだ光集積回路素子のプロセ
スの簡略化が可能となり、低コスト化を図ることができ
る。
ウマスクを構成するフォトレジスト層を基板に対して支
持する金属膜として、Al膜を用いるので、シャドウマ
スクの形成を半導体の製造プロセスにて行うことがき、
このため光学部品を組み込んだ光集積回路素子のプロセ
スの簡略化が可能となり、低コスト化を図ることができ
る。
【0052】この発明(請求項6)においては、金属膜
のエッチャントとしてりん酸を主成分としたものを用い
るので、エッチング中にレジストが侵されることがなく
なり、作製プロセスの安定化が図られ、素子特性が安定
しその信頼性が向上する。
のエッチャントとしてりん酸を主成分としたものを用い
るので、エッチング中にレジストが侵されることがなく
なり、作製プロセスの安定化が図られ、素子特性が安定
しその信頼性が向上する。
【0053】この発明(請求項7)においては、誘電体
膜の成膜工程では、表面に前記シャドウマスクを形成し
た基板を、可動な試料テーブル上に配置し、該試料テー
ブルを、前記基板表面に対する成膜粒子の飛来方向に規
則性が生じないよう運動させつつ、該誘電体膜の成膜を
行うので、成膜粒子源の位置によって、テーパ形状部が
形成される部位が制約されることがない。これによりマ
スクパターンの周囲全体にテーパ形状部を作製すること
が可能となる。
膜の成膜工程では、表面に前記シャドウマスクを形成し
た基板を、可動な試料テーブル上に配置し、該試料テー
ブルを、前記基板表面に対する成膜粒子の飛来方向に規
則性が生じないよう運動させつつ、該誘電体膜の成膜を
行うので、成膜粒子源の位置によって、テーパ形状部が
形成される部位が制約されることがない。これによりマ
スクパターンの周囲全体にテーパ形状部を作製すること
が可能となる。
【0054】このため同一のテーパ導波路内、あるいは
場合によってはテーパ導波路における同一パターン内で
の成膜材料の膜厚や屈折率のバラツキが原因とみられる
素子特性の変動が抑えられ、信頼性を向上することがで
きる。
場合によってはテーパ導波路における同一パターン内で
の成膜材料の膜厚や屈折率のバラツキが原因とみられる
素子特性の変動が抑えられ、信頼性を向上することがで
きる。
【0055】また、成膜粒子源の位置によって、テーパ
形状部が形成される部位が制約されることがないので、
一度に処理できるウエハの枚数を多くでき、生産性を向
上して、コストダウンを図ることができる。さらに、成
膜パターンの延びる方向に関係なく、パターン形状に応
じてその任意の位置にテーパ形状部を形成でき、これに
よりテーパ導波路を含む光集積回路素子の性能向上が可
能となる。
形状部が形成される部位が制約されることがないので、
一度に処理できるウエハの枚数を多くでき、生産性を向
上して、コストダウンを図ることができる。さらに、成
膜パターンの延びる方向に関係なく、パターン形状に応
じてその任意の位置にテーパ形状部を形成でき、これに
よりテーパ導波路を含む光集積回路素子の性能向上が可
能となる。
【0056】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
て説明する。
【0057】(実施形態1)図1(a)〜図1(f)
は、本発明の実施形態1によるテーパ導波路の作製方法
を工程順に説明するための図である。
は、本発明の実施形態1によるテーパ導波路の作製方法
を工程順に説明するための図である。
【0058】図において、101はテーパ導波路で、基
板11上に形成された両側部にテーパ形状部を有する誘
電体膜14aと、上記基板11上に該誘電体膜14aを
覆うよう形成された光導波路層15とから構成されてい
る。ここで、該光導波路層15は、下側のガラス層15
aと上側のSiO2層15bとからなる積層構造となっ
ている。
板11上に形成された両側部にテーパ形状部を有する誘
電体膜14aと、上記基板11上に該誘電体膜14aを
覆うよう形成された光導波路層15とから構成されてい
る。ここで、該光導波路層15は、下側のガラス層15
aと上側のSiO2層15bとからなる積層構造となっ
ている。
【0059】また、101aは、本実施形態1のテーパ
導波路の作製方法で用いる、断面T字型のシャドウマス
クであり、一部がそのひさし部分13aを構成するフォ
トレジスト層13と、該フォトレジスト層13を基板1
1上で支持する金属膜12とから構成されている。
導波路の作製方法で用いる、断面T字型のシャドウマス
クであり、一部がそのひさし部分13aを構成するフォ
トレジスト層13と、該フォトレジスト層13を基板1
1上で支持する金属膜12とから構成されている。
【0060】次にテーパ導波路の作製方法について説明
する。図1(a)に示すように、基板11にはあらかじ
めAl層12が厚さ約1μmで成膜されている。ここ
で、基板11としては、例えば、石英ガラス板、あるい
は表面に熱酸化膜が形成されたシリコンウエハを利用す
ることができる。このような基板11のAl膜12上に
厚膜フォトレジストを塗布しべーク処理を施して、該レ
ジストを所望の平面形状となるようパターニングして、
上記ひさし部分を構成するフォトレジスト層13を形成
する。
する。図1(a)に示すように、基板11にはあらかじ
めAl層12が厚さ約1μmで成膜されている。ここ
で、基板11としては、例えば、石英ガラス板、あるい
は表面に熱酸化膜が形成されたシリコンウエハを利用す
ることができる。このような基板11のAl膜12上に
厚膜フォトレジストを塗布しべーク処理を施して、該レ
ジストを所望の平面形状となるようパターニングして、
上記ひさし部分を構成するフォトレジスト層13を形成
する。
【0061】ここで、上記Al層12は純Alを、例え
ばスパッタリングで成膜したものであり、半導体プロセ
スなどで行われるSi添加は、エッチング残渣の問題か
ら本発明では好ましくない。このAl層12の成膜は蒸
着で行ってもよい。
ばスパッタリングで成膜したものであり、半導体プロセ
スなどで行われるSi添加は、エッチング残渣の問題か
ら本発明では好ましくない。このAl層12の成膜は蒸
着で行ってもよい。
【0062】半導体プロセスとのマッチング,つまりI
Cと光導波路との集積化の点から配線材料として一般的
であり、その成膜,加工技術が確立されているという意
味で、上記基板11とレジスト層13との間のスペーサ
層の材料としては、Al層がもっともふさわしい。
Cと光導波路との集積化の点から配線材料として一般的
であり、その成膜,加工技術が確立されているという意
味で、上記基板11とレジスト層13との間のスペーサ
層の材料としては、Al層がもっともふさわしい。
【0063】上記厚膜フォトレジストの厚さとしては、
続くウェットプロセスでレジスト層のひさし部分がつぶ
れないようにするため、ある程度の厚さが必要となる。
この層をあまり薄くすると、層間と層内の応力や液体の
表面張力などでひさし部分13aが基板11にはりつい
て折れてしまう。また、微細なパターンに対応する点か
ら、レジスト材料としては、ネガ型のものよりも一般的
に解像度の優れるポジ型のものが適しているが、解像度
を必要としない場合には、ネガ型のものも利用できる。
一例として、以下にレジスト材料及びその処理条件を示
す。
続くウェットプロセスでレジスト層のひさし部分がつぶ
れないようにするため、ある程度の厚さが必要となる。
この層をあまり薄くすると、層間と層内の応力や液体の
表面張力などでひさし部分13aが基板11にはりつい
て折れてしまう。また、微細なパターンに対応する点か
ら、レジスト材料としては、ネガ型のものよりも一般的
に解像度の優れるポジ型のものが適しているが、解像度
を必要としない場合には、ネガ型のものも利用できる。
一例として、以下にレジスト材料及びその処理条件を示
す。
【0064】フォトレジスト材料:ヘキスト社製ポジタ
イプフォトレジスト(品番:AZ−P4620) レジストのスピンコート時における基板の回転数:20
00rpm プリベーク処理:90℃で30分オーブンする 露光量:450mJ/cm2 現像時間:5分 なお、ここでは、フォトレジストは、その下地となるA
l層の表面にHMDS(ヘキサメチルジシラザン)によ
る処理を施した後にスピンコートにより塗布する。この
HMDS処理は、フォトレジストとAl層との密着性を
高めるための処理である。
イプフォトレジスト(品番:AZ−P4620) レジストのスピンコート時における基板の回転数:20
00rpm プリベーク処理:90℃で30分オーブンする 露光量:450mJ/cm2 現像時間:5分 なお、ここでは、フォトレジストは、その下地となるA
l層の表面にHMDS(ヘキサメチルジシラザン)によ
る処理を施した後にスピンコートにより塗布する。この
HMDS処理は、フォトレジストとAl層との密着性を
高めるための処理である。
【0065】ここで、露光処理,現像処理は、条件を強
めにして、レジストの抜け残りがなくなるようにしてあ
る。このため、Al層12はレジストの現像液によって
多少エッチングされることになるが、後のエッチング工
程でAl層のサイドエッチングを大きく施すので、ここ
では特に問題はない。
めにして、レジストの抜け残りがなくなるようにしてあ
る。このため、Al層12はレジストの現像液によって
多少エッチングされることになるが、後のエッチング工
程でAl層のサイドエッチングを大きく施すので、ここ
では特に問題はない。
【0066】次に、図1(b)に示すように、Al層1
2のエッチングを行う。エッチャントとしては弱酸が好
ましく、特にりん酸を主成分としたものがよい。一例を
挙げると、エッチャントの成分比率は、 硝酸:りん酸:酢酸:水=1:16:2:1 が適している。
2のエッチングを行う。エッチャントとしては弱酸が好
ましく、特にりん酸を主成分としたものがよい。一例を
挙げると、エッチャントの成分比率は、 硝酸:りん酸:酢酸:水=1:16:2:1 が適している。
【0067】このエッチャントを用いた場合、温度30
℃、時間40分の処理で、Al層12の約8μmのサイ
ドエッチングが進み、サイドエッチングの大きなシャド
ウマスクが得られた。硝酸の割合をこれよりも多くした
場合では、フォトレジスト層13にひび割れが見られ
た。また、これとは別のフッ酸系のエッチャントを用い
た場合でもフォトレジスト層13が侵されてしまった。
℃、時間40分の処理で、Al層12の約8μmのサイ
ドエッチングが進み、サイドエッチングの大きなシャド
ウマスクが得られた。硝酸の割合をこれよりも多くした
場合では、フォトレジスト層13にひび割れが見られ
た。また、これとは別のフッ酸系のエッチャントを用い
た場合でもフォトレジスト層13が侵されてしまった。
【0068】なお、基板材料とフォトレジスト材料とし
ては、上述した基板材料とフォトレジスト材料以外の組
み合わせを利用することも可能であるが、その場合には
当然基板とフォトレジスト層を侵さないエッチャントを
選ぶ必要がある。一部のアルカリ溶液は誘電体材料、つ
まり基板材料やフォトレジストを侵食するので、酸ある
いはその混合物が望ましい。
ては、上述した基板材料とフォトレジスト材料以外の組
み合わせを利用することも可能であるが、その場合には
当然基板とフォトレジスト層を侵さないエッチャントを
選ぶ必要がある。一部のアルカリ溶液は誘電体材料、つ
まり基板材料やフォトレジストを侵食するので、酸ある
いはその混合物が望ましい。
【0069】このエッチング処理はレジスト層13のひ
さし部分の支えをサイドエッチングで加工するだけなの
で、時間や温度などを厳密に制御する必要がない。この
点から作製が容易であると言える。
さし部分の支えをサイドエッチングで加工するだけなの
で、時間や温度などを厳密に制御する必要がない。この
点から作製が容易であると言える。
【0070】続いて、図1(c)に示すように、誘電体
材料14の成膜を行う。誘電体材料としては、光導波路
層として利用できるもの、例えば、高屈折率材料のTa
2O5が利用できる。成膜方法としては、例えば、RFス
パッタリングなどが採用できる。その際、成膜粒子はフ
ォトレジスト層13に対してほぼ上方から飛来するよう
にすればよい。成膜粒子は広がりをもって飛来するので
フォトレジスト層13のひさし部分13aの下にまで回
り込み、その結果、図示するようなテーパ形状部を有す
る誘電体層14aが形成される。
材料14の成膜を行う。誘電体材料としては、光導波路
層として利用できるもの、例えば、高屈折率材料のTa
2O5が利用できる。成膜方法としては、例えば、RFス
パッタリングなどが採用できる。その際、成膜粒子はフ
ォトレジスト層13に対してほぼ上方から飛来するよう
にすればよい。成膜粒子は広がりをもって飛来するので
フォトレジスト層13のひさし部分13aの下にまで回
り込み、その結果、図示するようなテーパ形状部を有す
る誘電体層14aが形成される。
【0071】また、この工程での成膜は、リフトオフさ
れる領域内あるいは同一基板上での膜厚や屈折率のバラ
ツキ、あるいは1度に処理する複数の基板間での膜厚や
屈折率のバラツキを抑えるために、成膜粒子の飛来方向
に規則性を持たないような方法で行われる。
れる領域内あるいは同一基板上での膜厚や屈折率のバラ
ツキ、あるいは1度に処理する複数の基板間での膜厚や
屈折率のバラツキを抑えるために、成膜粒子の飛来方向
に規則性を持たないような方法で行われる。
【0072】具体的には、例えば、素子基板を固定した
試料テーブルを運動、例えば自転,公転させるのが容易
であり、効果的である。試料テーブルの運動について
は、成膜厚さを均一にするために、予めメーカーによっ
て成膜装置に既に工夫がなされている。成膜条件の一例
を示す。
試料テーブルを運動、例えば自転,公転させるのが容易
であり、効果的である。試料テーブルの運動について
は、成膜厚さを均一にするために、予めメーカーによっ
て成膜装置に既に工夫がなされている。成膜条件の一例
を示す。
【0073】ターゲット:Ta2O5 ガス流量 :Ar(4SCCM)+O2(4SCCM) 成膜中の圧力 : 約0.8Pa RFパワー : 2.2W/cm2 試料テーブル回転数:10rpm 成膜厚さ,及び時間:約100nm,及び130分 実際にはこの成膜条件に加え、成膜中の成膜粒子の飛来
距離(10cm以上)が平均自由行程(2cm程度)の
数倍あり、成膜粒子が基板に到達するまでに何回も衝突
して拡がりをもつため、基板内でのあるいは1度に処理
する複数の基板間での成膜速度分布は均一になり、成膜
粒子の飛来方向の規則性も小さくなる。
距離(10cm以上)が平均自由行程(2cm程度)の
数倍あり、成膜粒子が基板に到達するまでに何回も衝突
して拡がりをもつため、基板内でのあるいは1度に処理
する複数の基板間での成膜速度分布は均一になり、成膜
粒子の飛来方向の規則性も小さくなる。
【0074】このようにすることにより、従来の斜め方
向からの成膜粒子の飛来を利用した成膜処理の場合と違
って、試料テーブルに比べて成膜粒子源が小さい場合に
も同時に、斜面の方向が異なるテーパ形状部を複数形成
することができ、また1度に複数枚の基板の処理が行え
るというメリットがある。
向からの成膜粒子の飛来を利用した成膜処理の場合と違
って、試料テーブルに比べて成膜粒子源が小さい場合に
も同時に、斜面の方向が異なるテーパ形状部を複数形成
することができ、また1度に複数枚の基板の処理が行え
るというメリットがある。
【0075】その後、図1(d)に示すように、レジス
ト層13および不要な成長膜14を除去し、さらに、図
1(e)に示すように、残りのAl層12を除去して、
図1(f)に示すように、基板11上に該Al層12を
覆うよう光導波路層15を積層する。これにより目的の
構造であるテーパ導波路101が得られる。
ト層13および不要な成長膜14を除去し、さらに、図
1(e)に示すように、残りのAl層12を除去して、
図1(f)に示すように、基板11上に該Al層12を
覆うよう光導波路層15を積層する。これにより目的の
構造であるテーパ導波路101が得られる。
【0076】上記Al層12の除去は、前述のりん酸系
のエッチャントを用いて温度30℃,時間30分程度の
処理により行う。
のエッチャントを用いて温度30℃,時間30分程度の
処理により行う。
【0077】上記光導波路層15は、ここでは例えばコ
ーニング社製#7059ガラス層(厚さ約0.6μm)
とSiO2層(厚さ約0.1μm)の積層体を、RFス
パッタリングすることで作製される。
ーニング社製#7059ガラス層(厚さ約0.6μm)
とSiO2層(厚さ約0.1μm)の積層体を、RFス
パッタリングすることで作製される。
【0078】また、誘電体層の成膜は、導波路素子のパ
ターン内あるいは同一基板上での膜厚や屈折率のばらつ
きを抑えるために、粒子の飛来方向に規則性をもたない
ような方法とする。具体的には、例えば、素子基板を固
定した試料テーブルを運動、例えば自転,公転させるの
が容易であり、効果的である。
ターン内あるいは同一基板上での膜厚や屈折率のばらつ
きを抑えるために、粒子の飛来方向に規則性をもたない
ような方法とする。具体的には、例えば、素子基板を固
定した試料テーブルを運動、例えば自転,公転させるの
が容易であり、効果的である。
【0079】このように本実施形態1では、アンダーカ
ット型のシャドウマスクとして、一部がひさし部分13
aを構成する厚さ約10μmの厚膜フォトレジスト層1
3と、該レジスト層13を基板11上で支持する厚さ1
μm程度の金属膜12とからなるマスク101aを用
い、該フォトレジスト層13をマスクとして成膜粒子の
堆積によりテーパ形状部を形成するので、ほとんどの真
空成膜法が適用でき、光導波路を構成する誘電体層の材
料選択の幅が広がる。
ット型のシャドウマスクとして、一部がひさし部分13
aを構成する厚さ約10μmの厚膜フォトレジスト層1
3と、該レジスト層13を基板11上で支持する厚さ1
μm程度の金属膜12とからなるマスク101aを用
い、該フォトレジスト層13をマスクとして成膜粒子の
堆積によりテーパ形状部を形成するので、ほとんどの真
空成膜法が適用でき、光導波路を構成する誘電体層の材
料選択の幅が広がる。
【0080】また、シャドウマスクを用いた成膜粒子の
堆積法では、テーパ形状部のテーパ面を、エッチングに
より加工したテーパ形状部のテーパ面よりも滑らかに、
例えば表面粗度を小さくすることができるため、この方
法で作製したテーパ導波路の光学的損失は、エッチング
処理を用いたものに比べて大幅に改善される。さらにテ
ーパ形状部のテーパ面は、マスクを用いたエッチング処
理を用いないため、全く段差のない滑らかなものとな
り、このため、テーパ面での段差が原因となるテーパ導
波路の光学的損失の心配がなくなる。
堆積法では、テーパ形状部のテーパ面を、エッチングに
より加工したテーパ形状部のテーパ面よりも滑らかに、
例えば表面粗度を小さくすることができるため、この方
法で作製したテーパ導波路の光学的損失は、エッチング
処理を用いたものに比べて大幅に改善される。さらにテ
ーパ形状部のテーパ面は、マスクを用いたエッチング処
理を用いないため、全く段差のない滑らかなものとな
り、このため、テーパ面での段差が原因となるテーパ導
波路の光学的損失の心配がなくなる。
【0081】また、T字型シャドウマスクの頭部を厚さ
約10μmの厚膜レジストにより構成し、そのひさしの
部分13aを厚さ約10μmとすることにより、テーパ
形状部の形成中にひさしが壊れることがなくなるので、
素子特性の安定性と素子作製の歩留まり向上を図ること
ができる。
約10μmの厚膜レジストにより構成し、そのひさしの
部分13aを厚さ約10μmとすることにより、テーパ
形状部の形成中にひさしが壊れることがなくなるので、
素子特性の安定性と素子作製の歩留まり向上を図ること
ができる。
【0082】また、ひさし部分の支えとなる金属膜をA
l層12とすることで、テーパ形状部の形成プロセスと
半導体プロセスと組み合わせることができるので、プロ
セスの簡略化が可能となり低コスト化が図られる。
l層12とすることで、テーパ形状部の形成プロセスと
半導体プロセスと組み合わせることができるので、プロ
セスの簡略化が可能となり低コスト化が図られる。
【0083】また、フォトレジスト層13の支えとなる
金属膜12のエッチャントとして、りん酸を主成分とし
たものを用いることで、エッチング中にレジスト層が侵
されることがなくなり、作製プロセスの安定化が図ら
れ、素子特性が安定し信頼性が向上する。
金属膜12のエッチャントとして、りん酸を主成分とし
たものを用いることで、エッチング中にレジスト層が侵
されることがなくなり、作製プロセスの安定化が図ら
れ、素子特性が安定し信頼性が向上する。
【0084】さらに、シャドウマスク101aの上方か
らの成膜粒子の飛来による誘電体材料の成膜を、成膜粒
子の飛来方向が規則性をもたないように試料テーブルを
運動させて行うので、成膜粒子源の位置によるテーパ形
状部の形成される部位の制約がなくなり、フォトレジス
トの開口パターンの周囲全体にテーパ形状部を作製する
ことができる。
らの成膜粒子の飛来による誘電体材料の成膜を、成膜粒
子の飛来方向が規則性をもたないように試料テーブルを
運動させて行うので、成膜粒子源の位置によるテーパ形
状部の形成される部位の制約がなくなり、フォトレジス
トの開口パターンの周囲全体にテーパ形状部を作製する
ことができる。
【0085】これにより、同一光集積回路素子内、ある
いは場合によっては光集積回路素子の同一パターン内で
の成膜材料の膜厚や屈折率のバラツキが原因とみられる
素子特性の変動が抑えられ、信頼性が向上する。
いは場合によっては光集積回路素子の同一パターン内で
の成膜材料の膜厚や屈折率のバラツキが原因とみられる
素子特性の変動が抑えられ、信頼性が向上する。
【0086】また、成膜粒子源の位置によるテーパ形状
部の形成される部位の制約がなくなるので、一度に処理
できるウエハの枚数が多くなり、生産性が向上し、コス
トダウンが図られる。さらに、成膜パターンの延びる方
向に関係なく、パターン形状に応じてその任意の位置に
テーパ形状部を形成でき、これによりテーパ導波路を含
む光集積回路素子の性能向上が可能となる。
部の形成される部位の制約がなくなるので、一度に処理
できるウエハの枚数が多くなり、生産性が向上し、コス
トダウンが図られる。さらに、成膜パターンの延びる方
向に関係なく、パターン形状に応じてその任意の位置に
テーパ形状部を形成でき、これによりテーパ導波路を含
む光集積回路素子の性能向上が可能となる。
【0087】(実施形態2)次に、本発明の実施形態2
によるテーパ導波路の製造方法について説明する。
によるテーパ導波路の製造方法について説明する。
【0088】図2(a)〜図2(g)は、本実施形態2
のテーパ導波路の製造方法を工程順に示す図であり、図
中、図1と同一符号は上記実施形態1と同一のものを示
している。なお、図2(a),図2(c)〜図2(g)
に示す処理工程は、それぞれ図1(a)〜図1(f)に
示すものと同一である。
のテーパ導波路の製造方法を工程順に示す図であり、図
中、図1と同一符号は上記実施形態1と同一のものを示
している。なお、図2(a),図2(c)〜図2(g)
に示す処理工程は、それぞれ図1(a)〜図1(f)に
示すものと同一である。
【0089】また、102aは、本実施形態2のテーパ
導波路の作製方法で用いる、断面T字型のシャドウマス
クであり、一部がそのひさし部分23aを構成する加熱
変形させたフォトレジスト層23と、該フォトレジスト
層23を基板11上で支持する金属膜12とから構成さ
れている。
導波路の作製方法で用いる、断面T字型のシャドウマス
クであり、一部がそのひさし部分23aを構成する加熱
変形させたフォトレジスト層23と、該フォトレジスト
層23を基板11上で支持する金属膜12とから構成さ
れている。
【0090】この実施形態2の特徴は、図2(b)に示
すようなフォトレジストパターンの加熱変形を利用する
点にある。つまり、本実施形態2では、表面に金属層1
2が形成された基板11上に所定パターンのフォトレジ
スト層13を形成した後、該フォトレジスト層13にポ
ストベーク処理を施す。これによりフォトレジスト層1
3は変形してフォトレジスト層23となる。このフォト
レジスト層23のひさし部分23aの断面形状は、その
傾斜面が図2(b)に示すようになだらかに湾曲した形
状となっている。
すようなフォトレジストパターンの加熱変形を利用する
点にある。つまり、本実施形態2では、表面に金属層1
2が形成された基板11上に所定パターンのフォトレジ
スト層13を形成した後、該フォトレジスト層13にポ
ストベーク処理を施す。これによりフォトレジスト層1
3は変形してフォトレジスト層23となる。このフォト
レジスト層23のひさし部分23aの断面形状は、その
傾斜面が図2(b)に示すようになだらかに湾曲した形
状となっている。
【0091】また、上記のようにパターニングされたフ
ォトレジスト層13を変形させることにより、図2
(c)における、フォトレジスト層23のひさし部分2
3aの先端付近は、レジスト塗布時の膜厚よりも薄くな
り、かつ該フォトレジスト23の断面形状は側面が緩や
かに傾斜し、かつ先端が鋭く尖ったものとなる。
ォトレジスト層13を変形させることにより、図2
(c)における、フォトレジスト層23のひさし部分2
3aの先端付近は、レジスト塗布時の膜厚よりも薄くな
り、かつ該フォトレジスト23の断面形状は側面が緩や
かに傾斜し、かつ先端が鋭く尖ったものとなる。
【0092】このようなひさし部分23aを有するレジ
スト層23をマスクとして利用すれば、ひさし部分23
aの厚みの悪影響がなくなり、具体的には、リフトオフ
処理の後に残った誘電体層14aの平坦な部分におけ
る、レジスト23のひさし部分表面のエッジの陰による
膜厚のバラツキがなくなり、緩やかかつ滑らかな理想的
なテーパ形状部を有するテーパ導波路102を作製する
ことができる。
スト層23をマスクとして利用すれば、ひさし部分23
aの厚みの悪影響がなくなり、具体的には、リフトオフ
処理の後に残った誘電体層14aの平坦な部分におけ
る、レジスト23のひさし部分表面のエッジの陰による
膜厚のバラツキがなくなり、緩やかかつ滑らかな理想的
なテーパ形状部を有するテーパ導波路102を作製する
ことができる。
【0093】この実施形態2では、パターニングのフォ
トレジスト層13を加熱変形させ、フォトレジスト層2
3のひさし部分23aの先端付近を、フォトレジストの
塗布膜厚よりも薄くし、かつレジスト層23のひさし部
分23aの側面を緩やかな傾斜とすることで、テーパ形
状部に現れるレジスト層23の厚さ分の陰の影響を抑え
ることができるので、テーパ導波路の光学的特性が向上
する。
トレジスト層13を加熱変形させ、フォトレジスト層2
3のひさし部分23aの先端付近を、フォトレジストの
塗布膜厚よりも薄くし、かつレジスト層23のひさし部
分23aの側面を緩やかな傾斜とすることで、テーパ形
状部に現れるレジスト層23の厚さ分の陰の影響を抑え
ることができるので、テーパ導波路の光学的特性が向上
する。
【0094】図3は、表面粗さ計での測定結果から求め
た、上記実施形態2の誘電体膜の膜厚分布を示す図であ
る。この図3に示す膜厚変化から、テーパ長LTは5μ
m程度であることがわかる。このテーパ長は、リフトオ
フされる誘電体材料の成膜方法、特に粒子発生源からの
成膜粒子の広がりや、シャドウマスクの下側層のサイド
エッチング部分の厚さ、つまりひさし部分23aを支え
る金属膜12の厚さなどで変えることができることが知
られている。
た、上記実施形態2の誘電体膜の膜厚分布を示す図であ
る。この図3に示す膜厚変化から、テーパ長LTは5μ
m程度であることがわかる。このテーパ長は、リフトオ
フされる誘電体材料の成膜方法、特に粒子発生源からの
成膜粒子の広がりや、シャドウマスクの下側層のサイド
エッチング部分の厚さ、つまりひさし部分23aを支え
る金属膜12の厚さなどで変えることができることが知
られている。
【0095】
【発明の効果】以上のようにこの発明によれば、シャド
ウマスクを、その構造が簡単でその作製方法の選択の幅
も広いものとできる。また、エッチングによるテーパ形
状部の加工法のような加工後の表面粗度の増大を招くこ
となく、成膜粒子の堆積によりテーパ形状部の形成を膜
厚や屈折率のばらつきを小さく抑えて行うことができ
る。さらに、テーパ形状部の形成される部位が成膜粒子
源の位置による制限を受けるのを回避でき、一度に処理
できるウエハの枚数を多くして、テーパ導波路の形成方
法を大量生産に適したものとできる。
ウマスクを、その構造が簡単でその作製方法の選択の幅
も広いものとできる。また、エッチングによるテーパ形
状部の加工法のような加工後の表面粗度の増大を招くこ
となく、成膜粒子の堆積によりテーパ形状部の形成を膜
厚や屈折率のばらつきを小さく抑えて行うことができ
る。さらに、テーパ形状部の形成される部位が成膜粒子
源の位置による制限を受けるのを回避でき、一度に処理
できるウエハの枚数を多くして、テーパ導波路の形成方
法を大量生産に適したものとできる。
【図1】図1(a)〜図1(f)は本発明の実施形態1
によるテーパ導波路の作製方法を説明するための断面図
である。
によるテーパ導波路の作製方法を説明するための断面図
である。
【図2】図2(a)〜図2(g)は本発明の実施形態2
によるテーパ導波路の作製方法を説明するための断面図
である。
によるテーパ導波路の作製方法を説明するための断面図
である。
【図3】上記実施形態2におけるテーパ導波路を構成す
るテーパ形状部の膜厚分布を示す図である。
るテーパ形状部の膜厚分布を示す図である。
【図4】従来のモードスプリッタの構造を説明するため
の図であり、図4(a)は該モードスプリッタの平面
図、図4(b)は該モードスプリッタの断面図である。
の図であり、図4(a)は該モードスプリッタの平面
図、図4(b)は該モードスプリッタの断面図である。
【図5】図5(A)〜図5(I)は、テーパ状部分を有
する膜をエッチングにより形成する従来の方法を工程順
に示す断面図である。
する膜をエッチングにより形成する従来の方法を工程順
に示す断面図である。
【図6】テーパ状部分を有する膜を、シャドウマスクを
用いた成膜粒子の堆積法により形成する従来の別の方法
を工程順に示す断面図である。
用いた成膜粒子の堆積法により形成する従来の別の方法
を工程順に示す断面図である。
【図7】表面に形成したレジストマスクを有する基板を
斜めに立てて保持し、該基板の、レジストマスクの陰に
なる部分にテーパ状部が形成されるよう成膜粒子を上記
基板上に堆積する従来の方法を説明するための断面図で
ある。
斜めに立てて保持し、該基板の、レジストマスクの陰に
なる部分にテーパ状部が形成されるよう成膜粒子を上記
基板上に堆積する従来の方法を説明するための断面図で
ある。
【図8】図8(a)〜図8(h)は、アンダーカット型
の3層構造のシャドウマスクを用いて、成膜粒子の堆積
により、テーパ形状部を有する膜を形成する方法を、工
程順に示す断面図である。
の3層構造のシャドウマスクを用いて、成膜粒子の堆積
により、テーパ形状部を有する膜を形成する方法を、工
程順に示す断面図である。
11 基板 12 Al層 13,23 厚膜フォトレジスト 13a,23a ひさし部分 14 誘電体材料 14a 誘電体膜 15 光導波路層 101,102 テーパ導波路 101a,102a シャドウマスク
Claims (7)
- 【請求項1】 ひさし状部分を有するアンダーカット型
のシャドウマスクを基板上に形成する工程と、 成膜粒子を該シャドウマスク上方から基板側に向けて飛
来させて、誘電体膜の成膜を行う工程と、 該シャドウマスク上に堆積された成膜粒子をリフトオフ
により除去して、該ひさし状部分のエッジ付近にて生ず
る基板上の位置による成膜粒子の堆積量の違いにより形
成されたテーパ形状部を有する誘電体膜を残す工程と、 該基板上に、該テーパ形状部を有する誘電体膜を覆うよ
う光導波路層を積層する工程とを含み、 該アンダーカット型のシャドウマスクとして、 その一部が該ひさし状部分を構成するフォトレジスト層
と、 該基板上で該フォトレジスト層を支持する厚さ1μm程
度の金属膜とからなるマスクを用いるテーパ導波路の作
製方法。 - 【請求項2】 請求項1記載のテーパ導波路の作製方法
において、 前記フォトレジスト層として、厚さ約10μmの厚膜フ
ォトレジスト層を用いるテーパ導波路の作製方法。 - 【請求項3】 請求項1記載のテーパ導波路の作製方法
において、 前記フォトレジスト層は、そのパターニング後の加熱変
形により、そのひさし状部分の先端付近が、フォトレジ
スト材料の塗布膜厚よりも薄くなっており、かつ該ひさ
し状部分の側面が、加熱変形前の形状に比べて緩やかな
傾斜面となっているものであるテーパ導波路の作製方
法。 - 【請求項4】 請求項1記載のテーパ導波路の作製方法
において、 前記シャドウマスクの形成工程では、 前記基板上に金属膜を形成した後、該金属膜上に、一部
が前記ひさし状部分を構成するフォトレジスト層を形成
し、該フォトレジスト層をマスクとして、該金属膜を、
前記基板を侵さない酸あるいはその混合物からなるエッ
チャントによりエッチングするテーパ導波路の作製方
法。 - 【請求項5】 請求項1記載のテーパ導波路の作製方法
において、 該金属膜としてAl膜を用いるテーパ導波路の作製方
法。 - 【請求項6】 請求項5記載のテーパ導波路の作製方法
において、 前記シャドウマスクの形成工程では、 前記基板上に金属膜としてAl膜を形成した後、該Al
膜上に、一部が前記ひさし状部分を構成するフォトレジ
スト層を形成し、該フォトレジスト層をマスクとして、
該Al膜を、リン酸を主成分とするエッチャントにより
エッチングするテーパ導波路の作製方法。 - 【請求項7】 請求項1記載のテーパ導波路の作製方法
において、 前記誘電体膜の成膜工程では、 表面に前記シャドウマスクを形成した基板を、可動な試
料テーブル上に配置し、該試料テーブルを、前記基板表
面に対する成膜粒子の飛来方向に規則性が生じないよう
運動させつつ、該誘電体膜の成膜を行うテーパ導波路の
作製方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19946296A JP3308165B2 (ja) | 1996-07-29 | 1996-07-29 | テーパ導波路の作製方法 |
US08/900,164 US6030540A (en) | 1996-07-29 | 1997-07-28 | Method for producing tapered waveguide |
DE19732431A DE19732431A1 (de) | 1996-07-29 | 1997-07-28 | Verfahren zum Herstellen eines sich verjüngenden Wellenleiters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19946296A JP3308165B2 (ja) | 1996-07-29 | 1996-07-29 | テーパ導波路の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1048448A true JPH1048448A (ja) | 1998-02-20 |
JP3308165B2 JP3308165B2 (ja) | 2002-07-29 |
Family
ID=16408212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19946296A Expired - Fee Related JP3308165B2 (ja) | 1996-07-29 | 1996-07-29 | テーパ導波路の作製方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6030540A (ja) |
JP (1) | JP3308165B2 (ja) |
DE (1) | DE19732431A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014228692A (ja) * | 2013-05-22 | 2014-12-08 | 富士通株式会社 | 光半導体装置及びその製造方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19613701A1 (de) * | 1996-03-29 | 1997-10-02 | Hertz Inst Heinrich | Integriert optischer Feldweitentransformator |
US6473220B1 (en) * | 1998-01-22 | 2002-10-29 | Trivium Technologies, Inc. | Film having transmissive and reflective properties |
US6775454B2 (en) * | 2001-05-14 | 2004-08-10 | Nippon Telegraph And Telephone Corporation | Silica-based optical waveguide circuit and fabrication method thereof |
US7595934B2 (en) | 2002-03-26 | 2009-09-29 | Brilliant Film Llc | Integrated sub-assembly having a light collimating or transflecting device |
US7345824B2 (en) * | 2002-03-26 | 2008-03-18 | Trivium Technologies, Inc. | Light collimating device |
US7018580B2 (en) * | 2002-12-18 | 2006-03-28 | General Electric Company | Method and apparatus for forming tapered waveguide structures |
US7573550B2 (en) * | 2003-05-20 | 2009-08-11 | Brilliant Film, Llc | Devices for use in non-emissive displays |
US20050105853A1 (en) * | 2003-11-13 | 2005-05-19 | Ansheng Liu | Method and apparatus for dual tapering an optical waveguide |
US20060021869A1 (en) * | 2004-07-28 | 2006-02-02 | Advantech Global, Ltd | System for and method of ensuring accurate shadow mask-to-substrate registration in a deposition process |
KR100664307B1 (ko) * | 2004-08-13 | 2007-01-04 | 삼성전자주식회사 | 쉐도우 마스크, 및 이를 이용한 수직 테이퍼링 구조물제작방법 |
KR100759805B1 (ko) * | 2005-12-07 | 2007-09-20 | 한국전자통신연구원 | 광증폭 듀플렉서 |
US20070134943A2 (en) * | 2006-04-02 | 2007-06-14 | Dunnrowicz Clarence J | Subtractive - Additive Edge Defined Lithography |
TW200946775A (en) * | 2008-02-27 | 2009-11-16 | Brilliant Film Llc | Concentrators for solar power generating systems |
CN105938302B (zh) * | 2016-07-05 | 2020-02-11 | 深圳市华星光电技术有限公司 | 提高液晶显示面板外围区域剥离效率的方法 |
US10816577B2 (en) | 2017-12-11 | 2020-10-27 | Micatu Inc. | Electric field detection device and methods of use thereof |
US10818997B2 (en) * | 2017-12-29 | 2020-10-27 | Vubiq Networks, Inc. | Waveguide interface and printed circuit board launch transducer assembly and methods of use thereof |
WO2024025475A1 (en) * | 2022-07-29 | 2024-02-01 | Ams-Osram Asia Pacific Pte. Ltd. | Method of manufacturing an optical device, and optical device |
WO2024208664A1 (en) * | 2023-04-06 | 2024-10-10 | Ams-Osram International Gmbh | Photonic integrated circuit and method of manufacturing a photonic integrated circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4218532A (en) * | 1977-10-13 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Photolithographic technique for depositing thin films |
JPH0455802A (ja) * | 1990-06-25 | 1992-02-24 | Victor Co Of Japan Ltd | 光集積回路の製造方法 |
JPH0682644A (ja) * | 1992-09-03 | 1994-03-25 | Sharp Corp | モードスプリッタ |
JP3009986B2 (ja) * | 1993-11-10 | 2000-02-14 | シャープ株式会社 | テーパ導波路の作製方法 |
US5764842A (en) * | 1995-03-23 | 1998-06-09 | Hitachi, Ltd. | Semiconductor guided-wave optical device and method of fabricating thereof |
US5749132A (en) * | 1995-08-30 | 1998-05-12 | Ramar Corporation | Method of fabrication an optical waveguide |
-
1996
- 1996-07-29 JP JP19946296A patent/JP3308165B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-28 DE DE19732431A patent/DE19732431A1/de not_active Ceased
- 1997-07-28 US US08/900,164 patent/US6030540A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014228692A (ja) * | 2013-05-22 | 2014-12-08 | 富士通株式会社 | 光半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3308165B2 (ja) | 2002-07-29 |
DE19732431A1 (de) | 1998-02-05 |
US6030540A (en) | 2000-02-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3308165B2 (ja) | テーパ導波路の作製方法 | |
EP0607808B1 (en) | Method of etching semiconductor substrate | |
JP2973423B2 (ja) | 超伝導素子とその製造方法 | |
JP3009986B2 (ja) | テーパ導波路の作製方法 | |
JPH0313744B2 (ja) | ||
JPH0458167B2 (ja) | ||
JPH09152528A (ja) | テーパ導波路及びその製造方法 | |
JP2570735B2 (ja) | 多層配線形成方法 | |
JP2991388B2 (ja) | 半導体装置の製造方法 | |
JP2570729B2 (ja) | 半導体装置の製造方法 | |
JPS5871638A (ja) | エツチング方法 | |
JPH0265256A (ja) | 半導体装置の製造方法 | |
JPS5928358A (ja) | 半導体装置の製造方法 | |
JPS62172721A (ja) | コンタクトホ−ルの形成方法 | |
JPH09293736A (ja) | 半導体トランジスタの製造方法 | |
JPH01145870A (ja) | 半導体装置の製造方法 | |
KR100575083B1 (ko) | 반도체 소자의 제조 방법 | |
JPH0294439A (ja) | 半導体装置の製造方法 | |
JPH0680659B2 (ja) | 半導体装置の配線構造体およびその製造方法 | |
JPH04171821A (ja) | 半導体集積回路 | |
JPS63111644A (ja) | 半導体装置の製造方法 | |
JPS594026A (ja) | 半導体装置の製造方法 | |
JPH01286330A (ja) | 半導体装置の製造方法 | |
JPH05129253A (ja) | 半導体装置の製造方法 | |
JPH03150864A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020502 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |