JPS62172721A - コンタクトホ−ルの形成方法 - Google Patents

コンタクトホ−ルの形成方法

Info

Publication number
JPS62172721A
JPS62172721A JP1496886A JP1496886A JPS62172721A JP S62172721 A JPS62172721 A JP S62172721A JP 1496886 A JP1496886 A JP 1496886A JP 1496886 A JP1496886 A JP 1496886A JP S62172721 A JPS62172721 A JP S62172721A
Authority
JP
Japan
Prior art keywords
film
insulating film
resist
contact hole
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1496886A
Other languages
English (en)
Inventor
Mutsuo Yoshinami
睦男 良波
Hideki Fushimi
英樹 伏見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1496886A priority Critical patent/JPS62172721A/ja
Publication of JPS62172721A publication Critical patent/JPS62172721A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 Si基板上のPSG等の絶縁膜にコンタクトホールを形
成するに当たり、絶縁膜の上にコンタクトホールの形状
を制御するポリSi等の形状制御膜のパターンを形成し
、次いでレジストをマスクにして等方性ドライエツチン
グ、異方性ドライエツチングを行うことにより、絶縁膜
の開口の上縁部がなだらかな傾斜のコンタクトホールを
形成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係わり、特に半導体基
板上のコンタクトホールの形成方法ノ改良に関する。
半導体集積回路等の製造において、基板表面を保護する
絶縁膜に窓あけし、電極配線を形成する場合に、窓の段
差部分で断線が生ずるのを防止するため、絶縁膜の開口
窓部周縁に傾斜をもたせてテーパー状とすることが重要
である。
従来よりこの種のテーパー状とするエツチング法は種々
考案されているが、サイドエツチングを利用することに
より、絶縁膜開口の垂直部膜厚は減少することが出来る
も、開口の上縁部が急峻な傾斜となったり、絶縁膜孔窓
あけ後熱処理を要するもの等で、精度の高い、効果的な
、且つ簡便な方法となると未だ満足なものはない状況で
ある。
〔従来の技術〕
第2図(a)〜(d)は従来例におけるコンタクトホー
ル形成工程の断面模式図である。
ここでは、エツチング法程が簡易な、パターン精度の高
い、且つ無公害化等で優れている、等方性ドライエツチ
ング、異方性ドライエツチングによるコンタクトホール
形成工程について説明する。
第2図(a)において、1はSi基板で、この上にPS
G (燐珪酸ガラス)の絶縁膜2を約1μm被覆形成し
、その上にエツチングマスクとなる  (フォ1−)レ
ジスト3の膜を厚さ約1.7μm形成して周知のフォト
リソグラフィ技術によりレジスト3のコンタクトホール
用の開口6を形成する。
第2図(b)においては、前記レジス1−3をマスクに
して、プラズマエツチングにより、絶縁膜2に対して等
方性ドライエツチングを約0.7μm行う。このプラズ
マエツチングの条件は例えばパワー1.5にW、雰囲気
がCF4.0t(15χ)のガス1.0TorrでSi
基板1の温度150℃である。
この等方性ドライエツチングによりPSGS2O2さ方
向に0.7μm、又横方向に対しても0.7μmのアン
ダーエツチングが行われるため、この図の如き形状とな
る。
第2図(c)においては、レジスト3をマスクにしてR
IE(反応性イオンエツチング)によりPSGS2O2
りの部分に異方性ドライエツチングを行い孔を形成する
そのRIEの条件は、例えばパワー 800獣雰囲気は
CFa とCHF3のガス0.4Torrである。
このRIHによれば、PSGS2O2i基板1の表面に
垂直な方向に異方性ドライエツチングされるため、エツ
チングの形状はレジスト3の開口6の形状が射影され略
同様な形状となる。
第2図(d)においては、レジスト3を除去した後、例
えばA14よりなる配線パターンを約1IjffI被着
形成する。すると、psc膜2の膜層における開口6の
垂直部即ちSi基板1のコンタクト領域に近い部分にお
ける段差は0.3μm程度でA14 の厚さ1μmに比
べ小さいので問題ないが、PSGS2O2口6の上縁部
に殆ど垂直に近い急峻な傾斜をもつ段差が出来るため、
この部でAl 4の膜が薄(なり断線したりして不良の
原因となる。
〔発明が解決しようとする問題点〕
従来例において、絶縁膜開口の上縁部における急峻な傾
斜をゆるやかな傾斜とすることにより、AI断線の恐れ
のないコンタクトホールとする。
〔問題点を解決するための手段〕
上記問題点の解決は、Si基板上に絶縁膜を形成し、そ
の上に前記絶縁膜の材質よりも、等方性ド゛ライエツチ
ングにおけるエツチングレートの大きい材質の形状制御
膜を被着し、コンタクトホールの開口よりも大きい限定
された大きさのパターンを形成する工程と、更に前記S
i基板の全面にレジストの被膜を形成し、前記形状制御
膜のパターン上のレジストに開口を形成する工程と、こ
のレジストをマスクにして等方性ドライエツチングによ
り形状制御膜を全部除去すると同時に、絶縁膜に厚み方
向と、横方向のエツチングを行い、且つ絶縁膜の下部層
は残すようにする工程と、更、に前記レジストをマスク
とした異方性ドライエツチングにより絶縁膜の残部に窓
あけしSi基板の表面を露出せしめる工程を含んでなる
本発明によるコンタクトホールの形成方法により達成さ
れる。
特に前記絶縁膜としてはPSG (eP珪酸ガラス)又
はSiO2を、前記形状制御膜としてはSOG (スピ
ンオンガラス)又はポリSiを用い名ことにより、本発
明は容易に実施することが出来る。I 〔作用〕 絶縁膜の上に形成した形状制御膜は等方性ドライエツチ
ングのエツチングレートが絶縁膜に比べ速い材質のもの
で、且つそのパターンがコンタクトホールの大きさより
大きい、限定された大きさのものであることにより、等
方性ドライエラチン女、異方性ドライエツチングで形成
される絶縁膜のコンタクトホールの開口の上縁部の間隔
が等方性ドライエツチングの速度のみならず形状制御膜
のパターン大きさによっても限定され、より絶縁膜の開
口の形状を制御することが可能となる。
これによりAt配線の断線の恐れのない、コンタクトホ
ールを形成する。
〔実施例〕
第1図(a)〜(f)は本発明におけるコンタクトホー
ル形成工程の断面模式図である。
これら図において、第2図(a)〜(d)と同じ名称の
ものは同じ符号で示す。
第1図(a)において、1はSi基板で、この上に絶縁
膜2としてPSG膜を約1μm被覆形成し、その上に形
状制御膜5としてポリSi膜を約0.2〜0.4μm 
、 CVD法で被着する。ついで、このポリSi膜5に
おいて、コンタクトホール形成位置の上に7μm幅のパ
ターンを残して他の部分を除去する。
第1図(b)において示すものは、ポリSi膜5のパタ
ーンを形成したSi基板1に全面に(フォト)レジスト
3を約1.7μm厚に塗布して、このレジスト3にコン
タクトホール用の3μm幅の開口6を形成したものであ
る。
第1図(c)において示すものは、前記レジスト3をマ
スクにしてプラズマエツチングによる等方性ドライエツ
チングを行い、PSGS2O膜厚骨をエツチングした時
点のものである。
このプラズマエツチングの条件は例えばパワー1.5 
KW、雰囲気が CF4、Q□(15χ)のガス1.0
TorrでSi基板1の温度150℃である。
この等方性ドライエツチングによりポリSi膜5は例え
ば厚さが 0.4 μmなら横方向にもエツチングされ
るため、レジスト3の開口6の下縁部に0.4μmのア
ンダーエツチングが行われる。
第1図(d)において示すものは、更に引き続いて等方
性ドライエツチングが行われ、ポリSi膜5の全量が工
・7チング除去された時点におけるものである。
このとき、PSGS2O2ベポリSi膜5はエツチング
レートが約5倍であるため、ポリSi膜5が横方向に2
μmエツチングされる間にPSGS2O20,4μm厚
さ方向にエツチングされる。
第1図(e)において示すものは、更に引き続いて等方
性ドライエツチングを行い、psc膜2のコンタクトボ
ール形成予定部の膜厚が例えば0.3μmになるまで行
い、続いてレジスト3をマスクにしてRIBによりps
c膜2の残りの部分に異方性ドライエツチングを行い孔
を形成する。
そのRIEの条件は、例えばパワー800W、雰囲気C
F4 とCl1F3のガスQ、4Torrである。第1
図(d)におけるよりも、PSGS2O2厚は等方性ド
ライエツチングで膜厚方向に0.3μm減少しているの
で横方向のアンダーエツチングも 0.3μmだけレジ
スト3の下面の段差部より入ったものとなる。
又RIHによればPSGS2O2i基板1の表面に垂直
な方向に異方性ドライエツチングされるため、エツチン
グの形状はレジスト3の開口6の形状が射影され略同様
な形状となる。
第1図(f)において、レジスト3を除去した後、例え
ばA14よりなる配線パターンを約1μm被覆形成する
。これにより、PSGS2O2口6の垂直部即ちSi基
板1のコンタクト領域に近い部分の傾斜も緩やかで、且
つ開口6の上縁部の横方向の間隔もポリSiの形状制御
膜5よりも僅かに 0.3μmだけ広くなったものであ
り、At4のカバレソジ性は極めて良好である。
ポリSiの形状制御膜5の限定された大きさのパターン
でレジスト3の下のアンダーエツチングが制御されるた
め、レジスト3の剥離についての安全性が増す。
又ポリSi膜5は等方性ドライエツチング中に除去され
てしまいSi基板1のコンタクト領域が露出する以前に
なくなるので、対エツチング特性が単結晶Siと近似性
を有するが安心して使用することが出来る。
又絶縁膜としてPSG膜の替わりに5i02膜とし、形
状制御膜としてポリSi膜を形成したものについても同
様な結果を得ることが出来る。
又形状制御膜としてポリSiの替わりにSOG  (ス
ピンオンガラス)とし、絶縁膜としてPSG膜又はSi
O□膜を形成したものについても良好な結果を得ること
が出来る。
〔発明の効果〕
以上詳細に説明したように本発明によるコンタクトホー
ル形成方法によれば、絶縁膜の開口の上縁部付近が緩や
かな傾斜で、且つ上縁部の間隔も限定されるため、へ1
断線の恐れがないコンタクトホールを形成することが出
来、且つ工程中のレジストの剥れの危険性も小さい。
【図面の簡単な説明】
第1図(a)〜(f)は本発明におけるコンタクトホー
ル形成工程の断面模式図、 第2図(a)〜(d)は従来例におけるコンタクトホー
ル形成工程の断面模式図である。 図において、 ■はSi基板、 2は絶縁膜(PSG膜)、 3はレジスト、 4はAI。 5は形状制御膜(ポリSi膜)、 6は開口 めw1面#式図 佑1 図 A端襞H141するコン97+−汁、−ル升3八り程の
wr品模式図 躬1 図

Claims (2)

    【特許請求の範囲】
  1. (1)Si基板(1)上に絶縁膜(2)を形成し、その
    上に前記絶縁膜(2)の材質よりも、等方性ドライエッ
    チングにおけるエッチングレートの大きい材質の形状制
    御膜(5)を被着し、コンタクトホールの開口(6)よ
    りも大きい限定された大きさのパターンを形成する工程
    と、更に前記Si基板(1)の全面にレジスト(3)の
    被膜を形成し、前記形状制御膜(5)のパターン上のレ
    ジスト(3)に開口(6)を形成する工程と、このレジ
    スト(3)をマスクにして等方性ドライエッチングによ
    り形状制御膜(5)を全部除去すると同時に、絶縁膜(
    2)に厚み方向と、横方向のエッチングを行い、且つ絶
    縁膜(2)の下部層は残すようにする工程と、更に前記
    レジスト(3)をマスクとした異方性ドライエッチング
    により絶縁膜(2)の残部に窓あけしSi基板(1)の
    表面を露出せしめる工程を 含んでなることを特徴とするコンタクトホールの形成方
    法。
  2. (2)前記絶縁膜(2)はPSG(燐珪酸ガラス)又は
    SiO_2よりなり、前記形状制御膜(5)はSOG(
    スピンオンガラス)又はポリSiよりなることを特徴と
    する特許の請求範囲第1項記載のコンタクトホールの形
    成方法。
JP1496886A 1986-01-27 1986-01-27 コンタクトホ−ルの形成方法 Pending JPS62172721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1496886A JPS62172721A (ja) 1986-01-27 1986-01-27 コンタクトホ−ルの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1496886A JPS62172721A (ja) 1986-01-27 1986-01-27 コンタクトホ−ルの形成方法

Publications (1)

Publication Number Publication Date
JPS62172721A true JPS62172721A (ja) 1987-07-29

Family

ID=11875775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1496886A Pending JPS62172721A (ja) 1986-01-27 1986-01-27 コンタクトホ−ルの形成方法

Country Status (1)

Country Link
JP (1) JPS62172721A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091912A (ja) * 2019-01-28 2019-06-13 富士電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019091912A (ja) * 2019-01-28 2019-06-13 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPH0135495B2 (ja)
JPS60208838A (ja) ポリイミドの傾斜エツチング法
JPH1048448A (ja) テーパ導波路の作製方法
JPS61171132A (ja) 貫通孔の形成方法
JPS62172721A (ja) コンタクトホ−ルの形成方法
JPS62166523A (ja) 半導体装置の製造方法
JP2716156B2 (ja) 半導体装置の製造方法
JPS5840338B2 (ja) 半導体装置の製造法
JPS6213047A (ja) 半導体装置の製造方法
JPS6058636A (ja) 絶縁分離領域の形成方法
KR100338091B1 (ko) 반도체소자제조방법
JP2597424B2 (ja) 半導体装置の製造方法
JP2570729B2 (ja) 半導体装置の製造方法
JPS59214228A (ja) 半導体装置の製造方法
JPS59926A (ja) アルミニウム膜の選択エツチング法
JPH0745551A (ja) コンタクトホールの形成方法
JPH0273652A (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
KR0156101B1 (ko) Psg 콘택트 마스크를 이용한 콘택트부위 식각방법
JPS6088443A (ja) 半導体装置の製造方法
JPH02292824A (ja) 半導体装置の製造方法
JPH027521A (ja) 半導体装置の製造方法
JPH01171242A (ja) 半導体装置の製造方法
JPS61226926A (ja) 半導体素子の製造方法
JPH0349228A (ja) 半導体集積回路の製造方法