JPH02292824A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02292824A JPH02292824A JP11343689A JP11343689A JPH02292824A JP H02292824 A JPH02292824 A JP H02292824A JP 11343689 A JP11343689 A JP 11343689A JP 11343689 A JP11343689 A JP 11343689A JP H02292824 A JPH02292824 A JP H02292824A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- silicon oxide
- semiconductor device
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract description 10
- 238000002844 melting Methods 0.000 abstract description 3
- 230000008018 melting Effects 0.000 abstract description 3
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、表面に配線等を形成した半導体装置の製造
方法に関するものである。
方法に関するものである。
近年、半導体装置は、高密度・低消費電力化を図るとと
もに高信頼性化が強く要望されている。
もに高信頼性化が強く要望されている。
この素子の微細化に伴い、従来より半導体装置の製造方
法において、レジストパターン形成でパク一ン形状の側
壁部が垂直に切り立ったものが用いられ、次工程である
ドライエンチングで、レジストパターンの下方に形成さ
れた下地被膜にレジストパターンの寸法および形状に忠
実なバクーンを形成するようにしている。
法において、レジストパターン形成でパク一ン形状の側
壁部が垂直に切り立ったものが用いられ、次工程である
ドライエンチングで、レジストパターンの下方に形成さ
れた下地被膜にレジストパターンの寸法および形状に忠
実なバクーンを形成するようにしている。
［発明が解決しようとする課題］
この従来の半導体装置の製造方法では、レジストバクー
ンに忠実にドライエッチングした場合に、エッチング後
の下地被膜のパターン形状も垂直に切り立ったものとな
る。このため、次工程での電極配線形成において、コン
タクｉ・ホール等の段差部で配線材料のステップ力バレ
ージが悪くなり、断線を引き起こす可能性が大きいとい
う問題があった。
ンに忠実にドライエッチングした場合に、エッチング後
の下地被膜のパターン形状も垂直に切り立ったものとな
る。このため、次工程での電極配線形成において、コン
タクｉ・ホール等の段差部で配線材料のステップ力バレ
ージが悪くなり、断線を引き起こす可能性が大きいとい
う問題があった。
また、半導体チップの面積の増大を防止するための多層
配線形成においても、レジストパターンの下地被膜とな
る第１層目の配線形状が垂直に切り立ったものとなり、
第２層目の配線が切断するという問題が発生し、信転性
が低下するという問題があった。
配線形成においても、レジストパターンの下地被膜とな
る第１層目の配線形状が垂直に切り立ったものとなり、
第２層目の配線が切断するという問題が発生し、信転性
が低下するという問題があった。
したがって、この発明の目的は、下地被膜でのステップ
力バレージを向上することができ、信頼性の向上を図る
ことのできる半導体装互の製造方法を提供することであ
る。
力バレージを向上することができ、信頼性の向上を図る
ことのできる半導体装互の製造方法を提供することであ
る。
〔課題を解決するための手段］
この発明の半導体装置の製造方法は、下地被膜を形成し
た半導体基板の表面に形成したレジストバクーンを過度
にベーキングしレジストパターンの側壁部を溶かして裾
広がりの状態に形成する工程と、その後ドライエソチン
グにより下地被膜を裾広がりの状態に形成する工程とを
含んでいる。
た半導体基板の表面に形成したレジストバクーンを過度
にベーキングしレジストパターンの側壁部を溶かして裾
広がりの状態に形成する工程と、その後ドライエソチン
グにより下地被膜を裾広がりの状態に形成する工程とを
含んでいる。
この発明の方法では、半導体基板の表面に形成したレジ
ストパターンを過度にヘーキングしてレジストパターン
の側壁部を溶かし、レジストパターンを裾広がりの状態
に形成する。そして、その後ドライエッチングにより下
地被膜を裾広がりの状態に形成する。したがって、下地
被膜の段差部の角度が鈍くなり、ステップ力バレージが
向上する。
ストパターンを過度にヘーキングしてレジストパターン
の側壁部を溶かし、レジストパターンを裾広がりの状態
に形成する。そして、その後ドライエッチングにより下
地被膜を裾広がりの状態に形成する。したがって、下地
被膜の段差部の角度が鈍くなり、ステップ力バレージが
向上する。
［実施例］
この発明の半導体装置の製造方法の第１の実施例を第１
ｌ２ｌに基づいて説明する。
ｌ２ｌに基づいて説明する。
この半導体装置の製造方法は、第１１１ＩＩＵｆａ）に
示すように、例えば１１００゜Ｃで６０分間、熱酸化処
理を行い、半導体基板１０表面に下地被膜となる酸化シ
リコン膜２を６０００人程度に成長させ、この半導体基
板１の表面に、エッチングによりフォトレジストパター
ン３を形成している。このとき、フォトレジストパター
ン３の側壁部３ａは、垂直に切り立った状態に形成され
る。また、この場合、フォトレジストパターン３は、ポ
ジ型でスピンナーによる塗布後の膜厚を１．２μｍとし
、現像後のへ−キングを、ホットプレ−１・で１２０゜
Ｃで９０秒間行っている。
示すように、例えば１１００゜Ｃで６０分間、熱酸化処
理を行い、半導体基板１０表面に下地被膜となる酸化シ
リコン膜２を６０００人程度に成長させ、この半導体基
板１の表面に、エッチングによりフォトレジストパター
ン３を形成している。このとき、フォトレジストパター
ン３の側壁部３ａは、垂直に切り立った状態に形成され
る。また、この場合、フォトレジストパターン３は、ポ
ジ型でスピンナーによる塗布後の膜厚を１．２μｍとし
、現像後のへ−キングを、ホットプレ−１・で１２０゜
Ｃで９０秒間行っている。
つぎに、定温乾燥炉において、１５０〜２００゜Ｃで３
０分間フォトレジストパターン３を追加ベーキングする
。これにより、フォトレジストパターン３が過度にベー
キングされ、フォトレジストパターン３の側壁部３ａが
溶け、第１図（ｂ）に示すように、半導体基仮ｌの表面
から６０゜〜４５゜の角度を持って流れ、フォトレジス
トパターン３が裾広がりの状態に形成される。この場合
、フォトレジストパターン３間の開孔パターン部５は、
ベーキング前４〜５μｍであったものが、３〜４μｍに
狭くなった。
０分間フォトレジストパターン３を追加ベーキングする
。これにより、フォトレジストパターン３が過度にベー
キングされ、フォトレジストパターン３の側壁部３ａが
溶け、第１図（ｂ）に示すように、半導体基仮ｌの表面
から６０゜〜４５゜の角度を持って流れ、フォトレジス
トパターン３が裾広がりの状態に形成される。この場合
、フォトレジストパターン３間の開孔パターン部５は、
ベーキング前４〜５μｍであったものが、３〜４μｍに
狭くなった。
そして、例えばＣＨＦ＊．Ｃ！Ｆｂを主成分とするエッ
チングガスを用いたドライエンチングにより、半導体基
板１の表面をエッチングする。この場合、高周波パワー
を約３００Ｗ、圧力を１００ｐａとし、酸化シリコン膜
２におけるエッチングレートを約１８００人／分とし、
酸化シリコン膜２とフォトレジストパターン３とのエッ
チング選択比を約３対１とした。このドライエッチング
により、第１図（Ｃ）に示すように、酸化シリコン膜２
がエッチングされ、コンタクト窓６が形成される。この
とき、フォトレジストパターン３もエッチング選択比゜
３対ｌで酸化シリコン膜２と同時にエッチングされるた
め、酸化シリコン膜２の側壁部２ａが半導体基Ｉｆの表
面に対して７０’〜５０’の傾斜を持つてエッチングさ
れ、裾広が７つの状態に形成される。
チングガスを用いたドライエンチングにより、半導体基
板１の表面をエッチングする。この場合、高周波パワー
を約３００Ｗ、圧力を１００ｐａとし、酸化シリコン膜
２におけるエッチングレートを約１８００人／分とし、
酸化シリコン膜２とフォトレジストパターン３とのエッ
チング選択比を約３対１とした。このドライエッチング
により、第１図（Ｃ）に示すように、酸化シリコン膜２
がエッチングされ、コンタクト窓６が形成される。この
とき、フォトレジストパターン３もエッチング選択比゜
３対ｌで酸化シリコン膜２と同時にエッチングされるた
め、酸化シリコン膜２の側壁部２ａが半導体基Ｉｆの表
面に対して７０’〜５０’の傾斜を持つてエッチングさ
れ、裾広が７つの状態に形成される。
そして、フォトレジストパターン３の除去後の酸化シリ
コン膜２のパターン寸法は、第１図（ｄ）に示すように
、第１図（ａ）に示すフォトレジストパターン３の寸法
にほぼ近い値で得ることができた。
コン膜２のパターン寸法は、第１図（ｄ）に示すように
、第１図（ａ）に示すフォトレジストパターン３の寸法
にほぼ近い値で得ることができた。
その後、コンタクト窓６およびパターン化され裾広がり
状態に形成された酸化シリコン膜２上に配線の形成を行
う。
状態に形成された酸化シリコン膜２上に配線の形成を行
う。
このように、この半導体装置の製造方法では、フォトレ
ジストパターン３を過度にヘーギングしてフォトレジス
トパターン３を裾広がりの状態に形成し、その後ドライ
エッチングにより酸化シリコン膜２を裾広がりの状態に
形成するので、酸化シリコン膜２の段差部の角度を鈍く
形成することができる。その結果、パターン化された酸
化シリコン膜２上に配線を形成したときに、酸化シリコ
ン膜２でのステップカバレージを向上することができ、
配線の断線を防止することができる。
ジストパターン３を過度にヘーギングしてフォトレジス
トパターン３を裾広がりの状態に形成し、その後ドライ
エッチングにより酸化シリコン膜２を裾広がりの状態に
形成するので、酸化シリコン膜２の段差部の角度を鈍く
形成することができる。その結果、パターン化された酸
化シリコン膜２上に配線を形成したときに、酸化シリコ
ン膜２でのステップカバレージを向上することができ、
配線の断線を防止することができる。
つぎに、この発明の半導体装置の製造方法の第２の実施
例を第２図に基づいて説明する。
例を第２図に基づいて説明する。
この半導体装置の製造方法は、第２図（ａ）に示すよう
に、例えば１１００’Ｃで２０分間、熱酸化処理を行い
表面に３５００人成長させた酸化シリコン膜４を形成し
た半導体基仮１の表面に、下地被膜となる電極配線用蒸
着膜２′を形成し、この半導体基板１の表面にフォトレ
ジストパターン３を形成している。このとき、フォトレ
ジストパターン３の側壁部３ａは、垂直に切り立った状
態に形成される。
に、例えば１１００’Ｃで２０分間、熱酸化処理を行い
表面に３５００人成長させた酸化シリコン膜４を形成し
た半導体基仮１の表面に、下地被膜となる電極配線用蒸
着膜２′を形成し、この半導体基板１の表面にフォトレ
ジストパターン３を形成している。このとき、フォトレ
ジストパターン３の側壁部３ａは、垂直に切り立った状
態に形成される。
電極配線用蒸着膜２′は、シリコン（Ｓｉ）を含んだア
ルミニウム（ＡＮ）等からなり、例えば１．０μｍスパ
ッタリング法により蒸着している。
ルミニウム（ＡＮ）等からなり、例えば１．０μｍスパ
ッタリング法により蒸着している。
また、フォトレジストパターン３は、この場合、ボジ型
で塗布後の厚さを２．０μｍとし、現像後のベーキング
をホットプレート１２０’Ｃで、９０秒間行っている。
で塗布後の厚さを２．０μｍとし、現像後のベーキング
をホットプレート１２０’Ｃで、９０秒間行っている。
つぎに、定温乾燥炉において、１５０〜２００“Ｃで３
０分間フォトレジストバクーン３を追加ベーキングする
。これにより、フォトレジストパターン３が過度にヘー
キングざれ、第１図に示す第１の実施例の半導体装置の
！！！遣方法と同様に、第２図（ｂ）に示すように、フ
ォトレジストパターン３の側壁部３ａが半導体基仮１の
表面に対して６０゜〜４５゜の角度を持った裾広がりの
状態に形成される。この場合、フォトレジストパターン
３のパターン寸法が６〜８μｍに広がる。
０分間フォトレジストバクーン３を追加ベーキングする
。これにより、フォトレジストパターン３が過度にヘー
キングざれ、第１図に示す第１の実施例の半導体装置の
！！！遣方法と同様に、第２図（ｂ）に示すように、フ
ォトレジストパターン３の側壁部３ａが半導体基仮１の
表面に対して６０゜〜４５゜の角度を持った裾広がりの
状態に形成される。この場合、フォトレジストパターン
３のパターン寸法が６〜８μｍに広がる。
そして，塩素（ｃｌｇ）．三塩化ホウ素（ＢＣ℃，）を
主成分とするエッチングガスを用いたドライエッチング
により、この半導体基板１の表面のエッチングを行う。
主成分とするエッチングガスを用いたドライエッチング
により、この半導体基板１の表面のエッチングを行う。
この場合、高周波パワーを約３７０Ｗ、圧力を１５ｐａ
とし、電極配線用蒸着膜２′のエッチングレートを５０
ｏＯ人／分でフォ１・レジストパターン３とのエッチン
グ選択比を約２．５対１とした。これにより、第１の実
施例の半導体装置の製造方法と同様に、フォトレジスト
パターン３がエッチング選択比２．５対ｌで電極配線用
蒸着膜２′と同時にエッチングされるため、第２図（Ｃ
）に示すように、電極配線用蒸着膜２′の側壁部２ａ’
が半導体基板１の表面に対して７０゜〜５０゜の角度を
持って工冫チングされ、裾広がりの状態に形成される。
とし、電極配線用蒸着膜２′のエッチングレートを５０
ｏＯ人／分でフォ１・レジストパターン３とのエッチン
グ選択比を約２．５対１とした。これにより、第１の実
施例の半導体装置の製造方法と同様に、フォトレジスト
パターン３がエッチング選択比２．５対ｌで電極配線用
蒸着膜２′と同時にエッチングされるため、第２図（Ｃ
）に示すように、電極配線用蒸着膜２′の側壁部２ａ’
が半導体基板１の表面に対して７０゜〜５０゜の角度を
持って工冫チングされ、裾広がりの状態に形成される。
そして、フォトレジストパターン３のエッチング除去後
の電極配線用蒸着膜２′の寸法は、第２図（ｄ）に示す
ように、第２図（ａｌに示すフォトレジストパターン３
の寸法にほぼ等しいものに形成することができた。
の電極配線用蒸着膜２′の寸法は、第２図（ｄ）に示す
ように、第２図（ａｌに示すフォトレジストパターン３
の寸法にほぼ等しいものに形成することができた。
その後、この裾広がりの状態に形成された電極配線用茎
着膜２′上にさらに配線（図示せず）を形成し多層配線
形成を行う。
着膜２′上にさらに配線（図示せず）を形成し多層配線
形成を行う。
このように、この半導体装置の製造方法は、裾広がりの
状態に形成された電極配線用蒸着膜２′上にさらに配線
を形成するため、電極配線用庫着膜２′でのステンブカ
バレージを向上でき、上層となる配線の断線を防止する
ことができる。
状態に形成された電極配線用蒸着膜２′上にさらに配線
を形成するため、電極配線用庫着膜２′でのステンブカ
バレージを向上でき、上層となる配線の断線を防止する
ことができる。
この発明の半導体装置の製造方法は、レジストパターン
ヲ過度にベーキングしてレジストパターンの側壁部を溶
かして裾広がりの状態に形成する工程と、その後ドライ
エッチングにより下地被膜を裾広がりの状態に形成する
工程とを含むので、下地被膜の段差部の角度を鈍くして
配線等を形成することができ、下地被膜でのステップカ
バレージを向上することができる。この結果、配線等の
断線を防市することができ、信頼性の向上を図ることが
できる。
ヲ過度にベーキングしてレジストパターンの側壁部を溶
かして裾広がりの状態に形成する工程と、その後ドライ
エッチングにより下地被膜を裾広がりの状態に形成する
工程とを含むので、下地被膜の段差部の角度を鈍くして
配線等を形成することができ、下地被膜でのステップカ
バレージを向上することができる。この結果、配線等の
断線を防市することができ、信頼性の向上を図ることが
できる。
第１図（ａ）〜（ｄ）はこの発明の第１の実施例の半導
体装置の製造方法の工程を説明するための側断面図、第
２図（ａ）〜（ｄ）はこの発明の第２の実施例の半導体
装置の製造方法の工程を説明するための側断面図である
。 ■・・・半導体基板、２．２′・・・下地被膜、３・・
・レジストパターン 第 図 第 図
体装置の製造方法の工程を説明するための側断面図、第
２図（ａ）〜（ｄ）はこの発明の第２の実施例の半導体
装置の製造方法の工程を説明するための側断面図である
。 ■・・・半導体基板、２．２′・・・下地被膜、３・・
・レジストパターン 第 図 第 図
Claims (1)
- 表面に下地被膜を形成した半導体基板の表面にレジスト
パターンを形成する工程と、前記レジストパターンを過
度にベーキングし前記レジストパターンの側壁部を溶か
して裾広がりの状態に形成する工程と、その後ドライエ
ッチングにより前記下地被膜を裾広がりの状態に形成す
る工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11343689A JPH02292824A (ja) | 1989-05-02 | 1989-05-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11343689A JPH02292824A (ja) | 1989-05-02 | 1989-05-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02292824A true JPH02292824A (ja) | 1990-12-04 |
Family
ID=14612174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11343689A Pending JPH02292824A (ja) | 1989-05-02 | 1989-05-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02292824A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9687465B2 (en) | 2012-11-27 | 2017-06-27 | Sol-Gel Technologies Ltd. | Compositions for the treatment of rosacea |
| US9868103B2 (en) | 2005-08-02 | 2018-01-16 | Sol-Gel Technologies Ltd. | Metal oxide coating of water insoluble ingredients |
-
1989
- 1989-05-02 JP JP11343689A patent/JPH02292824A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9868103B2 (en) | 2005-08-02 | 2018-01-16 | Sol-Gel Technologies Ltd. | Metal oxide coating of water insoluble ingredients |
| US9687465B2 (en) | 2012-11-27 | 2017-06-27 | Sol-Gel Technologies Ltd. | Compositions for the treatment of rosacea |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06318578A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH02292824A (ja) | 半導体装置の製造方法 | |
| JP3162970B2 (ja) | 半導体装置の製造方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JPH01307242A (ja) | 半導体装置の製造方法 | |
| JPS60227443A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JP2570729B2 (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS62166523A (ja) | 半導体装置の製造方法 | |
| JPS6167934A (ja) | 溝埋込分離の形成方法 | |
| JPS62145744A (ja) | 半導体装置およびその製造方法 | |
| JP3036031B2 (ja) | 半導体装置の製造方法 | |
| JPH034536A (ja) | 半導体装置の製造方法 | |
| JPS5877246A (ja) | 多層配線構造の形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPS62172721A (ja) | コンタクトホ−ルの形成方法 | |
| JPH02218127A (ja) | ドライエッチング方法 | |
| JPS6184033A (ja) | 半導体装置及びその製造方法 | |
| JPH02100318A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JPS60202954A (ja) | 半導体装置の製造方法 | |
| JPS60173832A (ja) | 半導体装置の製造方法 |