JPH0555389A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0555389A JPH0555389A JP21494091A JP21494091A JPH0555389A JP H0555389 A JPH0555389 A JP H0555389A JP 21494091 A JP21494091 A JP 21494091A JP 21494091 A JP21494091 A JP 21494091A JP H0555389 A JPH0555389 A JP H0555389A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- interlayer insulating
- contact hole
- wiring
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】ステップカバレージの良いコンタクトホールを
形成する。 【構成】配線３上にＢＰＳＧからなる層間絶縁膜４を形
成し、フォトレジスト膜５をマスクとしてパターニング
し、溝６Ａを設ける。次に層間絶縁膜４に熱処理を施
し、リフローしてなだらかな溝６Ｂを形成する。さらに
層間絶縁膜４を、溝６Ｂの底面部に配線３が露出するま
で異方性のエッチングを施しコンタクトホール６を形成
する。
形成する。 【構成】配線３上にＢＰＳＧからなる層間絶縁膜４を形
成し、フォトレジスト膜５をマスクとしてパターニング
し、溝６Ａを設ける。次に層間絶縁膜４に熱処理を施
し、リフローしてなだらかな溝６Ｂを形成する。さらに
層間絶縁膜４を、溝６Ｂの底面部に配線３が露出するま
で異方性のエッチングを施しコンタクトホール６を形成
する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に配線層等の導体間の電気的接触をとるための
層間絶縁膜へのコンタクトホールの形成方法に関する。
関し、特に配線層等の導体間の電気的接触をとるための
層間絶縁膜へのコンタクトホールの形成方法に関する。
【０００２】
【従来の技術】半導体装置の製造工程における従来のコ
ンタクトホールの形成方法を図面を用いて説明する。
ンタクトホールの形成方法を図面を用いて説明する。
【０００３】まず、図２（ａ）に示す様に、シリコン基
板１１上に酸化シリコン膜１２を介してアルミ等からな
る配線１３を形成する。次で全面にＰＳＧ膜からなる層
間絶縁膜１４を形成したのち、全面にフォトレジスト膜
１５を形成する。次でこのフォトレジスト膜１５の所定
の位置に開口部を形成する。次にこのフォトレジスト膜
１５をマスクとして層間絶縁膜１４に等方性エッチング
を施し、浅い溝１６Ａを形成する。この際層間絶縁膜１
４はサイドエッチングされる。
板１１上に酸化シリコン膜１２を介してアルミ等からな
る配線１３を形成する。次で全面にＰＳＧ膜からなる層
間絶縁膜１４を形成したのち、全面にフォトレジスト膜
１５を形成する。次でこのフォトレジスト膜１５の所定
の位置に開口部を形成する。次にこのフォトレジスト膜
１５をマスクとして層間絶縁膜１４に等方性エッチング
を施し、浅い溝１６Ａを形成する。この際層間絶縁膜１
４はサイドエッチングされる。
【０００４】次いで図２（ｂ）に示す様に、更にこのフ
ォトレジスト膜１５をマスクとし異方性エッチングを施
こし、層間絶縁膜１４の残りの部分をエッチング除去し
て、コンタクトホール１６を形成する。この場合エッチ
ングは、配線１３の表面に対して略垂直に進むので、層
間絶縁膜１４の残りの部分には筒状の孔部が形成され
る。
ォトレジスト膜１５をマスクとし異方性エッチングを施
こし、層間絶縁膜１４の残りの部分をエッチング除去し
て、コンタクトホール１６を形成する。この場合エッチ
ングは、配線１３の表面に対して略垂直に進むので、層
間絶縁膜１４の残りの部分には筒状の孔部が形成され
る。
【０００５】この様にして形成されたコンタクトホール
１６は、傾斜した内面を有する溝１６Ａと配線１３に略
垂直に内面を有する孔部とで構成される。このためにこ
のコンタクトホール１６は、層間絶縁膜１４の表面にお
いては一応段差が軽減された状態となっている。そこで
フォトレジスト膜１５を除去した後、上層の配線を、層
間絶縁膜１４上に形成すると共に、コンタクトホール１
６に埋め込む場合、この上層の配線は、コンタクトホー
ル１６において、段差の軽減の程度に応じたステップカ
バレージで埋め込まれる。
１６は、傾斜した内面を有する溝１６Ａと配線１３に略
垂直に内面を有する孔部とで構成される。このためにこ
のコンタクトホール１６は、層間絶縁膜１４の表面にお
いては一応段差が軽減された状態となっている。そこで
フォトレジスト膜１５を除去した後、上層の配線を、層
間絶縁膜１４上に形成すると共に、コンタクトホール１
６に埋め込む場合、この上層の配線は、コンタクトホー
ル１６において、段差の軽減の程度に応じたステップカ
バレージで埋め込まれる。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
た従来のコンタクトホールの形成方法においては、次の
様な問題点がある。
た従来のコンタクトホールの形成方法においては、次の
様な問題点がある。
【０００７】まず従来の方法で形成されるコンタクトホ
ール１６の内面には、鋭角な部分もあるため、段差が十
分に軽減されているとはいえない。従って、層間絶縁膜
１４上に上層の配線を形成する場合、この上層の配線は
コンタクトホール１４において必ずしも十分なステップ
カバレージが得られないため、コンタクトホール１４と
の接触部分で段切れを起こし易くなる。
ール１６の内面には、鋭角な部分もあるため、段差が十
分に軽減されているとはいえない。従って、層間絶縁膜
１４上に上層の配線を形成する場合、この上層の配線は
コンタクトホール１４において必ずしも十分なステップ
カバレージが得られないため、コンタクトホール１４と
の接触部分で段切れを起こし易くなる。
【０００８】本発明の目的は、段差が十分に軽減され、
滑らかな内面のコンタクトホールを有する半導体装置の
製造方法を提供することにある。
滑らかな内面のコンタクトホールを有する半導体装置の
製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板上に絶縁膜を介して配線を形成す
る工程と、この配線上を含む全面に層間絶縁膜を形成し
たのち異方性エッチング法によりパターニングしコンタ
クトホール用の溝を形成する工程と、熱処理により前記
層間絶縁膜をリフローさせ前記溝の側面をなだらかにす
る工程と、前記層間絶縁膜の全面をエッチングし前記溝
の底面部に前記配線を露出させてコンタクトホールとす
る工程とを含むものである。
造方法は、半導体基板上に絶縁膜を介して配線を形成す
る工程と、この配線上を含む全面に層間絶縁膜を形成し
たのち異方性エッチング法によりパターニングしコンタ
クトホール用の溝を形成する工程と、熱処理により前記
層間絶縁膜をリフローさせ前記溝の側面をなだらかにす
る工程と、前記層間絶縁膜の全面をエッチングし前記溝
の底面部に前記配線を露出させてコンタクトホールとす
る工程とを含むものである。
【００１０】
【実施例】次に図面を参照して本発明を説明する。図１
（ａ）〜（ｃ）は本発明の一実施例を説明するための半
導体チップの断面図である。
（ａ）〜（ｃ）は本発明の一実施例を説明するための半
導体チップの断面図である。
【００１１】まず図１（ａ）に示す様に、シリコン基板
１上にシリコン酸化膜２を介してアルミ等からなる配線
３を形成する。次でその上に厚さ約８００ｎｍのＢＰＳ
Ｇからなる層間絶縁膜４をＣＶＤ技術を使用して形成す
る。そして、層間絶縁膜４上にフォトレジスト膜５を塗
布法で形成した後、コンタクトホール形成予定個所に開
口部を形成する。次にこのフォトレジスト膜５をマスク
として層間絶縁膜４に異方性エッチングを施し、溝６Ａ
を形成する。
１上にシリコン酸化膜２を介してアルミ等からなる配線
３を形成する。次でその上に厚さ約８００ｎｍのＢＰＳ
Ｇからなる層間絶縁膜４をＣＶＤ技術を使用して形成す
る。そして、層間絶縁膜４上にフォトレジスト膜５を塗
布法で形成した後、コンタクトホール形成予定個所に開
口部を形成する。次にこのフォトレジスト膜５をマスク
として層間絶縁膜４に異方性エッチングを施し、溝６Ａ
を形成する。
【００１２】次に図１（ｂ）に示す様に、フォトレジス
ト膜５を除去したのち、窒素雰囲気で約９００℃、約３
０分の条件で熱処理を施すことにより、層間絶縁膜をリ
フローし、なだらかな溝６Ｂを形成する。
ト膜５を除去したのち、窒素雰囲気で約９００℃、約３
０分の条件で熱処理を施すことにより、層間絶縁膜をリ
フローし、なだらかな溝６Ｂを形成する。
【００１３】次に図１（ｃ）に示すように、層間絶縁膜
４に対し異方性エッチングを施し、溝６Ｂの底面部に配
線３の表面を露出させ、コンタクトホール６とする。
４に対し異方性エッチングを施し、溝６Ｂの底面部に配
線３の表面を露出させ、コンタクトホール６とする。
【００１４】以上の工程により、下層の配線３と次工程
で形成される上層の配線層との間の電気的接触をとるた
めのコンタクトホール６が層間絶縁膜４に形成される。
層間絶縁膜４に形成されたなだらかな溝６Ｂの形状が、
実質的にそのまま維持されつつ溝６Ｂの開口部が拡大す
ることによって、コンタクトホール６が形成されるか
ら、コンタクトホール６は、なだらかな側面を有する。
従って上層配線層のカバレッジは良好なものとなる。
で形成される上層の配線層との間の電気的接触をとるた
めのコンタクトホール６が層間絶縁膜４に形成される。
層間絶縁膜４に形成されたなだらかな溝６Ｂの形状が、
実質的にそのまま維持されつつ溝６Ｂの開口部が拡大す
ることによって、コンタクトホール６が形成されるか
ら、コンタクトホール６は、なだらかな側面を有する。
従って上層配線層のカバレッジは良好なものとなる。
【００１５】
【発明の効果】以上説明した様に本発明によれば、コン
タクトホールの段差が十分に軽減され、その側面が十分
になだらかになるので、層間絶縁膜上に上層の配線層を
形成する場合、この上層配線層のステップカバレージを
極めて向上させることができる。このためにこの上層配
線層のコンタクトホール位置における段切れ等の発生を
効果的に抑制することができ、配線を長寿命化させるこ
とができる。従って、半導体装置の高品質化及び高信頼
度化を実現することができる。
タクトホールの段差が十分に軽減され、その側面が十分
になだらかになるので、層間絶縁膜上に上層の配線層を
形成する場合、この上層配線層のステップカバレージを
極めて向上させることができる。このためにこの上層配
線層のコンタクトホール位置における段切れ等の発生を
効果的に抑制することができ、配線を長寿命化させるこ
とができる。従って、半導体装置の高品質化及び高信頼
度化を実現することができる。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
プの断面図。
【図２】従来のコンタクトホールの形成方法を説明する
ための半導体チップの断面図。
ための半導体チップの断面図。
１，１１ シリコン基板 ２，１２ 酸化シリコン膜 ３，１３ 配線 ４，１４ 層間絶縁膜 ５，１５ フォトレジスト膜 ６Ａ，６Ｂ，１６Ａ 溝 ６，１６ コンタクトホール
Claims (1)
- 【請求項１】 半導体基板上に絶縁膜を介して配線を形
成する工程と、この配線上を含む全面に層間絶縁膜を形
成したのち異方性エッチング法によりパターニングしコ
ンタクトホール用の溝を形成する工程と、熱処理により
前記層間絶縁膜をリフローさせ前記溝の側面をなだらか
にする工程と、前記層間絶縁膜の全面をエッチングし前
記溝の底面部に前記配線を露出させてコンタクトホール
とする工程とを含むことを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21494091A JPH0555389A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21494091A JPH0555389A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555389A true JPH0555389A (ja) | 1993-03-05 |
Family
ID=16664093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21494091A Pending JPH0555389A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555389A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367696B1 (ko) * | 1995-06-30 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의미세콘택홀형성방법 |
| US7459849B2 (en) | 2000-09-18 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
-
1991
- 1991-08-27 JP JP21494091A patent/JPH0555389A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100367696B1 (ko) * | 1995-06-30 | 2003-03-03 | 주식회사 하이닉스반도체 | 반도체소자의미세콘택홀형성방법 |
| US7459849B2 (en) | 2000-09-18 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
| US7514868B2 (en) | 2000-09-18 | 2009-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
| US8044588B2 (en) | 2000-09-18 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
| US8421352B2 (en) | 2000-09-18 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| US9263503B2 (en) | 2000-09-18 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008114A (en) | Method of forming dual damascene structure | |
| JP2613018B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
| KR0140646B1 (ko) | 반도체장치의 제조방법 | |
| US5354713A (en) | Contact manufacturing method of a multi-layered metal line structure | |
| JPH0555389A (ja) | 半導体装置の製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JPH1056021A (ja) | 半導体装置及びその製造方法 | |
| JPH098131A (ja) | 半導体装置の製造方法 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR960002077B1 (ko) | 반도체 소자 제조방법 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| JPH07147225A (ja) | 半導体装置およびその製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH0119255B2 (ja) | ||
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2000208626A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPH04280455A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPS5885529A (ja) | 半導体装置の製造方法 | |
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPH02237137A (ja) | 半導体装置の製造方法 | |
| JPS6059738A (ja) | 半導体装置の製造方法 | |
| JPH0670980B2 (ja) | 半導体装置およびその製造方法 |