JP3481426B2 - ハイブリッド光導波路デバイスの製造方法 - Google Patents
ハイブリッド光導波路デバイスの製造方法Info
- Publication number
- JP3481426B2 JP3481426B2 JP15947997A JP15947997A JP3481426B2 JP 3481426 B2 JP3481426 B2 JP 3481426B2 JP 15947997 A JP15947997 A JP 15947997A JP 15947997 A JP15947997 A JP 15947997A JP 3481426 B2 JP3481426 B2 JP 3481426B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- electrode wiring
- solder bump
- hill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上に
石英ガラス系の光導波路を形成して、半導体光素子（発
光素子または受光素子）を搭載をするハイブリッド光導
波路デバイスの製造方法に関するものである。 【０００２】 【従来の技術】従来、この種のハイブリッド光導波路デ
バイスは図２（ａ）〜（ｌ）のようにして製造されてい
る。まず（ａ）のように上面が（１００）面の単結晶シ
リコン基板１を用意し、このシリコン基板１の上面を水
酸化カリウム水溶液により選択的に異方性エッチングし
て、周囲より一段高い丘１ａを形成する。次に（ｂ）の
ようにシリコン基板１の上面に、石英ガラスの下部クラ
ッド層２を形成する。下部クラッド層２の形成は、シリ
コン基板１上に火炎堆積法により下部クラッド用のガラ
ス微粒子を堆積させた後、透明ガラス化することにより
行う。 【０００３】次に（ｃ）のようにシリコン基板の丘１ａ
の上面と下部クラッド層２の上面が同一平面になるよう
に平らに研磨する。その後（ｄ）のように研磨面上に下
部クラッド層２より屈折率の高い石英ガラスのコア層３
を形成する。コア層３の形成は、研磨面上にコア用のガ
ラス微粒子を堆積させた後、透明ガラス化することによ
り行う。なおコア層３は、研磨面上に下部クラッド層２
と同等の屈折率を有する石英ガラスのバッファ層（図示
せず）を形成したのち、そのバッファ層の上に形成して
もよい。次にコア層３をドライエッチングによりパター
ニングして、（ｅ）のように所望のコアパターン３ａを
形成する。 【０００４】次に（ｆ）のように上面全面に石英ガラス
の上部クラッド層４を形成する。上部クラッド層４の屈
折率、形成方法は下部クラッド層２と同じである。その
後、シリコン基板の丘１ａを含むエリアを、（ｇ）のよ
うに、丘１ａの上面が露出するまでドライエッチングす
る。 【０００５】次にドライエッチングで露出した面に電極
配線を形成するため、（ｈ）のように電極配線パターン
を残して三層レジスト５を形成する。三層レジストと
は、例えば下層レジストをハードベークし、その上に中
間層としてα−Ｓｉをスパッタリングで形成し、その上
にフォトレジストでパターンを形成した後、このパター
ンをＲＩＥ（reactive ion etching）等のドライエッチ
ングで下層レジストまで転写することにより形成される
ものである。 【０００６】次に電極配線材料を真空蒸着し、リフトオ
フすると、（ｉ）のように丘１ａとその周辺の下部クラ
ッド層２の上面に跨がる電極配線６が形成される。次に
電極配線６の上面の一部に半田バンプを形成するため、
（ｊ）のように半田バンプパターンを残して三層レジス
ト７を形成する。このあと半田バンプ材料を真空蒸着
し、リフトオフすると、（ｋ）のように電極配線６の上
面の一部に半田バンプ８を形成することができる。次に
（ｌ）のように半田バンプ８上に半導体光素子９を半田
付けすれば、ハイブリッド光導波路デバイスが出来上が
る。 【０００７】 【発明が解決しようとする課題】従来の製造方法では、
図２（ｇ）のようにシリコン基板の丘１ａの上面が露出
するまでドライエッチングを行うと、図３のように丘１
ａの上面と下部クラッド層２の上面に段差ができる。こ
れは、クラッドおよびコアの膜厚に僅かなバラツキがあ
ることと、エッチング面内でのエッチング速度に僅かな
バラツキがあることから、丘１ａの上面全面に（１０
０）面を露出させるにはオーバーエッチングをする必要
があるためである。現状ではこの段差は２〜３μｍ程度
である。 【０００８】また上記のドライエッチング工程で、図３
に示すように丘１ａと下部クラッド層２の境界に小さな
窪みＰが形成されることがある。この窪みＰは、シリコ
ン基板１の（１１１）面にぶつかったプラズマ中のイオ
ンが下部クラッド層の際を二次エッチングするために形
成されるものと考えられる。 【０００９】図３のような状態になっているところに、
図４のように電極配線６を蒸着すると、前記窪みＰに相
当する位置で電極配線６が浮いた状態となる。この状態
で半田バンプ形成用の三層レジストを形成し、半田バン
プ材料Ｓｎ／Ａｕを蒸着し、リフトオフすると、シリコ
ン基板の丘１ａと下部クラッド層２の境界で電極配線６
が盛り上がってしまうという現象が起きる。 【００１０】この点を図５を参照して説明すると次のと
おりである。図５において、１ａはシリコン基板の丘、
２は下部クラッド層、６はこれらの上面に跨がって形成
された電極配線、８は電極配線６の一部に形成された半
田バンプである。従来の製造方法では、電極配線６の、
丘１ａと下部クラッド層２の境界上に位置する部分に盛
り上がり部Ｑができてしまうのである。このような電極
配線の盛り上がりが生じるのは、半田バンプ形成用の三
層レジストを形成するときに前記窪み内の空気がそのま
ま密閉されてしまい、三層レジストのベーク時の熱や半
田バンプ材料の蒸着時の熱で、その空気が膨張するため
と考えられる。 【００１１】本発明の目的は、以上のような問題点に鑑
み、電極配線の盛り上がりが生じないハイブリッド光導
波路デバイスの製造方法を提供することにある。 【００１２】 【課題を解決するための手段】この目的を達成するため
本発明は、シリコン基板の上面の一部に選択的異方性
エッチングにより一段高い丘を形成する工程、丘を形
成したシリコン基板の上面に石英ガラスの下部クラッド
層を形成する工程、シリコン基板の丘の上面と下部ク
ラッド層の上面が同一平面になるように研磨する工程、
研磨面上に直接または石英ガラスのバッファ層を介し
て石英ガラスのコア層を形成した後、コア層をパターニ
ングして所望のコアパターンを形成する工程、コアパ
ターンを形成した面の上に石英ガラスの上部クラッド層
を形成する工程、シリコン基板の丘を含むエリアを、
その丘の上面が露出するまでドライエッチングする工
程、ドライエッチングで露出した丘の上面と下部クラ
ッド層の上面に跨がるように電極配線を形成する工程、
電極配線の上面の一部に半田バンプを形成する工程、
を含むハイブリッド光導波路デバイスの製造方法におい
て、前記半田バンプの形成を、電極配線を形成した面全
面に真空蒸着により半田バンプ層を形成し、その半田バ
ンプ層上に半田バンプパターンを残すようにエッチング
レジストを形成した後、半田バンプ層をエッチングする
ことにより行うことを特徴とするものである。 【００１３】この製造方法によると、半田バンプ層を真
空蒸着する時に、シリコン基板の丘と下部クラッド層と
の境界の窪みに残っていた空気が除去され、かつ真空蒸
着された半田バンプ層により全面が覆われるため窪みに
空気が入り込まない。したがってその後に、三層レジス
トを形成しても、電極配線に盛り上がりが生じることが
なくなる。 【００１４】 【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。図１（ａ）〜（ｄ）は本発明
の一実施形態を示す。図１（ａ）は、シリコン基板１の
丘１ａとその付近の下部クラッド層２の上面に跨がって
電極配線６を形成した状態を示す。この状態は図２の
（ｉ）に相当しており、電極配線６を形成するまでの工
程は従来と同じであるので、説明を省略する。 【００１５】この製造方法では、図１（ａ）のように電
極配線６を形成したのち、（ｂ）のように全面に真空蒸
着により半田バンプ層８ａを形成する。半田バンプ層８
ａは真空蒸着により形成されるため、電極配線６を形成
したときに丘１ａと下部クラッド層２の境界の窪みに残
っていた空気はこのときに除去される。そして半田バン
プ層８が全面に形成されてしまえば、窪みに空気が入り
込むおそれがない。 【００１６】このあと（ｃ）のように半田バンプ層８ａ
上に半田バンプパターンを残すようにエッチングレジス
ト１０を形成する。エッチングレジスト１０を形成する
時に加熱されても前記窪みに空気が残っていないから、
電極配線６に盛り上がりが生じるおそれはない。次に半
田バンプ層８の不要部分をエッチングにより除去したの
ち、エッチングレジスト１０を除去すれば、（ｄ）のよ
うに半田バンプ８を形成することができる。 【００１７】 【実施例】シリコン基板の丘の上面と下部クラッド層の
上面に３．２μｍの段差がある基板に次の手順で電極配
線を形成した。 下層レジストとしてＡＺ４６２０Ａ（ヘキスト社
製）を塗布。３０００ｒｐｍ×３０分。 ＡＺ４６２０Ａをハードベーク。１６０℃×３０
分。 中間層としてα−Ｓｉをスパッタリングで０．５μ
ｍの厚さに形成。 高解像度用ポジレジストＴＳＭＲ８９００（東京応
化社製）で電極配線パターンを形成。 ＲＩＥ装置を用い、α−ＳｉはＣ2 Ｆ6 ガスで、Ａ
Ｚ４６２０Ａは酸素ガスで、エッチングを行った（図２
（ｈ）の状態）。 真空蒸着装置で、電極配線としてＴｉ／Ｎｉ／Ａｕ
をそれぞれ０．１／０．４／０．３μｍの厚さに形成し
た。 剥離液で三層レジストを除去して、電極配線を形成
した（図１（ａ）の状態）。 【００１８】このあと次の手順で半田バンプを形成し
た。 真空蒸着装置で、半田バンプ層としてＳｎ／Ａｕを
それぞれ２．５／０．１μｍの厚さに形成した（図１
（ｂ）の状態）。 ポジレジストを用いて半田バンプパターンを形成し
た後、２００℃でハードベークを行った（図１（ｃ）の
状態）。 ＲＩＥ装置を用い、アルゴンガスでＳｎ／Ａｕ層を
エッチングした後、剥離液でポジレジストを除去した
（図１（ｄ）の状態）。 これにより電極配線に盛り上がりを生じさせることなく
半田バンプを形成することができた。 【００１９】 【発明の効果】以上説明したように本発明によれば、シ
リコン基板の丘の上面と下部クラッド層の上面に跨がる
ように電極配線を形成した後、その電極配線の上面に半
田バンプを形成する場合に、電極配線に盛り上がりを生
じさせることなく半田バンプを形成することができ、電
極配線の信頼性を向上させることができる。
石英ガラス系の光導波路を形成して、半導体光素子（発
光素子または受光素子）を搭載をするハイブリッド光導
波路デバイスの製造方法に関するものである。 【０００２】 【従来の技術】従来、この種のハイブリッド光導波路デ
バイスは図２（ａ）〜（ｌ）のようにして製造されてい
る。まず（ａ）のように上面が（１００）面の単結晶シ
リコン基板１を用意し、このシリコン基板１の上面を水
酸化カリウム水溶液により選択的に異方性エッチングし
て、周囲より一段高い丘１ａを形成する。次に（ｂ）の
ようにシリコン基板１の上面に、石英ガラスの下部クラ
ッド層２を形成する。下部クラッド層２の形成は、シリ
コン基板１上に火炎堆積法により下部クラッド用のガラ
ス微粒子を堆積させた後、透明ガラス化することにより
行う。 【０００３】次に（ｃ）のようにシリコン基板の丘１ａ
の上面と下部クラッド層２の上面が同一平面になるよう
に平らに研磨する。その後（ｄ）のように研磨面上に下
部クラッド層２より屈折率の高い石英ガラスのコア層３
を形成する。コア層３の形成は、研磨面上にコア用のガ
ラス微粒子を堆積させた後、透明ガラス化することによ
り行う。なおコア層３は、研磨面上に下部クラッド層２
と同等の屈折率を有する石英ガラスのバッファ層（図示
せず）を形成したのち、そのバッファ層の上に形成して
もよい。次にコア層３をドライエッチングによりパター
ニングして、（ｅ）のように所望のコアパターン３ａを
形成する。 【０００４】次に（ｆ）のように上面全面に石英ガラス
の上部クラッド層４を形成する。上部クラッド層４の屈
折率、形成方法は下部クラッド層２と同じである。その
後、シリコン基板の丘１ａを含むエリアを、（ｇ）のよ
うに、丘１ａの上面が露出するまでドライエッチングす
る。 【０００５】次にドライエッチングで露出した面に電極
配線を形成するため、（ｈ）のように電極配線パターン
を残して三層レジスト５を形成する。三層レジストと
は、例えば下層レジストをハードベークし、その上に中
間層としてα−Ｓｉをスパッタリングで形成し、その上
にフォトレジストでパターンを形成した後、このパター
ンをＲＩＥ（reactive ion etching）等のドライエッチ
ングで下層レジストまで転写することにより形成される
ものである。 【０００６】次に電極配線材料を真空蒸着し、リフトオ
フすると、（ｉ）のように丘１ａとその周辺の下部クラ
ッド層２の上面に跨がる電極配線６が形成される。次に
電極配線６の上面の一部に半田バンプを形成するため、
（ｊ）のように半田バンプパターンを残して三層レジス
ト７を形成する。このあと半田バンプ材料を真空蒸着
し、リフトオフすると、（ｋ）のように電極配線６の上
面の一部に半田バンプ８を形成することができる。次に
（ｌ）のように半田バンプ８上に半導体光素子９を半田
付けすれば、ハイブリッド光導波路デバイスが出来上が
る。 【０００７】 【発明が解決しようとする課題】従来の製造方法では、
図２（ｇ）のようにシリコン基板の丘１ａの上面が露出
するまでドライエッチングを行うと、図３のように丘１
ａの上面と下部クラッド層２の上面に段差ができる。こ
れは、クラッドおよびコアの膜厚に僅かなバラツキがあ
ることと、エッチング面内でのエッチング速度に僅かな
バラツキがあることから、丘１ａの上面全面に（１０
０）面を露出させるにはオーバーエッチングをする必要
があるためである。現状ではこの段差は２〜３μｍ程度
である。 【０００８】また上記のドライエッチング工程で、図３
に示すように丘１ａと下部クラッド層２の境界に小さな
窪みＰが形成されることがある。この窪みＰは、シリコ
ン基板１の（１１１）面にぶつかったプラズマ中のイオ
ンが下部クラッド層の際を二次エッチングするために形
成されるものと考えられる。 【０００９】図３のような状態になっているところに、
図４のように電極配線６を蒸着すると、前記窪みＰに相
当する位置で電極配線６が浮いた状態となる。この状態
で半田バンプ形成用の三層レジストを形成し、半田バン
プ材料Ｓｎ／Ａｕを蒸着し、リフトオフすると、シリコ
ン基板の丘１ａと下部クラッド層２の境界で電極配線６
が盛り上がってしまうという現象が起きる。 【００１０】この点を図５を参照して説明すると次のと
おりである。図５において、１ａはシリコン基板の丘、
２は下部クラッド層、６はこれらの上面に跨がって形成
された電極配線、８は電極配線６の一部に形成された半
田バンプである。従来の製造方法では、電極配線６の、
丘１ａと下部クラッド層２の境界上に位置する部分に盛
り上がり部Ｑができてしまうのである。このような電極
配線の盛り上がりが生じるのは、半田バンプ形成用の三
層レジストを形成するときに前記窪み内の空気がそのま
ま密閉されてしまい、三層レジストのベーク時の熱や半
田バンプ材料の蒸着時の熱で、その空気が膨張するため
と考えられる。 【００１１】本発明の目的は、以上のような問題点に鑑
み、電極配線の盛り上がりが生じないハイブリッド光導
波路デバイスの製造方法を提供することにある。 【００１２】 【課題を解決するための手段】この目的を達成するため
本発明は、シリコン基板の上面の一部に選択的異方性
エッチングにより一段高い丘を形成する工程、丘を形
成したシリコン基板の上面に石英ガラスの下部クラッド
層を形成する工程、シリコン基板の丘の上面と下部ク
ラッド層の上面が同一平面になるように研磨する工程、
研磨面上に直接または石英ガラスのバッファ層を介し
て石英ガラスのコア層を形成した後、コア層をパターニ
ングして所望のコアパターンを形成する工程、コアパ
ターンを形成した面の上に石英ガラスの上部クラッド層
を形成する工程、シリコン基板の丘を含むエリアを、
その丘の上面が露出するまでドライエッチングする工
程、ドライエッチングで露出した丘の上面と下部クラ
ッド層の上面に跨がるように電極配線を形成する工程、
電極配線の上面の一部に半田バンプを形成する工程、
を含むハイブリッド光導波路デバイスの製造方法におい
て、前記半田バンプの形成を、電極配線を形成した面全
面に真空蒸着により半田バンプ層を形成し、その半田バ
ンプ層上に半田バンプパターンを残すようにエッチング
レジストを形成した後、半田バンプ層をエッチングする
ことにより行うことを特徴とするものである。 【００１３】この製造方法によると、半田バンプ層を真
空蒸着する時に、シリコン基板の丘と下部クラッド層と
の境界の窪みに残っていた空気が除去され、かつ真空蒸
着された半田バンプ層により全面が覆われるため窪みに
空気が入り込まない。したがってその後に、三層レジス
トを形成しても、電極配線に盛り上がりが生じることが
なくなる。 【００１４】 【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。図１（ａ）〜（ｄ）は本発明
の一実施形態を示す。図１（ａ）は、シリコン基板１の
丘１ａとその付近の下部クラッド層２の上面に跨がって
電極配線６を形成した状態を示す。この状態は図２の
（ｉ）に相当しており、電極配線６を形成するまでの工
程は従来と同じであるので、説明を省略する。 【００１５】この製造方法では、図１（ａ）のように電
極配線６を形成したのち、（ｂ）のように全面に真空蒸
着により半田バンプ層８ａを形成する。半田バンプ層８
ａは真空蒸着により形成されるため、電極配線６を形成
したときに丘１ａと下部クラッド層２の境界の窪みに残
っていた空気はこのときに除去される。そして半田バン
プ層８が全面に形成されてしまえば、窪みに空気が入り
込むおそれがない。 【００１６】このあと（ｃ）のように半田バンプ層８ａ
上に半田バンプパターンを残すようにエッチングレジス
ト１０を形成する。エッチングレジスト１０を形成する
時に加熱されても前記窪みに空気が残っていないから、
電極配線６に盛り上がりが生じるおそれはない。次に半
田バンプ層８の不要部分をエッチングにより除去したの
ち、エッチングレジスト１０を除去すれば、（ｄ）のよ
うに半田バンプ８を形成することができる。 【００１７】 【実施例】シリコン基板の丘の上面と下部クラッド層の
上面に３．２μｍの段差がある基板に次の手順で電極配
線を形成した。 下層レジストとしてＡＺ４６２０Ａ（ヘキスト社
製）を塗布。３０００ｒｐｍ×３０分。 ＡＺ４６２０Ａをハードベーク。１６０℃×３０
分。 中間層としてα−Ｓｉをスパッタリングで０．５μ
ｍの厚さに形成。 高解像度用ポジレジストＴＳＭＲ８９００（東京応
化社製）で電極配線パターンを形成。 ＲＩＥ装置を用い、α−ＳｉはＣ2 Ｆ6 ガスで、Ａ
Ｚ４６２０Ａは酸素ガスで、エッチングを行った（図２
（ｈ）の状態）。 真空蒸着装置で、電極配線としてＴｉ／Ｎｉ／Ａｕ
をそれぞれ０．１／０．４／０．３μｍの厚さに形成し
た。 剥離液で三層レジストを除去して、電極配線を形成
した（図１（ａ）の状態）。 【００１８】このあと次の手順で半田バンプを形成し
た。 真空蒸着装置で、半田バンプ層としてＳｎ／Ａｕを
それぞれ２．５／０．１μｍの厚さに形成した（図１
（ｂ）の状態）。 ポジレジストを用いて半田バンプパターンを形成し
た後、２００℃でハードベークを行った（図１（ｃ）の
状態）。 ＲＩＥ装置を用い、アルゴンガスでＳｎ／Ａｕ層を
エッチングした後、剥離液でポジレジストを除去した
（図１（ｄ）の状態）。 これにより電極配線に盛り上がりを生じさせることなく
半田バンプを形成することができた。 【００１９】 【発明の効果】以上説明したように本発明によれば、シ
リコン基板の丘の上面と下部クラッド層の上面に跨がる
ように電極配線を形成した後、その電極配線の上面に半
田バンプを形成する場合に、電極配線に盛り上がりを生
じさせることなく半田バンプを形成することができ、電
極配線の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｄ）は本発明の製造方法の一実施
形態を工程順に示す断面図。 【図２】 （ａ）〜（ｌ）は従来の製造方法を工程順に
示す断面図。 【図３】 シリコン基板の丘と下部クラッド層の境界部
付近を拡大して示す断面図。 【図４】 図４の基板の上面に電極配線を形成した状態
を示す断面図。 【図５】 シリコン基板の丘と、電極配線と、半田バン
プの位置関係を示す平面図。 【符号の説明】 １：シリコン基板 １ａ：丘 ２：下部クラッド層 ３：コア層 ３ａ：コアパターン ４：上部クラッド層 ５：三層レジスト ６：電極配線 ８：半田バンプ ８ａ：半田バンプ層 １０：エッチングレジスト
形態を工程順に示す断面図。 【図２】 （ａ）〜（ｌ）は従来の製造方法を工程順に
示す断面図。 【図３】 シリコン基板の丘と下部クラッド層の境界部
付近を拡大して示す断面図。 【図４】 図４の基板の上面に電極配線を形成した状態
を示す断面図。 【図５】 シリコン基板の丘と、電極配線と、半田バン
プの位置関係を示す平面図。 【符号の説明】 １：シリコン基板 １ａ：丘 ２：下部クラッド層 ３：コア層 ３ａ：コアパターン ４：上部クラッド層 ５：三層レジスト ６：電極配線 ８：半田バンプ ８ａ：半田バンプ層 １０：エッチングレジスト
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02B 6/13 - 6/14
G02B 6/42 - 6/43
H01L 21/60
Claims (1)
- (57)【特許請求の範囲】 【請求項１】シリコン基板の上面の一部に選択的異方
性エッチングにより一段高い丘を形成する工程、丘を
形成したシリコン基板の上面に石英ガラスの下部クラッ
ド層を形成する工程、シリコン基板の丘の上面と下部
クラッド層の上面が同一平面になるように研磨する工
程、研磨面上に直接または石英ガラスのバッファ層を
介して石英ガラスのコア層を形成した後、コア層をパタ
ーニングして所望のコアパターンを形成する工程、コ
アパターンを形成した面の上に石英ガラスの上部クラッ
ド層を形成する工程、シリコン基板の丘を含むエリア
を、その丘の上面が露出するまでドライエッチングする
工程、ドライエッチングで露出した丘の上面と下部ク
ラッド層の上面に跨がるように電極配線を形成する工
程、電極配線の上面の一部に半田バンプを形成する工
程、を含むハイブリッド光導波路デバイスの製造方法に
おいて、 前記半田バンプの形成を、電極配線を形成した面全面に
真空蒸着により半田バンプ層を形成し、その半田バンプ
層上に半田バンプパターンを残すようにエッチングレジ
ストを形成した後、半田バンプ層をエッチングすること
により行うことを特徴とするハイブリッド光導波路デバ
イスの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15947997A JP3481426B2 (ja) | 1997-06-17 | 1997-06-17 | ハイブリッド光導波路デバイスの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15947997A JP3481426B2 (ja) | 1997-06-17 | 1997-06-17 | ハイブリッド光導波路デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH116933A JPH116933A (ja) | 1999-01-12 |
| JP3481426B2 true JP3481426B2 (ja) | 2003-12-22 |
Family
ID=15694680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15947997A Expired - Fee Related JP3481426B2 (ja) | 1997-06-17 | 1997-06-17 | ハイブリッド光導波路デバイスの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3481426B2 (ja) |
-
1997
- 1997-06-17 JP JP15947997A patent/JP3481426B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH116933A (ja) | 1999-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4796884B2 (ja) | 光導波路デバイスの製造方法 | |
| JPH07168044A (ja) | セルフアライメント型光学サブアセンブリ製作方法 | |
| KR20010029859A (ko) | 반도체 장치의 제조 방법 | |
| EP1120672A1 (en) | Self-alignment hybridization process and component | |
| JP3308165B2 (ja) | テーパ導波路の作製方法 | |
| JPH08220385A (ja) | 自己整列型光繊維−光素子結合装置の製造方法 | |
| KR100427582B1 (ko) | 광도파로 플랫폼 및 그 제조 방법 | |
| JP3481426B2 (ja) | ハイブリッド光導波路デバイスの製造方法 | |
| JP2002169064A (ja) | 光部品実装用基板及びその製造方法並びに光モジュール | |
| JP2001230396A (ja) | 固体撮像素子 | |
| JP3838718B2 (ja) | 光デバイス実装基板の作製方法および光モジュールの作製方法 | |
| JP3571843B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| JP3271390B2 (ja) | 荷電ビーム露光用透過マスク及びその製造方法 | |
| JP3033171B2 (ja) | 半導体装置の製造方法 | |
| JP3559528B2 (ja) | 光電気回路基板 | |
| JP2659980B2 (ja) | 半導体装置の製造方法 | |
| JP2001235643A (ja) | 光電気回路基板 | |
| JPH0467333B2 (ja) | ||
| JPH0119255B2 (ja) | ||
| JP2892569B2 (ja) | 回路内蔵受光素子の作製方法 | |
| JP2004517367A (ja) | エッチングマスクを形成する方法 | |
| JPH1126429A (ja) | 半導体装置の製造方法 | |
| JPS63271957A (ja) | 多層配線形成方法 | |
| JPH02125614A (ja) | 半導体装置の製造方法 | |
| JP2000066010A (ja) | 微小レンズ及び微小レンズアレイ並びにこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |