JPH07168044A - セルフアライメント型光学サブアセンブリ製作方法 - Google Patents
セルフアライメント型光学サブアセンブリ製作方法Info
- Publication number
- JPH07168044A JPH07168044A JP6120461A JP12046194A JPH07168044A JP H07168044 A JPH07168044 A JP H07168044A JP 6120461 A JP6120461 A JP 6120461A JP 12046194 A JP12046194 A JP 12046194A JP H07168044 A JPH07168044 A JP H07168044A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- masking layer
- fiber
- silicon
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title description 4
- 230000000873 masking effect Effects 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000013307 optical fiber Substances 0.000 claims abstract description 16
- 239000000835 fiber Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 230000005693 optoelectronics Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007704 wet chemistry method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/32—Optical coupling means having lens focusing means positioned between opposed fibre ends
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
- G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4292—Coupling light guides with opto-electronic elements the light guide being disconnectable from the opto-electronic element, e.g. mutually self aligning arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
- G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 光ファイバ及び関連光学素子を支持するため
のセルフアライメント型光学サブアセンブリの形成方法
が開示される。 【構成】 シーケンシャルなマスキング層／シリコン基
板エッチング工程が、最初に最大の穴と最後に最も幅の
狭い穴を連続してエッチングするために実行される。こ
の手順に従うことにより、縦一列の溝間の軸方向のアラ
イメントが維持される。
のセルフアライメント型光学サブアセンブリの形成方法
が開示される。 【構成】 シーケンシャルなマスキング層／シリコン基
板エッチング工程が、最初に最大の穴と最後に最も幅の
狭い穴を連続してエッチングするために実行される。こ
の手順に従うことにより、縦一列の溝間の軸方向のアラ
イメントが維持される。
Description
【０００１】
【産業上の利用分野】本発明は、セルフアライメント型
サブアセンブリに関し、特に、セルフアライメント型光
学サブアセンブリを形成するためのシリコン基板の加工
方法に関する。
サブアセンブリに関し、特に、セルフアライメント型光
学サブアセンブリを形成するためのシリコン基板の加工
方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】オプト
エレクトロニック装置用のサブアセンブリの形成におけ
るシリコンの模範的な利用は、１９９０年７月３１日に
発行され、本出願の登録譲受人に譲渡された米国特許第
4,945,400 号（ブロンダー(Blonder) 等）に開示されて
いる。一般に、ブロンダー等は、オプトエレクトロニッ
ク素子を、信頼性のあるものにし、基部に安価に取り付
け可能にし、通信用光ファイバに接続可能にする、種々
の、エッチングを施した特徴部（例えば溝、中空部分、
アライメント用つめ）及び金属被覆パターン（例えば接
点、反射器）を含む半導体（例えばシリコン）基部及び
ふたからなるサブアセンブリを開示している。特に、ブ
ロンダー等は、オプトエレクトロニック装置（例えばＬ
ＥＤ）がふた部材で形成される空洞内に置かれると共に
通信用ファイバが基部部材に形成された溝に沿って位置
決めされる配置を開示している。反射する金属被覆がオ
プトエレクトロニック装置を光ファイバに光結合するた
めに用いられている。したがって、オプトエレクトロニ
ック装置をこの反射するものの上に位置決めすること
が、結合を与えるのに必要な唯一能動的なアライメント
工程である。残りのアライメントは全て、基部及びふた
部材に形成される基準特徴部を用いて達成される。
エレクトロニック装置用のサブアセンブリの形成におけ
るシリコンの模範的な利用は、１９９０年７月３１日に
発行され、本出願の登録譲受人に譲渡された米国特許第
4,945,400 号（ブロンダー(Blonder) 等）に開示されて
いる。一般に、ブロンダー等は、オプトエレクトロニッ
ク素子を、信頼性のあるものにし、基部に安価に取り付
け可能にし、通信用光ファイバに接続可能にする、種々
の、エッチングを施した特徴部（例えば溝、中空部分、
アライメント用つめ）及び金属被覆パターン（例えば接
点、反射器）を含む半導体（例えばシリコン）基部及び
ふたからなるサブアセンブリを開示している。特に、ブ
ロンダー等は、オプトエレクトロニック装置（例えばＬ
ＥＤ）がふた部材で形成される空洞内に置かれると共に
通信用ファイバが基部部材に形成された溝に沿って位置
決めされる配置を開示している。反射する金属被覆がオ
プトエレクトロニック装置を光ファイバに光結合するた
めに用いられている。したがって、オプトエレクトロニ
ック装置をこの反射するものの上に位置決めすること
が、結合を与えるのに必要な唯一能動的なアライメント
工程である。残りのアライメントは全て、基部及びふた
部材に形成される基準特徴部を用いて達成される。
【０００３】ブロンダー等は、シリコン製光学ベンチパ
ッケージングの分野における著しい進歩を提供したが、
実行の際に能動的なアライメントを要さない配置を提供
する必要性を残している。完全に受動的な光学パッケー
ジング配置の提供は、実質的に構成要素間で必要とする
他のどんな能動的アライメントよりも信頼性がありかつ
安価なものとみなされる。
ッケージングの分野における著しい進歩を提供したが、
実行の際に能動的なアライメントを要さない配置を提供
する必要性を残している。完全に受動的な光学パッケー
ジング配置の提供は、実質的に構成要素間で必要とする
他のどんな能動的アライメントよりも信頼性がありかつ
安価なものとみなされる。
【０００４】
【課題を解決するための手段】本発明は、シリコン製光
学ベンチテクノロジーの分野におけるさらなる進歩に関
し、特に、光ファイバの先端部（“ファイバスタブ”と
呼ばれる）を捕捉し、付随の請求の範囲でさらに定義さ
れるものとしての関連光学素子（能動または受動素子の
どちらか）と光ファイバのアライメントを提供するため
にセルフアライメント型光学サブアセンブリの製作方法
に関する。
学ベンチテクノロジーの分野におけるさらなる進歩に関
し、特に、光ファイバの先端部（“ファイバスタブ”と
呼ばれる）を捕捉し、付随の請求の範囲でさらに定義さ
れるものとしての関連光学素子（能動または受動素子の
どちらか）と光ファイバのアライメントを提供するため
にセルフアライメント型光学サブアセンブリの製作方法
に関する。
【０００５】
【実施例】図１に、本発明に従って形成された、エッチ
ングを施した多数の穴を含む典型的なシリコン基板１０
を示す。図示のように、光学素子（例えばＬＥＤ、ＰＩ
Ｎフォトデテクタまたは球面レンズ）の捕捉を考慮する
ためにピラミッド状の穴１２が用いられる。第１の比較
的幅の狭い溝１４が穴１２の右側に形成され、光ファイ
バの裸にされた先端部を支持するために用いられる。最
後に、第２の溝１６が第１の溝１４と縦一列に形成さ
れ、被覆されたファイバを支持するために用いられる。
ファイバスタブサブアセンブリの製作を完了するには、
図１の基板１０を線２−２に沿って切断して、図２に示
されるような部品を作らなければならない。次に、図２
のファイバスタブサブアセンブリは、光ファイバに結合
されるべき光学素子を（アライメントされた配置状態
で）支持する他の基板と合わせることができる。このよ
うな配置の完全な説明は、１９９３年１月１２日に発行
され、本発明の譲受人に譲渡された米国特許第5,179,60
9 号に見出すことができる。好都合にも、多数のアライ
メント基準点、例えば図１及び２に示される基準点２０
及び２２、を基板１０上に形成して、カバープレート基
板（図示しない）に対するファイバスタブサブアセンブ
リのアライメント及び機械的取付の両方を提供するため
に用いることもできる。
ングを施した多数の穴を含む典型的なシリコン基板１０
を示す。図示のように、光学素子（例えばＬＥＤ、ＰＩ
Ｎフォトデテクタまたは球面レンズ）の捕捉を考慮する
ためにピラミッド状の穴１２が用いられる。第１の比較
的幅の狭い溝１４が穴１２の右側に形成され、光ファイ
バの裸にされた先端部を支持するために用いられる。最
後に、第２の溝１６が第１の溝１４と縦一列に形成さ
れ、被覆されたファイバを支持するために用いられる。
ファイバスタブサブアセンブリの製作を完了するには、
図１の基板１０を線２−２に沿って切断して、図２に示
されるような部品を作らなければならない。次に、図２
のファイバスタブサブアセンブリは、光ファイバに結合
されるべき光学素子を（アライメントされた配置状態
で）支持する他の基板と合わせることができる。このよ
うな配置の完全な説明は、１９９３年１月１２日に発行
され、本発明の譲受人に譲渡された米国特許第5,179,60
9 号に見出すことができる。好都合にも、多数のアライ
メント基準点、例えば図１及び２に示される基準点２０
及び２２、を基板１０上に形成して、カバープレート基
板（図示しない）に対するファイバスタブサブアセンブ
リのアライメント及び機械的取付の両方を提供するため
に用いることもできる。
【０００６】上述のように、光学パッケージングの重要
な態様は、素子間の、このケースでは光ファイバと関連
光学素子間の、受動的なアライメントを提供する能力で
ある。前記アライメントは線３−３の参照により図１に
示される。図３は、光学軸線３−３に沿ってとられた基
板の側面図であり、穴１２内への光学素子２４の配置
と、縦一列の溝１４及び１６で支持されるものとして
の、裸の先端部２８を含む光ファイバ２６の支持とを示
す。下記に詳細に説明されるように、本発明のシリコン
加工工程は、素子２４とファイバ先端部２８間の受動的
なアライメントが得られるのを見込んでいる。図５−９
は、前もって決められたエッチング位置において異なる
厚さのマスキング材料を形成するようにマスキング層を
描画するために用いられる一連の典型的な工程を示す。
それから、図１０−１４は、完全な光学サブアセンブリ
を形成するために用いられる一連のシーケンシャルなエ
ッチング工程を示す。
な態様は、素子間の、このケースでは光ファイバと関連
光学素子間の、受動的なアライメントを提供する能力で
ある。前記アライメントは線３−３の参照により図１に
示される。図３は、光学軸線３−３に沿ってとられた基
板の側面図であり、穴１２内への光学素子２４の配置
と、縦一列の溝１４及び１６で支持されるものとして
の、裸の先端部２８を含む光ファイバ２６の支持とを示
す。下記に詳細に説明されるように、本発明のシリコン
加工工程は、素子２４とファイバ先端部２８間の受動的
なアライメントが得られるのを見込んでいる。図５−９
は、前もって決められたエッチング位置において異なる
厚さのマスキング材料を形成するようにマスキング層を
描画するために用いられる一連の典型的な工程を示す。
それから、図１０−１４は、完全な光学サブアセンブリ
を形成するために用いられる一連のシーケンシャルなエ
ッチング工程を示す。
【０００７】図４は、上述のファイバスタブサブアセン
ブリを形成するのに役立つ典型的なマスクパターンの平
面図である。図示のように、パターンは、（光学素子の
配置用の）大きな穴１２と関連した比較的大きな特徴部
と、穴１２の近傍に配置される一対の縦一列の穴１４及
び１６を含む。この図で明らかになるのは細首状領域２
７及び２９であり、これらは、溝１４に関して穴１２と
溝１６の両方のエッチングを制御するためにも用いられ
る。これらの細首状領域がないと、穴１２を形成するた
めに用いられるエッチング工程は溝１４の左側を侵食し
てその全長を縮めることがある。同じ意味で、溝１４の
右側に関して溝１６がオーバーエッチングになることが
ある。したがって、領域２７及び２９はこのオーバーエ
ッチングを実質的になくし、その結果、必要な長さを有
する溝１４が形成される。
ブリを形成するのに役立つ典型的なマスクパターンの平
面図である。図示のように、パターンは、（光学素子の
配置用の）大きな穴１２と関連した比較的大きな特徴部
と、穴１２の近傍に配置される一対の縦一列の穴１４及
び１６を含む。この図で明らかになるのは細首状領域２
７及び２９であり、これらは、溝１４に関して穴１２と
溝１６の両方のエッチングを制御するためにも用いられ
る。これらの細首状領域がないと、穴１２を形成するた
めに用いられるエッチング工程は溝１４の左側を侵食し
てその全長を縮めることがある。同じ意味で、溝１４の
右側に関して溝１６がオーバーエッチングになることが
ある。したがって、領域２７及び２９はこのオーバーエ
ッチングを実質的になくし、その結果、必要な長さを有
する溝１４が形成される。
【０００８】図５は、製作工程の初期段階における典型
的なシリコン基板を示す。詳細には、基板１２の上面１
１はマスキング層３０で覆われる。この場合、マスキン
グ層３０は、シリコン酸化物を含む周知のどんなマスキ
ング材料から構成されていても良い。マスキング層３０
は例えば２μｍと比較的厚くすべきであるが、その正確
な厚さはたいして重要ではない。下記に詳細に説明され
るように、マスキング層３０は、異なる深さにエッチン
グされるべく指定される領域において異なる厚さを構成
することになるように描画される。マスキング層厚さの
差は、本発明に教示にしたがって、光学的アライメント
を維持しながら縦一列の穴を形成するのに用いられるシ
ーケンシャルなエッチング工程を制御するために用いる
ことができる。図５をまた参照すると、マスキング層３
０はその後にフォトレジスト層３２で覆われる。このフ
ォトレジスト層３２は、穴１２、１４及び１６が形成さ
れる領域のフォトレジストの除去に備えるように描画さ
れる。続いて、図５に示されるような構造は、（穴１
２、１４及び１６を形成するための露出領域における）
マスキング層３０の約２／３が除去されるまで（プラズ
マ補助式やウェット化学式のような適当なエッチング手
法のどれかを用いて）エッチングされる。したがって、
エッチングは図６に示されるような構造を形成すること
になる。
的なシリコン基板を示す。詳細には、基板１２の上面１
１はマスキング層３０で覆われる。この場合、マスキン
グ層３０は、シリコン酸化物を含む周知のどんなマスキ
ング材料から構成されていても良い。マスキング層３０
は例えば２μｍと比較的厚くすべきであるが、その正確
な厚さはたいして重要ではない。下記に詳細に説明され
るように、マスキング層３０は、異なる深さにエッチン
グされるべく指定される領域において異なる厚さを構成
することになるように描画される。マスキング層厚さの
差は、本発明に教示にしたがって、光学的アライメント
を維持しながら縦一列の穴を形成するのに用いられるシ
ーケンシャルなエッチング工程を制御するために用いる
ことができる。図５をまた参照すると、マスキング層３
０はその後にフォトレジスト層３２で覆われる。このフ
ォトレジスト層３２は、穴１２、１４及び１６が形成さ
れる領域のフォトレジストの除去に備えるように描画さ
れる。続いて、図５に示されるような構造は、（穴１
２、１４及び１６を形成するための露出領域における）
マスキング層３０の約２／３が除去されるまで（プラズ
マ補助式やウェット化学式のような適当なエッチング手
法のどれかを用いて）エッチングされる。したがって、
エッチングは図６に示されるような構造を形成すること
になる。
【０００９】次に図７を参照すると、フォトレジスト層
３２が除去されて、新しいフォトレジスト層３４が堆積
され、穴１２（穴のうちの最大のもの）が形成されるこ
とになる領域だけを露出するように描画される。マスキ
ング層３０の一部は、マスキング材料のほぼ半分を除去
して図８に示されるような構造を形成するように、（事
前に、何か適当なエッチング、例えばプラズマ補助式か
ウェット化学式を用いることができるので）その後にエ
ッチングされた状態で示されるように露出される。この
エッチング工程に続いて、フォトレジスト層３４は除去
されて、新しいフォトレジスト層３６が堆積され、穴１
２及び１６（穴１４と比較した場合のより大きな２つの
穴）が形成される領域を露出するために図９に示される
ように描画される。
３２が除去されて、新しいフォトレジスト層３４が堆積
され、穴１２（穴のうちの最大のもの）が形成されるこ
とになる領域だけを露出するように描画される。マスキ
ング層３０の一部は、マスキング材料のほぼ半分を除去
して図８に示されるような構造を形成するように、（事
前に、何か適当なエッチング、例えばプラズマ補助式か
ウェット化学式を用いることができるので）その後にエ
ッチングされた状態で示されるように露出される。この
エッチング工程に続いて、フォトレジスト層３４は除去
されて、新しいフォトレジスト層３６が堆積され、穴１
２及び１６（穴１４と比較した場合のより大きな２つの
穴）が形成される領域を露出するために図９に示される
ように描画される。
【００１０】次に、図９に示されるような構造は、構造
１０の表面１１が穴１２の領域で露出されるまでエッチ
ングされる。すなわち、穴１２と関連したマスキング層
３０の残りの部分は完全に除去される。したがって、マ
スキング層３０の穴１２と関連した部分の除去は、穴１
６の領域と関連したマスキング材料３０の厚さを減ずる
ことになる。工程のこの時点における構造は図１０に示
される。
１０の表面１１が穴１２の領域で露出されるまでエッチ
ングされる。すなわち、穴１２と関連したマスキング層
３０の残りの部分は完全に除去される。したがって、マ
スキング層３０の穴１２と関連した部分の除去は、穴１
６の領域と関連したマスキング材料３０の厚さを減ずる
ことになる。工程のこの時点における構造は図１０に示
される。
【００１１】本発明の教示にしたがって、一連のマスク
／シリコンエッチング工程を、望ましい厚さを有するシ
リコンの穴を順次提供するために行なうことができる。
すなわち、マスキング層３０の厚さは、各穴の望ましい
最終的な深さに（反対に）関連付けられる。詳細には、
マスキング層は、第１の溝１４と関連した領域で最大厚
さ（ｔ2 ）と、マスキング材料が最も深い穴１２と関連
した領域から完全に除去される第２の溝１６と関連した
領域でｔ1 ＜ｔ2 ）の厚さを構成する。好都合にも、特
徴部（すなわち穴１２や溝１４、１６）の望ましい最終
的な深さをに関してマスキング層の厚さを仕上げる上述
の方法は、最終的なファイバスタブサブアセンブリの形
成においてどんなさらなるフォトリソグラフィ工程も行
なう必要をなくする。
／シリコンエッチング工程を、望ましい厚さを有するシ
リコンの穴を順次提供するために行なうことができる。
すなわち、マスキング層３０の厚さは、各穴の望ましい
最終的な深さに（反対に）関連付けられる。詳細には、
マスキング層は、第１の溝１４と関連した領域で最大厚
さ（ｔ2 ）と、マスキング材料が最も深い穴１２と関連
した領域から完全に除去される第２の溝１６と関連した
領域でｔ1 ＜ｔ2 ）の厚さを構成する。好都合にも、特
徴部（すなわち穴１２や溝１４、１６）の望ましい最終
的な深さをに関してマスキング層の厚さを仕上げる上述
の方法は、最終的なファイバスタブサブアセンブリの形
成においてどんなさらなるフォトリソグラフィ工程も行
なう必要をなくする。
【００１２】図１１を参照すると、一回目のシリコンエ
ッチングが行なわれ、予め決められた深さｄ1 からなる
穴１２を提供することができる。ここで、予め決められ
た深さｄ1 は、時間及び温度条件と同様に、エッチング
するために用いられる材料で制御することができる。例
えば、エッチングは、窒素ガス中において１１５℃の温
度でエチレンジアミン ピロカテコール（ＥＤＰ）を用
いて実行することができ、この場合、この特定の材料は
２５μｍ／時間の速度でシリコンをエッチングすること
が知られている。この一回目のシリコンエッチング工程
の終わりにおける構造は図１１に示される。
ッチングが行なわれ、予め決められた深さｄ1 からなる
穴１２を提供することができる。ここで、予め決められ
た深さｄ1 は、時間及び温度条件と同様に、エッチング
するために用いられる材料で制御することができる。例
えば、エッチングは、窒素ガス中において１１５℃の温
度でエチレンジアミン ピロカテコール（ＥＤＰ）を用
いて実行することができ、この場合、この特定の材料は
２５μｍ／時間の速度でシリコンをエッチングすること
が知られている。この一回目のシリコンエッチング工程
の終わりにおける構造は図１１に示される。
【００１３】この一回目のＥＤＰ工程に続いて、（例え
ばプラズマまたは緩衝酸化物を用いる）マスキング層エ
ッチング工程が行なわれ、図１２に示されるように、穴
１６の領域の基板１０の表面１１を露出するのに十分な
予め決められた厚さのマスキング層３０が全体的に取り
除かれる。したがって、このエッチングは、領域１４を
覆っているマスキング層３０の厚さも減少させる。次い
で、二回目のＥＤＰエッチングが、予め決められた深さ
ｄ2 の穴１６を提供するために行なわれる。また、この
二回目のＥＤＰは、第１の穴１２もさらにエッチング
し、穴１２はｄ1＋ｄ2 の深さになる。図１３は工程の
この時点の構造を示す。
ばプラズマまたは緩衝酸化物を用いる）マスキング層エ
ッチング工程が行なわれ、図１２に示されるように、穴
１６の領域の基板１０の表面１１を露出するのに十分な
予め決められた厚さのマスキング層３０が全体的に取り
除かれる。したがって、このエッチングは、領域１４を
覆っているマスキング層３０の厚さも減少させる。次い
で、二回目のＥＤＰエッチングが、予め決められた深さ
ｄ2 の穴１６を提供するために行なわれる。また、この
二回目のＥＤＰは、第１の穴１２もさらにエッチング
し、穴１２はｄ1＋ｄ2 の深さになる。図１３は工程の
この時点の構造を示す。
【００１４】二回目のＥＤＰが終了した後、最終のマス
キング層エッチングが行なわれ、穴１４の領域の基板１
０の表面１１を露出するのに十分な量のマスキング層３
０が取り除かれる。次いで、三回目のＥＤＰエッチング
が行なわれ、図１４に示されるように、第３の予め決め
られた深さｄ3 からなる穴１４が形成される。続いて、
ファイバスタブサブアセンブリの最終的な構造を示す図
１４を参照すると、穴１６はｄ2 ＋ｄ3 の最終的な深さ
になり、穴１２はｄ1 ＋ｄ2 ＋ｄ3 の最終的な深さにな
る。したがって、３つの穴全部の望ましい最終的な深さ
を知っていれば、（深さｄ1 を形成するための）一回目
のＥＤＰエッチングと（深さｄ2 を形成するための）二
回目のＥＤＰエッチングのために必要な中間の深さを決
定することができる。
キング層エッチングが行なわれ、穴１４の領域の基板１
０の表面１１を露出するのに十分な量のマスキング層３
０が取り除かれる。次いで、三回目のＥＤＰエッチング
が行なわれ、図１４に示されるように、第３の予め決め
られた深さｄ3 からなる穴１４が形成される。続いて、
ファイバスタブサブアセンブリの最終的な構造を示す図
１４を参照すると、穴１６はｄ2 ＋ｄ3 の最終的な深さ
になり、穴１２はｄ1 ＋ｄ2 ＋ｄ3 の最終的な深さにな
る。したがって、３つの穴全部の望ましい最終的な深さ
を知っていれば、（深さｄ1 を形成するための）一回目
のＥＤＰエッチングと（深さｄ2 を形成するための）二
回目のＥＤＰエッチングのために必要な中間の深さを決
定することができる。
【００１５】種々の他のエッチングされる穴、例えば基
準点２０及び２２、を上述のようないずれかの望ましい
ＥＤＰエッチング工程の間に（または後続のエッチング
工程の間に）形成することができ、この場合、用いられ
る特定のＥＤＰ工程（例えば一回目、二回目、三回目ま
たは後続のＥＤＰ工程）は穴の最終的な深さを決定する
だろう。特に、マスキング層が描画され、工程が、基準
点の形成と関連した四回目のＥＤＰエッチングを含むよ
うに改良された場合には、基準点は、前に形成された特
徴部のどれよりも浅い深さを構成するように形成される
だろう。
準点２０及び２２、を上述のようないずれかの望ましい
ＥＤＰエッチング工程の間に（または後続のエッチング
工程の間に）形成することができ、この場合、用いられ
る特定のＥＤＰ工程（例えば一回目、二回目、三回目ま
たは後続のＥＤＰ工程）は穴の最終的な深さを決定する
だろう。特に、マスキング層が描画され、工程が、基準
点の形成と関連した四回目のＥＤＰエッチングを含むよ
うに改良された場合には、基準点は、前に形成された特
徴部のどれよりも浅い深さを構成するように形成される
だろう。
【００１６】上述の方法は単に典型的なものにすぎず、
本発明の精神と範囲内にあると思われる当業者に明らか
な多くの変形があると理解すべきである。例えば、マス
キング層を形成するためにシリコン酸化物以外の材料を
用いても良いし（これらは、順次、相互接続用の多レベ
ル被覆のための金属間誘電体として役立つことができ
る）、上記に十分に説明されたように、光学的にアライ
メントされた穴をシーケンシャルに形成するために、上
述のＥＤＰエッチング以外の手順を用いても良い。
本発明の精神と範囲内にあると思われる当業者に明らか
な多くの変形があると理解すべきである。例えば、マス
キング層を形成するためにシリコン酸化物以外の材料を
用いても良いし（これらは、順次、相互接続用の多レベ
ル被覆のための金属間誘電体として役立つことができ
る）、上記に十分に説明されたように、光学的にアライ
メントされた穴をシーケンシャルに形成するために、上
述のＥＤＰエッチング以外の手順を用いても良い。
【図１】本発明の方法を用いて形成された典型的なファ
イバスタブサブアセンブリの等角図である。
イバスタブサブアセンブリの等角図である。
【図２】本発明の完成した典型的なファイバスタブサブ
アセンブリの等角図であり、ここでは、図１のサブアセ
ンブリは、て図２の完成サブアセンブリを形成するべく
図示の線２−２に沿って切断されている。
アセンブリの等角図であり、ここでは、図１のサブアセ
ンブリは、て図２の完成サブアセンブリを形成するべく
図示の線２−２に沿って切断されている。
【図３】図１の線３−３に沿ってとられた、図１に示さ
れるようなサブアセンブリの側面図である。
れるようなサブアセンブリの側面図である。
【図４】上記図面のファイバスタブサブアセンブリを形
成するために用いることができる典型的なマスクパター
ンの平面図である。
成するために用いることができる典型的なマスクパター
ンの平面図である。
【図５】図４のマスクパターンに示されるような種々の
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
【図６】図４のマスクパターンに示されるような種々の
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
【図７】図４のマスクパターンに示されるような種々の
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
【図８】図４のマスクパターンに示されるような種々の
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
【図９】図４のマスクパターンに示されるような種々の
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
穴に関してマスキング材料の種々の厚さを形成するよう
にマスキング層を描画するために用いられる一連のフォ
トリソグラフィ工程を示す。
【図１０】本発明の教示にしたがってセルフアライメン
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
【図１１】本発明の教示にしたがってセルフアライメン
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
【図１２】本発明の教示にしたがってセルフアライメン
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
【図１３】本発明の教示にしたがってセルフアライメン
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
【図１４】本発明の教示にしたがってセルフアライメン
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
ト型ファイバスタブサブアセンブリを形成する方法に役
立つ一連のシーケンシャルなエッチング工程を示す。
１０ シリコン基板 １４、１６ 溝 １２ 穴 ２０、２２ 基準点
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イー−フェン ウォン アメリカ合衆国 07901 ニュージャーシ ィ，サミット，ウッドランド アヴェニュ ー 160
Claims (7)
- 【請求項１】 光ファイバと関連光学素子間の受動的な
光学的アライメントを提供するためにファイバ支持基板
を形成する方法であって、 ａ）上部主表面を含むシリコン基板を用意する工程と、 ｂ）前記シリコン基板の上部主表面にマスキング層を形
成する工程とからなる方法において、さらに、 ｃ）前記光ファイバと前記関連光学素子の配置と関連し
た、前記マスキング層の異なる領域が、異なる厚さから
なるように前記マスキング層を描画する工程と、 ｄ）前記シリコン基板の下にある表面が最初に露出され
るまで前記マスキング像をエッチングする工程と、 ｅ）前記露出したシリコン基板を予め決められた深さま
でエッチングする工程と、 ｆ）前記光ファイバ及び前記関連光学素子を支持するの
に必要な全ての穴が形成されるまで工程ｄ）及びｅ）を
繰返す工程を含むことを特徴とする方法。 - 【請求項２】 裸の先端部と被覆された後続部を含む光
ファイバと関連光学素子間の受動的な光学的アライメン
トを提供するためにファイバ支持基板を形成する方法で
あって、 ａ）上部主表面を含むシリコン基板を用意する工程と、 ｂ）前記シリコン基板の上部主表面にマスキング層を形
成する工程とからなる方法において、さらに、 ｃ）前記光ファイバ及び前記関連光学素子の配置を描画
するために前記マスキング層を露出する工程と、 ｄ）前記関連光学素子が配置される領域の本質的に全て
のマスキング材料を除去するために、前記露出したマス
キング層をエッチングする工程であって、それにより、
前記マスキング層が、前記ファイバの前記後続部が配置
される領域において第１の厚さｔ1 を有し、前記ファイ
バの前記裸の先端部が配置される領域において第２の厚
さｔ2 を有することになり、前記領域が軸方向の光学的
アライメント状態になるように形成される工程と、 ｅ）前記露出したシリコンを第１の深さｄ1 までエッチ
ングする工程と、 ｆ）前記被覆されたファイバ部分と関連した領域のシリ
コン表面を露出するのに十分な時間の間前記マスキング
層をエッチングする工程と、 ｇ）前記被覆されたファイバが支持される領域に予め決
められた第２の深さｄ2 の穴を形成するのに十分な時間
の間前記露出したマスキング層をエッチングする工程
と、 ｈ）前記裸のファイバ先端部と関連した領域のシリコン
表面を露出するのに十分な時間の間前記マスキング層を
エッチングする工程と、 ｉ）前記裸のファイバ先端部が支持される領域に予め決
められた第３の深さｄ3 の穴を形成するのに十分な時間
の間前記露出したマスキング層をエッチングする工程と
を含むことを特徴とする方法。 - 【請求項３】 請求項１または２のいずれかに記載の方
法において、工程ｂ）の実行の際に、マスキング層とし
てシリコン酸化物が用いられる方法。 - 【請求項４】 請求項３記載の方法において、シリコン
酸化物層は成長した熱酸化物である方法。 - 【請求項５】 請求項３記載の方法において、マスキン
グ層のエッチングと関連した工程の実行の際に、プラズ
マエッチング工程が用いられる方法。 - 【請求項６】 請求項１または２記載の方法において、
シリコンのエッチングと関連した工程の実行の際に、エ
ッチングを行なうためにエチレンジアミンピロカテコー
ル（ＥＤＰ）が用いられる方法。 - 【請求項７】 請求項６記載の方法において、ＥＤＰを
用いたエッチングの実行の際に、該エッチングは、窒素
ガス中において約１１５℃の温度で行なわれる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US071427 | 1993-06-02 | ||
| US08/071,427 US5550088A (en) | 1993-06-02 | 1993-06-02 | Fabrication process for a self-aligned optical subassembly |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07168044A true JPH07168044A (ja) | 1995-07-04 |
| JP3268120B2 JP3268120B2 (ja) | 2002-03-25 |
Family
ID=22101255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12046194A Expired - Fee Related JP3268120B2 (ja) | 1993-06-02 | 1994-06-02 | セルフアライメント型光学サブアセンブリ製作方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5550088A (ja) |
| EP (1) | EP0635876B1 (ja) |
| JP (1) | JP3268120B2 (ja) |
| DE (1) | DE69416905T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030065908A (ko) * | 2002-02-01 | 2003-08-09 | 주식회사 옵토*온 | 수동 및 능동정렬이 가능한 실리콘광학테이블 |
| JP2005516253A (ja) * | 2002-01-29 | 2005-06-02 | キネティック リミテッド | 光学回路製造方法及び装置 |
| WO2011146944A3 (en) * | 2010-05-21 | 2012-03-01 | Kaiam Corp. | Mems-based levers and their use for alignment of optical elements |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851928A (en) * | 1995-11-27 | 1998-12-22 | Motorola, Inc. | Method of etching a semiconductor substrate |
| US5793913A (en) * | 1996-07-10 | 1998-08-11 | Northern Telecom Limited | Method for the hybrid integration of discrete elements on a semiconductor substrate |
| US5935451A (en) * | 1997-02-24 | 1999-08-10 | Lucent Technologies Inc. | Fabrication of etched features |
| US6265240B1 (en) * | 1998-03-24 | 2001-07-24 | Lucent Technologies, Inc. | Method and apparatus for passively aligning components on semiconductor dies |
| US6258403B1 (en) | 1999-09-16 | 2001-07-10 | Lucent Technologies, Inc. | Method for coating facet edges of an optoelectrical device |
| US6325551B1 (en) | 1999-12-08 | 2001-12-04 | New Focus, Inc. | Method and apparatus for optically aligning optical fibers with optical devices |
| US6632029B1 (en) | 1999-12-22 | 2003-10-14 | New Focus, Inc. | Method & apparatus for packaging high frequency components |
| US6480661B2 (en) | 2000-03-03 | 2002-11-12 | The Whitaker Corporation | Optical ADD/DROP filter and method of making same |
| US6811853B1 (en) | 2000-03-06 | 2004-11-02 | Shipley Company, L.L.C. | Single mask lithographic process for patterning multiple types of surface features |
| US6627096B2 (en) | 2000-05-02 | 2003-09-30 | Shipley Company, L.L.C. | Single mask technique for making positive and negative micromachined features on a substrate |
| US6477303B1 (en) | 2000-05-15 | 2002-11-05 | Litton Systems, Inc. | MEMS optical backplane interface |
| US6737223B2 (en) * | 2000-08-07 | 2004-05-18 | Shipley Company, L.L.C. | Fiber optic chip with lenslet array and method of fabrication |
| US7086134B2 (en) * | 2000-08-07 | 2006-08-08 | Shipley Company, L.L.C. | Alignment apparatus and method for aligning stacked devices |
| EP1186916A1 (en) | 2000-09-06 | 2002-03-13 | Corning Incorporated | Fabrication of gratings in planar waveguide devices |
| US6841486B2 (en) * | 2000-10-06 | 2005-01-11 | Tyco Electronics Corporation | Optical substrate having alignment fiducials |
| US6754427B2 (en) * | 2001-02-08 | 2004-06-22 | Shipley Company, L.L.C. | Method and device passively locating a fiber stub in a groove |
| US20040212802A1 (en) * | 2001-02-20 | 2004-10-28 | Case Steven K. | Optical device with alignment compensation |
| US6546173B2 (en) * | 2001-02-20 | 2003-04-08 | Avanti Optics Corporation | Optical module |
| US6546172B2 (en) | 2001-02-20 | 2003-04-08 | Avanti Optics Corporation | Optical device |
| US6956999B2 (en) | 2001-02-20 | 2005-10-18 | Cyberoptics Corporation | Optical device |
| US6443631B1 (en) | 2001-02-20 | 2002-09-03 | Avanti Optics Corporation | Optical module with solder bond |
| US6721479B2 (en) * | 2001-03-07 | 2004-04-13 | Zygo Corporation | Fiber collimator |
| KR100416762B1 (ko) * | 2001-05-08 | 2004-01-31 | 삼성전자주식회사 | 광학 모듈 및 그 제조 방법 |
| KR100442615B1 (ko) * | 2002-03-05 | 2004-08-02 | 삼성전자주식회사 | 정전용량 감소를 위한 적층구조 및 그 제조방법 |
| AU2003263942A1 (en) * | 2002-08-20 | 2004-03-11 | Cyberoptics Corporation | Optical alignment mount with height adjustment |
| US7688689B2 (en) * | 2004-02-26 | 2010-03-30 | Seagate Technology Llc | Head with optical bench for use in data storage devices |
| TWI251355B (en) * | 2004-12-22 | 2006-03-11 | Opto Tech Corp | A LED array package structure and method thereof |
| US7985681B2 (en) * | 2007-06-22 | 2011-07-26 | Micron Technology, Inc. | Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device |
| US8515221B2 (en) * | 2010-01-25 | 2013-08-20 | Axsun Technologies, Inc. | Silicon optical bench OCT probe for medical imaging |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4765865A (en) * | 1987-05-04 | 1988-08-23 | Ford Motor Company | Silicon etch rate enhancement |
| US4810557A (en) * | 1988-03-03 | 1989-03-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a tandem groove, and article produced by the method |
| US4863560A (en) * | 1988-08-22 | 1989-09-05 | Xerox Corp | Fabrication of silicon structures by single side, multiple step etching process |
| DE58909602D1 (de) * | 1989-09-22 | 1996-03-21 | Siemens Ag | Verfahren zum anisotropen Ätzen von Silizium |
| US4957592A (en) * | 1989-12-27 | 1990-09-18 | Xerox Corporation | Method of using erodable masks to produce partially etched structures in ODE wafer structures |
| US5131978A (en) * | 1990-06-07 | 1992-07-21 | Xerox Corporation | Low temperature, single side, multiple step etching process for fabrication of small and large structures |
| US5113404A (en) * | 1990-07-05 | 1992-05-12 | At&T Bell Laboratories | Silicon-based optical subassembly |
| US5123073A (en) * | 1991-05-31 | 1992-06-16 | At&T Bell Laboratories | Precision optical fiber connector |
| US5257332A (en) * | 1992-09-04 | 1993-10-26 | At&T Bell Laboratories | Optical fiber expanded beam coupler |
-
1993
- 1993-06-02 US US08/071,427 patent/US5550088A/en not_active Expired - Lifetime
-
1994
- 1994-05-25 DE DE69416905T patent/DE69416905T2/de not_active Expired - Fee Related
- 1994-05-25 EP EP94303766A patent/EP0635876B1/en not_active Expired - Lifetime
- 1994-06-02 JP JP12046194A patent/JP3268120B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005516253A (ja) * | 2002-01-29 | 2005-06-02 | キネティック リミテッド | 光学回路製造方法及び装置 |
| KR20030065908A (ko) * | 2002-02-01 | 2003-08-09 | 주식회사 옵토*온 | 수동 및 능동정렬이 가능한 실리콘광학테이블 |
| WO2011146944A3 (en) * | 2010-05-21 | 2012-03-01 | Kaiam Corp. | Mems-based levers and their use for alignment of optical elements |
| US8917963B2 (en) | 2010-05-21 | 2014-12-23 | Kaiam Corp. | MEMS-based levers and their use for alignment of optical elements |
| US9690058B2 (en) | 2010-05-21 | 2017-06-27 | Kaiam Corp. | MEMS-based levers and their use for alignment of optical elements |
| US10175433B2 (en) | 2010-05-21 | 2019-01-08 | Kaiam Corp. | MEMS-based levers and their use for alignment of optical elements |
Also Published As
| Publication number | Publication date |
|---|---|
| US5550088A (en) | 1996-08-27 |
| JP3268120B2 (ja) | 2002-03-25 |
| EP0635876B1 (en) | 1999-03-10 |
| DE69416905D1 (de) | 1999-04-15 |
| DE69416905T2 (de) | 1999-10-28 |
| EP0635876A1 (en) | 1995-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07168044A (ja) | セルフアライメント型光学サブアセンブリ製作方法 | |
| US4810557A (en) | Method of making an article comprising a tandem groove, and article produced by the method | |
| US6621961B2 (en) | Self-alignment hybridization process and component | |
| US5907791A (en) | Method of making semiconductor devices by patterning a wafer having a non-planar surface | |
| JPH04234108A (ja) | マスク位置決めマーク形成方法 | |
| JP2008505355A (ja) | 一体型整列機構を有する光導波路アセンブリを製造するための方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| US6124080A (en) | Method of manufacturing an optical device with a groove accurately formed | |
| JPH0482263A (ja) | 半導体記憶装置 | |
| JPH1048454A (ja) | 光ファイバの位置決め・保持方法及び装置 | |
| GB2215087A (en) | A method of processing substrates used for mounting and aligning optical elements and components | |
| KR100532184B1 (ko) | 광도파로 소자 제조방법 | |
| JPH07107901B2 (ja) | 縮小投影露光法によるテ−パ−形成方法 | |
| JP3481426B2 (ja) | ハイブリッド光導波路デバイスの製造方法 | |
| US20060104583A1 (en) | Method of fabricating ridge type waveguide integrated semiconductor optical device | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS63271957A (ja) | 多層配線形成方法 | |
| JPS58188138A (ja) | 半導体装置の製造方法 | |
| JPH11135404A (ja) | 半導体装置の製造方法 | |
| JPH03148121A (ja) | エッチング方法 | |
| JPH08273990A (ja) | 溝付きＳｉ基板の形成方法 | |
| JPH01115125A (ja) | 半導体装置の製造方法 | |
| JPS59184531A (ja) | 半導体装置の製造方法 | |
| KR19980065688A (ko) | 반도체 소자의 패터닝 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011205 |
|
| LAPS | Cancellation because of no payment of annual fees |