KR20040054590A - 전자 디바이스와 그의 제법, 및 스퍼터링 타겟 - Google Patents

전자 디바이스와 그의 제법, 및 스퍼터링 타겟 Download PDF

Info

Publication number
KR20040054590A
KR20040054590A KR1020030093972A KR20030093972A KR20040054590A KR 20040054590 A KR20040054590 A KR 20040054590A KR 1020030093972 A KR1020030093972 A KR 1020030093972A KR 20030093972 A KR20030093972 A KR 20030093972A KR 20040054590 A KR20040054590 A KR 20040054590A
Authority
KR
South Korea
Prior art keywords
aluminum alloy
film
electrode
electronic device
alloy film
Prior art date
Application number
KR1020030093972A
Other languages
English (en)
Other versions
KR100600229B1 (ko
Inventor
고토히로시
구기미야도시히로
나카이주니치
도미히사가쓰후미
Original Assignee
가부시키가이샤 고베 세이코쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 고베 세이코쇼 filed Critical 가부시키가이샤 고베 세이코쇼
Publication of KR20040054590A publication Critical patent/KR20040054590A/ko
Application granted granted Critical
Publication of KR100600229B1 publication Critical patent/KR100600229B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

금속 산화물로 이루어진 제 1 전극, 및 상기 제 1 전극과 직접 접촉하여 전기적으로 접속하는, 알루미늄 합금막으로 이루어진 제 2 전극으로 이루어진 전자 디바이스에 있어서, 상기 제 1 전극과 상기 제 2 전극이 직접 접촉한 접촉 계면에서, 상기 알루미늄 합금막을 구성하는 합금 성분의 적어도 일부가, 석출물 또는 농화층으로서 존재하도록 구성한다. 이에 따라, 알루미늄 합금막과 금속 산화물 전극이 직접 접촉하는 것을 가능하게 하여, 차단 금속의 생략을 가능하게 하는 전자 디바이스와 그 제조 기술이 제공된다.

Description

전자 디바이스와 그의 제법, 및 스퍼터링 타겟{AN ELECTRONIC DEVICE AND A METHOD FOR PRODUCING THE SAME, AND A SPUTTERING TARGET}
본 발명은 박막상의 전자 디바이스와 그 제법, 및 스퍼터링 타겟(sputtering target)에 관한 것으로, 특히, 반도체나 액정 모니터와 같은 액티브 및 패시브 매트릭스형의 플랫 패널 디스플레이, 반사막, 광학 부품 등에 사용되는 화소 전극과 알루미늄 합금막을 구성 요소로서 포함하는 신규한 표시 디바이스와 그 제법, 및 스퍼터링 타겟에 관한 것이다.
예컨대, 액티브 매트릭스형의 액정 표시 장치는 박막 트랜지스터(TFT)를 스위칭 소자로 하여, 화소 전극과 주사선 및 신호선 등의 배선부를 구비한 TFT 어레이기판, 이 TFT 어레이 기판에 대하여 소정 간격을 두고 대향 배치되는 공통 전극을 구비한 대향 기판, 및 이들 TFT 어레이 기판과 대향 기판과의 사이에 충전된 액정층에 의해 구성된다. 화소 전극으로서는, 산화 인듐(In2O3)에 산화 주석(SnO)을 10 질량% 정도 함유시킨 산화 인듐 주석(ITO)막 등이 사용된다.
또한, 이 화소 전극에 전기적으로 접속되는 배선부의 신호선은 순수한 알루미늄 또는 Al-Nd와 같은 알루미늄 합금과 화소 전극이 직접 접촉하지 않도록, 그 동안에 차단 금속으로서 Mo, Cr, Ti, W 등의 고융점 금속으로 이루어진 적층막을 개재시키고 있지만, 최근에는 이들 고융점 금속을 생략하여, 신호선에 화소 전극을 직접 접속시키는 시도도 이루어지고 있다.
예컨대, 일본 특허 공개 공보 제99-337976호에 따르면, 산화 인듐에 산화 아연을 10 질량% 정도 함유시킨 ITO막으로 이루어진 화소 전극을 사용하면, 신호선과의 직접 접촉이 가능하게 된다고 되어 있다.
또한, 미국 특허 제 6218206호 공보에는 드레인 전극에 플라즈마 처리나 이온 주입에 의해 표면 처리를 실시하는 방법이 개시되었으며, 또한, 특허 문헌 3에는 제 1 층의 게이트와 소스 및 드레인 전극으로서, N, O, Si, C 등의 불순물을 포함하는 제 2 상을 적층한 적층막을 형성하는 방법이 개시되어 있고, 이들 방법을 채용하면, 상술한 고융점 금속을 생략한 경우라도 화소 전극과의 접촉 저항을 낮은 수준으로 유지할 수 있다는 것이 밝혀져 있다.
상술한 종래 기술에서 차단 금속을 개재시키는 이유는, 신호선을 구성하는 알루미늄 또는 알루미늄 합금 배선과 화소 전극을 직접 접촉시키면 접촉 저항이 상승하여, 화면의 표시 품위가 저하되기 때문이다. 이는, 알루미늄이 매우 산화되기 쉽고, 대기중에서는 표면이 용이하게 산화되는 점, 및 화소 전극은 금속 산화물이기 때문에, 성막시에 발생하는 산소나 성막시에 첨가하는 산소에 의해 알루미늄이 산화되어, 표면에 알루미늄 산화물층이 생성되기 때문이다. 그리고, 이와 같이 신호선과 화소 전극과의 접촉 계면에 절연물층이 형성되면, 신호선과 화소 전극간의 접촉 저항이 높아져, 화면의 표시 품위가 저하된다.
한편 차단 금속은 원래 알루미늄 합금의 표면 산화를 막아, 알루미늄 합금막과 화소 전극의 접촉을 양호하게 하는 작용을 가지고 있지만, 상기 접촉 계면에 차단 금속을 개재시킨 종래 구조를 얻기 위해서는 차단 금속 형성 공정이 불가결해지기 때문에, 게이트 전극이나 소스 전극, 나아가서는 드레인 전극의 형성에 요하는 성막용의 스퍼터링 장치에 더하여, 차단 금속 형성용의 성막 챔버를 여분으로 장비해야만 한다. 그러나, 양산에 의한 액정 패널 등의 저비용화가 진행됨에 따라서, 차단 금속의 형성에 따른 제조 비용의 상승이나 생산성의 저하는 경시할 수 없게 되었다.
이와 같은 점에서 최근에는, 차단 금속을 생략 가능하게 하는 전극 재료나 제조 프로세스가 요구되고 있다. 이러한 요구에 대하여 상술한 특허 문헌 2에서는 표면 처리를 위한 공정이 1 공정 가중된다. 한편, 미국 특허 제 6252247 호 공보에서는 게이트 전극이나 소스 전극, 또는 드레인 전극의 성막을 동일한 성막 챔버로 연속하여 수행할 수 있지만, 공정수의 증대를 피할 수 없다. 게다가, 불순물이 혼입된 막과 혼입되지 않은 막의 열팽창 계수의 차이에 의해, 연속 사용시에 챔버의 벽면에서 막이 벗겨져 떨어지는 현상이 빈발하기 때문에, 유지 보수를 위해 장치를 빈번히 정지시켜야만 한다. 또한, 일본 특허 공개 공보 제99-337976호에서는 현 시점에서 가장 보급되어 있는 산화 인듐 주석(ITO)막을 산화 인듐 아연(IZO)막으로 변경해야 하기 때문에 재료 비용이 많이 든다.
또한, 표시 디바이스의 표시 품위를 유지하기 위해서는, 전극 재료로서 낮은 전기 저항과 높은 수준의 내열성이 요구된다. 예컨대, 표시 디바이스 소자의 하나인 비정질 TFT의 소스나 드레인 전극 재료 등으로서 사용하는 경우에 요구되는 특성은 전기 저항률이 8μΩ·cm 이하(바람직하게는 5μΩ·cm 이하)이고, 내열 온도는 300 내지 350℃이다. 또한, 게이트 전극 재료로서 사용하는 경우에 요구되는특성은 전기 저항률이 8μΩ·cm 이하이고, 내열 온도가 400 내지 450℃이다. 소스/드레인 전극은 화소의 판독/기입을 위해 상시 전류를 흘리기 때문에, 전기 저항률을 낮게 억제하고 표시 디바이스의 소비 전력을 적게 하는 것이 바람직하다. 또한, 저항과 규제 용량의 곱으로 결정될 때 정수를 작게 하고, 표시 패널을 대형화한 경우라도 표시 품위를 유지할 수 있도록 할 필요가 있다. 또한, 요구되는 내열성은 표시 디바이스의 구조에 따라 다르며, 전극 형성 후의 후공정에서 사용하는 절연막의 성막 온도나 반도체층의 성막 및 열처리 온도에 의존한다.
본 발명은 상기와 같은 사정에 착안하여 이루어진 것으로, 그 목적은 상술한 바와 같은 차단 금속의 생략을 가능하게 하는 동시에, 공정수를 증가시키지 않고 간략화하여, 알루미늄 합금막을 화소 전극에 대하여 직접적이면서 확실히 접촉시킬 수 있는 바와 같은 기술을 확립하는 데에 있다. 또 다른 목적은 전기 저항률이 낮으면서 접촉 저항을 낮출 수 있는 우수한 전기 특성과 내열성을 양립시키고, 나아가서는 표시 디바이스에 있어서 반사 전극이나 TAB(탭) 접속 전극과 재료를 공통화할 수 있는 바와 같은 기술을 확립하는 데에 있다.
도 1은 본 발명의 표시 디바이스용 어레이 기판이 적용되는 액정 패널 기판과 액정 표시 디바이스의 구성을 예시하는 개략적인 단면 확대 설명도이다.
도 2는 본 발명의 제 1 실시예에 따른 표시 디바이스용 어레이 기판에 적용되는 박막 트랜지스터의 구조를 예시하는 개략적인 단면 설명도이다.
도 3은 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 4는 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 5는 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 6은 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 7은 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 8은 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 9는 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 10은 상기 도 2에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 11은 본 발명의 실시예에서 수득된 표시 디바이스용 어레이 기판에 있어서의, 알루미늄 합금막과 화소 전극과의 접촉 계면의 구조를 예시한 단면 모식도이다.
도 12는 석출물을 형성하여, 추가로 Ni 농화층을 계면에 형성한 접촉 홀의 개념도이다.
도 13은 본 발명의 실시예에서 수득한 표시 디바이스용 어레이 기판에 있어서, 알루미늄 합금 배선과 화소 전극과의 접촉 계면의 또 다른 구조를 예시한 단면 모식도이다.
도 14는 본 발명의 제 2 실시예에 따른 표시 디바이스용 어레이 기판에 적용되는 박막 트랜지스터의 구조를 예시한 개략적인 단면 설명도이다.
도 15는 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 16은 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 17은 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 18은 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 19는 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 20은 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 21은 상기 도 14에 도시한 표시 디바이스용 어레이 기판의 제조 공정의 일례를, 순서에 따라 도시한 설명도이다.
도 22는 알루미늄 합금막과 화소 전극과의 접촉 저항 측정에 사용한 켈빈 패턴을 도시한 도면이다.
도 23은 실험에서 수득한 알루미늄 합금막 표면의 에칭 깊이와 접촉 저항의 관계를 도시한 그래프이다.
도 24a는 Al-X-Nd(X는 Ni임)의 X 함량이 전기적 특성에 미치는 영향을 나타내는 그래프이고, 도 24b는 마찬가지로 X 함량이 내열성에 미치는 영향을 나타내는 그래프이다.
도 25a는 Al-X-Nd(X는 Ni임)의 Nd 함량이 전기적 특성에 미치는 영향을 나타내는 그래프이고, 도 25b는 마찬가지로 Nd 함량이 내열성에 미치는 영향을 나타내는 그래프이다.
도 26은 Al-Ni-Nd의 Ni와 Nd의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 27은 Al-Ni-Y의 Ni와 Y의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 28은 Al-Ni-Fe의 Ni와 Fe의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 29는 Al-Ni-Co의 Ni와 Co의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 30은 Al-Ag-Nd의 Ag와 Nd의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 31은 Al-Ag-Y의 Ag와 Y의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 32는 Al-Ag-Fe의 Ag와 Fe의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 33은 Al-Ag-Co의 Ag와 Co의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 34는 Al-Zn-Nd의 Zn과 Nd의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 35는 Al-Zn-Y의 Zn과 Y의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 36은 Al-Zn-Fe의 Zn과 Fe의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 37은 Al-Zn-Co의 Zn과 Co의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 38은 Al-Cu-Nd의 Cu와 Nd의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 39는 A1-Cu-Y의 Cu와 Y의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 40은 Al-Cu-Fe의 Cu와 Fe의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도 41은 Al-Cu-Co의 Cu와 Co의 조성에 대하여, 8μΩ·cm의 전기 저항률과 300℃ 이상의 내열성을 확보할 수 있는 조성 범위를 나타내는 도면이다.
도면의 주요 부분에 대한 부호의 설명
15 : 스페이서 16 :밀봉재
17 : 보호막 18 : 확산판
19 : 프리즘 시트 20 : 도광판
21 : 반사판 22 : 백 라이트
23 : 유지 프레임 24 : 프린트 기판
상기 과제를 해결할 수 있는 본 발명에 따른 전자 디바이스는, 금속 산화물로 이루어진 제 1 전극, 및 상기 제 1 전극과 직접 접촉하여 전기적으로 접속하는,알루미늄 합금막으로 이루어진 제 2 전극으로 이루어진다. 여기에서, 상기 제 1 전극과 상기 제 2 전극이 직접 접촉한 접촉 계면에서, 상기 알루미늄 합금막을 구성하는 합금 성분의 적어도 일부가 석출물 또는 농화층으로서 존재하고 있다.
상기 알루미늄 합금막은 합금 성분으로서 Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, Bi로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자%로 포함하는 것이 바람직하고, 그 중에서도 적어도 Ni를 함유하는 것이 바람직하다.
본 발명의 구성 소재가 되는 상기 제 1 전극으로서는 산화 인듐 주석 또는 산화 인듐 아연이 바람직하다.
상기 알루미늄 합금막에는, 또다른 합금 성분으로서 Nd, Y, Fe, Co로 이루어진 군에서 선택되는 1종 이상이 0.1 내지 6 원자%의 범위로 포함될 수 있다.
상기 알루미늄 합금막 중에서 특히 바람직한 것은 상기 합금 성분으로서, X 1(X1는 Ag, Zn, Cu, Ni 중 1종 이상임)과 X2(X2는 Nd, Y 중 1종 이상임)을 포함하며, 이들 함유량이 하기 수학식 I의 관계를 만족시키는 것이다.
상기 식에서,
CX1은 알루미늄 합금 중의 Ag, Zn, Cu, Ni의 함유량(원자%)를 나타내고,
CX2는 알루미늄 합금 중의 Nd, Y의 함유량(원자%)을 나타낸다.
또는, 합금 성분으로서, Y1(Y1는 Ag, Zn, Cu, Ni 중 1종 이상임)과 Y2(Y2는 Fe, Co 중 1종 이상임)를 포함하며, 이들의 함유량이 하기 수학식 2의 관계를 만족시키는 것이다.
상기 식에서,
CY1은 알루미늄 합금 중의 Ag, Zn, Cu, Ni의 함유량(원자%)을 나타내고,
CY2는 알루미늄 합금 중의 Fe, Co의 함유량(원자%)을 나타낸다.
또한, 상기 알루미늄 합금막은 비평형 상태에서 고용(固溶)한 합금 성분의 일부 또는 전부가 석출물 또는 농화층으로서 존재하며, 전기 저항률이 8μΩ·cm 이하로 억제된 것이 바람직하다. 그리고, 상기 알루미늄 합금막과 상기 제 1 전극과의 접촉 계면에는, 긴 직경이 0.01μm을 초과하는 크기의 도전성 석출물이 100μm2당 0.13개를 초과하는 개수로 존재하거나, 면적률로 0.5%를 초과하여 존재하는 것이 바람직하다.
합금 성분으로서 Ni를 포함하는 상기 알루미늄 합금막은 상기 막의 표면에서 1 내지 10nm의 두께 영역에서의 Ni 함량이 10 원자% 이하인 Ni 농화층을 가지는 것이 바람직하다. 여기에서, Ni 농화층이란 알루미늄 합금막 내부의 Ni 함유량을 초과한 Ni 함유량을 갖는 층을 의미한다. 그리고 이들 알루미늄 합금막은 표시 디바이스에 있어서 반사막으로서, 또는 탭 접속 전극으로서 유효하게 기능한다.
또한 본 발명에 따른 전자 디바이스는 금속 산화물로 이루어진 제 1 전극, 및 상기 제 1 전극과 직접 접촉하여 전기적으로 접속하는, Sm을 0.1 내지 6원자%포함하는 알루미늄 합금막으로 이루어진 제 2 전극으로 이루어지고, 여기에서, 상기 제 1 전극과 상기 제 2 전극이 직접 접촉한 접촉 계면에서, 상기 알루미늄 합금막에 포함되는 Sm과 상기 제 1 전극의 금속 산화물을 구성하는 원소가 상호 확산된 층을 이룬다.
또한, 본 발명에 따른 제법은 상기 전자 디바이스를 제조하기 위한 유용한 방법으로서, 그 구성은 기판 상에 형성된 알루미늄 합금막을 150 내지 400℃의 온도에서 가열함으로써, 상기 알루미늄 합금막 중에 포함된 상기 합금 원소의 일부 또는 전부를 포함하는 도전성 석출물을 형성시키는 공정을 포함하는 데에 요지를 가지고 있다.
이 방법을 실시함에 있어서는, 상기 알루미늄 합금막에 비평형 상태로 고용한 합금 성분의 일부 또는 전부와 상기 제 1 전극의 합금 성분을 상호 확산시킴으로써, 상기 알루미늄 합금막과 상기 제 1 전극의 접촉 계면에 금속간 화합물을 형성시킬 수 있다. 또한, 상기 알루미늄 합금막을 형성하는 바람직한 방법으로서는, 스퍼터링법이 예시된다. 그리고, 상기 알루미늄 합금막 상에 절연막을 적층 형성하고, 이 절연막에 접촉 홀 에칭을 실시한 뒤, 계속해서 알루미늄 합금 배선을 알루미늄 합금 표면에서 1 내지 200nm, 보다 바람직하게는 3 내지 100nm로 라이트 에칭하고, 이 알루미늄 합금막 중에 비평형 상태에서 고용된 합금 성분의 일부 또는 전부의 석출물(금속간 화합물)을 부분적으로 노출시키면, 그 위에 형성되는 화소 전극과의 접촉 저항을 보다 한층 저감시킬 수 있기 때문에 바람직하다.
상기 라이트 에칭은 상기 알루미늄 합금막을 에칭할 수 있는 가스를 이용한드라이 에칭, 또는 상기 알루미늄 합금막을 에칭할 수 있는 약액을 이용한 웨트 에칭에 의해 실시할 수 있고, 이 라이트 에칭 공정에서 사용하는 약액으로서는 패터닝에 사용하는 포토레지스트의 박리액을 사용하는 것이 좋다.
또한, 본 발명의 스퍼터링 타겟은 상술한 바와 같은 알루미늄 합금막을 형성하기 위한 유용한 타겟재료로서, 합금 성분으로서 Ag, Zn, Cu, Ni로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자% 함유함과 동시에, Nd, Y, Fe, Co로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자%로 함유하는 데에 특징을 가지고 있다.
본 발명은 이상과 같이 구성되어 있고, 알루미늄 합금막과 전극과의 직접 접촉을 가능하게 하고, 차단 금속을 생략함으로써 제조의 공정수와 비용을 대폭 경감시켜서, 저렴하면서 또한 고성능의 전자 디바이스 및 전자 디바이스용 어레이 기판을 제공할 수 있게 되었다.
상기 본 발명에 따르면, Au나 Ag 등의 산화되기 어려운 귀금속, Zn, Cu, Ni, Sr, Ge, Sm과 같이, 산화물로서의 전기 전도율이 비교적 낮은 원소, 및 Bi와 같이 알루미늄으로의 고용 한도가 낮은 원소를, 알루미늄으로 이루어진 막에 미량 함유시킴으로써, 배선재로서의 막 자체의 도전성을 악화시키지 않고 제 1 전극과 제 2 전극(알루미늄 합금막)과의 접촉 계면에 전기 저항이 낮은 영역을 부분적 또는 전면적으로 형성시키고, 이에 따라, 제 1 전극과 제 2 전극(알루미늄 합금막)과의 접촉 저항을 대폭 저감시키고, 액정 모니터의 표시 품위를 높은 수준으로 유지하면서, 공정수와 제조 비용을 대폭 삭감시킬 수 있게 한 것이다. 또한, 상기 알루미늄 합금막에 Nd, Y, Fe, Co에서 선택된 1종 이상을 첨가함으로써, 내열성도 큰 폭으로 높일 수 있다.
이하, 도면을 참조하면서, 본 발명에 따른 전자 디바이스의 일례인 표시 디바이스와 표시 디바이스용 어레이 기판의 실시예를 상세히 설명하지만, 본 발명은 물론 도시한 예로 한정되는 것은 아니며, 전술했거나 후술할 취지에 적합할 수 있는 범위에서 적당히 변경하여 실시하는 것도 가능하며, 이들은 모두 본 발명의 기술적 범위에 포함된다.
또한, 박막 트랜지스터를 포함하지 않는 패시브 매트릭스 구동형 표시 디바이스, 반사형 액정 표시 디바이스 등의 반사 전극, 외부로의 신호 입출력을 위해 사용되는 TAB(탭) 접속 전극에 대해서도 알루미늄 합금막을 동일하게 적용할 수 있지만, 이들 실시예에 대해서는 생략한다.
도 1은 본 발명이 적용되는 액정 표시 장치에 탑재되는 액정 패널 구조의 개략적인 단면 확대 설명도이다.
도 1의 액정 패널은 TFT 어레이 기판(1), 이 TFT 어레이 기판(1)에 대향하여 배치된 대향 기판(2), 및 이들 TFT 어레이 기판(1)과 대향 기판(2) 사이에 배치되어, 광 변조층으로서 기능하는 액정층(3)을 구비하고 있다. TFT 어레이 기판(1)은 절연성의 유리 기판(1a) 상에 배치된 박막 트랜지스터(TFT)(4), 화소 전극(5), 주사선이나 신호선을 포함하는 배선부(6)로 이루어진다.
대향 기판(2)은 TFT 어레이 기판(1) 측의 전면에 형성된 공통 전극(7), 화소 전극(5)에 대향하는 위치에 배치된 컬러 필터(8), TFT 어레이 기판(1) 상의 박막트랜지스터(TFT)(4)나 배선부(6)에 대향하는 위치에 배치된 차광막(9)으로 이루어진다.
또한, TFT 어레이 기판(1) 및 대향 기판(2)을 구성하는 절연성 기판의 외면측에는 편광판(10, 10)이 배치됨과 동시에, 대향 기판(2)에는 액정층(3)에 포함되는 액정 분자를 소정 방향으로 배향시키기 위한 배향막(11)이 설치되어 있다.
이러한 구조의 액정 패널에서는, 대향 기판(2)과 화소 전극(5) 사이에 형성되는 전계에 의해, 액정층(3)에서의 액정 분자의 배향 방향이 제어되고, TFT 어레이 기판(1)과 대향 기판(2) 사이의 액정층(3)을 통과하는 광이 변조되고, 이에 따라, 대향 기판(2)을 투과하는 광의 투과 광량이 제어되어 화상이 표시된다.
또한, TFT 어레이는 TFT 어레이 외부로 인출된 TAB 테이프(12)에 의해 드라이버 회로(13) 및 제어 회로(14)에 의해 구동된다.
도면 중, (15)는 스페이서이고, (16)은 밀봉재이고, (17)은 보호막이고, (18)은 확산판이고, (19)는 프리즘 시트이고, (20)은 도광판이고, (21)은 반사판이고, (22)은 백 라이트이고, (23)은 유지 프레임이고, (24)는 프린트 기판을 각각 나타내고, 이들에 대해서는 후술한다.
도 2는 본 발명에서 채용되는 어레이 기판에 적용되는 제 1 실시예에 따른 박막 트랜지스터부의 구조를 예시하는 개략적인 단면 설명도이다. 도 2에 도시한 바와 같이, 유리 기판(1a) 상에는 알루미늄 합금막에 의해 주사선(25)이 형성되며, 이 주사선(25)의 일부는 박막 트랜지스터의 온·오프를 제어하는 게이트 전극(26)으로서 기능한다. 또한, 게이트 절연막(27)을 통해 주사선(25)과 교차하도록, 알루미늄 합금막에 의해 신호선이 형성되며, 이 신호선의 일부는 박막 트랜지스터의 소스 전극(28)으로서 기능한다.
게이트 절연막(27) 상의 화소 영역에는, 예컨대 In2O3에 SnO를 함유시킨 ITO 막에 의해 형성된 화소 전극(5)이 배치되어 있다. 알루미늄 합금막으로 형성된 박막 트랜지스터의 드레인 전극(29)은 화소 전극(5)에 직접 접촉하여 전기적으로 접속된다.
이 TFT 어레이 기판(1)에 주사선(25)을 통해서 게이트 전극(26)에 게이트 전압을 공급하면, 박막 트랜지스터가 온(on) 상태가 되고, 미리 신호선에 공급된 구동 전압이 소스 전극(28)으로부터 드레인 전극(29)을 통해서 화소 전극(5)으로 공급된다. 그리고, 화소 전극(5)에 소정 수준의 구동 전압이 공급되면, 도 1에서 설명한 바와 같이 대향 기판(2)과의 사이에 전위차가 발생하여, 액정층(3)에 포함되는 액정 분자가 배향하여 광 변조가 이루어진다.
다음에, 도 2에 도시한 TFT 어레이 기판(1)의 제법에 대하여 간단히 설명한다. 또한, 여기에서 스위칭 소자로서 형성되는 박막 트랜지스터는 수소 비정질 실리콘을 반도체층으로서 사용한 비정질 실리콘 TFT를 일례로 든다.
제 1 실시예에 따른 TFT 어레이 기판(1)의 제조 공정의 개략을, 도 3 내지 10를 예로 들어 설명한다.
우선, 유리 기판(1a)에 스퍼터링 등의 수법으로 예컨대 막 두께 200nm 정도의 알루미늄 합금 박막을 형성하고, 이 알루미늄 합금 박막을 패터닝함으로써, 게이트 전극(26)과 주사선(25)을 형성한다(도 3). 이 때, 후술할 게이트 절연막(27)의 적용 범위가 양호해지도록, 알루미늄 합금 박막의 가장자리를 약 30 내지 40도의 테이퍼형으로 에칭해 두는 것이 좋다. 이어서, 도 4에 도시한 바와 같이, 예컨대 플라즈마 CVD법 등의 수법으로, 예컨대 막 두께가 약 300nm 정도의 산화 실리콘막(SiOx)으로 게이트 절연막(27)을 형성하고, 추가로, 예컨대 막 두께 50nm 정도의 수소화 비정질 실리콘막(a-Si:H)과 막 두께 300nm 정도의 질화 실리콘막(SiNx)을 성막한다.
계속해서, 게이트 전극(26)을 마스크로 하는 이면 노광에 의해 도 5에 도시한 바와 같이 질화 실리콘막(SiNx)을 패터닝하여, 채널 보호막을 형성한다. 또한 그 위에, 인을 도핑한 예컨대 막 두께 50nm 정도의 n＋형 수소화 비정질 실리콘막(n+a-Si:H)을 성막한 뒤, 도 6에 도시한 바와 같이, 수소화 비정질 실리콘막(a-Si:H)과 n＋형 수소화 비정질 실리콘막(n＋a-Si:H)을 패터닝한다.
그리고 그 위에, 예컨대 막 두께 300nm 정도의 알루미늄 합금막을 성막하여, 도 7에 도시한 바와 같이 패터닝함으로써, 신호선과 일체의 소스 전극(28), 및 화소 전극(5)에 접촉되는 드레인 전극(29)을 형성한다. 또한, 소스 전극(28)과 드레인 전극(29)을 마스크로 하여, 채널 보호막(SiNx) 상의 n＋형 수소화 비정질 실리콘막(n＋a-Si:H)을 제거한다.
그리고 도 8에 도시한 바와 같이, 예컨대 플라즈마 CVD 장치 등을 이용하여,질화 실리콘막(30)을 예컨대 막 두께 300nm 정도로 성막함으로써, 층간 절연막을 형성한다. 이 때의 성막은 예컨대 300℃ 정도에서 이루어진다. 그리고 이 질화 실리콘막(30) 상에 포토레지스트층(31)을 형성한 뒤, 이 질화 실리콘막(30)을 패터닝하여, 예컨대 드라이 에칭 등에 의해 질화 실리콘막(30)에 접촉 홀(32)을 형성한다. 이 때, 질화 실리콘막(30)의 에칭 완료 후에도, 추가로 질화 실리콘의 에칭에 요하는 시간 110% 정도의 오버 에칭을 가한다. 이 처리로, 알루미늄 합금 표면도 수십 nm 정도 에칭된다.
또한, 도 9에 도시한 바와 같이, 예컨대 산소 플라즈마에 의한 애슁 공정을 거친 후, 예컨대 아민계 등의 박리액을 이용하여 포토레지스트층(31)의 박리 처리를 하고, 마지막으로, 도 10에 도시한 바와 같이 예컨대 막 두께 40nm 정도의 ITO 막을 성막하여, 패터닝에 의해 화소 전극(5)을 형성하면, TFT 어레이 기판이 완성된다.
이러한 제조 공정으로 형성된 TFT 어레이 기판은 화소 전극(5)과 알루미늄 합금으로 형성된 예컨대 드레인 전극(29)이 직접 접촉한 것이 된다. 또한, 본 발명에서 사용하는 알루미늄 합금은 반사형 액정의 반사 전극이나 탭 접속 전극으로서도 사용할 수 있다.
상기 제법을 실시할 때에, 예컨대 드레인 전극(29)을 구성하는 알루미늄 합금막 소재로서, Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, Bi로 이루어진 군에서 선택되는 1종 이상을 합금 성분으로서 0.1 내지 6 원자% 함유하는 알루미늄 합금을 사용하면, 이 드레인 전극(29)의 형성 조건에 따라서 드레인 전극(29)을 구성하는 상기알루미늄 합금막과 화소 전극(5)과의 접촉 계면에, 예컨대 도 11 내지 13의 단면 확대 개념도에 도시한 바와 같은 3종류의 계면이 형성된다.
상술한 바와 같은 합금 성분을 포함하는 알루미늄 합금막을 형성하기 위해서는, 상술한 바와 같은 합금 성분을 포함하는 알루미늄 합금으로 이루어진 타겟을 이용하여 스퍼터링하면 좋다. 그 타겟은 추가로 Nd, Y, Fe, Co로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자% 함유할 수 있다.
덧붙여서 말하면, 알루미늄 합금막 중에 포함되는 상기 합금 성분의 양이 0.1 원자% 미만에서는 화소 전극과의 접촉 계면에 형성되는 농화층나 석출물, 금속간 화합물량이 불충분하여, 본 발명에서 의도하는 수준의 접촉 저항 저감 효과를 얻기 어려워지고, 반대로 6 원자%를 초과하여 과도하게 함유시키면, 알루미늄 합금막의 전기 저항이 높아져 화소의 응답 속도가 늦어지고, 소비 전력이 증대하여 디스플레이로서의 품위가 저하되어, 실용에 제공할 수 없게 된다. 따라서, 이들의 이해 득식을 고려하면, 상기 합금 성분의 함유량을 0.1 원자% 이상, 보다 바람직하게는 0.2 원자% 이상이고, 6 원자% 이하, 보다 바람직하게는 5 원자% 이하로 억제하는 것이 요망된다.
도 11은 알루미늄 합금막과 화소 전극(5)의 접촉 계면에, 상술한 합금 성분(고용 원소)을 포함하는 도전성의 석출물이 형성되고, 이 석출물을 통해서 대부분의 접촉 전류가 흐름으로써, 알루미늄 합금과 화소 전극이 전기적으로 도통하는 상태를 개념적으로 나타낸 도면이다. 이러한 상태는, 예컨대 후술하는 바와 같은 절연막 형성시의 열이력 또는 배선막 형성 후, 접촉 홀 에칭전에 열처리를 가하고, 고용 원소를 포함하는 도전성의 석출물을 알루미늄 입계에 형성시킴으로써 수득할 수 있다.
즉, 절연막 성막시에 열이력을 가하거나, 배선막 형성 후에 접촉 홀 에칭 전에, 바람직하게는 150 내지 400℃에서 15분 이상의 열처리를 가함으로써 재결정화시켜서, 상기 고용 원소를 포함하는 석출물 또는 알루미늄을 포함하는 고용 원소의 금속간 화합물을 알루미늄 입계에 생성시킨다.
다음에, 절연막의 접촉 홀 에칭 공정에서, 알루미늄 합금막의 표면에서 1 내지 200nm, 보다 바람직하게는 3 내지 100nm 정도가 에칭되도록 오버 에칭 시간을 추가하여, 알루미늄 합금막의 표면에 라이트 에칭을 실시한다. 동일한 효과로서, 절연막의 접촉 홀 에칭 공정후의 포토레지스트 박리 공정으로, 알루미늄에 대하여 라이트 에칭 효과를 갖는 아민계의 박리액을 사용하여, 알루미늄 합금막의 표면에 고용 원소의 석출물(금속간 화합물)의 일부를 노출시키는 것도 가능하다. 이 때, 알루미늄 합금의 표면에 절연막이 형성되더라도, 노출 부분은 상기 고용 원소의 특성에 의해 알루미늄에 비해 산화 피막이 형성되기 어렵기 때문에, 절연막은 거의 형성되지 않고, 또한 원소에 따라서는 도전성의 산화물을 형성한다. 더구나 이 노출 부분은, 전기 저항이 낮기 때문에 전기가 흐르기 쉽고, 알루미늄 합금막이 화소 전극(5)에 직접 접속하더라도 접촉 저항은 낮게 억제할 수 있다.
또한, 여기에서 사용하는 박리액의 종류는 특별히 제한되지 않지만, 바람직한 것은 주성분으로서 모노에탄올아민을 5 내지 70 질량% 정도, 보다 바람직하게는 25 내지 70 질량% 정도 포함하는 것이다. 이 박리액은 각종 금속 재료의 에칭 후에 잔류하는 변질막이나 폴리머 피막 제거의 목적으로 일반적으로 사용되는 박리액 이며, 오염물에 대한 제거 효과도 높다. 따라서, 이러한 박리액을 세정에 사용함으로써, 충분히 낮은 접촉 저항치를 확보할 수 있다.
그 밖에, 히드록실아민과 같은 아민계 주체의 박리액이나, 아민계의 주성분에 더하여 5 내지 25 질량% 정도의 물을 포함하는 박리액도 우수한 라이트 에칭 효과를 가지고 있어, 두께가 얇은 알루미늄 산화물이면 제거할 수 있다. 그러나, 이러한 종류의 박리액은 고가이며, 더구나, 알루미늄 합금에 대한 에칭 속도도 빠르기 때문에 제어가 약간 어렵다.
도 12에는, Ni를 포함하는 알루미늄 합금막에 있어서, 접촉 저항을 더욱 저감시킬 수 있는 구조로서, Ni 농화층을 화소 전극 계면의 알루미늄 합금 표면에 형성한 개념도를 나타내고 있다. 바람직한 Ni 농화층의 두께는 1 내지 10nm이고, Ni 농도는 박막 내부의 알루미늄 합금의 농도 이상이며, 알루미늄 합금막 내부의 Ni 함유량+8 원자% 이하(즉, 알루미늄 합금막 내부의 Ni 함량이 2 원자%인 경우, 10 원자% 이하)이다. 예컨대, Al-2 원자% Ni 합금막의 계면에는 단면 TEM 관찰과 EDX 조성 분석에 의해, 두께 4nm, Ni 농도 8.7 원자%의 Ni 농화층이 존재하는 것이 확인되었다.
Ni 함유 알루미늄 합금에 있어서는, 석출되지 않고 고용 상태로 존재하는 Ni 원자가 존재한다. 드라이 에칭이나 알칼리 에칭에 의해 Al을 제거할 때에, Ni는 에칭 속도가 느리고, 알칼리에 불용성인 점에서, 표면에 재부착되어, 잔사로서 잔류한다. 이 때문에, Ni의 농화층이 형성된다고 생각된다. 즉, 열처리 등에 의해알루미늄 합금 중의 Ni의 고용 한계(0.77%)를 초과하는 Ni가 알루미늄 입계에 석출되거나, 일부가 알루미늄 표면에 확산 농축하여 Ni 농화층이 형성된다고 생각된다. 또는, 접촉 홀의 에칭 공정시에, Ni의 할로겐 화합물은 증기압이 낮기 때문에 휘발되기 어려워, 알루미늄 합금 표면에 잔류한 상태가 되고, 그 때문에 겉보기 상 부피의 알루미늄 합금의 Ni 농도보다 고농도 상태가 되는 것도 생각할 수 있다. 이는 접촉 홀의 에칭 조건에 있어서도, 오버 에칭 시간(즉, 접촉 홀을 막 두께만큼 에칭하는 데에 필요한 시간에 대하여, 접촉 저항을 안정시키기 위해 추가하는 에칭 시간)을 2배로 늘리면, Ni 농도가 5 원자%에서 8.7 원자%로 증가하기 때문에 상관성이 있다고 생각된다.
합금 성분으로서 Bi를 선택하여 상기와 같은 접촉 상태를 얻기 위한 바람직한 조건으로서는, 예컨대 Bi를 0.1 내지 6 원자% 정도 함유하는 알루미늄 합금 박막상에 절연막(SiNx)을 성막한 뒤, 150 내지 400℃, 보다 바람직하게는 200 내지 350℃에서 15분 내지 1 시간 정도 열처리함으로써, 알루미늄 입계에 Bi를 석출시킨다. 그리고, 접촉 홀 형성시에 드라이 에칭에 의해 절연막의 에칭에 필요한 에칭 시간의 약 10% 오버 에칭하고, 추가로 아민계의 박리액을 이용하여 표면을 라이트 에칭함으로써, ITO/Al-Bi 합금막의 계면에 Bi의 석출물을 생성시키면 좋다. 이 때, Bi 석출물의 크기와 개수는 Bi 첨가량, 열 처리의 온도나 시간, 오버 에칭량 등에 따라 조정할 수 있다.
도 13에는 합금 성분(고용 원소)과 화소 전극(5)을 구성하는 원소(In, Sn 등)가 상호 확산하여, 알루미늄 합금막과 화소 전극(5)의 계면에 고용 원소와 In이나 Sn과의 상호 확산층이 형성됨으로써, 전기적인 도통이 취해져 있는 개념도를 나타낸다. 즉, 상기 고용 원소로서 Sm을 선택한 경우, 그 성막 조건에 따라서는 상기 도시예에 나타낸 바와 같은 접촉 상태를 얻을 수 있다.
합금 성분으로서 Sm을 선택하여 상기와 같은 접촉 상태를 얻기 위한 구체적인 조건으로서는, 예컨대 Sm을 0.1 내지 6 원자% 정도 함유하는 알루미늄 합금 박막상에 절연막(SiNx)을 성막한 뒤, 150 내지 400℃, 보다 바람직하게는 200 내지 350℃에서 15분 내지 1시간 정도 열처리함으로써, 알루미늄 입계에 Sm을 석출시킨다. 그리고, 접촉 홀 형성시에 드라이 에칭에 의해 절연막의 에칭에 필요한 에칭 시간의 약 10% 오버 에칭하고, 추가로 아민계의 박리액을 이용하여 표면을 라이트 에칭한다. 여기에서, 잔사로서 잔류한 Sm 등이 선택적으로 산화되어 계면층이 형성된다고 생각된다. 이 계면층은 A1 산화물에 비해 성기기 때문에, 누전 전류가 흐르기 쉽고, 낮은 저항화에 기여하고 있다고 생각된다. 또한, ITO막을 그 계면층 위에 성막함으로써, ITO/Al-Sm 합금막의 계면에, Sm과 ITO 중의 In, Sn과의 확산층이 형성된다. 이 확산층의 두께는 5 내지 50nm의 범위로 하는 것이 좋고, 이 두께는 Sm 첨가량, 열 처리의 온도나 시간, 오버 에칭량 등에 따라 조정하면 좋다.
상기 도 12 및 도 13에 도시한 예에서는 모두 알루미늄 합금막과 화소 전극과의 계면에 절연층이 형성되기 어렵기 때문에, 양자가 직접 접속되게 되어, 보다 저항이 낮고 확실한 접속이 실현된다.
이렇게 해서 형성된 TFT 어레이 기판을 구비한 평면 표시 디바이스를, 예컨대 액정 표시 장치로서 사용하면, 화소 전극과 접속 배선부 사이의 접촉 저항을 최소한으로 억제할 수 있기 때문에, 표시 화면의 표시 품위에 미치는 악영향을 가급적으로 억제할 수 있다.
다음에, 본 발명의 어레이 기판에 적용되는 제 2 실시예에 따른 박막 트랜지스터의 구조를 설명한다.
도 14는 본 발명의 어레이 기판에 적용되는 제 2 실시예에 따른 박막 트랜지스터의 구조를 개략적으로 나타내는 확대 단면 설명도이며, 이 예에서는, 톱 게이트 구조의 박막 트랜지스터가 적용된다.
도 14에 도시한 바와 같이, 유리 기판(1a) 상에는 알루미늄 합금 박막에 의해 주사선이 형성되며, 이 주사선의 일부는 박막 트랜지스터의 온·오프를 제어하는 게이트 전극(26)으로서 기능한다. 또한, 층간 절연막(SiOx)을 통해 이 주사선과 교차하도록 알루미늄 합금으로 신호선이 형성되며, 이 신호선의 일부는 박막 트랜지스터의 소스 전극(28)으로서 기능한다.
층간 절연막(SiOx) 상의 화소 영역에는, 예컨대 In2O3에 SnO를 함유시킨 ITO 막으로 형성된 화소 전극(5)이 배치되며, 또한, 알루미늄 합금에 의해 형성된 박막 트랜지스터의 드레인 전극(29)은 화소 전극(5)에 전기적으로 접속되는 접속 전극부로서 기능한다. 즉, 알루미늄 합금에 의해 형성된 박막 트랜지스터의 드레인 전극(29)은 화소 전극(5)에 직접 접촉하여 전기적으로 접속된다.
따라서, 상기 도 2의 예와 마찬가지로 TFT 어레이 기판에, 주사선을 통해서 게이트 전극(26)에 게이트 전압이 공급되면, 박막 트랜지스터가 온 상태가 되고,미리 신호선에 공급된 구동 전압이 소스 전극(28)으로부터 드레인 전극(29)을 통해 화소 전극(5)으로 공급되며, 화소 전극(5)에 소정 수준의 구동 전압이 공급되면, 도 1에서 설명한 바와 같이 대향 기판(10)과의 사이에 전위차가 발생하여, 액정층(3)에 포함되는 액정 분자가 배향하여 광 변조를 실시한다.
다음에, 도 14에 나타낸 TFT 어레이 기판의 제법에 대하여 설명한다. 이 제 2 실시예에 따른 어레이 기판에 구비된 박막 트랜지스터는 폴리실리콘막(폴리-Si)을 반도체층으로 하는 톱 게이트 구조이며, 도 15 내지 도 21은 제 2 실시예에 따른 TFT 어레이 기판의 제조 공정을 개략적으로 도시한 도면이다.
우선, 유리 기판(1a) 상에 예컨대 플라즈마 CVD법 등에 의해, 예컨대 기판 온도 300℃ 정도에서, 막 두께 50nm 정도의 질화 실리콘막(SiNx)과 막 두께 100nm 정도의 산화 실리콘막(SiOx), 및 막 두께가 예컨대 50nm 정도인 수소화 비정질 실리콘막(a-Si:H)을 성막하고, 이 수소화 비정질 실리콘막(a-Si:H)을 폴리실리콘화하기 위해서, 열 처리와 레이저 어닐링을 실시한다. 열 처리는 예컨대 470℃ 정도에서 1 시간 정도의 분위기 열 처리에 의해 실시하며, 탈수소 처리를 한 뒤, 예컨대 엑시머레이저 어닐링 장치를 이용하여, 예컨대 에너지 약 230mJ/cm2정도의 조건으로 레이저를 수소화 비정질 실리콘막(a-Si:H)에 조사하고, 예컨대 두께 0.3μm 정도의 폴리실리콘막(poly-Si)을 수득한다(도 15).
그 후, 도 16에 도시한 바와 같이, 플라즈마 에칭 등에 의해 폴리실리콘막(poly-Si)을 패터닝한다. 이어서, 도 17에 도시한 바와 같이, 산화실리콘막(SiOx)을 예컨대 막 두께 100nm 정도로, 성막하여 게이트 절연막(27)으로 한다. 수득된 게이트 절연막(27) 상에, 스퍼터링 등에 의해 주사선과 일체의 게이트 전극(26)이 되는 알루미늄 합금막을, 예컨대 막 두께 200nm 정도로 성막한 뒤, 플라즈마 에칭 등의 방법으로 패터닝함으로써, 주사선과 일체의 게이트 전극(26)을 형성한다.
계속해서 도 18에 도시한 바와 같이, 포토레지스트(31)로 마스크를 형성하고, 예컨대 이온 주입 장치 등에 의해, 예컨대 인을 50 KeV 정도로 1×1015개/cm2정도 도핑하여, 폴리실리콘막(poly-Si)의 일부에 n＋형 폴리실리콘막(n＋poly-Si)을 형성하고 나서 포토레지스트(31)를 박리하고, 예컨대 500℃ 정도에서 열처리함으로써 확산시킨다.
계속해서 도 19에 도시한 바와 같이, 예컨대 플라즈마 CVD 장치 등을 이용하여, 산화 실리콘막(SiOx)을 예컨대 막 두께 500nm 정도, 기판 온도 300℃ 정도로 성막하여 층간 절연막을 형성한 뒤, 마찬가지로 포토레지스트를 패터닝함으로써 층간 절연막(SiOx)과 게이트 절연막(27)의 산화 실리콘막을 드라이 에칭하여, 접촉 홀을 형성하고, 스퍼터링에 의해 알루미늄 합금막을 예컨대 막 두께 450nm 정도로 성막한 뒤, 패터닝함으로써, 신호선에 일체의 소스 전극(28)과 드레인 전극(29)을 형성한다. 그 결과, 소스 전극(28)과 드레인 전극(29)은 각각 접촉 홀을 통해서 n＋형 폴리실리콘막(n＋poly-Si)에 접촉된다.
그 후, 도 20에 도시한 바와 같이, 플라즈마 CVD 장치 등에 의해 질화 실리콘막(SiNx)을 예컨대 막 두께 500nm 정도, 기판 온도 300℃ 정도로 성막함으로써 층간 절연막으로 한다. 그리고, 그 위에 포토레지스트층(31)을 형성하고 나서 질화 실리콘막(SiNx)을 패터닝하고, 예컨대 드라이 에칭에 의해 상기 질화 실리콘막(SiNx)에 접촉 홀(32)을 형성한 뒤, 추가로 질화 실리콘의 에칭에 요하는 시간＋10% 정도의 오버 에칭을 가한다. 이 처리로, 알루미늄 합금 표면도 수십 nm 정도에칭된다.
그 후, 도 21에서 도시한 바와 같이, 예컨대 산소 플라즈마에 의한 에칭 공정을 거쳐서 상술한 바와 마찬가지로 아민계 박리액 등을 이용하여 포토레지스트의 박리 처리를 실시한 뒤, 예컨대 스퍼터링에 의해 막 두께 100nm 정도의 ITO막을 성막하고, 웨트 에칭에 의해 패터닝하여 화소 전극(5)을 형성한다. 이 처리로, 드레인 전극(29)은 화소 전극(5)에 직접 접촉한다.
그 후, 트랜지스터의 특성을 안정시키기 위해서, 예컨대 350℃ 정도에서 1시간 정도 어닐링하면, 폴리실리콘 TFT 어레이 기판이 완성된다.
상술한 제 2 실시예에 따른 TFT 어레이 기판, 및 이 TFT 어레이 기판을 구비한 액정 표시 장치에 따르면, 앞서 설명한 제 1 실시예와 동등한 효과를 얻을 수 있다. 또한, 제 1 실시예와 마찬가지로 제 2 실시예에서도, 본 발명의 알루미늄 합금은 반사형 액정의 반사 전극으로서도 사용할 수 있다.
또한, 상기 화소 전극(5)의 소재로서는, 산화 인듐 주석 또는 산화 인듐 아연이 바람직하며, 또한 상기 알루미늄 합금막은 비평형 상태로 고용한 합금 성분의 일부 또는 전부를 석출물, 금속간 화합물, 또는 농화층으로서 형성시키고, 전기 저항률을 8μΩ·cm 이하, 보다 바람직하게는 5μΩ·cm 이하로 조정하는 것이 바람직하다. 그리고, 상기 알루미늄 합금막과 화소 전극과의 접촉 계면에 존재하는 석출물(금속간 화합물)은 긴 직경이 0.01μm를 초과하는 크기의 것으로서, 100μm2당 0.13개를 초과하는 개수로 존재시키면, 접촉 저항을 유의미하게 저감시킬 수 있기 때문에 바람직하다.
또한, 상기 제법을 실시함에 있어서는, 상기 알루미늄 합금막에 비평형 상태에서 고용한 합금 성분(특히 Sm)의 일부 또는 전부와 화소 전극의 합금 성분을, 바람직하게는 150 내지 400℃에서 15분 이상 열 처리함으로써 상호 확산시키면, 상기 알루미늄 합금막과 화소 전극의 접촉 계면에 용이하게 금속간 화합물을 형성시킬 수 있다. 또한, 상기 알루미늄 합금막을 형성하는 방법으로서는 증착법이나 스퍼터링법 등을 들 수 있지만, 이들 중에서도 특히 바람직한 것은 스퍼터링법이다.
그리고, 상기 알루미늄 합금막 상에 절연막을 적층 형성하고, 이 절연막에 접촉 홀 에칭을 실시한 뒤, 계속해서 알루미늄 합금막을 그 표면으로부터 1 내지 200nm, 보다 바람직하게는 3 내지 100nm 라이트 에칭하고, 이 알루미늄 합금막 중에 비평형 상태로 고용한 합금 성분의 일부 또는 전부의 석출물을 부분적으로 노출시키면, 그 위에 형성되는 화소 전극과의 접촉 저항을 보다 한층 저감시킬 수 있기 때문에 바람직하다.
상기 라이트 에칭은 상기 알루미늄 합금막을 에칭할 수 있는 가스를 이용한 드라이 에칭, 또는 알루미늄 합금막을 에칭할 수 있는 약액을 이용한 웨트 에칭에의해 실시할 수 있고, 이 라이트 에칭 공정에서 사용하는 약액으로서는, 패터닝에 사용하는 포토레지스트의 박리액을 사용하는 것이 좋다.
이렇게 해서 수득되는 TFT 어레이 기판을 사용하여, 상기 도 1에 도시한 바와 같은 평면 표시 디바이스로서의 액정 표시 장치를 완성시킨다.
즉, 상술한 바와 같이 하여 완성한 TFT 어레이 기판(1)의 표면에, 예컨대 폴리이미드를 도포하고, 건조하고 나서 러빙 처리를 실시하여 배향막을 형성한다.
한편, 대향 기판(2)은, 우선 유리 기판에, 예컨대 크롬을 매트릭스형으로 패터닝함으로써 차광막(9)을 형성한다. 그리고 이 차광막(9)의 간극에, 수지로 제조된 적색, 녹색, 청색의 컬러 필터(8)를 형성한다. 이 차광막(9)과 컬러 필터(8) 상에, ITO와 같은 투명한 도전성막을 공통 전극(7)으로서 배치함으로써 대향 전극을 형성한다. 그리고, 이 대향 전극의 최상층에 예컨대 폴리이미드를 도포하고, 건조하고 나서 러빙 처리를 하여 배향막(11)을 형성한다.
그리고, 어레이 기판(1)과 대향 기판(2)의 배향막(11)이 형성되는 면을 각각 대향 배치하고, 수지로 제조된 것 등의 밀봉재(16)에 의해 액정의 밀봉구를 제외하고 2장의 기판을 점착시킨다. 이 때, 2장의 기판간에는 스페이서(15)를 통하는 등 하여 2장의 기판간의 갭을 대략 일정하게 유지한다.
이렇게 하여 수득된 빈 셀을 진공 중에 두고, 밀봉구를 액정에 담근 상태에서 서서히 대기압으로 되돌려 감으로써, 빈 셀에 액정 분자를 포함하는 액정 재료를 주입하여 액정층을 형성하고, 밀봉구를 밀봉한다. 마지막으로, 셀의 외측 양면에 편광판(10)을 붙여서 액정 패널을 완성시킨다.
또한, 도 1에 도시한 바와 같이, 액정 표시 장치를 구동하는 드라이버 회로를 액정 패널에 전기적으로 접속하고, 액정 패널의 측부 또는 이면부에 배치한다. 그리고, 액정 패널의 표시면을 규정하는 개구를 포함하는 프레임과, 면광원을 이루는 백 라이트(22)와 도광판(20)과 유지 프레임(23)에 의해 액정 패널을 유지하여, 액정 표시 장치를 완성시킨다.
실시예
다음에, 본 발명에 따른 어레이 기판 상의 화소 전극(5)에 직접 접촉한 경우의, 화소 전극(5)과 알루미늄 합금막 사이의 접촉 저항을 측정한 결과를 표 1에 나타낸다.
상기 측정 실험은 하기와 같이 하였다.
1) 화소 전극의 구성: 산화 인듐에 10 질량%의 산화 주석을 첨가한 산화 인듐 주석(ITO), 또는 산화 인듐에 10 질량%의 산화 아연을 가한 산화 인듐 아연(IZO), 막 두께는 모두 200nm임,
2) 알루미늄 합금막의 구성: 합금 성분 함량은 표 1과 같으며,
3) 열 처리 조건: 두께 300nm의 절연막(SiNx)을 성막한 뒤, 진공 중, 300℃에서 1시간의 열 처리함,
4) 라이트 에칭: 상기 절연막(SiNx)을, 불소계 플라즈마를 이용하여 드라이 에칭한 뒤, 계속해서 각 알루미늄 배선재를 약 10nm 에칭하고, 추가로 박리액(도쿄오우카사 제조의 "박리액 106")을 사용하여, 표층이 오염물층과 함께 약 5 nm이고, 합계로 15nm(막 두께의 5%임)으로 에칭한다.
5) 접촉 저항 측정법:
도 22에 도시한 바와 같은 켈빈 패턴을 제작하여, 4 단자 측정[ITO(또는 IZO)-A1 합금에 전류를 흘리고, 별도의 단자로 ITO(또는 IZO)-A1 합금간의 전압 강하를 측정하는 방법]을 실시한다. 즉, 도 22의 I1-I2사이에 전류(I)를 흘리고, V1-V2간의 전압(V)을 모니터함으로써, 접촉부(C)의 접촉 저항(R)을 [R=(V2-V1)/I2]으로서 구한다. 또한, 상기 패턴의 제작법은 하기와 같이 하였다.
또한, 상기 알루미늄 합금에 있어서의 첨가 원소의 측정은 ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 실시하였다.
유리 기판 대신에 표면에 기판과 절연시키기 위해서, 표면에 두께 400nm의 산화막(SiO2열 산화막)을 형성한 실리콘 웨이퍼를 사용하여, A1 합금 300nm을 스퍼터링법에 의해 성막하고, 패터닝한 후에, CVD법에 의해 두께 300nm의 절연막(SiNx)을 성막한다. 그 후, 그대로 진공의 성막 챔버내에서 1 시간 열 처리를 실시하고 나서 꺼낸다. 그 후, 포토리소그래피에 의해 80μm□의 접촉 홀을 패터닝하고, 불소계 플라즈마에 의해 에칭함으로써 접촉 홀을 형성한다. 이 때, 절연막의 에칭 시간에 추가하여, 시간 환산으로 10%의 오버 에칭을 실시한다. 이 처리로 알루미늄 합금막의 표층은 두께 약 10nm(막 두께의 3.3%) 제거된다.
그 후, 산소 플라즈마 애슁 및 박리액에 의한 레지스트 박리를 실시한다. 또한, 박리액으로서는 도쿄 오우카사 제조의 "박리액 106"을 사용하여, 100℃에서 10분간 세정한다. 이 때, 알루미늄 합금의 표층에 형성된 불화물이나 산화물, 카본 등의 오염물 층이 제거된다(두께로 약 수nm임). 그리고, ITO(또는 IZO)를 스퍼터링에 의해 200nm 성막하여, 패터닝을 실시한다.
다음에 접촉 저항의 측정에는 4 단자의 매뉴얼 프로버와 반도체 파라미터 애널라이저 "HP4156A"(휴렛 팩커드사 제조)를 사용하였다. 이 측정에서는 R(접촉 저항)=[I2/(V2-V1)]로 표시되고, 배선 저항의 영향을 제외한, ITO(또는 IZO)/Al 합금 접합 부분의 순수한 저항치를 측정할 수 있다.
또한, 각 시료에 대하여 주사선 전자 현미경 관찰과 오제 분광법에 의한 조성의 2차 맵핑화에 의해, 접촉 홀의 ITO(또는 IZO)/A1 합금 접합부에 존재하는 금속간 화합물의 크기와 개수를 조사한 결과, Al-Ag의 경우, 크기가 약 0.3μ m 정도인 금속간 화합물이 1개/100μm2이상의 밀도로 존재하는 것이 확인되었다. 마찬가지로, Al-Zn의 경우, 접촉 홀의 ITO(또는 IZO)/A1 합금 접합부에 존재하는 금속간 화합물의 크기와 개수를 조사한 결과, 모두 크기가 약 0.3μm 정도의 금속간 화합물이 3개/100μm2이상의 밀도로 존재하고 있는 것이 확인되었다.
또한, 상기 알루미늄 합금에 Nd, Y, Fe, Co를 첨가한 것에서는 조직의 결정 입경이 미세해지기 때문에, 대개 금속간 화합물의 크기는 작아진다. 예컨대, ITO/Al 합금 접합부에 존재하는 금속간 화합물의 크기는 ITO/A1 합금 접합부 계면의 TEM 관찰이 어렵기 때문에, 알루미늄 합금의 박막중의 조직을 평면 TEM에 의해 관찰한 결과, Al-Ni에서는 긴 직경 0.05μm인 금속간 화합물이 관찰되고, Al-Ni-Nd에서는 긴 직경 0.02 내지 0.04μm인 금속간 화합물이 관찰되고, Al-Ni-Y에서는 긴직경 0.01 내지 0.03μm의 금속간 화합물이 관찰되었다. 계면의 금속간 화합물의 크기도 이것과 같다고 생각된다.
표 1로부터 분명한 바와 같이, ITO막에 직접 순수한 알루미늄 합금막을 접촉시켰을 경우, 접촉 저항은 1.5×105Ω이며, 추가로 ITO막에 직접, 대표적인 알루미늄 합금막인 Al-Nd 합금을 접촉시켰을 경우, 접촉 저항은 8.4×104Ω이다. 또한, 종래 구조로서, ITO막과 Al-Nd 배선과의 사이에 차단 금속으로서 Mo를 배치시킨 경우의 접촉 저항은 7.4×101Ω이었다.
한편, Al-Au 합금의 접촉 저항은 7.6×101Ω이고, Al-Ag 합금의 접촉 저항은 5.7×101Ω이고, Al-Zn 합금의 접촉 저항은 9.3×101Ω이고, Al-Cu 합금의 접촉 저항은 2.3×102Ω이고, Al-Ni 합금의 접촉 저항은 1.7×101Ω이고, Al-Sr 합금의 접촉 저항은 2.3×101Ω이고, Al-Sm 합금의 접촉 저항은 8.6×101Ω이고, Al-Ge 합금의 접촉 저항은 2.3×101Ω,이고 Al-Bi 합금의 접촉 저항은 9.2×101Ω이며, 모두 종래 구조인 Mo를 차단금속으로서 사용한 경우와 거의 동등하였다.
또한, 화소 전극에, 이온화 포텐셜이 알루미늄과 동등하게 높고 내환원성이 우수한 Zn을 포함하는 IZO막을 이용한 결과도 모두 표 1에 나타내었다.
IZO막은 In2O3에 ZnO를 10 질량% 정도 첨가한 투명막이며, 이 경우, 접촉 저항은 더욱 저하되어, ITO막에 비해 수분의 일이 되었다. 그 이유로서는, 이하의 2가지 이유를 생각할 수 있다.
우선, IZO의 전기적 포텐셜(일함수)가 ITO보다 높기 때문에, 가령 알루미늄합금 배선과 화소 전극의 계면에 매우 얇은 절연물층이 형성되고, 금속-절연막-화소 전극으로 이루어진 MIM 구조(Metal-Insulator-Metal)이고, 절연막의 두께가 동일하다 하더라도 일함수가 높은 화소 전극은 전위차를 가했을 때에 계면의 절연막의 두께가 겉보기상 얇게 보이며, 터널링 전류 성분이 증가하기 때문이라 생각된다.
또한, IZO 중의 Zn은 ITO 중의 Sn에 비해 이온화 포텐셜이 높고, 알루미늄에서 환원되기 어려운 성질을 가지고 있기 때문에, 알루미늄 합금과 화소 전극의 계면에 절연물이 형성되기 어려워지는 것도 생각할 수 있다.
또한, 상기 측정에서 사용한 화소 전극과 접촉 배선부와의 접촉 영역은 80×80μm 각으로 하였다.
또한 표 3에는 상기 2원계의 합금에 관하여 고용 원소의 첨가량을 변화시켰을 때의 ITO와의 접촉 저항, 300℃×1시간의 열 처리 후의 배선 저항, 300℃×1 시간의 열 처리 후에 합금막의 평면 TEM 관찰을 했을 때의 석출물의 면적률에 관한 데이터를 나타내었다. 이 때에 관찰되는 주요한 도전성 석출물에 대해서도 나타내었다. 접촉 저항은 표 1과 동일하게 하여 평가 소자를 시작하여 평가하였다. 또한, 조성이란 알루미늄 합금 중에 포함되는 고용 원소의 함유량을 말한다. 평면 TEM 관찰에서는 합금 배선 부분을 표면에 평행하게 슬라이스하여, 합금의 내부 조직의 모습을 관찰하였다. 고용 원소의 함유량이 증가함에 따라서 ITO의 접촉 저항은 감소하고 저항은 증가된다. 석출물의 면적률은 조성과 상관 관계가 있고, 접촉 저항과 석출물의 면적률은 반비례 관계에 있다.
또한, 석출물의 면적률은 평면 TEM 관찰에 의해 배율 50만배에서 0.3μm×0.3μm 각의 시야에 나타난 석출물을 EDX에 의해 동정하고, A1상에 대한 비율을 계산에 의해 구한 값이다. 이에 따르면, 어떠한 알루미늄 합금도 면적률 0.5% 부근에서 접촉 저항이 200Ω가 되고, 0.5%를 초과하면 200Ω 이하가 된다. 이 석출물을 통해서 흐르는 전류 성분이 주요한 전류 성분이라고 하면, 석출물의 전기 저항률에도 의존하지만, 주로 면적률이 접촉 저항을 결정짓는 요인이라고 할 수 있다.
또한, 석출물의 조성은 동일 평면 TEM 관찰 시료를 이용하여 관찰한 복수의 석출물에 대하여 EDX를 이용한 조성 분석에 의해 정량화한 결과와 X선 회절 결과로부터, 관찰된 주된 석출물에 대하여 구하였다.
예컨대, Ni 함유 알루미늄 합금은 도전성 석출물이 Al3Ni, A13Ni2, AlNi, AlNi3으로 이루어진 군에서 선택되는 1종 이상을 포함하며, Ag 함유 알루미늄 합금은 도전성 석출물이 Ag, Al2Ag, AlAg로 이루어진 군에서 선택되는 1종 이상을 포함하며, Zn 함유 알루미늄 합금은 도전성 석출물이 AlZn, Zn, ZnO에서 선택되는 1종 이상을 포함하며, Cu 함유 알루미늄 합금은 도전성 석출물이 AlCu, Cu, CuO, Cu2O에서 선택되는 1종 이상을 포함한다.
한편, 하기 표 4는 Al-Ag 합금의 함유량을 2 원자%로 고정한 경우에, 오버 에칭량을 바꾸어 Al-Ag 합금의 표층으로부터의 에칭 깊이를 0 내지 50mm의 범위로 변화시켰을 경우의, 표면 SEM 관찰로 6만배의 배율에서 접촉 홀 저면, 즉 Al-Ag 합금의 접촉 부분의 최표면을 관찰하고, 1.5μm×1.5μm의 시야에 나타난 긴 직경 0.3μm 이상인 석출물의 개수로부터, 10μm×10μm의 접촉 홀의 저면에 나타나는 석출물의 개수를 계산에 의해 구한 값과, 그 때의 ITO와의 접촉 저항을 나타내고 있다. 또한, Al-Ag 합금은 대부분의 석출물의 개수를 카운트할 수 있기 때문이다. 이 때, 개수의 카운트는 관찰상과 EDX, 및 오제에 의한 2차 맵핑에 의해 실시하였다.
에칭 깊이가 커지고, 표면 SEM 관찰에 의해 구해지는 석출물의 개수가 증가하면 접촉 저항은 저하되기 때문에, 에칭 깊이가 커짐에 따라서 서서히 Al-Ag 합금 표면에 도전성의 석출물이 머리를 내밀고, 이에 따라 도전성 석출물과 그 후의 공정에서 성막하는 ITO와의 접촉 면적이 증가하여, 접촉 저항이 저하되는 것을 나타낸다고 생각된다. 그리고, 에칭 깊이가 30nm을 초과한 근방부터 표면을 SEM으로 관찰하여 산출한 석출물의 개수는 수속되고, 그와 함께 접촉 저항은 일정한 값으로 수속된다.
다음에, 상기 도 11로서 나타낸 구조로 고용 원소를 Ag, Zn으로 한 경우, 상기 표 1에 나타내는 각 합금의 접촉 저항과, 고용 원소의 석출물 또는 알루미늄을 포함하는 고용 원소의 금속간 화합물의 밀도와의 관계는 표 2에 나타내는 값이 된다. 이 표는 접촉 저항을 200Ω으로 가정한 경우에 필요한 석출물의 개수를 계산에 의해 개산한 표이다. 한편, 이 표의 값은 접촉 저항의 값이 200Ω인 계산 결과이지만, 실시예에서는 Al-3.8% Ag의 접촉 저항이 58Ω로 되어 있고, Al-2.4% Zn의 접촉 저항은 93Ω로 되어 있다.
석출물이 모두 직경 0.03μm의 원형이라고 가정했을 경우에는 실시예의 접촉 저항치로부터 석출물의 개수를 계산에 의해 추정하면, 표 5 및 표 6에 도시한 바와 같이, 석출물의 개수는 Al-3.8 원자% Ag가 45개(10μm□)가 되고, Al-2.4 원자% Zn이 110개(10μm□)가 된다.
또한, Al-Ag 중의 석출물이 실제로 평면 TEM이나 주사형 전자선 현미경으로 관찰된 직경 0.3μm의 원형이라 가정했을 경우에는, 그 개수가 0.5개(10μm□)가 된다. Al-Ag의 경우에는 첨가량은 다르지만, 표 4에 나타낸 실험적으로 센 석출물의 개수와 거의 같은 순서가 되었다. 덧붙여서 말하면, IZO의 경우에는 Zn의 내환원성이 높기 때문에 Al이 접촉 산화하는 것을 방지하는 효과가 있다고 생각되며, 그 때문에 석출물 이외의 부분에서의 고저항층의 형성이 억제되고, 석출물 이외의부분에서의 전류 증가분이 기여한 것이라 생각된다.
다음에, 3원계의 실시예를 나타낸다.
2원계의 경우와 동일하게 하여, 80μm×80μm의 접촉 홀을 통한 ITO와의 접촉 저항치를 측정하였다. Al-Ag-Nd막의 접촉 저항은 1.3×102Ω이고, Al-Zn-Nd 막의 접촉 저항은 4.3×102Ω이고, Al-Ni-Nd막의 접촉 저항은 1.7×102Ω이어서, 어떠한 접촉 저항치도 종래 구조인 차단 금속으로 Mo를 사용한 경우에 비해 약간 높은 값이기는 하지만, 문제 없는 수준이다. 그 밖의 Au, Ge, Sr, Sm, Bi에 있어서도 거의 동등한 1.0×102내지 5.0×103Ω의 범위였다.
한편, 알루미늄 합금막의 조성과 접촉 저항, 전기 전도율, 및 내열성 사이에는 상관 관계가 있다. 예컨대, Al-X-Nd(X는 Ni임)의 X 함유량을 많게 하면, 접촉 저항은 감소하지만 전기 저항은 증가하고, 내열성은 향상된다[도 24a 및 도 24b 참조]. 또한, Nd 함유량을 많게 하면, 내열성은 향상되지만 전기 저항률과 접촉 저항은 증대한다[도 25a, 및 도 25b 참조]. 이러한 경향은 어느 X에서도 동일하다. 또한, 요구되는 접촉 저항은 표시 디바이스의 구조나 메이커에 따라 다르며, 80μm 각의 접촉 홀에서 150Ω 내지 5kΩ로 다양하다. 전기적인 특성과 내열성은 트레이드 오프의 관계에 있기 때문에, 조성을 조정함으로써 요구되는 사양서에 응할 수 있다.
또한, Al-X-Nd 합금에서 X가 Ni인 경우에는, Nd와 마찬가지로 Ni가 Al의 결정 입계에 피닝(peening)하고, 열을 가했을 때에 Al이 이동하는 것을 억제하는 효과가 있다. 예컨대, 도 26에 보이는 바와 같이, "0.7> 0.5CX1+CNd"[상기 식에서,CX1은 알루미늄 합금 중의 Ni의 함유량(원자%)을 나타내고, CNd는 알루미늄 합금 중의 Nd의 함유량(원자%)을 나타낸다]의 영역에서는, 300℃의 열 처리에 있어서 내열성이 충분하지 않아 히록이 발생한다. 한편, "0.5CX＋CNd>4.5"의 영역에서는 배선의 전기저항률이 8μΩ·cm를 초과하기 때문에, 실용에 제공할 수 없다. 이 점에서, 최적 범위는 "0.7<0.5 CX＋CNd<4.5"이 된다.
마찬가지로, 동일한 3A족의 이트륨(Y)을 함유시킨 경우에서도, 도 27에 도시한 바와 같이, Nd의 경우와 거의 동등한 전기적 특성과 내열성이 수득된다.
마찬가지로, Al-Ni-Fe의 조성에서는 도 28에 도시한 바와 같이 "1> CX1+ CX2"[상기 식에서, CX1은 알루미늄 합금 중의 Ni 함유량(원자%)를 나타내고, CX2는 알루미늄 합금 중의 Fe 함유량(원자%)을 나타낸다]의 범위에서는 300℃의 열 처리에 있어서 내열성 부족으로 히록이 발생하였다. 한편, "CX＋CY> 6"의 영역에서는 배선의 전기 저항률이 8μΩ·cm을 초과하기 때문에, 실용에 제공할 수 없다. 이 점에서, 최적 범위는 "1<CX＋CY<6"이 되었다.
덧붙여서 말하면, Co와 Fe는 동일한 전이 금속으로서 효과는 거의 동등하다고 생각할 수 있다. Al-Ni-Co의 경우에도 도 29에 도시한 바와 같이 Al-Ni-Fe와 동일 특성이 수득되었다. 여기에서 내열성이란, 열 처리를 했을 때의 히록이나 보이드의 발생에 의해 알루미늄 합금 표면의 형태를 악화시키지 않는 최고의 온도를 의미한다. 도면에서는, 300℃의 열 처리를 했을 경우에 발생하는 히록의 밀도가 3×108m-2이하인 것을 인정하는 것으로 합격시켰다.
마찬가지로, Al-X-Nd, Y, Fe, Co 합금에서 X= Ag의 경우를 도 30, 31, 32, 33에 나타내고, 또한, Al-X-Nd, Y, Fe, Co 합금에서 X= Zn인 경우를 도 34, 35, 36, 37에 나타내었다. 또한, Al-X-Nd, Y, Fe, Co 합금으로 X= Cu의 경우를 도 38, 39, 40, 41에 나타내었다. 어느 합금 원소를 첨가한 경우라도 거의 동일한 결과가 얻어지고 있다.
본 발명에 있어서, 고용 원소의 석출물을 통해서 화소 전극과 알루미늄 합금막의 전기적 도통이 달성되는 경우, 즉 각 알루미늄 합금에서 화소 전극과 알루미늄 합금막의 계면에는 고용 원소의 석출 부분을 제외하고 산화되기 쉬운 알루미늄이 화소 전극과 접하여, 그 표면에 고저항의 알루미늄 산화물이 존재하는 경우, 접촉 저항은 저항이 낮은 고용 원소의 석출물의 전기 저항률에 의해 결정된다고 생각된다. 가령 모두가 고용 원소 단일 석출물에 의해 전기적 도통이 달성된다고 하면, 계산에 의해, 원하는 접촉 저항을 만족시키기 위해 필요한 석출물의 표면적과 밀도를 규정할 수 있다.
지금, 접촉 크기가 80×80μm 각의 경우에 필요한 접촉 저항을 200Ω 이하로 가정한다. 고용 원소가 아연인 경우에는, 아연의 전기 저항률은 5.92μΩ·cm이며, 긴 직경 0.03μm의 아연의 단일 석출물이 화소 전극과 알루미늄 합금 계면에 평면적으로 석출된다고 가정하면, 3287개 이상의 석출물이 필요하게 된다. 즉, 밀도로 51.4개/100μm2이상이 필요해진다. 또한, 고용 원소가 은인 경우에는 은의 저항률은 1.5μΩ·cm이며, 긴 직경 0.03μm의 은의 단일 석출물이 화소 전극과 알루미늄 합금 계면에 평면적으로 석출한다고 가정하면, 833개 이상의 석출물이 필요하게 된다. 즉, 밀도로 12.9개/100μm2이상이 필요하게 된다.
또한, 석출물의 긴 직경을 실측치와 같이 0.3μm로 하면, 표 7에 도시한 바와 같이, Al-Ag의 경우, 80×80μm각에서 8.3개 이상의 석출물, Al-Zn의 경우에서 32.9개 이상의 석출물이 필요하게 된다. 즉, 밀도로 0.13개/100μm2, 0.51개/100μ m2이상이 된다.
한편, Al-Ni의 경우, 조직의 긴 직경은 0.05μm이지만, 이 경우에는 Ni의 전기 저항률을 6.84μΩ·cm로 하고 석출물의 전기 저항률을 거의 동일하다고 하면, 대강 계산하여 80×80μm 각에서 긴 직경 0.05μm의 경우에는 1345개가 필요하게 된다. 즉, 21개/100μm2가 된다.
또한, 이 Ni 함유 알루미늄 합금에 Nd, Y, Fe, Co에서 선택되는 1종을 첨가하면, 조직이 촘촘해지고, 예컨대 Al-Ni-Y의 경우에는 조직의 긴 직경이 0.01 내지0.03μm가 된다. 이 경우에는, Ni의 전기 저항률과 석출물의 전기 저항률을 거의 동일하게 하면, 대강 계산하여 80×80μm 각에서 긴 직경 0.03μm의 경우, 3740개가 필요해지게 된다. 즉, 58개/100μm2가 된다. 또한, 모두 긴 직경 0.01μm이 된 경우에는 526개/100μm2가 된다.
또는, Al-Ni-Nd의 경우에는 조직의 긴 직경이 0.02 내지 0.04μm가 된다.이 경우에는 대강 계산하여 80×80μm2각에서 긴 직경 0.04μm의 경우에는 2104개가 필요하게 되고, 즉, 33개/100μm2가 된다. 또한, 모두 긴 직경 0.02μm가 되었을 경우, 132개/100μm2가 된다.
이상을 정리하면, 가장 단일체의 전기 저항률이 낮은 Ag를 사용했을 경우에, 요구되는 접촉 저항 200Ω에서 인정되기 위해서는 긴 직경 0.3μm의 석출물로서 밀도 0.13개/100μm2이상이 요구된다. 또한, 가장 석출물이 작은 Al-Ni-Y를 사용했을 경우에는 긴 직경 0.01μm의 석출물로서 밀도 526개/100μm2가 요구된다. 또한, Al-Ag계 합금에서 마찬가지로 석출물이 긴 직경 0.01μm인 경우에는 석출물의 밀도는 115개/100μm2가 된다.
단, 상기 값은 석출물의 전기 저항률이 첨가 원소 단일체와 동등하다고 가정하고 있다. 그 원소와 알루미늄을 포함한 금속간 화합물이 원소 단일체에 비해 전기 저항률이 현저히 크게 변화되는 경우가 있다. 그 경우에는, 석출물의 크기와개수로부터 산출한 면적률과, 실제의 접촉면에서 TEM 관찰을 하여 도출한 면적률이 다를 가능성이 있다. 이는 접촉 저항 200Ω을 실현하는 경우에, 그 석출물의 개수가 석출물과 첨가 원소 단일체의 전기 저항률의 비에 따라 증가하기 때문이라 생각된다.
단, 실제로는 금속간 화합물을 만드는 합금계의 경우에는 금속간 화합물의 형태로, 대소 혼합하여 존재한다고 생각되지만, 아연 및 은을 사용했을 때의 접촉 저항의 계산 결과는 실험 결과와 거의 동일한 오더(order)였다.
이와 같이, ITO막에 대하여 순수한 알루미늄 배선을 직접 접촉시킨 경우에 비해 본 발명에 따른 알루미늄 합금을 사용한 경우에는, 접촉 저항이 약 1/104가 된다.
또한, 투명 전극의 스퍼터의 경우, 기판 온도를 높이면, 접촉 저항은 저하된다. 예컨대, ITO의 경우, 기판 온도가 50℃ 이상이 되면 접촉 저항은 반감된다. 더욱 바람직하게는, 100℃ 이상의 기판 가열에 의해 ITO의 결정성이 개선되면 접촉 저항은 약 1/5 정도로까지 저감된다.
또한, 기판 온도를 실온으로 하여 성막했을 경우라도, 성막후에 150℃ 이상의 열 처리를 30분 정도 가하여 ITO를 다결정화하면, 접촉 저항은 반감된다. 통상, 다결정 ITO의 에칭은 어렵기 때문에, ITO의 성막은 실온에서 수행하고, 패턴 형성하고 나서 에칭한 후에 열 처리를 가하여 다결정화하여, ITO의 전기 저항률을 저저항으로 하는 일이 많다.
이 점에서, 접촉 저항을 저감시키기 위해서는 투명 전극의 성막시의 기판 온도를 50℃ 이상, 더욱 바람직하게는 100℃ 이상으로 하는 것이 좋고, 또한 실온 성막을 수행하는 경우라도, 투명 전극의 성막 후, 150℃ 이상에서 30분 이상의 열 처리를 가하는 것이 바람직하다. 또한, 투명 전극이 IZO인 경우에도 동일한 효과가 있지만, 이 정도의 온도 영역에서는 IZO의 결정화는 진행되지 않기 때문에, 접촉 저항의 저하는 적다.
상술한 바와 같이, 본 발명의 실시예에서 액정 표시 디바이스를 시작한 결과, 제조 수율, 표시 품위 모두 ITO막과 차단 금속을 조합한 경우와 완전히 동등한 수준이었다. 따라서, 이 액정 표시 디바이스에서는 차단 금속을 배치하지 않고 종래의 액정 표시 디바이스와 동등한 성능을 얻는 것이 가능해진다.
따라서, 차단 금속을 생략할 수 있어, 제조 공정을 간략화할 수 있기 때문에 제조 비용을 대폭 저감시킬 수 있다.
즉, 종래의 순수한 알루미늄, 알루미늄 합금, 또는 Mo-W막 대신에, 상술한 같은 특정한 원소를 포함하는 알루미늄 합금을 전극 소재로 사용함으로써, 화소 전극과의 직접 접촉이 가능해져, 제조 공정이 간략화되어, 대폭적인 제조 비용을 저감할 수 있다.
또한, 상기 표 1의 실험법과 동일하게 하여, Al-2 원자% Ag 합금(막 두께: 300nm) 상에 질화 실리콘(SiNx)을 제막한 뒤, 300℃×1시간의 열 처리를 실시하여, 80μm 각의 접촉 홀을 포토리소그래피에 의해 패터닝한 뒤, 불소계 플라즈마를 이용하여 드라이 에칭을 실시하였다. 이 때, 질화 실리콘(SiNx)막의 에칭에 이어 오버 에칭할 때의 시간을 조정함으로써, 알루미늄 합금에 대한 에칭 깊이를 변화시켰다. 그 후, 애슁과 "박리액 106"에 의한 세정을 하여 ITO막을 성막하였다. 알루미늄 합금 표면의 에칭 깊이는 주사형 전자 현미경 및 투과형 전자 현미경에 의한 단면 관찰에 의해 측정하였다.
도 23은 알루미늄 합금 표면의 에칭 깊이와 접촉 저항의 관계를 나타낸 것으로, 이 도면에서도 분명한 바와 같이, 약간이라도 알루미늄 합금 표면이 에칭되면, 접촉 저항은 급격히 감소함을 알 수 있다. 이는 에칭에 의해 알루미늄 합금 표면에 고용 원소의 석출물이 노출되어, 화소 전극과 전기적으로 접속할 수 있기 때문이라고 생각된다.
그리고 실험적으로는, 알루미늄 합금 표면에서 5 nm 정도의 에칭 깊이라도, 약 56Ω의 접촉 저항을 얻을 수 있음이 확인되었다. 이와 같은 낮은 저항의 접촉을 취하는데 필요한 에칭 깊이는 석출물 조직의 크기나 분포, 알루미늄 합금의 표면 산화물층의 두께 등에 따라 결정된다고 생각된다. 오제 전자 분광법에 따르면, 이 알루미늄 합금 표면에는 Ag을 주성분으로 하는 석출물이 노출되는 것이 확인되었다. 또한, 석출물의 표면에는 산화물층 등의 절연물층은 존재하지 않는다.
관찰한 시료는 이미 알루미늄 합금 표면에서 5nm 에칭한 상태이며, 알루미늄 합금 표면에 석출물을 노출시키면, 그대로 화소 전극과의 전기적인 접속이 가능하다고 생각되지만, 적어도 표층의 오염물층은 에칭할 필요가 있다. 또한, 산화된 알루미늄 합금 표면의 산화물층의 두께는 약 3 내지 5nm 정도인 점에서, 이와 같은 경우에 산화물층을 제거하여 알루미늄 합금 표면을 노출시키기 위해서는, 적어도3nm 정도 이상의 에칭 깊이가 필요하게 된다.
한편, 에칭 깊이가 너무 깊으면 배선으로서의 막 두께나 희미해지고, 전기 저항이 증가하거나 신뢰성이 저하되는 등의 문제가 발생한다. 예컨대, 본 실시예에서 사용한 소스·드레인 전극의 막 두께는 300nm이며, 알루미늄 합금과 화소 전극의 직접 접촉을 확보하기 위한 에칭 깊이는, 바람직하게는 1 내지 200nm, 보다 바람직하게는 3 내지 100nm의 범위라 판단된다.
알루미늄 합금의 배선 재료에 포함되는 불순물은 극력 적게 하는 것이 바람직하다. 예컨대 산소나 탄소는 막을 백탁(白濁)시키거나 배선의 전기 저항률을 증가시킨다. 이 때문에 배선 재료에 포함되는 이들의 불순물 농도는 전기 저항률을 5μΩ·cm 수준 이하로 하고 싶은 경우에는 XPS 분석에 의한 조성 분석의 정량치로, 산소량은 7 원자% 이하, 탄소량은 0.4 원자% 이하, 보다 바람직하게는 0.2 원자% 이하로 억제해야 한다.
예컨대 불순물이 탄소인 경우, A14C3나 NiC 등의 탄소 화합물은 화학양론적 조성의 물질은 세라믹스로 원래 전기 절연성이 있고, 첨가량에도 따르지만 배선 자체의 전기 저항률은 증대된다고 생각된다. 또한, 열처리에 의해 Al 입계에 나타나는 석출물은 상기 탄소 화합물을 포함하는 금속간 화합물이 된다. ITO와 배선 재료의 전류 경로가 본 발명의 주요부인 상기 석출물을 경유하는 경우에는, 탄소를 포함하지 않는 석출물과 비교하면 접촉 저항이 높아져 버린다고 생각된다. 이 때문에, ITO와의 접촉 저항은 Al 합금 배선 재료에 탄소를 포함하지 않는 편이 바람직하다.
또한, 탄소를 포함하는 배선 재료를 스퍼터링에 의해 성막할 때에는 스퍼터 장치의 챔버내에 탄화 알루미늄 화합물 등의 탄소 화합물이 부착되어 오염되기 때문에, 빈번한 장치의 유지 보수가 필요하게 되는 문제가 발생한다. 불순물이 산소인 경우도 마찬가지로, 전기 절연성의 알루미나(A12O3)가 생성되기 때문에 배선의 전기 저항률은 증대한다. 이러한 것을 방지하기 위해서는, 제조 공정에서의 컨테미네이션의 혼입을 방지하여, 예컨대 스퍼터링시의 장치의 도달 진공압을 5×10-6정도 이하로까지 고진공으로 하는 등의 조치를 강구하는 것이 바람직하다.
본 발명에 의해, 차단 금속 없이도 알루미늄 합금막을 화소 전극에 대하여 직접 확실히 접촉시킬 수 있고, 전기 저항률이 낮으면서도 접촉 저항을 낮출 수 있는 우수한 전기 특성과 내열성이 양립되고, 표시 디바이스에 있어서 반사 전극이나 TAB(탭) 접속 전극과 재료를 공통화할 수 있는 전자 디바이스가 제공된다.

Claims (24)

  1. 금속 산화물로 이루어진 제 1 전극; 및
    상기 제 1 전극과 직접 접촉하여 전기적으로 접속하는, 알루미늄 합금막으로 이루어진 제 2 전극으로 이루어지며,
    여기에서, 제 1 전극과 제 2 전극이 직접 접촉한 접촉 계면에서 상기 알루미늄 합금막을 구성하는 합금 성분의 적어도 일부가 석출물 또는 농화층으로서 존재하는 전자 디바이스.
  2. 제 1 항에 있어서,
    알루미늄 합금막이 합금 성분으로서 Au, Ag, Zn, Cu, Ni, Sr, Sm, Ge, Bi로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자%로 포함하는 전자 디바이스.
  3. 제 1 항에 있어서,
    금속 산화물이 산화 인듐 주석(ITO) 또는 산화 인듐 아연(IZO)인 전자 디바이스.
  4. 제 2 항에 있어서,
    합금 성분으로서 적어도 Ni가 포함되어 있는 전자 디바이스.
  5. 제 2 항에 있어서,
    알루미늄 합금막이, 추가로 다른 합금 성분으로서 Nd, Y, Fe, Co로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자%로 포함하는 전자 디바이스.
  6. 제 5 항에 있어서,
    합금 성분으로서, X1(X1는 Ag, Zn, Cu, Ni 중 1종 이상임)과 X2(X2는 Nd, Y 중 1종 이상임)을 포함하며, 이들 합금량이 하기 수학식 1의 관계를 만족시키는 전자 디바이스.
    수학식 1
    상기 식에서,
    CX1은 알루미늄 합금 중의 Ag, Zn, Cu, Ni의 함유량(원자%)을 나타내고,
    CX2는 알루미늄 합금 중의 Nd, Y의 함유량(원자%)을 나타낸다.
  7. 제 5 항에 있어서,
    합금 성분으로서, Y1(Y1는 Ag, Zn, Cu, Ni 중 1종 이상임)과 Y2(Y2는 Fe, Co 중 1종 이상임)를 포함하며, 이들의 함유량이 하기 수학식 2의 관계를 만족시키는 전자 디바이스.
    수학식 2
    상기 식에서,
    CY1은 알루미늄 합금 중의 Ag, Zn, Cu, Ni의 함유량(원자%)을 나타내고,
    CY2는 알루미늄 합금 중의 Fe, Co의 함유량(원자%)을 나타낸다.
  8. 제 1 항에 있어서,
    접촉 계면에서 합금 성분의 일부 또는 전부가 석출물로서 존재하고, 알루미늄 합금막의 전기 저항률이 8μΩ·cm 이하인 전자 디바이스.
  9. 제 1 항에 있어서,
    접촉 계면에 긴 직경이 0.01μm를 초과하는 크기의 도전성 석출물이 100μm2당 0.13개를 초과하는 개수로 존재하는 전자 디바이스.
  10. 제 1 항에 있어서,
    접촉 계면에 도전성 석출물이 면적률 0.5%를 초과하여 존재하는 전자 디바이스.
  11. 제 4 항에 있어서,
    알루미늄 합금막의 제 1 전극측 표면에서 1 내지 10nm의 두께 영역에서의 Ni 함유량이 알루미늄 합금막 내부의 Ni 함유량＋8 원자% 이하인 전자 디바이스.
  12. 제 4 항에 있어서,
    접촉 계면에 긴 직경이 0.05μm를 초과하는 크기의 도전성 석출물이 100μm2당 21개를 초과하는 개수로 존재하는 전자 디바이스.
  13. 제 4 항에 있어서,
    알루미늄 합금막이 추가로 Nd를 포함하고, 접촉 계면에 긴 직경이 0.02μm를 초과하는 크기의 도전성 석출물이 100μm2당 33개를 초과하는 개수로 존재하는 전자 디바이스.
  14. 제 4 항에 있어서,
    알루미늄 합금막이 추가로 Y를 포함하고, 접촉 계면에 긴 직경이 0.01μ m를 초과하는 크기의 도전성 석출물이 100μm2당 58개를 초과하는 개수로 존재하는 전자 디바이스.
  15. 제 1 항에 있어서,
    유리 기판 상에 배치된 박막 트랜지스터를 가지며, 알루미늄 합금막이 상기 박막 트랜지스터와 제 1 전극을 전기적으로 접속하는 전자 디바이스.
  16. 제 1 항에 있어서,
    제 1 전극이 화소 전극이며, 전자 디바이스가 표시 디바이스인 전자 디바이스.
  17. 기판상에 형성된 알루미늄 합금막을 150 내지 400℃의 온도로 가열함으로써, 상기 알루미늄 합금막 중에 포함된 합금 원소의 일부 또는 전부를 포함하는 도전성 석출물을 형성시키는 공정을 포함하는, 제 1 항에 따른 전자 디바이스의 제조 방법.
  18. 제 17 항에 있어서,
    알루미늄 합금막을 스퍼터링법에 의해 형성하는 전자 디바이스의 제조 방법.
  19. 기판상에 알루미늄 합금막을 형성하고, 알루미늄 합금막 상에 절연막을 형성하여, 상기 절연막에 접촉 홀 에칭을 실시한 후, 계속해서 알루미늄 합금막의 표면에서 1 내지 200nm을 에칭함으로써, 상기 알루미늄 합금막 중에 포함되는 합금 성분의 일부 또는 전부를 포함하는 도전성 석출물을 부분적으로 노출시키는, 제 1 항에 따른 전자 디바이스의 제조 방법.
  20. 제 19 항에 있어서,
    알루미늄 합금을 에칭할 수 있는 기체를 이용한 드라이 에칭에 의해 에칭을 수행하는 전자 디바이스의 제조 방법.
  21. 제 19 항에 있어서,
    알루미늄 합금을 에칭할 수 있는 약액을 이용한 웨트 에칭에 의해 에칭을 수행하는 전자 디바이스의 제조 방법.
  22. 제 19 항에 있어서,
    포토레지스트 박리액으로서 아민 화합물을 5 질량% 이상 포함하는 것을 사용하는 전자 디바이스의 제조 방법.
  23. 금속 산화물로 이루어진 제 1 전극; 및
    제 1 전극과 직접 접촉하여 전기적으로 접속하는 것으로, Sm을 0.1 내지 6 원자% 포함하는 알루미늄 합금막으로 이루어진 제 2 전극으로 이루어지며,
    여기에서, 제 1 전극과 제 2 전극이 직접 접촉한 접촉 계면에서, 알루미늄 합금막에 포함되는 Sm과 제 1 전극의 금속 산화물을 구성하는 원소가 상호 확산된 층을 이루는 전자 디바이스.
  24. 알루미늄 합금으로 이루어진 스퍼터링 타겟에 있어서,
    합금 성분으로서 Ag, Zn, Cu, Ni로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자%로 함유함과 동시에, Nd, Y, Fe, Co로 이루어진 군에서 선택되는 1종 이상을 0.1 내지 6 원자%로 함유하는 스퍼터링 타겟.
KR1020030093972A 2002-12-19 2003-12-19 전자 디바이스와 그의 제법, 및 스퍼터링 타겟 KR100600229B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002368786 2002-12-19
JPJP-P-2002-00368786 2002-12-19
JP2003274288A JP3940385B2 (ja) 2002-12-19 2003-07-14 表示デバイスおよびその製法
JPJP-P-2003-00274288 2003-07-14

Publications (2)

Publication Number Publication Date
KR20040054590A true KR20040054590A (ko) 2004-06-25
KR100600229B1 KR100600229B1 (ko) 2006-07-13

Family

ID=32658568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093972A KR100600229B1 (ko) 2002-12-19 2003-12-19 전자 디바이스와 그의 제법, 및 스퍼터링 타겟

Country Status (6)

Country Link
US (4) US7098539B2 (ko)
JP (1) JP3940385B2 (ko)
KR (1) KR100600229B1 (ko)
CN (1) CN1315003C (ko)
SG (1) SG118219A1 (ko)
TW (1) TWI249070B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108941B1 (ko) * 2007-09-12 2012-02-06 미쓰비시덴키 가부시키가이샤 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
KR101361303B1 (ko) * 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005086118A (ja) * 2003-09-11 2005-03-31 Renesas Technology Corp 半導体装置
WO2005093505A1 (ja) * 2004-03-25 2005-10-06 Mitsui Mining & Smelting Co., Ltd. 薄膜回路の接合構造
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
CN101303495B (zh) * 2004-10-06 2012-01-04 夏普株式会社 液晶显示器
US20060081464A1 (en) * 2004-10-19 2006-04-20 Kobelco Research Institute, Inc. Backing plates for sputtering targets
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP2006195077A (ja) * 2005-01-12 2006-07-27 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
WO2006075483A1 (ja) * 2005-01-12 2006-07-20 Idemitsu Kosan Co., Ltd. ＴＦＴ基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層基板及びその製造方法、及び、Ａｌ配線を備えた透明導電膜積層回路基板及びその製造方法、及び、酸化物透明導電膜材料
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2006236839A (ja) * 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
JP2006316339A (ja) * 2005-04-12 2006-11-24 Kobe Steel Ltd Ａｌ系スパッタリングターゲット
JP2007186779A (ja) * 2005-04-26 2007-07-26 Mitsui Mining & Smelting Co Ltd Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
US7531904B2 (en) 2005-04-26 2009-05-12 Mitsui Mining & Smelting Co., Ltd. Al-Ni-B alloy wiring material and element structure using the same
WO2006117884A1 (ja) * 2005-04-26 2006-11-09 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
JP3979605B2 (ja) * 2005-04-26 2007-09-19 三井金属鉱業株式会社 Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP2009016862A (ja) * 2005-08-17 2009-01-22 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2007073848A (ja) * 2005-09-08 2007-03-22 Mitsui Mining & Smelting Co Ltd 表示デバイスの製造方法
JP2007109916A (ja) * 2005-10-14 2007-04-26 Mitsui Mining & Smelting Co Ltd 素子の製造方法
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP4117002B2 (ja) 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US20070161165A1 (en) * 2006-01-12 2007-07-12 Toppoly Optoelectronics Corp. Systems and methods involving thin film transistors
CN101395296B (zh) * 2006-03-06 2012-03-28 陶斯摩有限公司 溅射靶
US20090022982A1 (en) * 2006-03-06 2009-01-22 Tosoh Smd, Inc. Electronic Device, Method of Manufacture of Same and Sputtering Target
US8097100B2 (en) * 2006-04-03 2012-01-17 Praxair Technology, Inc. Ternary aluminum alloy films and targets for manufacturing flat panel displays
JP4728170B2 (ja) 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) * 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
JPWO2008018478A1 (ja) * 2006-08-09 2009-12-24 三井金属鉱業株式会社 素子の接合構造
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
KR20090031441A (ko) * 2006-10-16 2009-03-25 미쓰이 긴조꾸 고교 가부시키가이샤 배선용 적층막 및 배선 회로
JP4180102B2 (ja) * 2006-10-16 2008-11-12 三井金属鉱業株式会社 反射膜用Ａｌ−Ｎｉ−Ｂ合金材料
JP2008127623A (ja) 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2008172051A (ja) * 2007-01-12 2008-07-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
KR100853545B1 (ko) 2007-05-15 2008-08-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010051A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008768A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP2009076536A (ja) 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
JP2009111201A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 積層導電膜、電気光学表示装置及びその製造方法
JP2008124483A (ja) * 2007-12-03 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4611418B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 表示装置の製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5007246B2 (ja) 2008-01-31 2012-08-22 三菱電機株式会社 有機電界発光型表示装置及びその製造方法
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP2009282504A (ja) * 2008-03-31 2009-12-03 Kobe Steel Ltd 表示デバイス
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
WO2009123217A1 (ja) * 2008-03-31 2009-10-08 株式会社神戸製鋼所 表示装置、その製造方法およびスパッタリングターゲット
JP2010123754A (ja) * 2008-11-19 2010-06-03 Kobe Steel Ltd 表示装置およびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR20100127290A (ko) 2008-04-23 2010-12-03 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN102077323A (zh) * 2008-07-03 2011-05-25 株式会社神户制钢所 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
US20110158845A1 (en) * 2008-07-07 2011-06-30 Mitsui Mining & Smelting Co., Ltd. Al-Ni ALLOY WIRING ELECTRODE MATERIAL
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5368806B2 (ja) * 2009-01-13 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜および表示装置
JP2010134458A (ja) * 2008-11-05 2010-06-17 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
KR20110065564A (ko) * 2008-11-05 2011-06-15 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP2010135300A (ja) * 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP2009105424A (ja) * 2008-12-12 2009-05-14 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010181839A (ja) * 2009-02-09 2010-08-19 Kobe Steel Ltd 表示デバイスの製造方法
JP2011035153A (ja) * 2009-07-31 2011-02-17 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
US20120138943A1 (en) * 2009-08-21 2012-06-07 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
JP5235011B2 (ja) * 2009-11-16 2013-07-10 株式会社神戸製鋼所 有機ｅｌディスプレイ用の反射アノード電極
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP5416681B2 (ja) * 2010-12-01 2014-02-12 株式会社神戸製鋼所 タッチパネルセンサーおよびその製造方法
JP5416682B2 (ja) * 2010-12-01 2014-02-12 株式会社神戸製鋼所 タッチパネルセンサーおよびその製造方法
JP5416683B2 (ja) * 2010-12-01 2014-02-12 株式会社神戸製鋼所 タッチパネルセンサーおよびその製造方法
CN102485946A (zh) * 2010-12-02 2012-06-06 比亚迪股份有限公司 用于后视镜的靶材、后视镜及其制造方法
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP5303008B2 (ja) * 2011-07-19 2013-10-02 株式会社神戸製鋼所 半導体素子及び半導体素子の製造方法
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP2013083758A (ja) * 2011-10-07 2013-05-09 Sony Corp 表示装置およびその製造方法、並びに電子機器
CN103959470B (zh) 2012-01-17 2016-08-24 株式会社日本有机雷特显示器 薄膜晶体管阵列装置以及使用它的el显示装置
CN102707349B (zh) * 2012-03-31 2015-07-29 深圳市华星光电技术有限公司 反射型液晶显示器的反射层的制造方法
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN105511679B (zh) * 2015-12-25 2019-04-30 上海天马微电子有限公司 玻璃基板、触控显示屏及触控压力计算方法
CN105586576A (zh) * 2016-02-04 2016-05-18 东莞沙头朝日五金电子制品有限公司 一种镀制pvd防菌膜的方法
JP6647898B2 (ja) * 2016-02-05 2020-02-14 株式会社コベルコ科研 紫外線反射膜およびスパッタリングターゲット
JP2018032601A (ja) * 2016-08-26 2018-03-01 株式会社神戸製鋼所 反射電極およびＡｌ合金スパッタリングターゲット
US11261533B2 (en) * 2017-02-10 2022-03-01 Applied Materials, Inc. Aluminum plating at low temperature with high efficiency
CN106981426B (zh) * 2017-04-06 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
CN107369706A (zh) * 2017-07-17 2017-11-21 华南理工大学 一种显示用电子器件铜合金电极及其制备方法
US11935936B2 (en) 2018-06-28 2024-03-19 Ulvac, Inc. Aluminum alloy film, method of producing the same, and thin film transistor
KR102329427B1 (ko) 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329426B1 (ko) 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
JP2022094534A (ja) * 2020-12-15 2022-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US294221A (en) * 1884-02-26 Circular saw mill
US294219A (en) * 1884-02-26 Oscillating engine
US292780A (en) * 1884-02-05 William w
US3716469A (en) * 1970-12-17 1973-02-13 Cogar Corp Fabrication method for making an aluminum alloy having a high resistance to electromigration
JPH04116829A (ja) * 1990-09-06 1992-04-17 Toshiba Corp 半導体装置およびその製造方法
KR940006186A (ko) 1992-06-03 1994-03-23 에또 다께또시 스퍼터링 타겟, 전자장치용 배선방법 및 전자장치
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3213196B2 (ja) 1995-03-08 2001-10-02 日本アイ・ビー・エム株式会社 配線材料、金属配線層の形成方法
KR100312548B1 (ko) 1995-10-12 2001-12-28 니시무로 타이죠 배선막,배선막형성용스퍼터타겟및이를이용한전자부품
EP0844670B1 (en) * 1996-06-06 2004-01-02 Seiko Epson Corporation Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2000150652A (ja) * 1998-09-03 2000-05-30 Seiko Epson Corp 半導体装置およびその製造方法
JP3825191B2 (ja) * 1998-12-28 2006-09-20 株式会社神戸製鋼所 アルミニウム合金スパッタリングターゲット材料
JP2000294556A (ja) 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット
JP2001018557A (ja) * 1999-07-09 2001-01-23 Toppan Forms Co Ltd カード付き重ね合わせ葉書
JP3619192B2 (ja) * 1999-08-19 2005-02-09 三井金属鉱業株式会社 アルミニウム合金薄膜及びターゲット材並びにそれを用いた薄膜形成方法
JP2001345445A (ja) 2000-06-02 2001-12-14 Nec Corp 半導体装置
JP2001350159A (ja) 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2002296804A (ja) * 2001-03-30 2002-10-09 Nippon Zeon Co Ltd レジスト用剥離液およびこれを用いたレジスト剥離方法
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101108941B1 (ko) * 2007-09-12 2012-02-06 미쓰비시덴키 가부시키가이샤 반도체 디바이스, 표시장치 및 반도체 디바이스의 제조방법
KR101361303B1 (ko) * 2009-07-27 2014-02-11 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치

Also Published As

Publication number Publication date
TW200415429A (en) 2004-08-16
US7098539B2 (en) 2006-08-29
US20050184395A1 (en) 2005-08-25
US7154180B2 (en) 2006-12-26
TWI249070B (en) 2006-02-11
KR100600229B1 (ko) 2006-07-13
SG118219A1 (en) 2006-01-27
CN1315003C (zh) 2007-05-09
JP2004214606A (ja) 2004-07-29
CN1508615A (zh) 2004-06-30
US20090218697A1 (en) 2009-09-03
US7928575B2 (en) 2011-04-19
JP3940385B2 (ja) 2007-07-04
US7553754B2 (en) 2009-06-30
US20060237849A1 (en) 2006-10-26
US20040126608A1 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
KR100600229B1 (ko) 전자 디바이스와 그의 제법, 및 스퍼터링 타겟
KR101065130B1 (ko) 표시 장치
JP4541787B2 (ja) 表示デバイス
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
US6956236B1 (en) Wiring, TFT substrate using the same and LCD
KR100720204B1 (ko) 표시장치 및 그의 제조방법
KR100320661B1 (ko) 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
TW200910459A (en) Method for manufacturing display apparatus
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
JP2004273614A (ja) 半導体装置およびその製造方法
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP4886285B2 (ja) 表示デバイス
JP5096522B2 (ja) 表示デバイス
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット
KR100799824B1 (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
KR20020049814A (ko) 박막 트랜지스터 액정표시장치 제조 방법
JPH05136413A (ja) 薄膜素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee