CN1821872B - 蚀刻剂组合物和薄膜晶体管阵列板的制造方法 - Google Patents

蚀刻剂组合物和薄膜晶体管阵列板的制造方法 Download PDF

Info

Publication number
CN1821872B
CN1821872B CN2006100062107A CN200610006210A CN1821872B CN 1821872 B CN1821872 B CN 1821872B CN 2006100062107 A CN2006100062107 A CN 2006100062107A CN 200610006210 A CN200610006210 A CN 200610006210A CN 1821872 B CN1821872 B CN 1821872B
Authority
CN
China
Prior art keywords
layer
weight
conductive layer
drain electrode
nitric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006100062107A
Other languages
English (en)
Other versions
CN1821872A (zh
Inventor
金圭祥
林官泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1821872A publication Critical patent/CN1821872A/zh
Application granted granted Critical
Publication of CN1821872B publication Critical patent/CN1821872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/20—Acidic compositions for etching aluminium or alloys thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D31/00—Other methods for working sheet metal, metal tubes, metal profiles
    • B21D31/02—Stabbing or piercing, e.g. for making sieves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D37/00—Tools as parts of machines covered by this subclass
    • B21D37/10—Die sets; Pillar guides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本发明提供含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)和0.1至15重量％的硝酸铝(Al(NO3)3)的蚀刻剂组合物。

Description

蚀刻剂组合物和薄膜晶体管阵列板的制造方法
技术领域
本发明涉及一种蚀刻剂组合物和使用该蚀刻剂制造薄膜晶体管(TFT)阵列板的方法。
背景技术
液晶显示器(LCD)是一种最广泛使用的平板显示器。LCD包括插入在两块装备有场产生电极的板之间的液晶(LC)层。LCD是通过以下方式来显示图像的：向场产生电极施加电压以在LC层中产生电场，产生的电场决定LC层中LC分子的取向，从而调节入射光的偏振。
当前，LCD市场是由包括装备有场产生电极的两块板的LCD主导的，其中一块板具有矩阵形式的多个像素电极，而另一个具有覆盖整个板表面的普通电极。
LCD通过向每个像素电极施加不同的电压而显示图像。为此，将具有三个端子以转换施加到像素电极上的电压的薄膜晶体管(TFT)连接到像素电极上，并且在薄膜晶体管阵列板上形成传送用于控制薄膜晶体管的信号的栅极线和传送施加到像素电极上的电压的数据线。
TFT是响应来自栅极线的扫描信号而将图像信号从数据线传送到像素电极的开关元件。
TFT在有源矩阵有机发光显示器(OLED)中被用作用于控制各个发光元件的开关元件。
当考虑LCD和OLED的尺寸增加趋势时，由于栅极和数据线的长度随着LCD尺寸和OLED尺寸一起增加，因此迫切需要一种具有低电阻率的材料。
但是，具有低电阻率的材料有诸如和其它材料接触性差和抗化学腐蚀性弱的缺点。为了克服这些障碍，建议使用多层的信号线。
但是，多层的信号线也有问题。由于不同材料层之间蚀刻速度的差异和当两种不同金属接触时引起的电化学效应导致信号线的外形退化(profile degradation)，如钻蚀(undercut)或突出(overhang)。
发明内容
本发明提供一种不引起信号线的外形退化的蚀刻剂组合物。本发明还提供一种使用这种蚀刻剂组合物制造TFT阵列板的方法。
本发明提供一种蚀刻剂组合物，其含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)。
具体地，蚀刻剂组合物含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)和0.1至15重量％的硝酸铝(Al(NO3)3)。
蚀刻剂可以还包含表面活性剂。
本发明还提供一种TFT阵列板的制造方法，该方法包括：在绝缘衬底上形成由导电材料制成的栅极线；在栅极线上形成栅极绝缘层；在栅极绝缘层上形成具有预定图案的半导体层；在半导体层上形成由导电材料制成的数据线和漏极电极；以及形成连接到漏极电极的像素电极，其中栅极线的形成、数据线和漏极电极的形成以及像素电极的形成中的至少一个包括用蚀刻剂进行的光蚀刻步骤，所述蚀刻剂含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)。
附图说明
本发明的上述和其它特征和优点将通过参考附图的详细实施方案的描述而变得更加清晰，其中：
图1是根据本发明一个实施方案的用于LCD的TFT阵列板的布置图。
图2是图1所示的TFT阵列板沿着II-II线的截面图。
图3至5、6B、7B至10、11B和12B是顺序说明根据图1和2的实施方案，制造用于LCD的TFT阵列板的方法的中间步骤的截面图。
图6A、7A、11A和12A是顺序说明根据图1和2的实施方案，制造用于LCD的TFT阵列板的方法的中间步骤的布置图。
图13是根据本发明另一实施方案的用于LCD的TFT阵列板的布置图。
图14是图13所示的TFT阵列板沿着XIV-XIV’线的截面图。
图15至17、18B、19至21和22B是顺序说明根据图13和14的实施方案，制造用于LCD的TFT阵列板的方法的中间步骤的截面图。
图18A和22A是顺序说明根据图13和14的实施方案，制造用于LCD的TFT阵列板的方法的中间步骤的布置图。
图23A是显示采用常规光致抗蚀剂剥离器(stripper)的Al层的被侵蚀特征的剖面照片。
图23B是显示采用根据本发明一个实施方案的光致抗蚀剂剥离器的Al层的被侵蚀特征的剖面照片。
具体实施方式
下面，将参考附图更加充分地描述本发明的优选实施方案，附图中显示的是本发明优选的实施方案。但是，本发明可以以不同的形式实施，而且不应理解为受此处阐述的实施方案的限制。相反，提供这些实施方案是使本发明的公开内容彻底和完全，并且向本领域的技术人员充分传达本发明的范围。
附图中，为了清楚，层、膜和区的厚度是放大的。在全文中，同样的数字指的是相同的元件。应当理解，当诸如层、膜、区或衬底之类的元件被称作“在”另一元件上时，其可以直接位于另一元件上，或者还可以存在插入元件。
[实施方案1]
根据本发明一个实施方案的TFT阵列板的制造方法将参考附图进行详细描述，以使本领域的普通技术人员可以容易地实施本发明。
图1是根据本发明一个实施方案的用于LCD的TFT阵列板的布置图，而图2是图1所示的TFT阵列板沿着II-II线的截面图。
在绝缘衬底110上形成多个用于传送栅极信号的栅极线121。栅极线121是主要在水平方向上形成的，并且其部分成为多个栅极电极124。而且，其在较低方向上延伸的不同的部分成为多个膨胀体127。
栅极线121具有下层124p、127p和上层124q、127q。下层124p、127p是由含Al的金属如铝(Al)或铝-钕(Al-Nd)制成的。上层124q、127q是由钼(Mo)、含有Mo和选自铌(Nb)、钨(W)、钽(Ta)、铬(Cr)中的一种材料的Mo合金和氮化钼(MoN)中的一种制成的。
上层124q、127q和下层124p、127p的侧边相对于衬底110表面是倾斜的，并且其倾角为约30至80度。
在栅极线121上形成优选由硅氮化物(SiNx)制成的栅极绝缘层140。
在栅极绝缘层140上形成多个半导体条151，这些半导体条优选由氢化的无定形硅(此处称作“a-Si”)制成。每个半导体条151基本上在纵向上延伸并且周期性弯曲。每个半导体条151具有多个向着栅极电极124分支的突出部分(projection)154。每个半导体条151的宽度靠近栅极线121变大，以使半导体条151覆盖栅极线121的大部分区域。
在半导体条151上形成多个欧姆接触条161和岛165，这些欧姆接触条和岛优选由硅化物或重掺杂有n-型杂质的n+氢化的a-Si制成。每个欧姆接触条161有多个突出部分163，并且突出部分163和欧姆接触岛165成对地位于半导体条151的突出部分154上。
半导体条151和欧姆接触161、165的边缘表面是锥形的，并且半导体条151和欧姆接触161、165边缘表面的倾角优选在约30至80度的范围内。
在欧姆接触161、165和栅极绝缘层140上形成多个数据线171、多个漏极电极175和多个存储电容器导体177。
用于传送数据电压的数据线171，基本上在纵向上延伸，并且和栅极线121相交以限定以矩阵形式安排的像素区域。每个数据线171的向漏极电极175伸出的多个分支形成多个源极电极173。每对源极电极173和漏极电极175在栅极电极124上是相互分开的，并且彼此相对。
数据线171、漏极电极175和存储电容器导体177具有第一层171p、175p、177p，第二层171q、175q、177q和第三层171r、175r、177r。第一层171p、175p、177p和第三层171r、175r、177r分别被安置在第二层171q、175q、177q的下侧和上侧。第一层171p、175p、177p和第三层171r、175r、177r是由含Mo的金属制成的。第二层171q、175q、177q是由含Al的金属制成的。
由于将低电阻率的Al或Al合金层安置在两个Mo合金层之间，所以数据线171具有低电阻率，并且防止了可能造成接触不良的Al或Al合金层接触半导体以及像素电极。因此，有效防止了由接触不良造成的TFT的老化。
考虑信号线的低电阻、扩散的预防和增加接触电阻的避免，第一至第三金属层的厚度分别为200至
Figure G06106210720080204D000051
2,000至
Figure G06106210720080204D000052
和200至
Figure G06106210720080204D000053
数据线171、漏极电极175和存储电容器导体177具有锥形的边缘表面，并且边缘表面的倾角在约30至80度的范围内。
栅极电极124、源极电极173和漏极电极175连同半导体条151的突出部分154一起形成TFT。这种TFT具有在安置于源极电极173和漏极电极175之间的突出部分154中形成的沟道。存储电容器导体177和栅极线121的膨胀体127重叠。
欧姆接触条161、165只插入在半导体条151和数据线171之间以及漏极电极175和半导体条151的突出部分154之间，以减少它们之间的接触电阻。半导体条151部分暴露在源极电极173和漏极电极175之间的地方以及其它没有被数据线171和漏极电极175覆盖的地方。大部分的半导体条151比数据线171窄，但是为了防止数据线171的断开，在接近半导体条151和栅极线121彼此交汇的地方，半导体条151的宽度变宽。
在数据线171、漏极电极175、存储电容器导体177和半导体条151暴露区上提供钝化层180，制造钝化层180的材料是具有基本上平面化性质和光敏性的有机材料或者具有低介电常数的绝缘材料如a-Si:C:O、Si:O:F等。这种钝化层180是通过等离子体增强的化学气相沉积方法(PECVD)形成的。为了防止钝化层180的有机材料和暴露在数据线171和漏极电极175之间的半导体条151接触，可以用这样的方式构成钝化层180：在有机材料层下另外形成由SiNx或SiO2制成的绝缘层。
在钝化层180中，形成多个接触孔181、185、187、182以分别暴露栅极线121的尾部129、漏极电极175、存储电容器导体177和数据线171的尾部179。
在钝化层180上形成多个像素电极190和多个接触辅助物81、82，接触辅助物是由铟锡氧化物(ITO)或铟-掺杂的氧化锌(IZO)制成的。
由于像素电极190通过接触孔185、187分别与漏极电极175和存储电容器导体177物理和电学连接，所以像素电极190接收来自漏极电极175的数据电压并且将其传送给存储电容器导体177。
施加了数据电压的像素电极190与施加了普通电压的相对板(未显示)的普通电极(未显示)一起产生电场，从而使液晶层中的液晶分子重新排列。
同样，如上所述，像素电极190和普通电极形成电容器，用于在关掉TFT后存储和保存接收的电压。这种电容器将称作“液晶电容器”。为了提高电压存储能力，提供和液晶电容器并联的另一电容器，该电容器将称作“存储电容器”。存储电容器形成在像素电极190和相邻栅极线121的重叠部分上，该相邻栅极线121将称作“先前的栅极线”。提供栅极线121的膨胀体127以确保最大可能重叠尺寸，并因而增加存储电容器的存储容量。将存储电容器导体177连接到像素电极190，和膨胀体127重叠，并且提供在钝化层180的下面部分，以使像素电极190变得接近于先前的栅极线121。
在一些实施方案中，像素电极190可以与相邻的栅极线121以及相邻的数据线171重叠，以提高孔径比。
接触辅助物81、82在栅极线121及数据线171的尾部129、179和外部设备之间补充附着力，所述的外部设备如驱动集成电路。另外，接触辅助物81、82可以提供保护。接触辅助物81、82的应用是任选的，因为它不是TFT阵列的基本元件。
现在将参考图3至12B以及图1和2描述制造TFT阵列板的方法。
如图3所示，将Al-Nd的下金属层120p和Mo的上金属层120q顺序沉积在绝缘衬底110上。上和下金属层120q和120p是用共溅射方法沉积的。
共溅射是用以下方式进行的：
在用于共溅射的同一溅射室中安装两个靶。一个靶由含有2重量％Nd的Al-Nd制成，另一靶由钼(Mo)制成。
首先，将电源接在Al-Nd靶上，而Mo靶不接电源，沉积Al-Nd下层120p。下层120p的厚度优选为但是可以是在1,000至
Figure G06106210720080204D000072
选择的值。
其次，切换电源，使其接在Mo合金靶上而不接在Al(或Al-Nd)靶上，从而沉积上层120q。上层120q的厚度优选为
Figure G06106210720080204D000073
但是可以是在50至选择的值。
其次，如图4所示，将光致抗蚀剂层40涂布在第二金属层120b上并且通过光掩模50曝光。然后，将光致抗蚀剂层40显影。
其次，如图5所示，用蚀刻剂蚀刻没有被光致抗蚀剂图案40a覆盖的第二金属层120b和第一金属层120a部分。
所述蚀刻剂含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)。优选蚀刻剂含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)、0.1至15重量％的硝酸铝(Al(NO3)3)，并且余量是去离子水。
蚀刻剂还可以包含表面活性剂。
当信号线是由Al制成的时，由LCD尺寸增加造成的问题如信号延迟，得到显著改善。但是，由于Al可以扩散到其它层，在Al层上形成含Mo层以阻挡Al扩散。
但是，多层的信号线也有问题。由于不同材料层之间蚀刻速度的差异和当两种不同金属接触时引起的电化学效应导致信号线的外形退化，如钻蚀或突出。
电化学效应是指具有不同电势的金属在电解质溶液中进行氧化和还原反应的趋势。当将具有不同电势的两种金属布置在电解质溶液中时，具有相对正电势的金属充当阴极并且趋向于被还原，而具有相对负电势的金属充当阳极并且趋向于被氧化。在这种情况下，阴极金属的蚀刻速度(侵蚀速度)比单独布置阴极金属时慢，而阳极金属的蚀刻速度比单独布置阳极金属时快。
因此，多金属层的Al层，包括Al层和Mo层(该层充当阳极)的蚀刻速度比充当阴极的Mo层的蚀刻速度快许多，从而形成尖型外形。蚀刻速度的这种差异随着硝酸(HNO3)的消耗而加大，所述的硝酸最强烈影响Mo层的蚀刻。
因此，为了形成具有良好外形的信号线，在Al层和Mo层之间需要控制蚀刻速度以达到平衡。为了平衡，需要降低Al层的蚀刻速度并且需要提高Mo层的蚀刻速度。
通常，Al是通过以下的方程式1的反应被蚀刻的，而蚀刻剂中包含的硝酸是通过以下的方程式2的反应而解离的。
Al---＞Al3++3e-                --------(1)
HNO3---＞H++NO3 -               --------(2)
此处，为了降低Al的蚀刻速度，方程式1的正向反应应当最小化。为了保持硝酸(HNO3)的含量，方程式2的正向反应也应当最小化。
为此，根据本发明一个实施方案的蚀刻剂包含硝酸铝(Al(NO3)3)以及磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)。
硝酸铝(Al(NO3)3)通过以下方程式3的反应而解离成正的铝离子(Al3+)和负的硝酸根离子(NO3 -)。
Al(NO3)3----＞Al3++3NO3 -       ---------(3)
正的铝离子(Al3+)和负的硝酸根离子(NO3 -)根据勒夏忒列(Chatelier)原理抑制方程式1和2的正向反应。勒夏忒列原理是陈述以下化学现象的化学反应原理：当平衡体系中的变量如浓度被改变时，则在体系中诱导反应以消除过量的浓度。
因此，当蚀刻剂中含有硝酸铝(Al(NO3)3)时，方程式1的正向反应由于额外的硝酸铝(Al(NO3)3)的铝离子(Al3+)而受到抑制，并且方程式2的正向反应由于额外的硝酸铝(Al(NO3)3)的硝酸根离子(NO3 -)而受到抑制。
因此，Al的蚀刻速度降低，并且硝酸的浓度被保持，从而防止了Mo蚀刻速度的下降。
本发明的蚀刻剂优选含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)和0.1至15重量％的硝酸铝(Al(NO3)3)。
磷酸(H3PO4)的下限(60重量％)是考虑到大量生产时所需的蚀刻速度而确定的。磷酸(H3PO4)的上限(75重量％)是考虑到蚀刻剂粘度的增加而确定的。硝酸(HNO3)的下限(0.5重量％)是考虑Mo的蚀刻速度降低确定的。硝酸(HNO3)的上限(15重量％)是考虑信号线锥角的减小确定的。乙酸(CH3COOH)可以在约2至15重量％的范围存在，这个量是考虑其作为缓冲组分的角色而确定的。硝酸铝(Al(NO3)3)的下限(0.1重量％)是作为影响蚀刻速度的最小量确定的。硝酸铝(Al(NO3)3)的上限(15重量％)是考虑Al可能被萃取从而影响信号线的形成而确定的。
其次，用光致抗蚀剂剥离器剥去光致抗蚀剂图案40a。
通过上述方法，如图6A和6B所示，形成具有多个栅极电极124和膨胀体127的多个栅极线121。
参考图7A和7B，在栅极绝缘层140、内在a-Si层和外在a-Si层顺序沉积后，将内在a-Si层和外在a-Si层进行光蚀刻，形成分别具有突出部分164、154的多个外在半导体条161和多个内在半导体条151。栅极绝缘层140优选由厚度约
Figure G06106210720080204D000091
至约
Figure G06106210720080204D000092
的氮化硅制成，并且沉积温度优选在约250℃至约500℃之间。
其次，如图8所示，在内在半导体条161上顺序沉积Mo合金第一层170p、Al(或Al合金)第二层170q和Mo合金第三层170r。第一至第三层170p、170q和170r的厚度分别为200至2,000至
Figure G06106210720080204D000094
和200至
Figure G06106210720080204D000095
溅射温度优选约150℃。
其次，如图9所示，将光致抗蚀剂层41旋涂在第三金属层170r上并且通过光掩模51曝光。然后，将光致抗蚀剂层41显影，形成光致抗蚀剂图案41a(如图10所示)。
其次，如图10所示，用蚀刻剂蚀刻没有被光致抗蚀剂图案41a覆盖的第三至第一金属层170部分。
所述蚀刻剂含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)。优选蚀刻剂含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)、0.1至15重量％的硝酸铝(Al(NO3)3)，并且余量是去离子水。
蚀刻剂还可以包含表面活性剂。
当信号线是由Al制成时，由LCD尺寸增加造成的问题如信号延迟得到显著改善。但是，由于Al可以容易地扩散到其它层，在Al层上形成含Mo层以阻挡Al扩散。
但是，多层的信号线也有问题。由于不同材料层之间蚀刻速度的差异和当两种不同金属接触时引起的电化学效应导致信号线的外形退化，如钻蚀或突出。
电化学效应是指具有不同电势的金属在电解质溶液中进行氧化和还原反应的趋势。当将具有不同电势的两种金属布置在电解质溶液中时，具有相对正电势的金属充当阴极并且趋向于被还原，而具有相对负电势的金属充当阳极并且趋向于被氧化。在这种情况下，阴极金属的蚀刻速度(被侵蚀速度)比单独布置阴极金属时慢，而阳极金属的蚀刻速度比单独布置阳极金属时快。
因此，多金属层的Al层，包括Al层和Mo层(该层充当阳极)的蚀刻速度比充当阴极的Mo层的蚀刻速度快许多，从而形成尖型外形。蚀刻速度的这种差异随着硝酸(HNO3)的消耗而加大，所述的硝酸最强烈影响Mo层的蚀刻。
因此，为了形成具有良好外形的信号线，在Al层和Mo层之间需要控制蚀刻速度以达到平衡。为了平衡，需要降低Al层的蚀刻速度并且需要提高Mo层的蚀刻速度。
通常，Al是通过以下的方程式1的反应被蚀刻的，而蚀刻剂中包含的硝酸是通过以下的方程式2的反应解离的：
Al---＞Al3++3e-                  --------(1)
HNO3---＞H++NO3 -                 --------(2)
此处，为了降低Al的蚀刻速度，方程式1的正向反应应当最小化。为了保持硝酸(HNO3)的含量，方程式2的正向反应也应当最小化。
为此，根据本发明一个实施方案的蚀刻剂包含硝酸铝(Al(NO3)3)以及磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)。
硝酸铝(Al(NO3)3)通过以下方程式3的反应而解离成正的铝离子(Al3+)和负的硝酸根离子(NO3 -)：
Al(NO3)3----＞Al3++3NO3 -         ---------(3)
正的铝离子(Al3+)和负的硝酸根离子(NO3 -)根据勒夏忒列原理抑制方程式1和2的正向反应。勒夏忒列原理是陈述以下化学现象的化学反应原理：当一个平衡体系中的一个变量(如浓度)被改变时，则在体系中诱导反应以消除过量的浓度。
因此，当蚀刻剂中含有硝酸铝(Al(NO3)3)时，方程式1的正向反应由于额外的硝酸铝(Al(NO3)3)的铝离子(Al3+)而受到抑制，并且方程式2的正向反应由于额外的硝酸铝(Al(NO3)3)的硝酸根离子(NO3 -)而受到抑制。
因此，Al的蚀刻速度降低，并且硝酸的浓度被保持，从而防止了Mo蚀刻速度的下降。
本发明的蚀刻剂优选含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)和0.1至15重量％的硝酸铝(Al(NO3)3)。
磷酸(H3PO4)的下限(60重量％)是考虑到大量生产时所需的蚀刻速度而确定的。磷酸(H3PO4)的上限(75重量％)是考虑到蚀刻剂粘度的增加而确定的。硝酸(HNO3)的下限(0.5重量％)是考虑Mo的蚀刻速度降低确定的。硝酸(HNO3)的上限(15重量％)是考虑信号线锥角的减小确定的。乙酸(CH3COOH)可以在约2至15重量％的范围存在，这个量是考虑其作为缓冲组分的角色而确定的。硝酸铝(Al(NO3)3)的下限(0.1重量％)是作为影响蚀刻速度的最小量确定的。硝酸铝(Al(NO3)3)的上限(15重量％)是考虑Al可能被萃取从而影响信号线的形成而确定的。然后，用光致抗蚀剂剥离器剥离光致抗蚀剂图案41a，形成如图11A和11B所示的具有多个源极电极173、多个漏极电极175和存储电容器导体177的多个数据线171。
其次，通过蚀刻除去没有被数据线171和漏极电极175覆盖的外在半导体条161部分，以完成多个欧姆接触163、165并且暴露内在半导体条151部分。其后可以进行氧等离子体处理以稳定半导体条151的暴露表面。
参考图12A和12B，沉积钝化层180，并且将其和栅极绝缘层140一起进行干法蚀刻，形成多个接触孔181、185、187、182。优选使用对栅极绝缘层140和钝化层180基本上相同的蚀刻比率来蚀刻栅极绝缘层140和钝化层180。
当钝化层是由光敏材料制成时，可以只通过光刻形成接触孔。
最后，如图1和2所示，通过溅射并且光蚀刻IZO层或ITO层形成多个像素电极190和多个接触辅助物81、82。
[实施方案2]
使用与实施方案1不同的光掩模，通过不同的光蚀刻过程，形成数据线和半导体条。但是，可以使用相同的光掩模通过光蚀刻过程同时形成数据线和半导体条以降低生产成本。下面将参考附图详细描述这样的一个实施方案。
图13是根据本发明另一实施方案的用于LCD的TFT阵列板的布置图，图14是图13所示的TFT阵列板沿着XIV-XIV’线的截面图。
从图13和14可见，本实施方案的层结构与图1和2中所示的TFT阵列板层结构非常类似。
即，在绝缘衬底110上形成含有栅极电极124并且包括下层121p、124p和上层121q、124q的栅极线121。在栅极线121上顺序形成栅极绝缘层140、具有突出154的半导体条151和欧姆接触161、165。在欧姆接触161、165和栅极绝缘层140上形成具有源极电极173和多个漏极电极175的多个数据线171。数据线171和漏极电极175具有三层金属层：含Mo金属的第一金属层171p和175p，含Al金属的第二金属层171q和175q，以及含Mo金属的第三金属层171r和175r。在数据线171和源极电极173上形成钝化层180。钝化层180具有多个接触孔182、185。在钝化层180上形成多个像素电极190和多个接触辅助物82。
但是，根据本实施方案的TFT阵列板包括多个存储电极线131，这些存储电极线与栅极线121分离并且和漏极电极175重叠，形成存储电容器。存储电极线131代替了如图1和2所示的TFT阵列板的膨胀体127。
存储电容器是通过重叠像素电极190和存储电极线131而实现的。存储电极线131供应有预定的电压，如普通电压。如果通过栅极线121和像素电极190重叠产生的存储电容是足够的，则可以省略存储电极线131。可以沿着像素的边界形成存储电极线131以提高孔径比。
数据线171和漏极电极173具有和欧姆接触163、165基本上相同的平面图案。除了突出154外，半导体条151具有和欧姆接触161、165基本相同的平面图案。半导体条151具有没有被源极电极173和漏极电极175覆盖的暴露部分，并且安置其间。
现在将参考图15至22B以及图13和14详细描述制造图13和14所示的TFT阵列板的方法。
如图15所示，通过溅射在绝缘衬底110上顺序沉积下金属层120a和上金属层120b。下金属层120a由Al或Al合金制成。上金属层120b由Mo或Mo合金制成。
其次，如图16所示，将光致抗蚀剂层42旋涂在第二金属层120b上并且通过光掩模52曝光。然后，将光致抗蚀剂层42显影，形成光致抗蚀剂图案42a。
其次，如图17所示，用蚀刻剂蚀刻没有被光致抗蚀剂图案42a覆盖的上金属层120b和下金属层120a部分。
蚀刻剂含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)。优选蚀刻剂含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)、0.1至15重量％的硝酸铝(Al(NO3)3)，并且余量是去离子水。
蚀刻剂还可以包含表面活性剂。
当信号线是由Al制成时，由LCD尺寸增加造成的问题如信号延迟得到显著改善。但是，由于Al可以容易地扩散到其它层，在Al层上形成含Mo层以阻挡Al扩散。
但是，多层的信号线也有问题。由于不同材料层之间蚀刻速度的差异和当两种不同金属接触时引起的电化学效应导致信号线的外形退化，如钻蚀或突出。
电化学效应是指具有不同电势的金属在电解质溶液中进行氧化和还原反应的趋势。当将具有不同电势的两种金属布置在电解质溶液中时，具有相对正电势的金属充当阴极并且趋向于被还原，而具有相对负电势的金属充当阳极并且趋向于被氧化。在这种情况下，阴极金属的蚀刻速度(被侵蚀速度)比单独布置阴极金属时慢，而阳极金属的蚀刻速度比单独布置阳极金属时快。
因此，多金属层的Al层，包括Al层和Mo层(该层充当阳极)的蚀刻速度比充当阴极的Mo层的蚀刻速度快许多，从而形成尖型外形。蚀刻速度的这种差异随着硝酸(HNO3)的消耗而加大，所述的硝酸最强烈影响Mo层的蚀刻。
因此，为了形成具有良好外形的信号线，在Al层和Mo层之间需要控制蚀刻速度以达到平衡。为了平衡，需要降低Al层的蚀刻速度并且需要提高Mo层的蚀刻速度。
通常，Al是通过以下的方程式1的反应被蚀刻的，而蚀刻剂中包含的硝酸是通过以下的方程式2的反应解离的：
Al---＞Al3++3e-               --------(1)
HNO3---＞H++NO3 -              --------(2)
此处，为了降低Al的蚀刻速度，方程式1的正向反应应当最小化。为了保持硝酸(HNO3)的含量，方程式2的正向反应也应当最小化。
为此，根据本发明实施方案的蚀刻剂包含硝酸铝(Al(NO3)3)以及磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)。
硝酸铝(Al(NO3)3)通过以下方程式3的反应而解离成正的铝离子(Al3+)和负的硝酸根离子(NO3 -)。
Al(NO3)3----＞Al3++3NO3 -       ---------(3)
正的铝离子(Al3+)和负的硝酸根离子(NO3 -)根据勒夏忒列原理抑制上述的方程式1和2的反应。勒夏忒列原理是陈述以下化学现象的化学反应原理：当一个平衡体系中的一个变量，如浓度，被改变时，则在体系中诱导反应以消除过量的浓度。因此，当蚀刻剂中含有硝酸铝(Al(NO3)3)时，方程式1的正向反应由于额外的硝酸铝(Al(NO3)3)的铝离子(Al3+)而受到抑制，并且方程式2的正向反应由于额外的硝酸铝(Al(NO3)3)的硝酸根离子(NO3 -)而受到抑制。
因此，Al的蚀刻速度降低，并且硝酸的浓度被保持，从而防止了Mo蚀刻速度的下降。
本发明的蚀刻剂优选含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)和0.1至15重量％的硝酸铝(Al(NO3)3)。
磷酸(H3PO4)的下限(60重量％)是考虑到大量生产时所需的蚀刻速度而确定的。磷酸(H3PO4)的上限(75重量％)是考虑到蚀刻剂粘度的增加而确定的。硝酸(HNO3)的下限(0.5重量％)是考虑Mo的蚀刻速度降低确定的。硝酸(HNO3)的上限(15重量％)是考虑信号线锥角的减小确定的。乙酸(CH3COOH)可以在约2至15重量％的范围存在，这个量是考虑其作为缓冲组分的角色而确定的。硝酸铝(Al(NO3)3)的下限(0.1重量％)是作为影响蚀刻速度的最小量确定的。硝酸铝(Al(NO3)3)的上限(15重量％)是考虑Al可能被萃取从而影响信号线的形成而确定的。
然后，如图18A和18B所示，用光致抗蚀剂剥离器剥离光致抗蚀剂图案42a以完成具有多个栅极电极124和多个存储电极线131的多个栅极线121的形成。
参考图19，顺序沉积由SiNx制成的栅极绝缘层140、内在半导体层150和外在半导体层160。内在半导体层150优选由氢化的无定形硅制成，而外在半导体层160优选由硅化物或者重掺杂有n-型杂质的n+氢化的a-Si制成。
其次，在外在半导体层160上顺序沉积含Mo金属的第一层170p、含Al金属的第二层170q和含Mo金属的第三层170r。
在第三层170r上涂布光致抗蚀剂膜。将光致抗蚀剂膜通过光掩模(未显示)曝光并且显影，使显影的光致抗蚀剂具有如图19所示的位置相关的厚度。显影的光致抗蚀剂包括多个第一至第三部分。第一部分54位于沟道区域B上，并且第二部分52位于数据线区域A上。位于剩余区域C上的第三部分没有参考数字，因为它们的厚度基本上为零。此处，根据随后处理步骤的处理条件调节第一部分54和第二部分52的厚度比率。优选第一部分54的厚度等于或小于第二部分52厚度的一半。
光致抗蚀剂的位置相关的厚度是通过几种技术获得的，例如，通过在光掩模上提供半透明区域以及透明区域和遮光不透明区域。半透明区域可以具有狭缝图案、格子图案，或者可以是具有中等透光率或中等厚度的一种或多种薄膜。当使用狭缝图案时，优选狭缝的宽度或狭缝之间的距离小于用于光刻的曝光器的分辨率。另一实例是使用可回流的光致抗蚀剂。具体而言，一旦通过使用只有透明区域和不透明区域的正常的曝光掩模形成由可回流的材料制成的光致抗蚀剂图案，将其进行回流处理，使其流到没有光致抗蚀剂的区域上，从而形薄的部分。
其次，蚀刻光致抗蚀剂膜52和54以及底层，从而在数据区域A留下数据线171、漏极电极175和底层，在沟道区域B只留下内在半导体层，并且在剩余区域C上暴露栅极绝缘层140。
现在描述形成这样的结构的方法。
参考图21，将在其它区域C上的第一至第三层170p、170q和170r的暴露部分进行蚀刻，以暴露外在半导体层160的下面部分。
此处，所述的蚀刻剂含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)。优选蚀刻剂含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)、0.1至15重量％的硝酸铝(Al(NO3)3)，并且余量是去离子水。
蚀刻剂还可以包含表面活性剂。
当信号线是由Al制成时，由LCD尺寸增加造成的问题如信号延迟得到显著改善。但是，由于Al可以容易地扩散到其它层，在Al层上形成含Mo层以阻挡Al扩散。
但是，多层的信号线也有问题。由于不同材料层之间蚀刻速度的差异和当两种不同金属接触时引起的电化学效应导致信号线的外形退化，如钻蚀或突出。
电化学效应是指具有不同电势的金属在电解质溶液中进行氧化和还原反应的趋势。当将具有不同电势的两种金属布置在电解质溶液中时，具有相对正电势的金属充当阴极并且趋向于被还原，而具有相对负电势的金属充当阳极并且趋向于被氧化。在这种情况下，阴极金属的蚀刻速度(被侵蚀速度)比单独布置阴极金属时慢，而阳极金属的蚀刻速度比单独布置阳极金属时快。
因此，多金属层的Al层，包括Al层和Mo层(该层充当阳极)的蚀刻速度比充当阴极的Mo层的蚀刻速度快许多，从而形成尖型外形。蚀刻速度的这种差异随着硝酸(HNO3)的消耗而加大，所述的硝酸最强烈影响Mo层的蚀刻。
因此，为了形成具有良好外形的信号线，在Al层和Mo层之间需要控制蚀刻速度以达到平衡。为了平衡，需要降低Al层的蚀刻速度并且需要提高Mo层的蚀刻速度。
通常，Al是通过以下的方程式1的反应被蚀刻的，而蚀刻剂中包含的硝酸是通过以下的方程式2的反应解离的：
Al---＞Al3++3e-             --------(1)
HNO3---＞H++NO3 -            --------(2)
为了降低Al的蚀刻速度，方程式1的正向反应应当最小化。为了保持硝酸(HNO3)的含量，方程式2的正向反应也应当最小化。
为此，根据本发明实施方案的蚀刻剂包含硝酸铝(Al(NO3)3)以及磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)。
硝酸铝(Al(NO3)3)通过以下方程式3的反应而解离成正的铝离子(Al3+)和负的硝酸根离子(NO3 -)。
Al(NO3)3----＞Al3++3NO3 -     ---------(3)
正的铝离子(Al3+)和负的硝酸根离子(NO3 -)根据勒夏忒列原理抑制上述的方程式1和2的反应。勒夏忒列原理是陈述以下化学现象的化学反应原理：当一个平衡体系中的一个变量，如浓度，被改变时，则在体系中诱导反应以消除过量的浓度。
因此，当蚀刻剂中含有硝酸铝(Al(NO3)3)时，方程式1的正向反应由于额外的硝酸铝(Al(NO3)3)的铝离子(Al3+)而受到抑制，并且方程式2的正向反应由于额外的硝酸铝(Al(NO3)3)的硝酸根离子(NO3 -)而受到抑制。
因此，Al的蚀刻速度降低，并且硝酸的浓度被保持，从而防止了Mo蚀刻速度的下降。
本发明的蚀刻剂优选含有60至75重量％的磷酸(H3PO4)、0.5至15重量％的硝酸(HNO3)、2至15重量％的乙酸(CH3COOH)和0.1至15重量％的硝酸铝(Al(NO3)3)。
磷酸(H3PO4)的下限(60重量％)是考虑到大量生产时所需的蚀刻速度而确定的。磷酸(H3PO4)的上限(75重量％)是考虑到蚀刻剂粘度的增加而确定的。硝酸(HNO3)的下限(0.5重量％)是考虑Mo的蚀刻速度降低确定的。硝酸(HNO3)的上限(15重量％)是考虑信号线锥角的减小确定的。乙酸(CH3COOH)可以在约2至15重量％的范围存在，这个量是考虑其作为缓冲组分的角色而确定的。硝酸铝(Al(NO3)3)的下限(0.1重量％)是作为影响蚀刻速度的最小量确定的。硝酸铝(Al(NO3)3)的上限(15重量％)是考虑Al可能被萃取从而影响信号线的形成而确定的。
其次，通过干法蚀刻除去区域C上的外在半导体层160的暴露部分和内在半导体层150的下面部分以及光致抗蚀剂图案54和52，以暴露区域B的S/D金属174(图21所示)。
可以通过用于除去外在半导体160和内在半导体150的蚀刻而同时除去沟道区域B的光致抗蚀剂图案54，或者通过分开的蚀刻过程除去沟道区域B的光致抗蚀剂图案54。通过灰化而除去沟道区域B中光致抗蚀剂图案54的残余光致抗蚀剂。在该步骤中，完全形成半导体条151。
当数据导体层170能够通过干法蚀刻进行蚀刻时，可以将数据导体层170与欧姆接触层160及a-Si层150一起顺序蚀刻，以简化制造过程。在这种情况下，可以在干法蚀刻室中顺序蚀刻三层170、160和150，该方法称作“原位”方法。
其次，如图22A和22B所示，通过蚀刻除去沟道区域B上S/D金属174部分和外在半导体层164的下面部分。此时，可以蚀刻半导体154的暴露部分使其厚度减小，并且还可以部分除去光致抗蚀剂图案的第二部分52。
然后，用光致抗蚀剂剥离器剥离残余的光致抗蚀剂图案52。
因此，将源极电极173和漏极电极175彼此分离，并且同时完成下面的数据线和欧姆接触163、165。
通过上述过程，如图22A和22B所示，形成具有源极电极173、漏极电极175、欧姆接触161、165和半导体条151的多个数据线171。
此后，如图23A和23B所示，形成钝化层180以覆盖数据线171、漏极电极175以及没有被数据线171和漏极电极175覆盖的半导体条151的暴露部分。制造钝化层180的材料可以是具有良好平面特性的光敏有机材料；通过等离子体增强的化学气相沉积方法(PECVD)形成的、具有低于4.0的低介电常数的电介质绝缘材料如a-Si:C:O和a-Si:O:F；或者无机材料如氮化硅和氧化硅。
其次，对钝化层180进行光蚀刻，以形成多个接触孔185、182。当钝化层180由光敏材料制成时，可以只通过光刻形成接触孔185、182。
最后，如图13和14所示，通过溅射和光蚀刻IZO层或ITO层形成多个像素电极190和多个接触辅助物82。像素电极190和接触辅助物82分别通过接触孔185、182连接到漏极电极175和数据线171的一端。
本发明提供含有磷酸(H3PO4)、硝酸(HNO3)、乙酸(CH3COOH)和硝酸铝(Al(NO3)3)的蚀刻剂以蚀刻栅极导体和/或数据导体。因此，控制Al层和Mo层的蚀刻速度以形成具有良好外形的信号线。
尽管上面已经详细描述了本发明的优选实施方案，应当清楚地理解，此处教导的基本发明概念的许多变化和/或修改，这些对于本领域技术人员而言可能是显而易见的，仍将落入本发明如下附权利要求所定义的精神和范围内。

Claims (15)

1.一种蚀刻剂组合物，其包含：
磷酸；
硝酸；
乙酸；和
硝酸铝。
2.权利要求1的蚀刻剂组合物，其中磷酸的重量百分比为60至75重量％，硝酸的重量百分比为0.5至15重量％，乙酸的重量百分比为2至15重量％，并且硝酸铝的重量百分比为0.1至15重量％。
3.权利要求1的蚀刻剂组合物，还包含表面活性剂。
4.一种TFT阵列板的制造方法，该方法包括：
在绝缘衬底上形成由导电材料制成的栅极线；
在栅极线上形成栅极绝缘层；
在栅极绝缘层上形成具有预定图案的半导体层；
在半导体层上形成由导电材料制成的数据线和漏极电极；并且
形成连接到漏极电极的像素电极，
其中栅极线的形成、数据线和漏极电极的形成以及像素电极的形成中的至少一个包括用蚀刻剂进行的光蚀刻步骤，所述蚀刻剂含有磷酸、硝酸、乙酸和硝酸铝。
5.权利要求4的方法，其中所述的蚀刻剂包含60至75重量％的磷酸、0.5至15重量％的硝酸、2至15重量％的乙酸和0.1至15重量％的硝酸铝。
6.权利要求4的方法，其中所述的栅极线包含由含铝导电材料制成的第一导电层和由含钼导电材料制成的第二导电层，并且其中所述的数据线和漏极电极包含由含钼导电材料制成的第四导电层、由含铝导电材料制成的第五导电层、由含钼导电材料制成的第六导电层。
7.权利要求6的方法，其中所述的第一导电层由Al-Nd制成。
8.权利要求6的方法，其中所述的第二导电层由含有Mo和一种选自铌、钨、钽和铬的金属的Mo合金制成。
9.权利要求6的方法，其中所述的第二导电层由氮化钼制成。
10.权利要求4的方法，其中所述的栅极线的形成包括：
含Al材料的第一导电层和含钼材料的第二导电层的顺序沉积；和
光蚀刻第二和第一导电层。
11.权利要求4的方法，其中所述的数据线和漏极电极的形成包括：
含钼材料的第四导电层、含Al材料的第五导电层和含钼材料的第六导电层的顺序沉积；和
光蚀刻第六至第四导电层。
12.权利要求11的方法，其中所述的第四至第六导电层的厚度分别为200至
Figure RE-FSB00000027135800021
2,000至
Figure RE-FSB00000027135800022
和200至
13.权利要求4的方法，其中所述的像素电极的形成包括：
沉积ITO或IZO层；并且
光蚀刻ITO或IZO层。
14.权利要求4的方法，其中所述的数据线和半导体层是通过使用光致抗蚀剂图案的光蚀刻形成的，所述的光致抗蚀剂图案具有第一部分，比第一部分厚的第二部分和比第一部分薄的第三部分。
15.权利要求14的方法，其中将所述的第一部分安置在源极电极和漏极电极之间，并且将所述的第二部分安置在数据线和漏极电极上。
CN2006100062107A 2005-02-15 2006-01-23 蚀刻剂组合物和薄膜晶体管阵列板的制造方法 Active CN1821872B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0012285 2005-02-15
KR1020050012285A KR101160829B1 (ko) 2005-02-15 2005-02-15 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법
KR1020050012285 2005-02-15

Publications (2)

Publication Number Publication Date
CN1821872A CN1821872A (zh) 2006-08-23
CN1821872B true CN1821872B (zh) 2010-10-13

Family

ID=36816214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100062107A Active CN1821872B (zh) 2005-02-15 2006-01-23 蚀刻剂组合物和薄膜晶体管阵列板的制造方法

Country Status (4)

Country Link
US (1) US7635436B2 (zh)
JP (1) JP4859469B2 (zh)
KR (1) KR101160829B1 (zh)
CN (1) CN1821872B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR20060131071A (ko) * 2005-06-15 2006-12-20 삼성전자주식회사 표시 장치용 배선, 이를 포함하는 박막 트랜지스터 표시판및 그 제조 방법
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101411677B1 (ko) * 2007-11-27 2014-06-25 엘지디스플레이 주식회사 유기전계발광소자
KR101406362B1 (ko) * 2008-01-24 2014-06-12 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴형성방법
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
KR102087791B1 (ko) * 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
JP6454605B2 (ja) 2015-06-01 2019-01-16 東芝メモリ株式会社 基板処理方法および基板処理装置
US10147619B2 (en) * 2015-08-27 2018-12-04 Toshiba Memory Corporation Substrate treatment apparatus, substrate treatment method, and etchant
KR102471019B1 (ko) * 2015-09-02 2022-11-25 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR102368376B1 (ko) * 2015-09-22 2022-02-28 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
JP2017139295A (ja) 2016-02-02 2017-08-10 東芝メモリ株式会社 基板処理装置、基板処理方法、および基板処理液
KR102368028B1 (ko) * 2017-03-29 2022-02-24 동우 화인켐 주식회사 이종 금속 다층막 식각액 조성물 및 이를 이용한 배선 형성 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495851A (zh) * 2002-07-19 2004-05-12 ���ǵ�����ʽ���� 薄膜晶体管阵列板及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5470103A (en) * 1977-11-16 1979-06-05 Mitsubishi Paper Mills Ltd Liquid substance for treating surface of flat printing plate
JPS57207342A (en) * 1981-06-15 1982-12-20 Fuji Electric Co Ltd Etchant for metallic wiring
JPH01151236A (ja) * 1987-12-08 1989-06-14 Mitsubishi Electric Corp アルミニウム膜のテーパーエツチング方法
US4895617A (en) * 1989-05-04 1990-01-23 Olin Corporation Etchant solution for photoresist-patterned metal layers
JPH05343386A (ja) * 1991-04-20 1993-12-24 Mitsumi Electric Co Ltd 電極のエッチング方法
JP2001166336A (ja) 1999-12-09 2001-06-22 Hitachi Ltd 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP2001223365A (ja) * 2000-02-10 2001-08-17 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100321227B1 (ko) 2000-03-18 2004-09-07 테크노세미켐 주식회사 액정표시장치의전극용식각액
JP2002111004A (ja) 2000-10-02 2002-04-12 Toshiba Corp アレイ基板の製造方法
JP2002299630A (ja) 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法
KR100415700B1 (ko) 2001-04-06 2004-01-24 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 소스 및 드레인 전극용식각액 조성물
KR100840333B1 (ko) * 2001-10-23 2008-06-20 삼성전자주식회사 배선용 식각액 및 이를 이용한 배선의 제조 방법 및 이를이용한 박막 트랜지스터 어레이 기판의 제조 방법
KR20030041694A (ko) 2001-11-21 2003-05-27 테크노세미켐 주식회사 박막트랜지스터용 액정표시장치의 게이트 전극용 식각액조성물
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
KR100444345B1 (ko) 2002-03-28 2004-08-16 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
JP3992569B2 (ja) 2002-08-30 2007-10-17 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100456657B1 (ko) 2003-03-11 2004-11-10 테크노세미켐 주식회사 평판디스플레이의 박막트랜지스터 형성을 위한 금속전극용식각액 조성물
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
TWI364072B (en) * 2004-03-18 2012-05-11 Dongjin Semichem Co Ltd Etching composition
KR101090252B1 (ko) * 2004-09-24 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070017762A (ko) * 2005-08-08 2007-02-13 엘지.필립스 엘시디 주식회사 식각액 조성물, 이를 이용한 도전막의 패터닝 방법 및평판표시장치의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495851A (zh) * 2002-07-19 2004-05-12 ���ǵ�����ʽ���� 薄膜晶体管阵列板及其制造方法

Also Published As

Publication number Publication date
JP2006229216A (ja) 2006-08-31
KR101160829B1 (ko) 2012-06-29
JP4859469B2 (ja) 2012-01-25
US7635436B2 (en) 2009-12-22
CN1821872A (zh) 2006-08-23
KR20060091826A (ko) 2006-08-22
US20060183338A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
CN1821872B (zh) 蚀刻剂组合物和薄膜晶体管阵列板的制造方法
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7586197B2 (en) Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate
CN101552242B (zh) 薄膜晶体管阵列面板及其制造方法
US7605091B2 (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
CN100514657C (zh) 有源矩阵衬底及其制造方法
US7851920B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
CN102870221B (zh) 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
US7276732B2 (en) Thin film transistor array panel
EP0342796A2 (en) Thin-film transistor
US20060175610A1 (en) Signal line, thin film transistor array panel with the signal line, and method for manufacturing the same
JP2008123002A (ja) 低抵抗配線を有する液晶ディスプレイパネル
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
JP2006344939A (ja) エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
CN102955301A (zh) 用于液晶显示装置的阵列基板及其制造方法
CN102191467A (zh) 金属布线、薄膜制造方法、tft阵列面板及其制造方法
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
CN1808266B (zh) 光掩模和采用该光掩模的薄膜晶体管阵列面板的制造方法
KR20080047179A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JPH04366923A (ja) 薄膜トランジスタアレイの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121129

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220801

Address after: 9-2, Guangdong Province, Shenzhen Guangming Tang Ming Road

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: SAMSUNG DISPLAY Co.,Ltd.