JP2006344939A - エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法 - Google Patents

エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
JP2006344939A
JP2006344939A JP2006121189A JP2006121189A JP2006344939A JP 2006344939 A JP2006344939 A JP 2006344939A JP 2006121189 A JP2006121189 A JP 2006121189A JP 2006121189 A JP2006121189 A JP 2006121189A JP 2006344939 A JP2006344939 A JP 2006344939A
Authority
JP
Japan
Prior art keywords
etching
silver
film
wiring
conductive oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006121189A
Other languages
English (en)
Other versions
JP4988242B2 (ja
JP2006344939A5 (ja
Inventor
Koshoku Boku
弘 植 朴
Shi-Yul Kim
時 烈 金
Jong-Hyun Choung
鍾 鉉 鄭
Won-Suk Shin
原 碩 申
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006344939A publication Critical patent/JP2006344939A/ja
Publication of JP2006344939A5 publication Critical patent/JP2006344939A5/ja
Application granted granted Critical
Publication of JP4988242B2 publication Critical patent/JP4988242B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/30—Acidic compositions for etching other metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

【課題】銀（Ａｇ）配線用エッチング液を提供すること。また、エッチング液を利用する銀（Ａｇ）配線形成方法を提供すること。さらに、エッチング液を利用する薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】本発明により、エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法が提供される。エッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含む。
（化学式１）
Ｍ（ＯＨ）ＸＬＹ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
【選択図】図４

Description

本発明はエッチング液に係り、さらに詳細には銀（Ａｇ）配線用エッチング液、これを用いた銀（Ａｇ）配線形成方法及び薄膜トランジスタ基板の製造方法に関する。
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）は現在最も広く用いられている平板表示装置（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）のうちの一つである。液晶表示装置は、電極が形成されている２枚の基板とその間に挟まれている液晶層で構成されて、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過される光量を調節する表示装置である。
現在液晶表示装置においては、電界生成電極が２個の基板にそれぞれ具備されている形態が主流である。この液晶表示装置においては、一つの基板には複数の画素電極がマトリクス（ｍａｔｒｉｘ）状に配列されていて、他の基板には一つの共通電極が基板全面を覆っている。このような液晶表示装置においては、画像の表示は各画素電極に異なる電圧を印加することによって行われる。このために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に接続し、この薄膜トランジスタを制御するための信号を伝達するゲート線（ｇａｔｅ ｌｉｎｅ）と画素電極に印加される電圧を伝達するデータ線（ｄａｔａ ｌｉｎｅ）を基板上に形成する。
一方、液晶表示装置の表示面積がますます大型化することによって、前記薄膜トランジスタに接続されるゲート線及びデータ線も長くなり、それによって配線の抵抗も増加する。したがって、このような抵抗増加による信号遅延などの問題を解決するためには、前記ゲート線及びデータ線を出来る限り低い抵抗率を有する材料で形成する必要がある。
配線材料のうち最も低い抵抗率を有する物質は銀（Ａｇ）である。銀（Ａｇ）は抵抗率が約１．５９μΩｃｍであることが知られている。したがって、実際工程で銀（Ａｇ）で構成されたゲート線及びデータ線を用いることによって、信号遅延などの問題を解決することができる。
しかし、銀（Ａｇ）はガラスなどの絶縁基板または真性非晶質シリコンやドーピングされた非晶質シリコンなどで構成された半導体基板などの下部基板に対して接着性（ａｄｈｅｓｉｏｎ）が極めて悪く、蒸着が容易でなく、配線の浮き上がり（ｌｉｆｔｉｎｇ）またはピーリング（ｐｅｅｌｉｎｇ）が容易に誘発される。また、銀（Ａｇ）導電層が基板に蒸着された場合にもこれをパターニングするためにエッチング液を用いるようになる。このようなエッチング液として従来のエッチング液を用いる場合、銀（Ａｇ）が過度にエッチングされたり、不均一にエッチングされて配線の浮き上がり（ｌｉｆｔｉｎｇ）またはピーリング（ｐｅｅｌｉｎｇ）現象が発生して、配線の側面プロファイルが不良になる。
したがって、基板上に蒸着された銀（Ａｇ）導電層をパターニングする過程で、銀（Ａｇ）導電層の接着性を維持しながら配線の側面プロファイルを良好にするエッチング液が要求されている。
韓国公開特許第２００３−００３４４０２号
本発明が解決しようとする技術的課題は銀（Ａｇ）配線用エッチング液を提供しようとするものである。
本発明が解決しようとする他の技術的課題は前記エッチング液を用いる銀（Ａｇ）配線形成方法を提供しようとするものである。
本発明が解決しようとするまた他の技術的課題は前記エッチング液を用いる薄膜トランジスタ基板の製造方法を提供しようとするものである。
本発明の技術的課題は以上で言及した技術的課題で制限されないし、言及されないまた他の技術的課題は下記の記載から当業者に明確に理解されることである。
前記技術的課題を達成するための本発明の一実施形態によるエッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び残量の超純水を含む。
（化学式１）
Ｍ（ＯＨ）ＸＬＹ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
前記他の技術的課題を達成するための本発明の一実施形態による配線形成方法は、基板上に導電性酸化膜及び銀（Ａｇ）または銀（Ａｇ）合金を含む導電層を具備する多重膜を形成し、前記多重膜を下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含むエッチング液を用いてエッチングする段階を含む。
（化学式１）
Ｍ（ＯＨ）ＸＬＹ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
前記また他の技術的課題を達成するための本発明の一実施形態の薄膜トランジスタ基板の製造方法は、基板上に導電性酸化膜及び銀（Ａｇ）または銀（Ａｇ）合金を含む導電層を具備するゲート多重膜を形成して、前記ゲート多重膜をパターニングしてゲート配線を形成し、前記基板及び前記ゲート配線上にゲート絶縁膜及び半導体層を形成し、前記半導体層上に導電性酸化膜及び銀（Ａｇ）または銀（Ａｇ）合金を含む導電層を具備するデータ多重膜を形成して、前記データ多重膜をパターニングしてデータ配線を形成することを含み、前記ゲート配線及び／または前記データ配線を形成することは下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含むエッチング液を用いてエッチングすることを含む。
（化学式１）
Ｍ（ＯＨ）ＸＬＹ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３でありて、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
上述したように、本発明の一実施形態によるエッチング液を用いて銀（Ａｇ）導電層の上部及び／または下部に非晶質形態の導電性酸化膜が形成されている多重膜をエッチングすれば、多重膜下部に対する接着性が維持されて、優れたプロファイルを有する配線を得ることができる。また、このようなエッチング液を用いて銀（Ａｇ）導電層の上部及び／または下部に非晶質の導電性酸化膜が形成されている多重膜を具備する薄膜トランジスタ基板を製造すれば、薄膜トランジスタ基板のゲート及びデータ配線の接着性及びプロファイルが改善され、信号特性が良くなり、画質が改善される。
本発明の利点及び特徴、そしてそれらを達成する方法は添付される図面と共に詳細に後述する実施形態を参照すると明確になる。しかし、本発明は以下で開示する実施形態に限られることはなく、相異なる多様な形態で実現される。本実施形態は、単に、本発明が属する技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供するために記載され、本発明は請求項の範疇により定義される。明細書全体にかけて同一参照符号は同一構成要素を指す。
以下、添付した図面を参照して本発明の一実施形態による銀（Ａｇ）配線形成方法を説明する。図１ないし図３は本発明の一実施形態による金属配線形成方法の工程段階別断面図である。
図１を参照すると、先に基板１上にＩＴＯまたはＩＺＯなどの導電性酸化物で構成された導電層２ａ（以下、「下部導電性酸化膜」という）、銀（Ａｇ）または銀（Ａｇ）合金を含む導電層２ｂ（以下、「銀（Ａｇ）導電層」という）及びＩＴＯまたはＩＺＯなどの導電性酸化物で構成された導電層２ｃ（以下、「上部導電性酸化膜」という）を順次的に積層して三重膜２を形成する。ここで基板１は、例えば、ガラスなどの絶縁基板または真性非晶質シリコンやドーピングされた非晶質シリコンなどで構成された半導体基板であるようにしてもよい。
下部導電性酸化膜２ａ、銀（Ａｇ）導電層２ｂ及び上部導電性酸化膜２ｃは、例えば、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）で形成する。以下、このようなスパッタリングのターゲットとしてＩＴＯと銀（Ａｇ）とを用いた、例えば、三重膜２を形成するためのスパッタリング工程を説明する。
まず、銀（Ａｇ）ターゲットにはパワーを印加せず、ＩＴＯターゲットにだけパワーを印加して、基板１上にＩＴＯで構成される下部導電性酸化膜２ａを形成する。下部導電性酸化膜２ａは約３〜３０ｎｍの厚さに形成する。下部導電性酸化膜２ａの厚さが３ｎｍ以上である場合、下部の基板１と上部の銀（Ａｇ）導電層２ｂとが部分的に接触することを効果的に防止して、基板１との十分な接着性を確保することができる。また接触抵抗の観点で、下部導電性酸化膜２ａの厚さが３０ｎｍ以下であることが好適である。望ましくは約５〜１０ｎｍの厚さに形成するようにしてもよい。
このようなスパッタリングは、例えば、約１５０℃以下、望ましくは室温で行うようにしてもよい。このような温度は、ＩＴＯを含む導電性酸化物が結晶化しない温度、すなわち非晶質形態に形成される温度である。前記のような条件でＩＴＯを蒸着する場合、非晶質（ａｍｏｒｐｈｏｕｓ）状態のＩＴＯが形成される。この時、水素気体（Ｈ２）または水蒸気（Ｈ２０）を共に供給するようにしてもよい。また、スパッタリング時、例えば、窒素気体（Ｎ２）、アンモニア（ＮＨ３）、亜酸化窒素（Ｎ２Ｏ）のような窒素供給気体に露出させて窒化性ＩＴＯ（ＩＴＯＮ）を形成するようにしてもよい。窒化性ＩＴＯ（ＩＴＯＮ）は銀（Ａｇ）とＩＴＯの接触領域で銀（Ａｇ）の酸化を防止して、配線抵抗の急速な増加を抑制する。
続いて、ＩＴＯターゲットに印加するパワーをオフ（ｏｆｆ）した後、銀（Ａｇ）ターゲットにパワーを印加して銀（Ａｇ）導電層２ｂを形成する。銀（Ａｇ）導電層２ｂは約１００〜３００ｎｍの厚さに形成する。望ましくは１５０〜２００ｎｍの厚さに形成するようにしてもよい。
ここで銀（Ａｇ）導電層２ｂと基板１と間には非晶質ＩＴＯで構成された下部導電性酸化膜２ａが介在するようになるが、非晶質ＩＴＯは表面粗さが非常に大きい物質であって、表面に微細な凹凸部（凹凸）を多量に含む。このような凹凸部によって、下部の基板１と下部導電性酸化膜２ａとの間及び下部導電性酸化膜２ａと上部の銀（Ａｇ）導電層２ｂと間の接触面積が増加して接着性が向上する。
続いて、同一な方法で銀（Ａｇ）ターゲットに印加するパワーをオフ（ｏｆｆ）した後、ＩＴＯターゲットにパワーを印加して上部導電性酸化膜２ｃを形成する。この時、上部導電性酸化膜２ａは非晶質ＩＴＯで構成されるため、三重膜２の上部に形成される膜、例えば絶縁膜等と銀（Ａｇ）導電層２ｂとの接着性が増加する。また、上部導電性酸化膜２ｃは銀（Ａｇ）導電層２ｂから三重膜２の上側に銀（Ａｇ）が拡散することを防止する。このような上部導電性酸化膜２ａは前述した下部導電性酸化膜２ａのように約３〜３０ｎｍ、望ましくは５〜１０ｎｍの厚さに形成するようにしてもよい。
続いて、図２に示したように三重膜２上に感光膜を塗布して露光及び現像し、配線パターンを定義する感光膜パターン３を形成する。
続いて、図３に示したように感光膜パターン３をエッチングマスクとして用いて三重膜２をエッチングし、感光膜パターン３を除去して三重膜配線２を形成する。三重膜２に対するエッチング工程はエッチング液を用いる湿式エッチングで行われる。
ここで前記湿式エッチング工程に用いられる本発明の一実施形態によるエッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含む。
（化学式１）
Ｍ（ＯＨ）ＸＬＹ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
前記化学式１によって示される物質は、エッチング液の安定度を高める安定剤としての役割をし、同時にエッチングの均一性を高めてエッチング時のエッチングプロファイルを良くする働きを有している。前記化学式１で表示される物質の含有量は、例えば、エッチング液総量を基準にして０．１重量％〜５重量％であるようにしてもよい。前記化学式１で表示される物質の含有量が０．１重量％以上である場合、前記化学式１で表示される物質の添加効果が十分に発現し、５重量％以下ならば添加による効果を維持し、また添加の効果が減少することを防止することができる。前記化学式１で表示される物質の含有量は、望ましくは０．５重量％〜０．２重量％であることようにしてもよい。
酢酸アンモニウム（ａｍｍｏｎｉｕｍ ａｃｅｔｉｃ ａｃｉｄ）は、相対的に微量で用いられ、前記化学式１で表示される物質のようにエッチング均一性を高めて、エッチング時のエッチングプロファイルを良くする役割をする。酢酸アンモニウムの含有量は、例えば、エッチング液総量を基準にして０．００１重量％〜０．１重量％であるようにしてもよく、前記範囲で添加による効果を十分に発現させることができる。酢酸アンモニウムの含有量は、望ましくは０．００２重量％〜０．００５重量％であるようにしてもよい。
しかし、前記化学式１で表示される物質及び酢酸アンモニウムの含有量は、前記範囲に制限されるわけではなく、エッチング対象、エッチング温度、エッチング時間、エッチング方式、他の添加物の種類などによって前記範囲以外の含有量でも用いることができ、これは本発明の範疇に含まれる。
また、本発明の一実施形態によるエッチング液は燐酸、硝酸及び酢酸をさらに含むようにしてもよい。
ここで、燐酸はエッチング速度を増加させる役割をする。燐酸の含有量は、エッチング液総量を基準にして５０〜８０重量％であるようにしてもよい。燐酸の含有量が５０重量％以上であれば十分なエッチング速度を確保することができ、８０重量％以下である場合、粘度上昇による噴射の難しさを効果的に防止することができる。燐酸の含有量は、望ましくは６０〜７０重量％であるようにしてもよい。
硝酸はエッチング速度を増加させる役割をする。硝酸の含有量はエッチング液総量を基準にして０．１〜１０重量％であるようにしてもよい。硝酸の含有量が０．１重量％以上である場合、エッチング速度が十分に上昇し、硝酸の含有量が１０重量％以下ならば、感光膜の損傷を効果的に防止することができる。硝酸の含有量は、望ましくは０．５ないし５重量％であるようにしてもよい。
酢酸（ａｃｅｔｉｃ ａｃｉｄ）は感光膜に対する湿潤性を改善する役割をする。酢酸の含有量は１〜２５重量％であるようにしてもよい。酢酸の含有量が１重量％以上である場合、感光膜に対するエッチング液の湿潤性が低下してエッチングが不完全になるのを効果的に防止することができて、２５重量％以下である場合には、酢酸の蒸発を抑制することによってエッチング液の組成が大きく変わってエッチング液の寿命が短縮されるのを防止することができる。酢酸の含有量は、望ましくは２〜１０重量％であるようにしてもよい。
共に前記エッチング液はその特性を改善するために、例えば界面活性剤等のような添加剤をさらに含むことができる。界面活性剤は陰イオン界面活性剤、陽イオン界面活性剤、陽性界面活性剤または非イオン界面活性剤であってもよい。エッチング液の中の界面活性剤の含有量は０．００１〜１重量％であるようにしてもよく、望ましくは０．００５〜０．１重量％であるようにしてもよい。
また、前記エッチング液はエッチング液に含まれる前記物質を除いた残りで超純水を含むようにしてもよい。
このようなエッチング液は、例えば、超純水などの水に前記化学式１で示される物質及び酢酸アンモニウムをはじめとする燐酸、硝酸、酢酸などを混合する方法で製造することができて、また、前記物質の水溶液をあらかじめ製造した後にこれを混合して製造することもでき、これに制限されるのではない。また、混合順序に対しても特別な制限がない。
一方、前記エッチング液の中に微粒子が存在する場合、微細なパターンのための均一なエッチングに問題を起こす場合がある。したがってエッチング液の中粒径が０．５μｍ以上である微粒子の個数が１０００／ｍＬ以下になるように微粒子をあらかじめ除去することが望ましい。エッチング液の中の微粒子を除去する方法によってエッチング液を微細濾過膜フィルターに濾過させる方法を用いるようにしてもよい。濾過法は１回通過式であってもよく、望ましくは微粒子を高速で除去する循環式を用いるようにしてもよい。
このようなエッチング液は三重膜２に対するエッチング選択比が高いながらも、エッチング工程後基板１に対する三重膜２の接着性を維持して、エッチングされた三重膜配線２の側面プロファイルが鋭角の優れたテーパー角を有するようにする。
以下、本実施形態に適用されるエッチング液を用いて三重膜２をエッチングする段階を詳細に説明する。
三重膜２のエッチングは上部導電性酸化膜２ｃ、銀（Ａｇ）導電層２ｂ及び下部導電性酸化膜２ａを個別的に行うこともあるが、上部及び下部導電性酸化膜２ｃ、２ａを構成するＩＴＯなどと銀（Ａｇ）導電層２ｂの銀（Ａｇ）または銀（Ａｇ）合金のエッチング速度が同様なため、一括的に行うことができ、この場合にも三重膜配線２の側面プロファイルが良好に形成される。
このようなエッチング工程は感光膜パターン３が形成されている三重膜２表面にエッチング液を噴射する噴射方式で行われるようにしてもよい。この時、温度は約３０〜５０℃に維持するようにしてもよい。エッチング時間は、例えば、基板１がエッチング液に露出する時間をエンドポイントディテクター（Ｅｎｄ Ｐｏｉｎｔ Ｄｅｔｅｃｔｏｒ、ＥＰＤ）により検出した次に、その時間の約半分の時間がさらに経過する時までとするようにしてもよい。このようなエッチング時間は、例えば、約３０〜１００秒であるようにしてもよい。
続いて、図４を参照して、前記したようなエッチング液が適用された本発明の一実施形態による金属配線のプロファイルに対して説明する。図４は基板上に形成されたＩＴＯ、銀（Ａｇ）導電層及びＩＴＯで構成された三重膜配線を本発明の一実施形態によるエッチング液を用いてパターニングした後の金属配線のプロファイルを示す断面写真である。
一般的に三重膜２に含まれている銀（Ａｇ）導電層２ｂは、基板１との接着性（ａｄｈｅｓｉｏｎ）がよくない。このために本実施形態では銀（Ａｇ）導電層２ｂの下部及び上部にＩＴＯなどで構成された導電性酸化膜２ａ、２ｃを形成して接着性を向上させている。しかしこのような三重膜配線２を形成するために従来の配線パターニングに使われるエッチング液を用いれば、エッチングを行うことによって三重膜２の基板１に対する接着力が弱まり基板１から三重膜配線２のピーリング（ｐｅｅｌｉｎｇ）または浮き上がり（ｌｉｆｔｉｎｇ）現象が発生する場合がある。また、パターニングされた三重膜配線２の側面プロファイルが均一ではなく、逆テーパー傾斜角を有するようになる場合がある。
一方、エッチング液として本発明の一実施形態によるエッチング液を用いれば、前記エッチング液は三重膜２に対するエッチング選択比が高いながらもエッチング均一性が良好であるため、図４で分かるように三重膜配線２の基板１に対する接着性に影響を与えず、鋭角の優れたテーパー角を有する側面プロファイルを形成することができる。
以上、本実施形態では基板上に下部導電性酸化膜、銀（Ａｇ）導電層及び上部導電性酸化膜で構成される三重膜の例を挙げて説明したが、前記導電性酸化膜は銀（Ａｇ）導電層の上部及び下部のうちいずれか一つにだけ形成された多重膜であるようにしてもよい。
前記したようなエッチング液及びこれを用いた銀（Ａｇ）配線形成方法は薄膜トランジスタ基板の製造方法にも適用され得る。
以下、添付した図面を参照して本発明の一実施形態による薄膜トランジスタ基板の製造方法を説明する。
まず図５Ａ及び図５Ｂを参照して本発明の一実施形態による製造方法により製造された薄膜トランジスタ基板の構造を説明する。図５Ａは本発明の一実施形態による製造方法により製造された薄膜トランジスタ基板のレイアウト図であって、図５Ｂは図５ＡのＢ−Ｂ’線に沿って切断した断面図である。
絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は横方向にのびているゲート線２２、ゲート線２２の端に接続されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲート終端２４、ゲート線２２に接続されて突起状に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されている維持電極２７及び維持電極線２８を含む。維持電極線２８は画素領域を横切って横方向にのびており、維持電極線２８に比べて幅が広く形成されている維持電極２７が接続される。維持電極２７は後述する画素電極８２に接続されたドレイン電極拡張部６７と重なって画素の電荷保持能力を向上させる蓄積容量を形成する。このような維持電極２７及び維持電極線２８の形態及び配置などは多様な形態に変形されることができ、画素電極８２とゲート線２２の重なりにより発生する蓄積容量が十分な場合形成されないようにしてもよい。
ゲート配線２２、２４、２６、２７はインジウムスズオキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）またはインジウムジンクオキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等の導電性酸化物で構成された導電層２２１、２４１、２６１、２７１（以下、「下部導電性酸化膜」という）、銀（Ａｇ）または銀合金（Ａｇ−ａｌｌｏｙ）で構成された導電層２２２、２４２、２６２、２７２（以下、「銀（Ａｇ）導電層」という）及びＩＴＯまたはＩＺＯのような導電性酸化物で構成された導電層２２３、２４３、２６３、２７３（以下、「上部導電性酸化膜」という）の三重膜２２、２４、２６、２７、２８で形成されている。また図面に直接図示しなかったが、維持電極線２８も他のゲート配線２２、２４、２６、２７と等しい三重膜の構造を有する。以下で説明する三重膜構造のゲート配線には維持電極線２８も含まれる。
このようなゲート三重膜２２、２４、２６、２７、２８の構造及び機能は前述した本発明の一実施形態による銀（Ａｇ）配線形成方法での三重膜の構造及び機能と同様である。
基板１０、ゲート配線２２、２４、２６、２７、２８の上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０が形成されている。
ゲート電極２６のゲート絶縁膜３０上部には水素化非晶質シリコンまたは多結晶シリコンなどの半導体で構成された半導体層４０がアイランド状に形成されていて、半導体層４０の上部にはシリサイドまたはｎ型不純物が高農度でドーピングされたｎ＋水素化非晶質シリコンなどの物質からなるオーミックコンタクト層５５、５６がそれぞれ形成されている。
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝でありオーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されて外部からの画像信号の印加を受けるデータ終端６８、ソース電極６５と分離されていてゲート電極２６または薄膜トランジスタのチャネル部に対してソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されて維持電極２７と重なる広い面積のドレイン電極拡張部６７を含む。
このようなデータ配線６２、６５、６６、６７、６８はＩＴＯのような導電性酸化物で構成された導電層６２１、６５１、６６１、６７１、６８１（以下、「下部導電性酸化膜」という）、銀（Ａｇ）または銀合金（Ａｇ−ａｌｌｏｙ）で構成された導電層６２２、６５２、６６２、６７２、６８２（以下、「銀（Ａｇ）導電層」という）及びＩＴＯのような導電性酸化物で構成された導電層６２３、６５３、６６３、６７３、６８３（以下、「上部導電性酸化膜」という）の三重膜６２、６５、６６、６７、６８で形成されている。ここで下部導電性酸化膜６２１、６５１、６６１、６７１、６８１及び上部導電性酸化膜６２３、６５３、６６３、６７３、６８３の構造及び機能はゲート配線２２、２４、２６、２７、２８と同様であるのでその説明を省略する。
ソース電極６５は半導体層４０と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、オーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６間に存在してコンタクト抵抗を低減する役割をする。
ドレイン電極拡張部６７は維持電極２７と重なるように形成されて、維持電極２７とゲート絶縁膜３０とを間に置いて蓄積容量が形成される。維持電極２７を形成しない場合、ドレイン電極拡張部６７も形成しない。
データ配線６２、６５、６６、６７、６８及びこれらが遮らない半導体層４０上部には保護膜７０が形成されている。保護膜７０は例えば平坦化特性が優れていて感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等で形成されるようにしてもよい。また、保護膜７０を有機物質で形成する場合にはソース電極６５とドレイン電極６６との間の半導体層４０が露出された部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ２）で構成された絶縁膜（図示せず）がさらに形成されるようにしてもよい。
保護膜７０にはドレイン電極拡張部６７及びデータ線終端６８をそれぞれ露出するコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３０にはゲート線終端２４を露出するコンタクトホール７４が形成されている。保護膜７０上にはコンタクトホール７７を介してドレイン電極６６と電気的に接続されて、画素に位置する画素電極８２が形成されている。データ電圧が印加された画素電極８２は上部表示板の共通電極と共に電界を生成することによって画素電極８２と共通電極と間の液晶層の液晶分子の配列を決定する。
また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート終端２４及びデータ終端６８に接続されている補助ゲート終端８４及び補助データ終端８８が形成されている。画素電極８２と補助ゲート及びデータ終端８６、８８はＩＴＯで構成されている。
以下、本発明の一実施形態による薄膜トランジスタ基板の製造方法について図５Ａ及び図５Ｂと、図６Ａないし図９Ｂを参照しながら詳細に説明する。
まず図６Ａ及び図６Ｂに示したように、絶縁基板１０上にＩＴＯまたはＩＺＯなどの導電性酸化物で構成された導電層と銀（Ａｇ）を含む導電層及びＩＴＯまたはＩＺＯなどの導電性酸化物で構成された導電層を順次的に積層してそれぞれ下部導電性酸化膜２２１、２４１、２６１、２７１、銀（Ａｇ）導電層２２２、２４２、２６２、２７２及び上部導電性酸化膜２２３、２４３、２６３、２７３のゲート三重膜２２、２４、２６、２７、２８を形成する。
このようなゲート三重膜２２、２４、２６、２７、２８を形成する方法では前述した本発明の一実施形態による銀（Ａｇ）配線形成方法での三重膜を形成する方法が適用される。
続いて、前記ゲート三重膜をフォトエッチングする。前記エッチング工程はエッチング液を用いる湿式エッチングで行われ、前記エッチング液としては図１ないし図４の実施形態で適用されたエッチング液が適用されるので、これに対する重複説明は省略する。
このような本発明の一実施形態によるエッチング液を用いるようにエッチングすれば、前記エッチング液は三重膜に対するエッチング選択比が高いながらもエッチング均一性が良好であるため、前述したようにゲート三重膜配線２２、２４、２６、２７、２８の基板１０に対する接着性に影響を与えず、鋭角の優れたテーパー角を有する側面プロファイルを形成することができる。
これで、図６Ａ及び図６Ｂに示したように、ゲート線２２、ゲート電極２６、ゲート終端２４、維持電極２７及び維持電極線２８を含むゲート配線２２、２４、２６、２７、２８が形成される。
続いて、図７Ａ及び図７Ｂに示したように、窒化シリコンで構成されたゲート絶縁膜３０、真性非晶質シリコン層及び導電性を付与する不純物がドーピングされた非晶質シリコン層を、例えば、化学気相蒸着法を用いてそれぞれ１、５０ｎｍ〜５、００ｎｍ、５０ｎｍ〜２、００ｎｍ、３０ｎｍ〜６０ｎｍの厚さに連続蒸着して、真性非晶質シリコン層とドーピングされた非晶質シリコン層とをフォトエッチングしてゲート電極（２４）上部のゲート絶縁膜３０上にアイランド状の半導体層４０とオーミックコンタクト層５５、５６を形成する。
ここでゲート絶縁膜３０、真性非晶質シリコン層及び不純物がドーピングされた非晶質シリコン層を形成する段階は、約２００℃以上の高温で行われるため、ゲート配線２２、２４、２６、２７、２８に含まれている非晶質状態のＩＴＯが結晶質ＩＴＯに変わる。これで、導電性酸化膜２２１、２４１、２６１、２７１及び２２３、２４３、２６３、２７３と銀（Ａｇ）導電層２２２、２４２、２６２、２７２との接着性がさらに増加する。
続いて、図８Ａ及び図８Ｂに示したように、ゲート絶縁膜３０、露出した半導体層４０及びオーミックコンタクト層５５、５６上にスパッタリングなどの方法でＩＴＯなどによって構成された下部導電性酸化膜６２１、６５１、６６１、６７１、６８１、銀（Ａｇ）または銀（Ａｇ）合金によって構成された銀（Ａｇ）導電層６２２、６５２、６６２、６７２、６８２及びＩＴＯなどによって構成された上部導電性酸化膜６２３、６５３、６６３、６７３、６８３を順に積層したデータ三重膜６２、６５、６６、６７、６８を形成する。ここで下部導電性酸化膜６２１、６５１、６６１、６７１、６８１、銀（Ａｇ）または銀（Ａｇ）合金で構成された銀（Ａｇ）導電層６２２、６５２、６６２、６７２、６８２及び上部導電性酸化膜６２３、６５３、６６３、６７３、６８３の積層方法は、ゲート配線２２、２４、２６、２７、２８を形成段階での下部導電性酸化膜２２１、２４１、２６１、２７１、銀（Ａｇ）または銀（Ａｇ）合金で構成された銀（Ａｇ）導電層２２２、２４２、２６２、２７２及び上部導電性酸化膜２２３、２４３、２６３、２７３と同様であるのでその説明を省略する。
続いて、前記データ三重膜をフォトエッチングする。前記エッチング工程はエッチング液を用いる湿式エッチングで行われ、前記エッチング液としては図１ないし図４の実施形態で適用されたエッチング液が同様に適用されるので、これに対する重複説明は省略する。
このような本実施形態に適用されるエッチング液を用いるようにエッチングすれば、前記エッチング液は三重膜に対するエッチング選択比が高いながらもエッチング均一性が良好であるため、前述したようにデータ三重膜配線６２、６５、６６、６７、６８のゲート絶縁膜３０及びオーミックコンタクト層５５、５６に対する接着性に影響を与えず、鋭角の優れたテーパー角を有する側面プロファイルを形成することができる。
これで、ゲート線２２と交差するデータ線６２、データ線６２に接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端に接続されているデータ終端６８、ソース電極６５と分離されていてゲート電極２６を中心にしてソース電極６５と向き合うドレイン電極６６及びドレイン電極６６から延長されて維持電極２７と重なる広い面積のドレイン電極拡張部６７を含むデータ配線６２、６５、６６、６７、６８が形成される。
続いて、データ配線６２、６５、６６、６７、６８で遮らないドーピングされた非晶質シリコン層をエッチングしてデータ配線６２、６５、６６、６７、６８をゲート電極２６を中心にして両側に分離させる一方、両側のオーミックコンタクト層５５、５６間の半導体層４０を露出させる。このとき、露出した半導体層４０の表面を安定化させるために酸素プラズマを実施することが望ましい。
続いて、図９Ａ及び図９Ｂに示したように平坦化特性が優れ感光性を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等を単一層または複数層で形成して保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）７０を形成する。
続いて、フォトエッチング工程によりゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート終端２４、ドレイン電極拡張部６７及びデータ終端６８を露出するコンタクトホール７４、７７、７８を形成する。このとき、感光性を有する有機膜である場合には写真工程だけでコンタクトホールを形成することができ、ゲート絶縁膜３０と保護膜７０に対して実質的に等しいエッチング比を有するエッチング条件で実施することが望ましい。
続いて、最後に図５Ａ及び図５Ｂに示したように、ＩＴＯ膜を蒸着してフォトエッチングしてコンタクトホール７７を介してドレイン電極６６に接続される画素電極８２とコンタクトホール７４、７８を介してゲート終端２４及びデータ終端６８とそれぞれ接続する補助ゲート終端８４及び補助データ終端８８を形成する。
本実施形態ではゲート線とデータ線が下部導電性酸化膜、銀（Ａｇ）導電層及び上部導電性酸化膜で構成される三重膜で形成された例を挙げて説明したが、ゲート線及びデータ線のうちいずれか一つだけ三重膜で形成される場合にも同様に適用することができる。また、前記ゲート線及びデータ線に対して下部導電性酸化膜、銀（Ａｇ）導電層及び上部導電性酸化膜で構成される三重膜の例を挙げたが、前記導電性酸化膜は銀（Ａｇ）導電層の上部及び下部のうちいずれか一つにだけ形成された多重膜であることもある。
以上、半導体層とデータ配線を相異なるマスクを利用したフォトエッチング工程で形成する薄膜トランジスタ基板の製造方法を説明したが、半導体層とデータ配線を一つの感光膜パターンを利用したフォトエッチング工程で形成する薄膜トランジスタ基板の製造方法に対しても同様に適用することができる。これに対して図面を参照して詳細に説明する。
まず、図１０Ａないし図１９Ｂを参照して本発明の他の実施形態による製造方法により製造された薄膜トランジスタ基板の単位画素構造に対して詳細に説明する。
図１０Ａは本発明の他の実施形態による製造方法により製造された薄膜トランジスタ基板のレイアウト図であって、図１０Ｂは図１０ＡのＢ−Ｂ’線に沿って切断した断面図である。
まず、本発明の一実施形態と等しく絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は横方向にのびているゲート線２２、ゲート線２２の端に接続されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲート終端２４、ゲート線２２に接続されて突起状に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されている維持電極２７及び維持電極線２８を含む。維持電極線２８は画素領域を横切って横方向にのびており、維持電極線２８に比べて幅が広く形成されている維持電極２７が接続される。維持電極２７は後述する画素電極８２に接続されたドレイン電極拡張部６７と重なって画素の電荷保持能力を向上させる蓄積容量を形成する。このような維持電極２７及び維持電極線２８の形態及び配置などは多様な形態に変形することができ、画素電極８２とゲート線２２の重なりにより発生する蓄積容量が十分な場合、形成されないこともある。
ゲート配線２２、２４、２６、２７、２８は図５Ａないし図９Ｂの実施形態と等しくインジウムスズオキサイド（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；ＩＴＯ）またはインジウムジンクオキサイド（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；ＩＺＯ）等の導電性酸化物で構成された下部導電性酸化膜２２１、２４１、２６１、２７１、銀（Ａｇ）または銀合金（Ａｇ−ａｌｌｏｙ）で構成された銀（Ａｇ）導電層２２２、２４２、２６２、２７２及びＩＴＯまたはＩＺＯのような導電性酸化物で構成された上部導電性酸化膜２２３、２４３、２６３、２７３の三重膜で形成されている。
基板１０、ゲート配線２２、２４、２６、２７、２８上には窒化シリコン（ＳｉＮｘ）等で構成されたゲート絶縁膜３０が形成されている。
ゲート絶縁膜３０上には水素化非晶質シリコンまたは多結晶シリコンなどの半導体で構成された半導体パターン４２、４４、４８が形成されており、半導体パターン４２、４４、４８の上部にはシリサイドなどのｎ型不純物が高農度でドーピングされているｎ＋水素化非晶質シリコンなどの物質からなるオーミックコンタクト層５２、５５、５６、５８が形成されている。
オーミックコンタクト層５２、５５、５６、５８上にはデータ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり、オーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端に接続されて外部からの画像信号を印加を受けるデータ終端６８、ソース電極６５と分離されていてゲート電極２６または薄膜トランジスタのチャネル部に対してソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されて維持電極２７と重なる広い面積のドレイン電極拡張部６７を含む。
このようなデータ配線６２、６５、６６、６７、６８は前述したゲート配線２２、２４、２６、２７、２８のようにＩＴＯのような導電性酸化物で構成された導電層６２１、６５１、６６１、６７１、６８１（以下、「下部導電性酸化膜」という）、銀（Ａｇ）または銀合金（Ａｇ−ａｌｌｏｙ）で構成された導電層６２２、６５２、６６２、６７２、６８２（以下、「銀（Ａｇ）導電層」という）及びＩＴＯのような導電性酸化物で構成された導電層６２３、６５３、６６３、６７３、６８３（以下、「上部導電性酸化膜」という）の三重膜で形成されている。
ソース電極６５は半導体層４０と少なくとも一部分が重なって、ドレイン電極６６はゲート電極２６を中心にしてソース電極６５と対向して半導体層４０と少なくとも一部分が重なる。ここで、オーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６間に存在してコンタクト抵抗を低くめる役割をする。
ドレイン電極拡張部６７は維持電極２７と重なるように形成されて、維持電極２７とゲート絶縁膜３０とを間に置いて蓄積容量が形成される。維持電極２７を形成しない場合ドレイン電極拡張部６７も形成しない。
オーミックコンタクト層５２、５５、５６、５８はその下部の半導体パターン４２、４４、４８とその上部のデータ配線６２、６５、６６、６７、６８とのコンタクト抵抗を低減する役割をしており、データ配線６２、６５、６６、６７、６８と完全に等しい形態を有する。
一方、半導体パターン４２、４４、４８は薄膜トランジスタのチャネル部を除けばデータ配線６２、６５、６６、６７、６８及びオーミックコンタクト層５２、５５、５６、５８と等しい形状を有している。すなわち、薄膜トランジスタのチャネル部でソース電極６５とドレイン電極６６が分離されていてソース電極６５下部のオーミックコンタクト層５５とドレイン電極６６下部のオーミックコンタクト層５６も分離されているが、薄膜トランジスタ用半導体パターン４４はここで切れなくて接続されて薄膜トランジスタのチャネルを生成する。
データ配線６２、６５、６６、６７、６８及びこれらが遮らない半導体パターン４４上部には保護膜７０が形成されている。保護膜７０は例えば平坦化特性が優れた感光性（ｐｈｏｔｏｓｅｎｓｉｔｉｖｉｔｙ）を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）で形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、または無機物質である窒化シリコン（ＳｉＮｘ）等で形成されるようにしてもよい。また、保護膜７０を有機物質で形成する場合にはソース電極６５とドレイン電極６６間の半導体パターン４４が露出された部分に保護膜７０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコン（ＳｉＮｘ）または酸化シリコン（ＳｉＯ２）で構成された絶縁膜（図示せず）がさらに形成されるようにしてもよい。
保護膜７０にはドレイン電極拡張部６７及びデータ線終端６８をそれぞれ露出するコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３０にはゲート線終端２４を露出するコンタクトホール７４が形成されている。
また、保護膜７０上にはコンタクトホール７４、７８を介してそれぞれゲート終端２４及びデータ終端６８に接続されている補助ゲート終端８４及び補助データ終端８８が形成されている。画素電極８２と補助ゲート及びデータ終端８６、８８はＩＴＯで構成されている。
以下、本発明の他の実施形態による薄膜トランジスタ基板の製造方法について図１０Ａ及び図１０Ｂと図１１Ａないし図１９Ｂを参照しながら説明するようにする。
まず、図１１Ａ及び図１１Ｂに示したように、図５Ａないし図９Ｂの実施形態と同様にＩＴＯまたはＩＺＯなどの導電性酸化物で構成された導電層と銀（Ａｇ）を含む導電層及びＩＴＯまたはＩＺＯなどの導電性酸化物で構成された導電層を順次的に積層してそれぞれ下部導電性酸化膜２２１、２４１、２６１、２７１、銀（Ａｇ）導電層２２２、２４２、２６２、２７２及び上部導電性酸化膜２２３、２４３、２６３、２７３のゲート三重膜２２、２４、２６、２７、２８を形成する。
続いて、前記ゲート三重膜をフォトエッチングする。前記エッチング工程はエッチング液を用いる湿式エッチングで行われる。前記エッチング液は図１ないし図４の実施形態で適用されたエッチング液が適用されるので、これに対する重複説明は省略する。
これで図１１Ａ及び図１１Ｂに示したようにゲート線２２、ゲート電極２６、ゲート終端２４、維持電極２７及び維持電極線２８を含むゲート配線２２、２４、２６、２７、２８が形成される。
続いて、図１２に示したように窒化シリコンで構成されたゲート絶縁膜３０、真性非晶質シリコン層４０及びドーピングされた非晶質シリコン層５０を例えば、化学気相蒸着法を利用してそれぞれ１、５０ｎｍ〜５、００ｎｍ、５０ｎｍ〜２、００ｎｍ、３０ｎｍ〜６０ｎｍの厚さに連続蒸着する。続いて、ドーピングされた非晶質シリコン層５０上にスパッタリングなどの方法でＩＴＯなどで構成された下部導電性酸化膜６０１、銀（Ａｇ）または銀（Ａｇ）合金で構成された銀（Ａｇ）導電層６０２及びＩＴＯなどで構成された上部導電性酸化膜６０３を順に積層したデータ三重膜６０を形成する。ここでデータ三重膜６０の積層方法は図５Ａないし図９Ｂの実施形態でのデータ三重膜の積層方法と等しい。
続いて前記データ三重膜６０の上部に感光膜１１０を塗布する。ここで、感光膜１１０はノボラック樹脂（ｎｏｖｏｌａｃ ｒｅｓｉｎ）であるようにしてもよい。
続いて、図１３Ａないし図１８を参照すると、マスクを通して感光膜１１０に光を照射した後、現像して、図１３Ｂに示したように、感光膜パターン１１２、１１４を形成する。このとき、感光膜パターン１１２、１１４のうちで薄膜トランジスタのチャネル部、すなわちソース電極６５とドレイン電極６６と間に位置した第１部分１１４はデータ配線部、すなわちデータ配線が形成される部分に位置した第２部分１１２より厚さが薄くなるようにし、チャネル部とデータ配線部とを除いたその他部分の感光膜はすべて除去する。このとき、チャネル部に残っている感光膜１１４の厚さとデータ配線部に残っている感光膜１１２の厚さのと比は後述するエッチング工程での工程条件によって異なるようにしなければならないが、第１部分１１４の厚さを第２部分１１２の厚さの１／２以下にすることが望ましく、例えば、第１部分１１４の厚さは４、００ｎｍ以下であるようにしてもよい。
このように、位置によって感光膜の厚さを異にする方法としては、種々の方法を用いることができ、光透過量を調節するために主にスリット（ｓｌｉｔ）や格子状のパターンを形成したり半透明膜を用いたりするようにしてもよい。
このとき、スリット間に位置したパターンの線幅やパターン間の間隔、すなわちスリットの幅は露光時用いる露光機の分解能より小さいことが望ましく、半透明膜を用いる場合にはマスクを製作するとき、透過率を調節するために他の透過率を有する薄膜を用いたり厚さが異なった薄膜を用いたりするようにしてもよい。
このようなマスクを通して感光膜に例えば３６ｍｍＪだけ光を照射すれば、光に直接露出する部分では高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分では光の照射量が少ないので高分子は完全分解されない状態となり、遮光幕で遮られた部分では高分子がほとんど分解されない。続いて感光膜を現像すると、高分子分子が分解されない部分だけが残って、光が少なく照射された中央部分には光に全く照射されない部分より薄い厚さの感光膜が残ることになる。このとき、露光時間を長くすればすべての分子が分解されるのでそのようにならないようにしなければならない。
このような薄い厚さの感光膜１１４はリフローが可能な物質で構成された感光膜を用いて光が完全に透過することができる部分と光が完全に透過されない部分に分けられた通常的なマスクで露光した次に現像してリフローさせて感光膜が残留しない部分に感光膜の一部が流れ下がるようにすることによって形成するようにしてもよい。
続いて、感光膜パターン１１４及びその下部の上部導電性酸化膜６０３、銀（Ａｇ）導電層６０２及び下部導電性酸化膜６０１で構成されたデータ三重膜６０に対するエッチングを行う。本エッチング工程は図５Ａないし図９Ｂの実施形態でのデータ配線エッチング工程及び本実施形態でのゲート配線２２、２４、２６、２８、２９形成のためのエッチング工程と実質的に等しく、これに対する重複説明は省略する。
このようにすれば、図１４に示したように、チャネル部及びデータ配線部の三重膜パターン６２、６４、６７、６８だけが残ってチャネル部及びデータ配線部を除いたその他部分の三重膜６０はすべて除去されてその下部のドーピングされた非晶質シリコン層５０が露出される。このとき残った三重膜パターン６２、６４、６７、６８はソース及びドレイン電極６５、６６が分離されなくて接続されている点を除けばデータ配線（図５Ｂの６２、６５、６６、６７、６８）の形態と等しい。
続いて、図１５に示したように、チャネル部とデータ配線部を除いたその他部分の露出したドーピングされた非晶質シリコン層５０及びその下部の真性非晶質シリコン層４０を感光膜の第１部分１１４と共に乾式エッチング方法で同時に除去する。この時のエッチングは感光膜パターン１１２、１１４とドーピングされた非晶質シリコン層５０及び真性非晶質シリコン層４０が同時にエッチングされてゲート絶縁膜３０はエッチングされない条件下で行なわなければならない。特に感光膜パターン１１２、１１４と真性非晶質シリコン層４０に対するエッチング比がほとんど等しい条件でエッチングすることが望ましい。例えば、ＳＦ６とＨＣｌの混合気体や、ＳＦ６とＯ２の混合気体を用いるとほとんど等しい厚さで両膜をエッチングすることができる。感光膜パターン１１２、１１４と真性非晶質シリコン層４０に対するエッチング比が等しい場合第１部分１１４の厚さは真性非晶質シリコン層４０とドーピングされた非晶質シリコン層５０との厚さの和と同じであるかそれより小さくなければならない。このようにすれば、図１５に示したように、チャネル部の第１部分１１４が除去されてソース／ドレイン用三重膜パターン６４が露出されて、その他部分のドーピングされた非晶質シリコン層５０及び真性非晶質シリコン層４０が除去されてその下部のゲート絶縁膜３０が露出される。一方、データ配線部の第２部分１１２もエッチングされるので厚さが薄くなる。
続いて、アッシング（ａｓｈｉｎｇ）によりチャネル部のソース／ドレイン用三重膜パターン６４表面に残っている感光膜残渣を除去する。
続いて、図１６に示したようにチャネル部の上部導電性酸化膜６４３、銀（Ａｇ）導電層６４２及び下部導電性酸化膜６４１で構成された三重膜パターン６４をエッチングして除去する。前記エッチング工程はエッチング液を用いる湿式エッチングで行われ、前記エッチング液としては図１ないし図４の実施形態で適用されたエッチング液が適用されるので、これに対する重複説明は省略する。
続いて、ドーピングされた非晶質シリコンで構成されたオーミックコンタクト層をエッチングする。この時、乾式エッチングを用いるようにしてもよい。エッチング気体の例ではＣＦ４とＨＣｌの混合気体やＣＦ４とＯ２の混合気体を挙げることができ、ＣＦ４とＯ２を用いると均一な厚さで真性非晶質シリコンで構成された半導体パターン４４を残すことができる。この時、半導体パターン４４の一部が除去されて厚さが薄くなることもあって感光膜パターンの第２部分１１２もある程度の厚さでエッチングされることができる。この時のエッチングはゲート絶縁膜３０がエッチングされない条件で行なわなければならなく、第２部分１１２がエッチングされてその下部のデータ配線６２、６５、６６、６７、６８が露出されることがないように感光膜パターンが厚いのが望ましいことはもちろんである。
このようにすれば、ソース電極６５とドレイン電極６６が分離されながらデータ配線６５、６６とその下部のオーミックコンタクト層５５、５６が完成される。
続いて、図１７に示したようにデータ配線部に残っている感光膜第２部分１１２を除去する。
続いて、図１８に示したように保護膜７０を形成する。
続いて、図１９Ａ及び図１９Ｂに示したように、保護膜７０をゲート絶縁膜３０と共にフォトエッチングしてドレイン電極拡張部６７、ゲート終端２４、及びデータ終端６８をそれぞれ露出するコンタクトホール７７、７４、７８を形成する。
最後に、図１０Ａ及び図１０Ｂに示したように、４０ｎｍ〜５０ｎｍ厚さのＩＴＯ層を蒸着してフォトエッチングしてドレイン電極拡張部６７に接続された画素電極８２、ゲート終端２４に接続された補助ゲート終端８４及びデータ終端６８に接続された補助データ終端８８を形成する。
一方、ＩＴＯを積層する前の予熱（ｐｒｅ−ｈｅａｔｉｎｇ）工程で用いる気体としては窒素を用いることが望ましく、これはコンタクトホール７４、７７、７８を介して露出された金属膜２４、６７、６８の上部に金属酸化膜が形成されることを防止するためである。
このような本発明の他の実施形態では本発明の一実施形態による効果だけでなくデータ配線６２、６５、６６、６７、６８とその下部のオーミックコンタクト層５２、５５、５６、５８及び半導体パターン４２、４８を一つのマスクを用いて形成し、この過程でソース電極６５とドレイン電極６６を分離することによって製造工程を単純化することができる。
本実施形態ではゲート線とデータ線が下部導電性酸化膜、銀（Ａｇ）導電層及び上部導電性酸化膜で構成される三重膜で形成された例を挙げて説明したが、ゲート線及びデータ線のうちいずれか一つだけ三重膜で形成された場合にも同一に適用することができる。また、前記ゲート線及びデータ線に対して下部導電性酸化膜、銀（Ａｇ）導電層及び上部導電性酸化膜で構成される三重膜の例を挙げたが、前記導電性酸化膜は銀（Ａｇ）導電層の上部及び下部のうちいずれか一つにだけ形成された多重膜であるようにしてもよい。
本発明による薄膜トランジスタ基板の製造方法は上述した実施形態以外にも色フィルター上に薄膜トランジスタアレイを形成するＡＯＣ（Ａｒｒａｙ Ｏｎ Ｃｏｌｏｒ ｆｉｌｔｅｒ）構造にも容易に適用することができる。
以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限られることはなく、相異なる多様な形態で製造されることができ、本発明が属する技術分野で通常の知識を有する者は本発明の技術的思想や必須な特徴を変更しなくて他の具体的な形態で実施できるということを理解することができる。それゆえ、上述した実施形態はすべての面で例示的なことであって限定的でないことを理解しなければならない。
本発明のエッチング液は銀配線及び薄膜トランジスタ基板を製造するのに適用される。
本発明の一実施形態による金属配線形成方法の工程段階別断面図である。 本発明の一実施形態による金属配線形成方法の工程段階別断面図である。 本発明の一実施形態による金属配線形成方法の工程段階別断面図である。 本発明の一実施形態による金属配線のプロファイルを示す断面写真である。 本発明の一実施形態による製造方法により製造された薄膜トランジスタ基板のレイアウト図である。 図５ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 それぞれ図６Ａないし図９ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 それぞれ図６Ａないし図９ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 それぞれ図６Ａないし図９ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 それぞれ図６Ａないし図９ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の他の実施形態による製造方法により製造された薄膜トランジスタ基板のレイアウト図である。 図１０ＡのＢ−Ｂ’線に沿って切断した断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 図１１ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１１ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 図１３ＡのＢ−Ｂ’線に沿って切断した工程段階別断面図である。 本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次的に示したレイアウト図である。 図１９ＡのＢ−Ｂ’線に沿って切断した断面図である。
符号の説明
１０：絶縁基板
２２：ゲート線
２４：ゲート終端
２６：ゲート電極
２７：維持電極
２８：維持電極線
３０：ゲート絶縁膜
４０：半導体層
５５、５６：接触性抵抗層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６７：ドレイン電極拡張部
６８：データ終端
７０：保護膜
８２：画素電極

Claims (23)

  1. 下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含むことを特徴とするエッチング液。
    化学式１
    Ｍ（ＯＨ）ＸＬＹ
    （ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
  2. 前記化学式１で表示される物質は０．１〜５重量％であって、前記酢酸アンモニウムの含有量は０．００１〜０．１重量％であることを特徴とする請求項１に記載のエッチング液。
  3. 更に、燐酸を６０〜７０重量％で含み、硝酸を０．５〜５重量％で含み、且つ酢酸を２〜１０重量％で含むことを特徴とする請求項１または２に記載のエッチング液。
  4. 基板上に導電性酸化膜及び銀（Ａｇ）または銀（Ａｇ）合金を含む導電層を具備する多重膜を形成し
    前記多重膜を下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含むエッチング液を用いてエッチングすることを含むことを特徴とする配線形成方法。
    （化１）
    Ｍ（ＯＨ）ＸＬＹ
    （ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒ であり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
  5. 前記多重膜を形成することは前記基板上に前記導電性酸化膜、前記銀（Ａｇ）または銀（Ａｇ）合金を含む導電層及び前記導電性酸化膜を順次的に積層することを含むことを特徴とする請求項４に記載の配線形成方法。
  6. 前記化学式１で表示される物質の含有量は０．１〜５重量％であり、且つ前記酢酸アンモニウムの含有量は０．００１〜０．１重量％であることを特徴とする請求項４に記載の配線形成方法。
  7. 更に、燐酸を６０〜７０重量％で含み、硝酸を０．５〜５重量％で含み、且つ酢酸を２〜し１０重量％で含むことを特徴とする請求項４または６に記載の配線形成方法。
  8. 前記基板は絶縁体または半導体で構成されることを特徴とする請求項４に記載の配線形成方法。
  9. 前記エッチングは３０〜５０℃で行われることを特徴とする請求項４に記載の配線形成方法。
  10. 前記エッチングは噴射方式で行われることを特徴とする請求項４に記載の配線形成方法。
  11. 前記エッチングは３０〜１００秒間行われることを特徴とする請求項４に記載の配線形成方法。
  12. 前記エッチングは前記多重膜を構成する膜を一括的にエッチングすることを特徴とする請求項４に記載の配線形成方法。
  13. 前記導電性酸化膜はＩＴＯまたはＩＺＯで構成されることを特徴とする請求項４に記載の配線形成方法。
  14. 基板上に導電性酸化膜及び銀（Ａｇ）または銀（Ａｇ）合金を含む導電層を具備するゲート多重膜を形成して、前記ゲート多重膜をパターニングしてゲート配線を形成し、
    前記基板及び前記ゲート配線上にゲート絶縁膜及び半導体層を形成し、
    前記半導体層上に導電性酸化膜及び銀（Ａｇ）または銀（Ａｇ）合金を含む導電層を具備するデータ多重膜を形成して、前記データ多重膜をパターニングしてデータ配線を形成することを含み、
    前記ゲート配線及び／または前記データ配線を形成する段階は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含むエッチング液を用いてエッチングすることを含むことを特徴とする薄膜トランジスタ基板の製造方法。
    （化１）
    Ｍ（ＯＨ）ＸＬＹ
    （ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ２Ｏ、ＮＨ３、ＣＮ、ＣＯＲ、ＮＨ２Ｒ であり、Ｙは０、１、２または３であり、Ｒはアルキル基である。）
  15. 前記ゲート多重膜を形成することは前記導電性酸化膜、前記銀（Ａｇ）または銀（Ａｇ）合金を含む導電層及び前記導電性酸化膜を順次的に積層することを含むことを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  16. 前記データ多重膜を形成することは前記導電性酸化膜、前記銀（Ａｇ）または銀（Ａｇ）合金を含む導電層及び前記導電性酸化膜を順次的に積層することを含むことを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  17. 前記化学式１で表示される物質の含有量は０．１〜５重量％であり、前記酢酸アンモニウムの含有量は０．００１〜０．１重量％であることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  18. 更に、燐酸を６０〜７０重量％で含み、硝酸を０．５〜５重量％で含み、且つ酢酸２〜１０重量％で含むことを特徴とする請求項１４または１７に記載の薄膜トランジスタ基板の製造方法。
  19. 前記エッチングは３０〜５０℃で行われることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  20. 前記エッチングは噴射方式で行われることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  21. 前記エッチングは３０〜１００秒間行われることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  22. 前記エッチングは前記多重膜を構成する膜を一括的にエッチングすることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
  23. 前記導電性酸化膜はＩＴＯまたはＩＺＯで構成されることを特徴とする請求項１４に記載の薄膜トランジスタ基板の製造方法。
JP2006121189A 2005-06-09 2006-04-25 配線形成方法 Active JP4988242B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050049453A KR101124569B1 (ko) 2005-06-09 2005-06-09 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR10-2005-0049453 2005-06-09

Publications (3)

Publication Number Publication Date
JP2006344939A true JP2006344939A (ja) 2006-12-21
JP2006344939A5 JP2006344939A5 (ja) 2009-06-18
JP4988242B2 JP4988242B2 (ja) 2012-08-01

Family

ID=37509918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006121189A Active JP4988242B2 (ja) 2005-06-09 2006-04-25 配線形成方法

Country Status (5)

Country Link
US (2) US7357878B2 (ja)
JP (1) JP4988242B2 (ja)
KR (1) KR101124569B1 (ja)
CN (1) CN1877448A (ja)
TW (1) TWI388062B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011363A1 (ja) * 2007-07-19 2009-01-22 Hayashi Pure Chemical Ind, Ltd. エッチング液組成物
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP2016167581A (ja) * 2015-03-09 2016-09-15 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀含有薄膜のエッチング液組成物およびこれを用いた表示装置用アレイ基板の製造方法
JP2017092440A (ja) * 2015-11-10 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2017092439A (ja) * 2015-11-06 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2021090040A (ja) * 2019-11-21 2021-06-10 東京応化工業株式会社 エッチング液、エッチング液の製造方法、被処理体の処理方法、及びルテニウム含有配線の製造方法
JP2022058842A (ja) * 2013-06-21 2022-04-12 株式会社半導体エネルギー研究所 半導体装置
US11898081B2 (en) 2019-11-21 2024-02-13 Tokyo Ohka Kogyo Co., Ltd. Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7288444B2 (en) * 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR20090095181A (ko) 2008-03-05 2009-09-09 삼성전자주식회사 금속배선 형성용 식각액 조성물, 이 조성물을 이용한도전막의 패터닝 방법 및 평판 표시 장치의 제조방법
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
CN102655155B (zh) * 2012-02-27 2015-03-11 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
US20150069011A1 (en) * 2013-09-11 2015-03-12 Carestream Health, Inc. Wet etching patterning compositions and methods
KR102118461B1 (ko) * 2013-11-25 2020-06-09 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
KR102091541B1 (ko) * 2014-02-25 2020-03-20 동우 화인켐 주식회사 유기 발광 표시 장치의 제조 방법
KR101972630B1 (ko) * 2015-01-05 2019-04-26 동우 화인켐 주식회사 은 식각액 조성물 및 이를 이용한 표시 기판
CN104893728B (zh) * 2015-04-10 2018-11-27 深圳新宙邦科技股份有限公司 一种用于ITO/Ag/ITO薄膜的低张力的蚀刻液
KR20190058758A (ko) 2017-11-21 2019-05-30 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법
KR102554816B1 (ko) 2018-04-23 2023-07-12 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 금속 패턴의 제조 방법
KR102661845B1 (ko) 2018-10-11 2024-04-30 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
KR20200056539A (ko) 2018-11-14 2020-05-25 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시 장치의 제조 방법
KR20210134177A (ko) 2020-04-29 2021-11-09 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 표시 장치의 제조 방법
KR102659176B1 (ko) 2020-12-28 2024-04-23 삼성디스플레이 주식회사 은 함유 박막의 식각 조성물, 이를 이용한 패턴 형성 방법 및 표시장치의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000008184A (ja) * 1998-06-24 2000-01-11 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
JP2004534397A (ja) * 2001-07-06 2004-11-11 サムスン エレクトロニクス カンパニー リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
JP2005506712A (ja) * 2001-10-23 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132522A (en) * 1996-07-19 2000-10-17 Cfmt, Inc. Wet processing methods for the manufacture of electronic components using sequential chemical processing
US6387600B1 (en) * 1999-08-25 2002-05-14 Micron Technology, Inc. Protective layer during lithography and etch
JP2002231706A (ja) 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd エッチング液及びこれを用いた薄膜トランジスタの製造方法
KR100848109B1 (ko) 2001-10-23 2008-07-24 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US20030162398A1 (en) * 2002-02-11 2003-08-28 Small Robert J. Catalytic composition for chemical-mechanical polishing, method of using same, and substrate treated with same
US20030168431A1 (en) * 2002-02-25 2003-09-11 Ritdisplay Corporation Etchant composition for silver alloy
KR100853216B1 (ko) 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100960687B1 (ko) * 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
WO2005022592A2 (en) * 2003-08-22 2005-03-10 Fujifilm Electronic Materials U.S.A., Inc. Novel aqueous based metal etchant

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000008184A (ja) * 1998-06-24 2000-01-11 Toppan Printing Co Ltd 多層導電膜のエッチング方法
JP2004534397A (ja) * 2001-07-06 2004-11-11 サムスン エレクトロニクス カンパニー リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法
JP2005506712A (ja) * 2001-10-23 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
JP2004156070A (ja) * 2002-11-01 2004-06-03 Kanto Chem Co Inc 透明導電膜を含む積層膜のエッチング液組成物
JP2004356616A (ja) * 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2009011363A1 (ja) * 2007-07-19 2009-01-22 Hayashi Pure Chemical Ind, Ltd. エッチング液組成物
JP2009026925A (ja) * 2007-07-19 2009-02-05 Sanyo Handotai Seizo Kk エッチング液組成物
US8545716B2 (en) 2007-07-19 2013-10-01 Hayashi Pure Chemical Ind., Ltd. Etching liquid composition
JP2022058842A (ja) * 2013-06-21 2022-04-12 株式会社半導体エネルギー研究所 半導体装置
JP7241942B2 (ja) 2013-06-21 2023-03-17 株式会社半導体エネルギー研究所 半導体装置
JP2016167581A (ja) * 2015-03-09 2016-09-15 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀含有薄膜のエッチング液組成物およびこれを用いた表示装置用アレイ基板の製造方法
JP2017092439A (ja) * 2015-11-06 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2017092440A (ja) * 2015-11-10 2017-05-25 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀エッチング液組成物およびこれを用いた表示基板
JP2021090040A (ja) * 2019-11-21 2021-06-10 東京応化工業株式会社 エッチング液、エッチング液の製造方法、被処理体の処理方法、及びルテニウム含有配線の製造方法
US11898081B2 (en) 2019-11-21 2024-02-13 Tokyo Ohka Kogyo Co., Ltd. Ruthenium-etching solution, method for manufacturing ruthenium-etching solution, method for processing object to be processed, and method for manufacturing ruthenium-containing wiring

Also Published As

Publication number Publication date
US20060278606A1 (en) 2006-12-14
CN1877448A (zh) 2006-12-13
US7357878B2 (en) 2008-04-15
JP4988242B2 (ja) 2012-08-01
TWI388062B (zh) 2013-03-01
KR101124569B1 (ko) 2012-03-15
US20080142756A1 (en) 2008-06-19
US7955521B2 (en) 2011-06-07
KR20060128210A (ko) 2006-12-14
TW200701472A (en) 2007-01-01

Similar Documents

Publication Publication Date Title
JP4988242B2 (ja) 配線形成方法
JP5111790B2 (ja) エッチング液及びこれを用いた配線形成方法
US7635436B2 (en) Etchant composition and manufacturing method for thin film transistor array panel
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
US6731364B2 (en) Liquid crystal display device
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
US7915062B2 (en) Method of manufacturing a TFT array substrate
JP2007034285A (ja) 薄膜トランジスタの製造方法
US20080224093A1 (en) Etchant for signal wire and method of manufacturing thin film transistor array panel using etchant
KR101300183B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2006191013A (ja) 薄膜トランジスタ基板、その製造方法及び液晶表示装置
WO2003036377A1 (en) A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
US7575945B2 (en) Method of forming a metal line and method of manufacturing a display substrate by using the same including etching and undercutting the channel layer
TWI423394B (zh) 製造薄膜電晶體基板之方法
US20080188042A1 (en) Method of manufacturing thin film transistor panel
KR20060098018A (ko) Ｔｆｔ기판의 제조 방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070117269A (ko) 표시 장치 및 그 제조 방법
KR20040014183A (ko) 배선용 식각액 및 이를 이용한 박막 트랜지스터 표시판의제조 방법
KR20070111879A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20050075520A (ko) Ｔｆｔ ｌｃｄ 기판의 다중층 배선 형성방법과 이에 의한ｔｆｔ ｌｃｄ 기판
KR20070039294A (ko) 박막 트랜지스터 기판의 제조 방법
KR20070020673A (ko) 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120426

R150 Certificate of patent or registration of utility model

Ref document number: 4988242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250