JP2004534397A - 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法 - Google Patents

配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法 Download PDF

Info

Publication number
JP2004534397A
JP2004534397A JP2003511030A JP2003511030A JP2004534397A JP 2004534397 A JP2004534397 A JP 2004534397A JP 2003511030 A JP2003511030 A JP 2003511030A JP 2003511030 A JP2003511030 A JP 2003511030A JP 2004534397 A JP2004534397 A JP 2004534397A
Authority
JP
Japan
Prior art keywords
gate
wiring
range
acid
acetic acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003511030A
Other languages
English (en)
Other versions
JP4668533B2 (ja
Inventor
パク,ホン−シック
カン,ソン−チョル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020010040310A external-priority patent/KR100777701B1/ko
Priority claimed from KR1020010065327A external-priority patent/KR100848109B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004534397A publication Critical patent/JP2004534397A/ja
Application granted granted Critical
Publication of JP4668533B2 publication Critical patent/JP4668533B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

本発明による薄膜トランジスタ基板の製造方法では、まず絶縁基板の上にゲート線、ゲート線と連結されているゲート電極及びゲートパッドを含むゲート配線を形成する。次に、ゲート絶縁膜及び半導体層を順次に形成し、ゲート線と交差するデータ線、データ線と連結されゲート電極に隣接するソース電極、ゲート電極に対してソース電極の対向側に位置するドレーン電極及びデータ線と連結されているデータ配線を形成する。次に、保護膜を積層し、保護膜をパターニングして少なくともドレーン電極を露出する接触孔を形成し、保護膜上部に銀または銀合金からなる導電膜を積層し、リン酸、硝酸、酢酸及びエチレングリコールを含むエッチング液、またはリン酸、硝酸、酢酸及びポタシウムパーオキシスルフェートを含むエッチング液を利用して導電膜をパターニングし、接触孔を通じてドレーン電極と連結される反射膜を形成する。

Description

【技術分野】
【0001】
本発明は配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法に関する。
【背景技術】
【0002】
一般に、半導体装置または表示装置の配線は信号を伝達する手段として用いられるため信号遅延を抑制することが要求されている。信号遅延を防止する方法としては、低い抵抗を有する導電物質を利用して配線を形成する必要があり、このような導電物質としては最も低い比抵抗を有する銀を挙げることができる。しかし、銀または銀合金(Ag alloy)を使用する場合に、マスクを利用する写真工程でパターニングするのが難しいという短所がある。
【0003】
一方、液晶表示装置は、現在最も広く使われている平板表示装置の1つであって電極が形成されている2枚の基板とその間に挿入されている液晶層からなり、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光の量を調節する表示装置である。
液晶表示装置の中でも現在主に用いられているのは、2つの基板に電極が各々形成されていて電極に印加される電圧の電路を開閉する薄膜トランジスタを有する液晶表示装置であり、薄膜トランジスタは2つの基板のうち1つに形成されるのが一般的である。
【0004】
このような液晶表示装置は、特定光源であるバックライトによって発光した光を透明な導電物質の画素電極である透過膜を透過させて画像を表示する透過型モードと、自然光を含む外部光を反射率のある導電物質の画素電極である反射膜に反射させて画像を表示する反射型モードに分けることができる。
反射型モードの液晶表示装置は、特定光源を使用しないため消費電力が少ない反面、反射膜から反射される光のみで画像を表示するので画質が劣る短所がある。このような短所を克服するために、反射膜として高い反射度を有する銀または銀合金またはアルミニウムまたはアルミニウム合金などを用いるのが好ましい。
【0005】
しかし、銀または銀合金は、アルミニウムまたはアルミニウム合金より15%程度の高い反射率を有しており、視認性向上などの効果を有しているが、通常の写真エッチングでパターニングするのが難しいという短所があり、反射膜として使用できない問題がある。
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明の目的は、良好にパターニングできる配線用エッチング液及びこれを利用した配線の製造方法を提供することにある。本発明の他の目的は、反射膜を良好にパターニングできる反射型液晶表示装置用薄膜トランジスタ基板の製造方法を提供することにある。
【課題を解決するための手段】
【0007】
本発明による配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法では、銀または銀合金からなる導電膜をリン酸、硝酸、酢酸及びポタシウムパーオキシスルフェート(potassium peroxymonosulfate;oxone)を含むエッチング液またはリン酸、硝酸、酢酸及びエチレングリコールを含むエッチング液を利用してパターニングする。
【0008】
この時、エッチング液は40〜60%範囲のリン酸、1〜10%範囲の硝酸、5〜15%範囲の酢酸及び1〜5%範囲のポタシウムパーオキシスルフェートを含む、または10〜30%範囲のリン酸、5〜15%範囲の硝酸、10〜30%範囲の酢酸及び1〜10%範囲のエチレングリコールを含むことが好ましく、銀合金は銀を基本物質として原子百分率0.01〜20atomic%未満のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、La、Nb、NdまたはSmなどの合金用導電物質を含み、前記合金用導電物質を1つまたは2つ含んで2元系または3元系からなることができる。このような配線用エッチング液及びこれを利用した配線の製造方法は薄膜トランジスタ基板の製造方法に適用できる。
【0009】
本発明による薄膜トランジスタ基板の製造方法では、まず絶縁基板の上にゲート線と、ゲート線と連結されているゲート電極を含むゲート配線とを形成する。次に、ゲート絶縁膜及び半導体層を順次に積層し、ゲート線と交差するデータ線、データ線と連結されていてゲート電極に隣接するソース電極及びゲート電極に対してソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する。次に、保護膜を積層しパターニングして少なくともドレーン電極を露出する第1接触孔を形成し、保護膜上部に銀または銀合金の導電膜を積層し、硝酸、酢酸、リン酸及びポタシウムパーオキシスルフェートを含むエッチング液または硝酸、酢酸、リン酸及びエチレングリコールを含むエッチング液を利用して導電膜をパターニングし、第1接触孔を通じてドレーン電極と連結される反射膜を形成する。この時、導電膜は1000〜3000Å範囲または300〜600Å範囲の厚さで形成でき、保護膜は感光性有機物質で形成されるのが好ましい。
【0010】
ここで、ゲート配線は外部から走査信号の伝達を受けてゲート線に伝達するゲートパッドをさらに含み、データ配線は外部から映像信号の伝達を受けてデータ線に伝達するデータパッドをさらに含み、保護膜はデータパッド及びゲート絶縁膜と共にゲートパッドを露出する第2及び第3接触孔を有し、反射膜と同一層に第2及び第3接触孔を通じてゲートパッド及びデータパッドと電気的に連結される補助ゲートパッドと補助データパッドをさらに形成することができる。
【発明の効果】
【0011】
本発明では、リン酸、硝酸、酢酸及びポタシウムパーオキシスルフェートとその他として超純水を含むエッチング液またはリン酸、硝酸、酢酸及びエチレングリコールを含むエッチング液を利用して銀または銀合金の導電膜パターニングすることで良好なエッチング比、テーパ角及び均一度を有する薄膜を得ることができ、低い抵抗と高い反射率を有する反射膜を得ることができる。
【発明を実施するための最良の形態】
【0012】
以下、添付した図面を参照して本発明の実施例による配線の製造方法とこれを含む薄膜トランジスタ基板の製造方法について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
図1は本発明の実施例による配線の製造方法を示した断面図である。半導体装置、特に表示装置の配線は図1のように最も低い比抵抗を有する銀または銀合金の導電物質を含む配線用薄膜を基板100上部に積層し、感光膜パターン500をエッチングマスクとして利用してエッチング工程でパターニングして配線800を形成する。
【0013】
ところが、半導体製造工程で銀または銀合金からなる配線800を良好にパターニングするためには、エッチング比が50Å/sec以下であり、以後に形成される他の膜のプロファイルを考慮して側面のテーパ角(θ)が90°以下であり、感光膜パターン500と比較して減少する配線800幅の許容範囲(critical dimension、2×d)は1.0μm以下であり、このような許容範囲の均一度は5%以内であり、残留物は残らないのが好ましい。このために、本発明による配線の製造方法では、配線800は湿式エッチングでパターニングし、10〜30%範囲のリン酸、5〜15%範囲の硝酸、10〜30%範囲の酢酸及び1〜10%範囲のエチレングリコールと15〜75%範囲の超純水を含むエッチング液、または40〜60%範囲のリン酸、1〜10%範囲の硝酸、5〜15%範囲の酢酸及び1〜5%範囲のポタシウムパーオキシスルフェートとその他として超純水を含む配線用エッチング液を利用して配線800をパターニングする。配線800を銀合金で形成する場合、標的は銀を基本物質として原子百分率0.01〜20atomic%未満のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、La、Nb、NdまたはSmなどの合金用導電物質を含む。この時、合金用導電物質を1つまたは2つ含むことができるため銀合金は2元系または3元系合金からなることができる。実験例において純粋な銀を2000Åの厚さに積層して50%範囲のリン酸、5%範囲の硝酸、10%範囲の酢酸及び1〜3%範囲のポタシウムパーオキシスルフェートを含む配線用エッチング液を利用してパターニングした結果、エッチング比が40Å/sec程度、テーパ各(θ)が70〜80°程度、許容範囲が1.2〜1.4μm程度、許容範囲の均一度が3〜4%程度で各々良好なものと測定されており、残留物はなかった。また、他の実験例では、リン酸、硝酸、酢酸及びエチレングリコールを含むエッチング液を利用してAg-Pd-Cuの銀合金を1500Åの厚さに積層してパターニングした結果、エッチング比が15〜20Å/sec程度、テーパ各(θ)が30〜80゜程度、許容範囲が0.1〜1.0μm程度、許容範囲の均一度が1〜4%程度で各々良好なものと測定されており、残留物はなかった。これについて図面を参照して具体的に説明する。
【0014】
図2は本発明の実施例による配線の製造方法でエッチング液の成分変化による銀合金配線のエッチング比を示したものであり、図3は本発明の実施例による配線の製造方法でエッチング液の成分変化による銀合金配線のテーパ角を示したものであり、図4は本発明の実施例による配線の製造方法でエッチング液の成分変化によって銀合金配線幅の許容範囲を示したものであり、図5は本発明の実施例による配線の製造方法でエッチング液の成分変化によって銀合金配線幅の許容範囲に均一度を示したものであり、図6は本発明の実施例による配線の製造方法で配線幅の許容範囲を測定した位置を示したものである。
【0015】
ここで、初期には10%程度のリン酸、11%程度の硝酸、30%程度の酢酸及び3%程度のエチレングリコールを含むエッチング液を利用して、銀合金配線のエッチング比、テーパ角、幅の許容範囲を各々10回測定し、次に3〜60%の範囲でリン酸成分を変化させ、1〜20%の範囲で硝酸を変化させ、3〜60%の範囲で酢酸を変化させ、0.1〜20%の範囲でエチレングリコールを変化させて銀合金配線のエッチング比、テーパ角、幅の許容範囲を各々測定した。図2〜図4で、Xはリン酸、硝酸、酢酸及びエチレングリコール成分を各々変数として示したものである。また、均一度は300mm×400mm程度の大きさを有する基板上部にAg-Pd-Cu銀合金の薄膜を積層し、2.04″反射膜を形成するために10%程度のリン酸、11%程度の硝酸、30%程度の酢酸及び3%程度のエチレングリコールを含むエッチング液を利用してパターニングした後、図6のように9カ所の測定位置で各々4回ずつ許容範囲を測定した。
【0016】
図2に太線で示すように、10%程度のリン酸、11%程度の硝酸、30%程度の酢酸及び3%程度のエチレングリコールを含むエッチング液を利用して銀合金配線をエッチングした時に17.6〜18.4Å/sec程度でエッチング比が良好に測定されており、10〜30%の範囲でリン酸、5〜15%の範囲で硝酸、10〜30%の範囲で酢酸、及び1〜10%の範囲でエチレングリコールを変化させた時に各々エッチング比が14.9〜20.3Å/secの範囲でエッチング比が良好に測定された。
【0017】
図3に太線で示すように、10%程度のリン酸、11%程度の硝酸、30%程度の酢酸及び3%程度のエチレングリコールを含むエッチング液を利用して銀合金配線をエッチングした時45〜79°程度でテーパ角が良好に測定されており、10〜30%の範囲でリン酸、5〜15%の範囲で硝酸、10〜30%の範囲で酢酸及び1〜10%の範囲でエチレングリコールを変化させた時に各々エッチング比が31〜63°範囲でテーパ角が良好に測定された。
【0018】
図4に太線で示すように、10%程度のリン酸、11%程度の硝酸、30%程度の酢酸及び3%程度のエチレングリコールを含むエッチング液を利用して銀合金配線をエッチングした時に許容範囲が0.9〜1.0μm程度の範囲でエッチング比が良好に測定されており、10〜30%の範囲でリン酸、5〜15%の範囲で硝酸、10〜30%の範囲で酢酸及び1〜10%の範囲でエチレングリコールを変化させた時に各々許容範囲が0.3〜1.0μmの範囲でエッチング比が良好に測定された。
【0019】
また、図5及び図6のように、9カ所で許容範囲を測定して均一度を計算した結果、1.65〜2.15%程度で良好なものであった。
一方、リン酸、硝酸及び酢酸のみを含むアルミニウムエッチング液を利用して銀合金薄膜をパターニングした結果、エッチング比が500Å/sec程度と高過ぎたためパターニングを調節できず、部分的にエッチングが不均一になり、アルミニウムエッチング液では銀合金の薄膜をパターニングするのは難しかった。
【0020】
このような本発明の実施例による配線の製造方法は、反射型液晶表示装置に用いられる薄膜トランジスタ基板の製造方法に適用することができる。
まず、図7及び図8を参照して本発明の実施例による液晶表示装置の構造について詳細に説明する。
図7は本発明の実施例による反射型液晶表示装置用薄膜トランジスタ基板の配置図であり、図8は図7に示した薄膜トランジスタ基板のVIII-VIII'線に沿った断面図である。
【0021】
絶縁基板10の上に低い抵抗を有する銀または銀合金またはアルミニウムまたはアルミニウム合金からなる単一膜またはこれを含む多層膜からなるゲート配線が形成されている。ゲート配線は横方向にのびているゲート線22、ゲート線22端部に連結されていて外部からのゲート信号の印加を受けてゲート線に伝達するゲートパッド24及びゲート線22に連結されている薄膜トランジスタのゲート電極26を含む。また、ゲート配線は上板の共通電極に入力される共通電極電圧などの電圧の印加を外部から受ける維持電極をさらに含むことができ、このような維持電極は後述する反射膜82と重なって画素の電荷保存能力を向上させる維持蓄電器を構成する。
【0022】
基板10の上には窒化ケイ素SiNxなどからなるゲート絶縁膜30がゲート配線22、24、26を覆っている。
ゲート電極24のゲート絶縁膜30上部には非晶質シリコンなどの半導体からなる半導体層40が形成されており、半導体層40上部にはシリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質で作られた抵抗接触層55、56が各々形成されている。
【0023】
抵抗接触層55、56及びゲート絶縁膜30の上にはアルミニウムまたは銀のような低い抵抗の導電物質からなる導電膜を含むデータ配線が形成されている。データ配線は縦方向に形成されてゲート線22と交差して画素領域を定義するデータ線62、データ線62に連結されて抵抗接触層55の上部までのびているソース電極65、データ線62の一端に連結されていて外部からの画像信号の印加を受けるデータパッド68、ソース電極65と分離されていてゲート電極26に対してソース電極65の反対側抵抗接触層56上部に形成されているドレーン電極66を含む。
【0024】
データ配線62、65、66、68及びこれらによって覆われない半導体層40上部には平坦化特性が良く感光性を有する有機物質からなる保護膜70が形成されている。この時、保護膜70の表面は以後形成される反射膜82の反射効率を極大化するために凹凸パターンとなっている。ここで、保護膜70は窒化ケイ素からなる絶縁膜をさらに含むことができる。
【0025】
保護膜70にはドレーン電極66及びデータパッド68を各々露出する接触孔76、78が形成されており、ゲート絶縁膜30と共にゲートパッド24を露出する接触孔74が形成されている。
保護膜70上部には接触孔76を通じてドレーン電極66と電気的に連結されて画素領域に位置しており、銀または銀合金からなる反射膜82が形成されている。この時、反射膜82が銀合金である場合には銀を基本物質として原子百分率0.01〜20atomic%未満のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、La、Nb、NdまたはSmなどの合金用導電物質を含む。この時、合金用導電物質を一つまたは二つ含むことができ、銀合金は2元系または3元系合金からなることができる。また、保護膜70上には接触孔74、78を通じて各々ゲートパッド24及びデータパッド68と連結されている補助ゲートパッド84及び補助データパッド88が形成されている。ここで、補助ゲート及びデータパッド84、88はゲート及びデータパッド24、68を保護するためのもので必須のものではない。
【0026】
以下、図9a〜図12b及び図7及び図8を参照して本発明の実施例による薄膜トランジスタ基板の製造方法について具体的に説明する。
まず、図9a及び図9bに示すように、ガラス基板10上部に低抵抗の導電物質を積層し、マスクを利用した写真エッチング工程でパターニングして、ゲート線22、ゲート電極26及びゲートパッド24を含む横方向のゲート配線を形成する。
【0027】
次に、図10a及び図10bに示すように、窒化ケイ素からなるゲート絶縁膜30、非晶質シリコンからなる半導体層40、ドーピングされた非晶質シリコン層50の3層膜を連続して積層し、マスクを利用したパターニング工程で半導体層40とドーピングされた非晶質シリコン層50をパターニングして、ゲート電極24と対向するゲート絶縁膜30上部に半導体層40と抵抗接触層50を形成する。
【0028】
次に、図11a〜図11bに示すように、データ配線用導電膜を積層した後、マスクを利用した写真工程でパターニングしてゲート線22と交差するデータ線62、データ線62と連結されゲート電極26上部までのびているソース電極65、データ線62は一端に連結されているデータパッド68及びソース電極65と分離されゲート電極26を中心にソース電極65と対向するドレーン電極66を含むデータ配線を形成する。
【0029】
次に、データ配線62、65、66、68で覆われないドーピングされた非晶質シリコン層パターン50をエッチングしてゲート電極26を中心に両側に分離させる一方、両側のドーピングされた非晶質シリコン層55、56の間の半導体層パターン40を露出させる。次に、露出された半導体層40の表面を安定化するために酸素プラズマ処理を実施するのが好ましい。
【0030】
次に、図12a及び12bに示すように、平坦化特性が良く感光性を有する有機物質を基板10の上部にコーティングして保護膜70を形成する。次に、マスクを利用した写真工程でゲート絶縁膜30と共にパターニングして、ゲートパッド24、ドレーン電極66及びデータパッド68を露出する接触孔74、76、78を形成すると同時に保護膜70の上部に凹凸パターンを形成する。
【0031】
次に、図7及び図8のように、反射率を有する銀または銀合金を1000〜3000Å、さらに好ましくは1500Å程度の厚さで積層し、マスクを利用した写真エッチング工程でパターニングして接触孔76を通じてドレーン電極66と連結される反射膜82と接触孔74、78を通じてゲートパッド24及びデータパッド68と各々連結される補助ゲートパッド86及び補助データパッド88を各々形成する。この時、前述したように、パターニング工程は湿式エッチングで実施し、10〜30%範囲のリン酸、5〜15%範囲の硝酸、10〜30%範囲の酢酸及び1〜10%範囲のエチレングリコールを含むエッチング液、または40〜60%範囲のリン酸、1〜10%範囲の硝酸、5〜15%範囲の酢酸及び1〜5%範囲のポタシウムパーオキシスルフェートとその他として超純水を含むエッチング液を使用する。純粋な銀を2000Åの厚さで積層し、50%範囲のリン酸、5%範囲の硝酸、10%範囲の酢酸、及び1〜3%範囲のポタシウムパーオキシスルフェートを含む配線用エッチング液を利用してパターニングした結果、エッチング比は40Å/sec程度、テーパ各(θ)は70〜80°程度、許容範囲は1.2〜1.4μm程度、許容範囲の均一度は3〜4%程度で各々良好に測定されており、残留物はなかった。また、銀合金はAg-Pd-Cuの銀合金を1500Åの厚さで積層し、酢酸、硝酸、リン酸及びエチレングリコールを含むエッチング液を利用して湿式エッチングを常温で30〜90sec範囲の間実施した。このような工程によって完成した薄膜トランジスタ基板は、2.04″または3.5″の反射型モードの液晶表示装置に適用するためのものであり、300mm×400mmの大きさを有する基板で行われた。この時にもエッチング比は15〜20Å/sec程度、テーパ各(θ)は30〜80°程度、許容範囲(d)は0.1〜0.5μm程度、許容範囲(d)の均一性は1〜4%程度で各々良好に測定されており、残留物はなかった。
【0032】
ここで、銀または銀合金の反射膜82を300〜600Å程度の範囲で形成する場合、反射膜82は反射率と透過率を両方有することになり、反射型モードと透過型モードを同時に利用して画像を表示する反射透過型液晶表示装置に適用できる。
このような液晶表示装置用薄膜トランジスタ基板の製造方法で、許容範囲を測定するために基板10上部に棒型の薄膜を形成したり、十字状の間隔を有する薄膜を形成し、酢酸、硝酸、リン酸及びエチレングリコールを含むエッチング液を使用した。これについて図面を参照して詳細に説明する。
【0033】
図13及び図14は本発明の実施例による薄膜トランジスタ基板の製造方法で許容範囲を測定するために形成した薄膜の模様を示す平面図であり、図15は本発明の実施例による薄膜トランジスタ基板の製造方法で許容範囲を測定した結果を示す表である。ここで、許容範囲を測定した位置は図5に示したものと同じである。
図13及び図14のように、本発明の実施例による製造方法で薄膜800は棒型で形成して薄膜800の幅d1を測定しており、薄膜800の間隔が十字状になるように薄膜800を形成して水平及び垂直方向で薄膜800の間隔d2、d3を測定した。
【0034】
図15のように、薄膜800の幅d1は8.5〜9.5μmの範囲で良好に測定されており、水平及び垂直方向で薄膜800間の間隔d2、d3においても4.5〜5.5μmの範囲で良好に測定された。
次に、本発明の実施例による薄膜トランジスタ基板の製造工程で時間経過によって変化するエッチング液成分の含量変化に対して具体的に説明する。
【0035】
図16〜図18は本発明の実施例による製造方法で時間経過によってリン酸、硝酸、酢酸の含量変化を示すグラフである。ここで、銀合金(AgPdCu alloy)を用いて1500Å程度の厚さで積層した。図16〜図18のように、リン酸及び硝酸の含量は湿式エッチングが実施されて時間経過によって増加さしており、酢酸の含量は減少した。
次に、銀または銀合金からなる反射膜の反射度及び抵抗に対して図面を参照して具体的に説明する。
【0036】
図19はAl-Ndのアルミニウム合金と銀とAg-Cu-Au及びAg-Pd-Cuの銀合金に対して波長の変化による反射度の変化を示すグラフである。図20はAg-Pd-Cuの銀合金に対してスパッタリング圧力の変化による抵抗の変化を示すグラフである。図20で50℃及び150℃は積層温度である。
図19のように、アルミニウム合金の反射膜の反射度より銀または銀合金の反射膜の反射度が約15%程度高い。
【0037】
また、図20のように、Ag-Pd-Cu銀合金の抵抗は2.02〜3.51μΩcm範囲で測定されており、積層温度が50℃の場合より150℃である場合に抵抗が低いものと測定された。通常アルミニウム合金の反射膜抵抗は5μΩcmであるのに対して銀合金の反射膜抵抗は平均2.5μΩcmとなっていて、銀合金を利用して反射膜を形成することによって抵抗を50%程度低下させることができる。
【図面の簡単な説明】
【0038】
【図1】本発明の実施例による配線の製造方法を示した断面図である。
【図2】本発明の実施例による配線の製造方法でエッチング液の成分変化による銀合金配線のエッチング比を示したものである。
【図3】本発明の実施例による配線の製造方法でエッチング液の成分変化による銀合金配線のテーパ角を示したものである。
【図4】本発明の実施例による配線の製造方法でエッチング液の成分変化によって銀合金配線幅の許容範囲を示したものである。
【図5】本発明の実施例による配線の製造方法でエッチング液の成分変化によって銀合金配線幅の許容範囲に均一度を示したものである。
【図6】本発明の実施例による配線の製造方法で配線幅の許容範囲を測定した位置を示したものである。
【図7】本発明の実施例による薄膜トランジスタ基板の製造方法によって完成した反射型液晶表示装置用薄膜トランジスタ基板の構造を示した配置図である。
【図8】図7のVIII-VIII'線に沿った断面図である。
【図9a】本発明の実施例による反透過型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。
【図9b】図9aのIXb-IXb'線に沿った断面図である。
【図10a】本発明の実施例による反透過型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。
【図10b】図10aのXb-Xb'線に沿った断面図で、図9bの次の段階を示す。
【図11a】本発明の実施例による反透過型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。
【図11b】図11aのXIb-XIb'線に沿った断面図で、図10bの次の段階を示す。
【図12a】本発明の実施例による反透過型液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。
【図12b】図12aのXIIb-XIIb'線に沿った断面図で、図11bの次の段階を示す。
【図13】本発明の実施例による薄膜トランジスタ基板の製造方法で許容範囲を測定するために形成した薄膜の模様を示した平面図である。
【図14】本発明の実施例による薄膜トランジスタ基板の製造方法で許容範囲を測定するために形成した薄膜の模様を示した平面図である。
【図15】本発明の実施例による薄膜トランジスタ基板の製造方法で許容範囲を測定した結果を示したものである。
【図16】本発明の実施例による製造方法で時間の経過によるリン酸の含量変化を示したグラフである。
【図17】本発明の実施例による製造方法で時間の経過による硝酸の含量変化を示したグラフである。
【図18】本発明の実施例による製造方法で時間の経過による酢酸の含量変化を示したグラフである。
【図19】Al-Ndのアルミニウム合金と銀とAg-Cu-Au及びAg-Pd-Cuの銀合金に対して波長の変化による反射度の変化を示したグラフである。
【図20】Ag-Pd-Cuの銀合金に対してスパッタリング圧力の変化による抵抗の変化を示したグラフである。

Claims (13)

  1. 硝酸、酢酸、リン酸及びポタシウムパーオキシスルフェートまたは硝酸、酢酸、リン酸及びエチレングリコールを含む配線用エッチング液。
  2. 前記配線用エッチング液は、40〜60%範囲のリン酸、1〜10%範囲の硝酸、5〜15%範囲の酢酸及び1〜5%範囲のポタシウムパーオキシスルフェートと残り%範囲の超純水を含む、または10〜30%範囲のリン酸、5〜15%範囲の硝酸、10〜30%範囲の酢酸及び1〜10%範囲のエチレングリコールと残り%範囲の超純水を含む請求項1に記載の配線用エッチング液。
  3. 前記配線用エッチング液は銀または銀合金からなる導電膜をエッチングするためのエッチング液である請求項1に記載の配線用エッチング液。
  4. 銀または銀合金からなる導電膜を積層する段階と、硝酸、酢酸、リン酸及びエチレングリコールを含むエッチング液またはリン酸、硝酸、酢酸及びポタシウムパーオキシスルフェートを含むエッチング液を利用して前記導電膜をパターニングする段階とを含む配線の製造方法。
  5. 前記エッチング液は10〜30%範囲のリン酸、5〜15%範囲の硝酸、10〜30%範囲の酢酸、1〜10%範囲のエチレングリコール及び残り%範囲の超純水、または40〜60%範囲のリン酸、1〜10%範囲の硝酸、5〜15%範囲の酢酸及び1〜5%範囲のポタシウムパーオキシスルフェートと残り%範囲の超純水を含む請求項4に記載の配線の製造方法。
  6. 前記銀合金は銀を基本物質として原子百分率0.01〜20atomic%未満のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、La、Nb、NdまたはSmなどの合金用導電物質を含み、前記合金用導電物質を1つまたは2つ含んで2元系または3元系からなる請求項4に記載の配線の製造方法。
  7. 絶縁基板の上にゲート線、前記ゲート線と連結されているゲート電極を含むゲート配線を形成する段階と、ゲート絶縁膜を積層する段階と、半導体層を形成する段階と、前記ゲート線と交差するデータ線、前記データ線と連結されていて前記ゲート電極に隣接するソース電極及び前記ゲート電極に対して前記ソース電極の対向側に位置するドレーン電極を含むデータ配線を形成する段階と、保護膜を積層する段階と、前記保護膜をパターニングして少なくとも前記ドレーン電極を露出する第1接触孔を形成する段階と、前記保護膜上部に銀または銀合金の導電膜を積層する段階と、リン酸、硝酸、酢酸及びポタシウムパーオキシスルフェートとその他として超純水を含むエッチング液または硝酸、酢酸、リン酸及びエチレングリコールとその他として超純水を含むエッチング液を利用して前記導電膜をパターニングし、前記第1接触孔を通じて前記ドレーン電極と連結される反射膜を形成する段階とを含む薄膜トランジスタ基板の製造方法。
  8. 前記エッチング液は40〜60%範囲のリン酸、1〜10%範囲の硝酸、5〜15%範囲の酢酸及び1〜5%範囲のポタシウムパーオキシスルフェートと残り%範囲の超純水、または10〜30%範囲のリン酸、5〜15%範囲の硝酸、10〜30%範囲の酢酸及び1〜10%範囲のエチレングリコールと残り%範囲の超純水を含む請求項7に記載の薄膜トランジスタ基板の製造方法。
  9. 前記銀合金は銀を基本物質として原子百分率0.01〜20atomic%未満のPd、Cu、Mg、Al、Li、Pu、Np、Ce、Eu、Pr、Ca、La、Nb、NdまたはSmなどの合金用導電物質を含み、前記合金用導電物質を1つまたは2つ含んで2元系または3元系からなる請求項7に記載の薄膜トランジスタ基板の製造方法。
  10. 前記導電膜は1000〜3000Å範囲の厚さで形成される請求項4に記載の薄膜トランジスタ基板の製造方法。
  11. 前記導電膜は300〜600Å範囲の厚さで形成される請求項7に記載の薄膜トランジスタ基板の製造方法。
  12. 前記保護膜は感光性有機物質で形成される請求項7に記載の薄膜トランジスタ基板の製造方法。
  13. 前記ゲート配線は外部から走査信号の伝達を受けて前記ゲート線に伝達するゲートパッドをさらに含み、前記データ配線は外部から映像信号の伝達を受けて前記データ線に伝達するデータパッドをさらに含み、前記保護膜は前記データパッド及び前記ゲート絶縁膜と共に前記ゲートパッドを露出する第2及び第3接触孔を有し、前記反射膜と同一層に前記第2及び第3接触孔を通じて前記ゲートパッド及び前記データパッドと電気的に連結される補助ゲートパッドと補助データパッドをさらに形成する請求項7に記載の薄膜トランジスタ基板の製造方法。
JP2003511030A 2001-07-06 2002-07-03 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法 Expired - Lifetime JP4668533B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020010040310A KR100777701B1 (ko) 2001-07-06 2001-07-06 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR1020010065327A KR100848109B1 (ko) 2001-10-23 2001-10-23 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
PCT/KR2002/001260 WO2003005115A1 (en) 2001-07-06 2002-07-03 An etchant for a wire, a method for manufacturing the wire and a method for manufacturing a thin film transistor array panel including the method

Publications (2)

Publication Number Publication Date
JP2004534397A true JP2004534397A (ja) 2004-11-11
JP4668533B2 JP4668533B2 (ja) 2011-04-13

Family

ID=26639211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003511030A Expired - Lifetime JP4668533B2 (ja) 2001-07-06 2002-07-03 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法

Country Status (5)

Country Link
US (1) US6800564B2 (ja)
JP (1) JP4668533B2 (ja)
CN (1) CN100371809C (ja)
TW (1) TW572996B (ja)
WO (1) WO2003005115A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344939A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法
JP2016167581A (ja) * 2015-03-09 2016-09-15 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀含有薄膜のエッチング液組成物およびこれを用いた表示装置用アレイ基板の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4362696B2 (ja) 2003-03-26 2009-11-11 ソニー株式会社 発光素子およびその製造方法、ならびに表示装置
CN101499516B (zh) * 2003-03-26 2011-05-04 索尼株式会社 发光器件及其制造方法和显示单元
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
JP4428995B2 (ja) * 2003-12-03 2010-03-10 関東化学株式会社 金属膜のエッチング液組成物
KR20050089381A (ko) * 2004-03-04 2005-09-08 삼성에스디아이 주식회사 액티브 매트릭스형 표시 장치의 제조방법
KR100688533B1 (ko) * 2005-02-15 2007-03-02 삼성전자주식회사 공정산포,전압 및 온도에 덜민감한 저항-커패시터 발진회로
JP4528164B2 (ja) * 2005-03-11 2010-08-18 関東化学株式会社 エッチング液組成物
US8012883B2 (en) 2006-08-29 2011-09-06 Rohm And Haas Electronic Materials Llc Stripping method
CN100507083C (zh) * 2007-05-31 2009-07-01 中国铝业股份有限公司 一种镁合金浸蚀剂及其使用方法
KR101146099B1 (ko) * 2009-09-07 2012-05-16 솔브레인 주식회사 박막 트랜지스터 액정표시장치용 식각조성물
KR101905195B1 (ko) * 2012-12-24 2018-10-05 동우 화인켐 주식회사 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102198129B1 (ko) * 2013-08-27 2021-01-04 동우 화인켐 주식회사 은 또는 은합금의 배선 및 반사막 형성을 위한 식각용액
CN104419932B (zh) * 2013-08-27 2019-05-10 东友精细化工有限公司 用于形成银或银合金的布线和反射层的蚀刻剂组合物
US20150069011A1 (en) * 2013-09-11 2015-03-12 Carestream Health, Inc. Wet etching patterning compositions and methods
KR102259145B1 (ko) * 2015-03-26 2021-06-01 동우 화인켐 주식회사 은 함유 박막의 식각액 조성물 및 이를 이용한 디스플레이 장치용 어레이 기판의 제조방법
KR102410115B1 (ko) * 2015-07-09 2022-06-20 주식회사 이엔에프테크놀로지 은 또는 은합금 함유 금속막 식각액 조성물
KR102400258B1 (ko) * 2017-03-28 2022-05-19 동우 화인켐 주식회사 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
CN110670072B (zh) * 2018-07-03 2023-06-16 安集微电子科技(上海)股份有限公司 一种银蚀刻液
CN110172349B (zh) * 2019-05-08 2020-11-20 厦门大学 一种氮化镓半导体光电化学刻蚀液及加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455364A (en) * 1981-11-14 1984-06-19 Konishiroku Photo Industry Co., Ltd. Process for forming metallic image, composite material for the same
US6068788A (en) * 1995-11-15 2000-05-30 Daikin Industries, Ltd. Wafer-cleaning solution and process for the production thereof
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
JP3974305B2 (ja) * 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
US6486108B1 (en) * 2000-05-31 2002-11-26 Micron Technology, Inc. Cleaning composition useful in semiconductor integrated circuit fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344939A (ja) * 2005-06-09 2006-12-21 Samsung Electronics Co Ltd エッチング液、エッチング液及びその結果構造物を用いた導電性配線を含む薄膜トランジスタ基板の製造方法
JP2016167581A (ja) * 2015-03-09 2016-09-15 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 銀含有薄膜のエッチング液組成物およびこれを用いた表示装置用アレイ基板の製造方法

Also Published As

Publication number Publication date
CN1547680A (zh) 2004-11-17
WO2003005115A1 (en) 2003-01-16
US6800564B2 (en) 2004-10-05
TW572996B (en) 2004-01-21
CN100371809C (zh) 2008-02-27
US20030060056A1 (en) 2003-03-27
JP4668533B2 (ja) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4668533B2 (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを含む薄膜トランジスタ基板の製造方法
JP4423194B2 (ja) 配線用エッチング液とこれを用いる配線の製造方法とその配線を含む薄膜トランジスタアレイ基板及びその製造方法
KR101282397B1 (ko) 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
KR101168728B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
US7696088B2 (en) Manufacturing methods of metal wire, electrode and TFT array substrate
US7888148B2 (en) Signal line for a display device, etchant, thin film transistor panel, and method for manufacturing the same
US7833813B2 (en) Thin film transistor array panel and method of manufacturing the same
KR101168729B1 (ko) 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101112538B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2005340197A (ja) 有機電界発光表示素子及びその製造方法
JP2001230321A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
JP2006133769A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2006221162A (ja) 表示装置用配線、薄膜トランジスタ表示板及びその製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
KR101046928B1 (ko) 박막 트랜지스터 표시판과 그 제조방법
CN108346622B (zh) 阵列基板及其制备方法、显示面板
US20030123009A1 (en) Array substrate for IPS mode liquid crystal display device and fabricating method for the same
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
KR100777701B1 (ko) 배선의 제조 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100848109B1 (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법
KR101160823B1 (ko) 박막 트랜지스터 표시판과 그 제조 방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR20080047179A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR19990025891A (ko) 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081126

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100820

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4668533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term