KR102118461B1 - 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법 - Google Patents

산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법 Download PDF

Info

Publication number
KR102118461B1
KR102118461B1 KR1020130143734A KR20130143734A KR102118461B1 KR 102118461 B1 KR102118461 B1 KR 102118461B1 KR 1020130143734 A KR1020130143734 A KR 1020130143734A KR 20130143734 A KR20130143734 A KR 20130143734A KR 102118461 B1 KR102118461 B1 KR 102118461B1
Authority
KR
South Korea
Prior art keywords
layer
gate
drain
forming
thin film
Prior art date
Application number
KR1020130143734A
Other languages
English (en)
Other versions
KR20150059950A (ko
Inventor
양희정
김동선
호원준
김아라
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130143734A priority Critical patent/KR102118461B1/ko
Priority to US14/542,909 priority patent/US9276016B2/en
Priority to CN201410687377.9A priority patent/CN104659035B/zh
Publication of KR20150059950A publication Critical patent/KR20150059950A/ko
Application granted granted Critical
Publication of KR102118461B1 publication Critical patent/KR102118461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 산화물 박막트랜지스터 및 이의 제조방법에 관한 것이다.
본 발명에 따른 산화물 박막트랜지스터의 제조방법은, 기판 상에 제1금속물질로 게이트 전극을 형성하는 제1단계와, 상기 게이트 전극이 형성된 상기 기판 위에 게이트 절연막을 형성하는 제2단계와, 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 액티브층을 형성하는 제3단계와, 상기 액티브층 위로 제2금속물질로 서로 이격하는 소스 및 드레인 전극을 형성하는 제4단계를 포함하고, 상기 제4단계는 상기 소스 및 드레인 전극이 형성된 상기 기판을 화학기상증착법 또는 열처리함으로써 상기 제2금속물질이 산화 또는 질화되어 상기 게이트 절연막과 상기 소스 및 드레인 전극 사이와, 상기 액티브층과 상기 소스 및 드레인 전극 사이, 그리고 상기 소스 및 드레인 전극의 표면에 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

Description

산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법{ARRAY SUBSTRATE INCLUDING OXIDE THIN FILM TRANSITOR AND METHOD OF FABRICATING THE SAME}
본 발명은 소자 안정성이 우수한 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 음극관(Cathode Ray Tube:CRT) 표시장치에서 플라즈마 표시패널(plasma display panel:PDP), 액정표시장치(liquid crystal display device:LCD), 유기발광다이오드 표시장치(organic light emitting diode display device:OLED)와 같은 평판표시장치가 널리 연구되며 사용되고 있는 추세이다.
이러한 평판표시장치 중에서 액정표시장치는 동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 등에 활발하게 이용되고 있는데, 액정의 광학적이방성(optical anisotropy)과 분극성질(polarization)에 의해 화상을 구현한다.
또한, 유기발광다이오드 표시장치는 자발광소자로서, 비발광소자인 액정표시장치에 사용되는 백라이트가 필요하지 않기 때문에 경량 박형이 가능한 특징을 가진다.
또한, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지며 주목받고 있다.
전술한 액정표시장치와 유기발광다이오드 표시장치와 같은 평판표시장치에는, 공통적으로 다수의 화소영역 각각을 온(on) 또는 오프(off) 제어하기 위한 스위칭 소자인 박막트랜지스터를 필요로 한다.
일반적으로 사용되는 박막트랜지스터는 주로 비정질 실리콘(amorphous silicon) 등과 같은 반도체 물질을 이용하여 제작된다.
한편, 최근에는 평판표시장치가 대면적화 및 고해상도로 구현됨에 따라 보다 빠른 신호처리속도와 함께 안정된 작동 및 내구성이 확보된 박막트랜지스터가 요구되고 있으나, 비정질 실리콘 박막트랜지스터는 이동도(mobility)가 1cm2/Vsec 이하로 대면적 및 고해상도의 표시장치에 사용되기에는 한계가 있는 문제점이 있다.
이에 따라 뛰어난 이동도와 균일한 정전류 특성을 가지는 산화물 반도체 물질로 액티브층을 형성하는 산화물 박막트랜지스터를 이용하려는 연구가 활발히 진행되고 있다.
이하에서는 일반적인 산화물 박막트랜지스터를 도면을 참조하여 설명한다.
도 1은 게이트 전극을 포함한 일반적인 게이트 배선을 보여주는 평면도이고, 도 2는 일반적인 산화물 박막트랜지스터를 도시한 단면도이며, 도 3a는 도 2에서 발생된 표면 이상 변화를 보여주는 도면이고, 도 3b는 도 3a의 AA영역을 확대한 도면이다.
도시된 바와 같이, 기판(10)에는 제1방향을 따라 게이트 배선(24)이 형성되는데, 게이트 배선(24)에는 게이트 전극 영역(L1)에 대응하여 게이트 전극(23)이 포함된다.
이러한 게이트 전극(23)의 상부로 게이트 절연막(30), 액티브층(40), 에치스토퍼층(45) 및 소스 및 드레인 전극(52, 54)이 형성됨으로써 산화물 박막트랜지스터가 구성된다. 이때, 산화물 박막트랜지스터의 상부에는 드레인 전극(54)을 일부 노출시키는 드레인 콘택홀(62)을 포함하는 보호층(60)과, 이러한 보호층(60)의 상부로 드레인 콘택홀(62)을 통해 드레인 전극(54)과 연결되는 화소전극(70)이 더 구비될 수 있다.
여기서, 게이트 전극(23)을 포함하는 게이트 배선(24)은 일반적으로 비교적 저항이 낮으며 높은 전기전도도와 낮은 유전율을 가지는 구리(Cu)로 형성된다.
이때, 전술한 산화물 박막트랜지스터를 제조하기 위해서는 많은 열처리 공정이 진행되는데, 열처리 공정에 의한 열로 인해 구리로 형성된 게이트 전극(23) 표면 위로 그레인(grain) 성장이 발생되는 문제점이 있다.
이를 도 2a 및 도 2b를 참조하면, 열에 의해 게이트 전극(23)의 표면, 특히 게이트 전극(23)의 중앙부에서 그레인 성장이 발생되어 캐비티(cavity)가 형성되고, 이와 동반하여 마이그레이션(migration)에 의한 표면이상 변화로 게이트 전극(23)의 상부로 순차 적층된 게이트 절연막(30), 액티브층(40) 및 보호층(60) 각각의 표면이 볼록하게 돌출됨으로써 균일한 표면이 형성되지 못하는 현상이 생겼다.
이로 인해 산화물 박막트랜지스터의 특성이 저하되며, 제 기능을 수행하지 못함으로써 신뢰성을 떨어뜨림과 동시에 불량률을 높이는 원인으로 작용하는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명은 게이트 배선을 형성함에 있어서 게이트 전극을 생략하고 하부의 배리어층이 노출되도록 함으로써 게이트 전극으로 인한 그레인 성장 및 캐비티 형성을 방지할 수 있는 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법을 제공하는데 목적이 있다.
이와 더불어 데이터 배선을 형성함에 있어서 소스 전극 영역과 드레인 전극을 생략하고 하부의 배리어층이 노출되도록 함으로써 소스 및 드레인 전극으로 인한 그레인 성장 및 캐비티 형성을 방지할 수 있는 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법을 제공하는데 다른 목적이 있다.
이를 통해 신뢰성을 높이고 불량을 방지할 수 있는 산화물 박막트랜지스터를 포함한 어레이기판을 제공하는데 또 다른 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 일 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이기판은, 기판 상에 형성된 게이트배리어층과; 상기 게이트배리어층과 중첩하고 게이트 전극 영역을 포함하며 형성된 게이트 배선과; 상기 게이트 배선 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상부에 상기 게이트배리어층에 대응하여 형성된 액티브층과; 상기 액티브층의 상부에 서로 이격되어 형성된 소스 및 드레인 전극을 포함하고, 상기 게이트 전극 영역은 상기 게이트배리어층을 노출시키는 개구부를 구비한다.
여기서, 상기 게이트배리어층은 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al)중 적어도 두 개 이상이 포함된 합금이거나, 또는 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al) 중 어느 하나에 Cox, Ox 및 Nx 중 하나가 포함된 물질로 이루어지는 것을 특징으로 한다.
이러한 상기 게이트배리어층은 제1게이트층과, 상기 제1게이트층의 상부에 형성된 제2게이트층을 포함하고, 상기 제1게이트층은 상기 제2게이트층보다 반사율이 높고, 상기 제2게이트층은 상기 제1게이트층보다 식각 선택비가 높은 것을 특징으로 한다.
이때, 상기 제1게이트층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고, 상기 제2게이트층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 한다.
또한, 상기 게이트배리어층은 상기 제1게이트층의 하부에 상기 제2게이트층과 동일한 물질로 형성된 제3게이트층을 더 포함하는 것을 특징으로 한다.
한편, 상기 개구부를 사이에 두고 상기 게이트 전극 영역의 양 가장자리에 각각 형성된 게이트 전극을 더 포함하는 것을 특징으로 한다.
또한, 상기 소스 전극은 제1데이터층과, 상기 제1데이터층의 상부에 형성된 제2데이터층을 포함하고, 상기 드레인 전극은 제1드레인층과, 상기 제1드레인층의 상부에 형성된 제2드레인층을 포함하며, 상기 제1데이터층과 제1드레인층은 상기 제2데이터층과 제2드레인층보다 반사율이 높고, 상기 제2데이터층과 제2드레인층은 상기 제1데이터층과 제1드레인층보다 식각 선택비가 높은 것을 특징으로 한다.
여기서, 상기 제1데이터층과 제1드레인층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고, 상기 제2데이터층과 제2드레인층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 한다.
이때, 상기 제1데이터층과 제1드레인층의 각각의 하부에는 상기 제2데이터층 및 제2드레인층과 동일한 물질로 형성된 제3데이터층과 제3드레인층이 더 포함되는 것을 특징으로 한다.
그리고, 상기 게이트 배선과 상기 소스 및 드레인 전극은 구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속으로 이루어지는 것을 특징으로 한다.
한편, 본 발명에 따른 산화물 박막트랜지스터를 포함한 어레이기판의 제조방법은, 기판 상에 게이트배리어층과, 이와 중첩하며 게이트 전극 영역을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선 상에 게이트 절연막을 형성하는 단계와; 상기 게이트배리어층에 대응하여 상기 게이트 절연막의 상부에 액티브층을 형성하는 단계와; 상기 액티브층의 상부에 서로 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하고, 상기 게이트 배선을 형성하는 단계는 상기 게이트 전극 영역에 대응하여 상기 게이트배리어층을 노출시키는 개구부를 형성하는 단계를 더 포함한다.
여기서, 상기 게이트배리어층은 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al)중 적어도 두 개 이상이 포함된 합금이거나, 또는 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al) 중 어느 하나에 Cox, Ox 및 Nx 중 하나가 포함된 물질로 이루어지는 것을 특징으로 한다.
상기 게이트배리어층 및 상기 게이트 배선을 형성하는 단계는, 제1도전막을 형성하는 단계와, 상기 제1도전막의 상부에 제2도전막을 형성하는 단계 및 상기 제2도전막의 상부로 제1금속막을 형성하고 사진식각공정을 진행하여 상기 제1 및 제2도전막과 상기 제1금속막을 선택적으로 제거함으로써 제1 및 제2게이트층을 포함하는 상기 게이트배리어층과, 상기 게이트 전극 영역에 대응하여 상기 제2게이트층을 노출시키는 상기 개구부를 포함하는 상기 게이트 배선을 형성하는 단계를 포함하고, 상기 제1게이트층은 상기 제2게이트층보다 반사율이 높고, 상기 제2게이트층은 상기 제1게이트층보다 식각 선택비가 높은 것을 특징으로 한다.
이때, 상기 제1게이트층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고, 상기 제2게이트층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 한다.
그리고, 상기 제1도전막을 형성하기 전에, 상기 제2도전막과 동일한 물질로 제3도전막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
한편, 상기 개구부를 사이에 두고 상기 게이트 전극 영역의 양 가장자리 각각에는 게이트 전극이 형성된 것을 특징으로 한다.
상기 소스 및 드레인 전극을 형성하는 단계는, 제3도전막을 형성하는 단계와, 상기 제4도전막의 상부에 제4도전막을 형성하는 단계와, 상기 제4도전막의 상부로 제2금속막을 형성하고 사진식각공정을 진행하여 상기 제3 및 제4도전막과 상기 제2금속막을 선택적으로 제거함으로써 상기 소스 전극을 노출시키는 소스개구부를 포함하는 데이터 배선과 이와 이격하여 상기 드레인 전극을 노출시키는 드레인개구부를 형성하는 단계를 포함하고, 상기 소스 전극은 제1 및 제2데이터층을 구비하며, 상기 드레인 전극은 제1 및 제2드레인층을 구비하고, 상기 제1데이터층과 제1드레인층은 상기 제2데이터층과 제2드레인층보다 반사율이 높으며, 상기 제2데이터층과 제2드레인층은 상기 제1데이터층과 제1드레인층보다 식각 선택비가 높은 것을 특징으로 한다.
여기서, 상기 제1데이터층과 제1드레인층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고, 상기 제2데이터층과 제2드레인층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 한다.
그리고 상기 제3도전막을 형성하기 전에, 상기 제4도전막과 동일한 물질로 제5도전막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이에 따라 본 발명에 따른 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법에 따르면, 게이트 배선을 형성함에 있어서 게이트 전극을 생략하고 이의 하부에 배리어층이 노출되도록 함으로써 배리어층이 게이트 전극의 역할을 수행함과 동시에 그레인 성장 및 캐비티 형성이 방지되는 효과가 있다.
더불어 데이터 배선을 형성함에 있어서 소스 및 드레인 전극을 생략하고 이의 하부에 배리어층이 노출되도록 함으로써 배리어층이 소스 및 드레인 전극의 역할을 수행함과 동시에 그레인 성장 및 캐비티 형성이 완전히 방지되도록 하는 효과가 있다.
이를 통해 신뢰성을 가지며 불량을 방지할 수 있는 산화물 박막트랜지스터를 포함한 어레이기판을 구현할 수 있게 된다.
도 1은 게이트 전극을 포함한 일반적인 게이트 배선을 보여주는 평면도.
도 2는 일반적인 산화물 박막트랜지스터를 도시한 단면도.
도 3a는 도 2에서 발생된 표면 이상 변화를 보여주는 도면.
도 3b는 도 3a의 AA영역을 확대한 도면.
도 4a는 본 발명의 일 실시예에 따른 게이트 배선을 보여주는 평면도.
도 4b는 본 발명의 일 실시예에 따른 게이트 배선을 보여주는 단면도.
도 5는 본 발명의 일 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이 기판을 도시한 단면도.
도 6a는 본 발명의 일 실시예에 따른 게이트 배선의 다른 예를 보여주는 평면도.
도 6b는 본 발명의 일 실시예에 따른 게이트 배선의 다른 예를 보여주는 단면도.
도 7는 본 발명의 일 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이 기판의 다른 예를 도시한 단면도.
도 8a 내지 도 8f는 도 7에 도시된 어레이 기판에 대한 제조 단계별 공정 단면도.
도 9는 본 발명의 다른 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이기판 도시한 단면도.
도 10은 본 발명의 다른 실시예에 따른 데이터 배선과 산화물 박막트랜지스터의 일부 구성을 보여주는 평면도.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 4a는 본 발명의 일 실시예에 따른 게이트 배선을 보여주는 평면도이고, 도 4b는 본 발명의 일 실시예에 따른 게이트 배선을 보여주는 단면도이며, 도 5는 본 발명의 일 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이 기판을 도시한 단면도이다.
도시된 바와 같이, 어레이기판(101) 상에는 가로방향인 제1방향을 따라 게이트 배선(124)이 형성되는데, 게이트 배선(124)은 산화물 박막트랜지스터(100)의 게이트 전극(123)에 대응되는 게이트 전극 영역(L1)을 포함한다.
여기서, 게이트 배선(124)의 단면을 살펴보면, 게이트 배선(124)의 하부에는 게이트배리어층(120)이 형성되는데, 게이트 전극 영역(L1)에 있어서 게이트배리어층(120)을 일부 노출시키는 개구부(128)를 포함하는 게이트 전극(123)이 형성된 것을 특징으로 한다.
게이트배리어층(120)은 단일층 또는 이중층 이상의 구조를 가질 수 있다.
이를 보다 상세히 설명하면, 단일층으로 구성될 경우에는 식각대상 물질만을 식각할 수 있도록 식각 선택비가 우수하고 투과율이 비교적 낮은 물질, 일예로 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al) 중 적어도 두 개 이상이 포함된 합금이거나, 또는 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al) 중 어느 하나에 COx, Ox 및 Nx 중 하나 이상이 포함된 물질일 수 있다.
그리고 도면에 도시된 바와 같이 제1 및 제2게이트층(121, 122)의 이중층으로 구성될 경우에는 제1게이트층(121)은 반사율이 제2게이트층(122)에 비해 높고, 제2게이트층(122)은 식각 선택비가 제1게이트층(121)에 비해 높은 물질로 형성될 수 있다. 즉, 제1게이트층(121)은 투과율이 비교적 낮고 표면 개질 특성을 향상시킬 수 있는 물질, 일예로 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금으로 이루어질 수 있고, 제2게이트층(122)은 식각(etch) 선택비가 비교적 높은 물질인 투명 전도성 산화막(TCO), 일예로 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 제2게이트층(122)으로 구성될 수 있다. 이때 제1게이트층(121)과 제2게이트층(122)의 순서는 서로 바뀔 수도 있지만, 게이트 전극 영역(L1)에서 식각대상 물질인 게이트 배선만이 식각될 수 있도록 식각 선택비가 비교적 높은 제2게이트층(122)이 게이트 배선(124)과 접하도록 위치됨이 바람직하다. 즉, 제1게이트층(121)은 제2게이트층(122)보다 반사율이 높은 물질이고, 제2게이트층(122)은 제1게이트층(121)보다 식각 선택비가 높은 물질이다. 이에 따라, 제1게이트층(121)은 기판(101)으로 입사된 빛을 반사시킴으로써 게이트 전극 영역(L1)의 개구부(128)를 통해 산화물 박막트랜지스터의 액티브층(140)에 빛이 도달하는 것을 방지하는 역할을 수행할 수 있다.
또한, 삼중층으로 구성될 경우에는 식각(etch) 선택비가 비교적 높은 물질인 투명 전도성 산화막(TCO), 일예로 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 제1 및 제2게이트층과, 제1 및 제2게이트층 사이에 투과율이 비교적 낮고 표면 개질 특성을 향상시킬 수 있는 물질, 일예로 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금으로 이루어진 제3게이트층의 삼중층 구조를 가질 수 있다.
이와 같이 게이트 전극 영역(L1)에 대응되는 게이트배리어층(120)은 도전성물질로 형성되므로 게이트 전극(123)으로써 작용할 수 있다.
게이트 전극(123)은 게이트 전극 영역(L1)의 중앙에 게이트배리어층(120)을 노출시키는 개구부(128)를 포함함으로써 게이트 전극 영역(L1)의 양 가장자리에 각각 형성될 수 있다. 이와 같이 산화물 박막트랜지스터(100)의 중심부를 회피하여 게이트 전극(123)이 형성됨으로써 그레인(grain) 성장 및 이로 인한 캐비티(cavity) 형성이 방지될 수 있다. 또한, 이와 같이 게이트 전극(123)이 일부 형성됨으로써 저저항 배선구조를 가지도록 할 수 있으며 후에 리페어 공정에 대비할 수 있게 된다.
이러한 게이트 전극(123)의 상부로 게이트 절연막(130)이 형성되고, 게이트 절연막(130) 상에 액티브층(140)이 형성되고, 액티브층(140)의 상부에 질화 실리콘(SiNx), 산화 실리콘(SiO2)과 같은 무기절연물질로 형성된 에치스토퍼층(etch stopper layer:ESL, 145)이 형성된다.
이때, 액티브층(140)은 비정질 아연산화물 반도체에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 a-InGaZnO4와 같은 a-IGZO반도체로 형성할 수 있다. 또한, 에치스토퍼층(145)은 액티브층(140)이 손상되는 것을 방지하기 위해 형성되는 것으로, 액티브층(140)보다 좁은 폭을 가지며 액티브층(140)의 중앙에 대응하여 위치될 수 있다.
그리고 에치스토퍼층(145)의 상부로 서로 이격된 소스 전극(152) 및 드레인 전극(154)이 형성된다.
여기서, 게이트 전극(123), 게이트 절연막(130), 액티브층(140), 에치스토퍼층(145), 그리고 소스 및 드레인 전극(152, 154)은 산화물 박막트랜지스터를 이룬다.
그리고, 소스 및 드레인 전극(152, 154)의 상부에는 드레인 전극(154)를 일부 노출시키는 드레인 콘택홀(162)을 포함하는 보호층(160)이 형성되고, 보호층(160)의 상부에는 드레인 콘택홀(162)을 통해 드레인 전극(154)과 연결되는 화소전극(170)이 형성된다. 이때 도시하지는 않았지만, 소스 전극(152)은 게이트 배선(124)과 교차하며 형성되는 데이터 배선과 연결된다.
한편, 게이트 전극 영역에 대응하여 게이트 전극을 생략할 수도 있다. 이를 도면을 참조하여 살펴본다.
도 6a는 본 발명의 일 실시예에 따른 게이트 배선의 다른 예를 보여주는 평면도이고, 도 6b는 본 발명의 일 실시예에 따른 게이트 배선의 다른 예를 보여주는 단면도이며, 도 7는 본 발명의 일 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이 기판의 다른 예를 도시한 단면도이다. 여기서, 게이트 전극 영역을 제외한 구조는 위에서 전술한 구조(도 4a, 도 4b 및 도 5)와 동일하므로 동일 구조에 대한 상세한 설명은 생략한다.
도시된 바와 같이, 어레이기판(201) 상에는 가로방향인 제1방향을 따라 게이트 배선(224)이 형성되는데, 게이트 배선(224)은 게이트 전극 영역(L1)을 포함한다.
여기서 게이트 배선(224)의 단면을 살펴보면, 게이트 배선(224)의 하부에는 게이트배리어층(220)이 형성되는데, 산화물 박막트랜지스터의 게이트 전극(223)에 대응되는 게이트 전극 영역(L1)에 있어서는 게이트배리어층(220)만이 형성된 것을 특징으로 한다.
이를 보다 상세히 설명하면, 게이트 배선(224)은 게이트 전극 영역(L1)에 있어서 게이트배리어층(220)의 제2게이트층(222)을 노출시키는 개구부(228)를 구비한다.
이러한 게이트 전극 영역(L1)의 상부로는 게이트 절연막(230), 액티브층(240), 에치스토퍼층(245), 그리고 소스 및 드레인 전극(252, 254)이 순차 적층되며 산화물 박막트랜지스터를 이룬다. 여기서, 게이트 전극 영역(L1)의 개구부(228)를 통해 노출된 게이트배리어층(220)은 도전성 물질로 이루어지므로 게이트 전극으로써 작용할 수 있게 된다.
이와 같은 산화물 박막트랜지스터를 제조하는 제조방법을 도면을 참조하여 설명한다.
도 8a 내지 도 8f는 도 7에 도시된 어레이 기판에 대한 제조 단계별 공정 단면도이다.
우선 도 8a에 도시된 바와 같이, 기판(201) 상의 전면에 제1도전막과 제2도전막 및 제1금속막을 순차적으로 형성한 후, 사진식각공정을 진행하여 제1도전막과 제2도전막 및 제1금속막을 선택적으로 제거함으로써 제1 및 제2게이트층(221, 222)으로 구성된 게이트배리어층(220)과 이의 상부에 게이트 전극 영역(L1)에 대응하여 게이트배리어층(220)의 제2게이트층(222)을 노출시키는 개구부(228)를 포함한 게이트 배선(224)을 형성한다.
여기서, 기판(201)은, 유연성(flexibility)을 가지는 플라스틱(plastic) 기판 또는 유리기판이 적용될 수 있다. 이때, 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 일예로 폴리에테르술폰(polyethersulphone:PES), 폴리아크릴레이트(polyacrylate:PAR), 폴리에테르 이미드(polyetherimide:PEI), 폴리에틸렌 나프탈레이트(polyethyelenennapthalate:PEB), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate:PET), 폴리페닐렌 설파이드(polyphenylene sulfide:PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC),셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate:CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있다.
제1도전막은 제1게이트층(221)에 대응되는 것으로, 반사율이 식각 선택비보다 높은 물질, 일예로 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금일 수 있다.
제2도전막은 제2게이트층(222)에 대응되는 것으로, 식각 선택비보다 반사율이 높은 물질인 투명 전도성 산화막, 일예로 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어질 수 있다.
제1금속층은 게이트 배선(224)에 대응되는 것으로, 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 크롬(Cr), 텅스텐(W), 탄탈(Ta) 및 몰리브덴(Mo) 중 하나 또는 이들 중 하나에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 망간(Mn), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금으로 이루어질 수 있다.
다음 도 8b에 도시된 바와 같이, 개구부(228)를 통해 노출된 게이트배리어층(220)과 게이트 배선(224)이 형성된 기판(201) 전면에 절연물질로 게이트 절연막(230)을 형성한다.
이어, 게이트 절연막(230) 상부에 산화물 반도체물질로 산화물 반도체막을 형성한 후, 사진식각공정을 진행함으로써 액티브층(240)을 형성한다.
다음 도 8c에 도시된 바와 같이, 액티브층(240) 상부에 절연물질로 절연물질층을 형성하고 사진식각공정을 진행함으로써 액티브층(240)의 중앙에 대응하는 에치스토퍼층(245)을 형성한다.
여기서 액티브층(240)과 에치스토퍼층(245)을 형성하기 위해 2회의 사진식각공정을 진행하는 것으로 도시하고 설명하였지만, 이에 한정되지 않고 게이트 절연막 상부에 산화물 반도체막과 절연물질층을 형성하고 1회의 사진식각공정을 통해 일괄 패터닝함으로써 서로 중첩되는 액티브층과 에치스토퍼층을 동시에 형성할 수도 있다.
다음 도 8d에 도시된 바와 같이, 에치스토퍼층(245) 상부에 도전성 물질로 제2금속층을 형성하고, 사진식각공정을 진행함으로써 에치스토퍼층(245) 상부에 서로 이격된 소스 및 드레인 전극(252, 254)을 형성함으로써 산화물 박막트랜지스터를 완성한다. 이때, 소스 전극(252)과 연결되는 데이터 배선(미도시)이 함께 형성된다.
다음 도 8e에 도시된 바와 같이, 소스 및 드레인 전극(252, 254) 및 데이터배선(미도시) 상부에 절연물질로 보호막을 형성하고, 사진식각공정을 진행함으로써 드레인 전극(254)을 노출시키는 드레인 콘택홀(262)을 구비하는 보호층(260)을 형성한다.
다음 도 8f에 도시된 바와 같이, 보호층(160) 상부에 투명 도전성 물질로 투명도전물질층을 형성하고, 마스크 공정을 진행함으로써 드레인 콘택홀(262)을 통해 드레인 전극(254)과 접촉하는 화소전극(272)을 형성함으로써 어레이기판을 완성한다.
한편, 게이트 전극뿐만 아니라 게이트 전극과 동일물질로 이루어지는 소스 및 드레인 전극에 대해서도 본 발명에 따른 배리어층을 적용할 수 있다.
이에 대해 도면을 참고하여 설명한다.
도 9는 본 발명의 다른 실시예에 따른 산화물 박막트랜지스터를 포함한 어레이 기판을 도시한 단면도이고, 도 10은 본 발명의 다른 실시예에 따른 데이터 배선과 산화물 박막트랜지스터의 일부 구성을 보여주는 평면도이다. 여기서, 실제적으로 데이터 배선은 제1방향을 따라 형성된 게이트 배선과 교차하는 제2방향을 따라 형성되지만, 설명의 편의를 위해 게이트 배선과 마찬가지로 제1방향을 따라 형성되는 것으로 도시하였다.
도면에 도시된 바와 같이, 어레이기판(301) 상에 형성된 데이터 배선(355)은 산화물 박막트랜지스터의 소스 전극(도 7의 252)에 대응되는 소스 전극 영역(M1)을 포함한다. 이때, 소스 전극 영역(M1)과 이격하여 드레인 전극 영역(M2)이 구비된다.
여기서 데이터 배선(355)의 하부와 이와 이격된 드레인 전극 영역(M2)에는 데이터배리어층(351)과 드레인배리어층(353)이 각각 형성되는데, 소스 전극 영역(M1)에 있어서는 데이터배리어층(351)의 제2데이터층(351b)을 노출시키는 소스개구부(357)가 구비되고, 소스 전극 영역(M1)과 이격된 드레인 전극(M2) 영역에 있어서는 드레인배리어층(353)의 제2드레인층(353b)을 노출시키는 드레인개구부(358)가 구비되는 것을 특징으로 한다.
이를 보다 상세히 설명하면, 전술한 도 8d에 단계에서 에치스토퍼층이 형성된 기판 전면에 제3도전막과 제4도전막 및 제2금속막을 순차적으로 형성한 후, 사진식각공정을 진행하여 제3도전막과 제4도전막 및 제2금속막을 선택적으로 제거한다. 이에 따라, 제1 및 제2데이터층(351a, 351b)을 포함한 데이터배리어층(351)과 이와 이격되며 제1 및 제2드레인층(353a, 535b)을 포함한 드레인배리어층(353)을 형성한다. 이와 동시에 데이터배리어층(351)과 중첩되며 소스 전극 영역(M1)에 대응하여 데이터배리어층(351)의 제2게이트층(351b)을 노출시키는 소스개구부(357)를 포함하는 데이터 배선(224)과 드레인 전극 영역(M2)에 대응하여 드레인배리어층(353)의 제2드레인층(353b)을 노출시키는 드레인개구부(358)를 형성한다.
여기서, 제3도전막은 제1데이터층(351a) 및 제1드레인층(353a)에 대응되는 것으로, 반사율이 식각 선택비보다 높은 물질, 일예로 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금일 수 있다.
제4도전막은 제2데이터층(351b) 및 제2드레인층(353b)에 대응되는 것으로, 식각 선택비보다 반사율이 높은 물질인 투명 전도성 산화막, 일예로 산화인듐(InOx), 산화아연(ZnOx) 및 산화주석(SnOx) 중 하나로 이루어질 수 있다.
제2금속층은 데이터 배선(355))에 대응되는 것으로, 알루미늄(Al), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 크롬(Cr), 텅스텐(W), 탄탈(Ta) 및 몰리브덴(Mo) 중 하나 또는 이들 중 하나에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 망간(Mn), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금으로 이루어질 수 있다.
한편 데이터배리어층(351)과 드레인배리어층(353)은, 전술한 게이트배리어층과 마찬가지로 단일층 또는 이중층 이상의 구조로 형성될 수 있다.
또한, 소스 및 드레인 전극을 생략하고 데이터배리어층과 드레인배리어층이 형성된 것을 도시하고 설명하였지만, 이에 한정되지 않고 앞서 전술한 바와 같이 소스 및 드레인 영역의 일부에 소스 및 드레인 전극이 형성되도록 할 수도 있다. 이 경우, 소스 영역의 외곽 가장자리와 드레인 영역의 외곽 가장자리에 각각 소스 전극과 드레인 전극이 형성될 수 있다.
이상에서 도시한 산화물 박막트랜지스터는 액티브층으로 산화물 반도체를 적용한 것이지만, 이에 한정되지 않고 산화물 반도체 외에 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)인 실리콘(Si)계열, 아모포스 옥사이드(amorphous oxide) 계열, 그라핀(graphene), 유기 반도체 등이 적용된 박막트랜지스터에도 본 발명에 따른 확산방지막이 자가 형성되도록 할 수 있다. 여기서, 유기 반도체로는 일예로, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜(polythiophenes:PT) 및 그 유도체, 폴리파라페닐렌비닐렌(poly-p-phenylene vinylene:PPV) 및 그 유도체, 폴리파라페닐렌(poly-p-phenylene) 및 그 유도체, 폴리플로렌(polyfluorenes:PFs) 및 그 유도체, 폴리티오펜비닐렌(polythiophenes vinylene) 및 그 유도체, 폴리티오펜-헤테로고리방향족(polythiophenes-heterocyclic compound) 공중합체 및 그 유도체, 모든 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.
이와 같은 산화물 박막트랜지스터는 두 기판 간에 형성되는 수직 전기장을 통해 액정분자들을 구동시키는 수직배열(vertical alignment:VA) 방식, 어느 하나의 기판에 공통전극과 화소전극이 형성됨으로써 수평 전기장을 통해 액정분자들을 구동시키는 수평전계(in-plane-switching:IPS) 방식 또는 어느 하나의 기판에 공통전극과 화소전극이 서로 다른 층에 형성되는 프린지 필드 스위칭(fringe field switching:FFS) 방식의 액정표시장치의 어레이기판, 그리고 유기발광다이오드 표시장치의 어레이기판 등 다양한 평판표시장치에 적용될 수 있다.
즉, 이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
101, 201, 301: 기판 120, 220, 320: 게이트배리어층
121, 221, 321: 제1게이트층 122, 222, 322: 제2게이트층
123: 게이트 전극 130, 230, 330: 게이트 절연막
140, 240, 340: 액티브층 145, 245, 345: 에치스토퍼층
152, 252: 소스 전극 154, 254: 드레인 전극
160, 260, 360: 보호층 162, 262, 362: 드레인 콘택홀
170, 270, 370: 화소전극

Claims (19)

  1. 기판 상에 형성된 게이트배리어층과;
    상기 게이트배리어층과 중첩하고 게이트 전극 영역을 포함하며 형성된 게이트 배선과;
    상기 게이트 배선 상에 형성된 게이트 절연막과;
    상기 게이트 절연막 상부에 상기 게이트배리어층에 대응하여 형성된 액티브층과;
    상기 액티브층의 상부에 서로 이격되어 형성된 소스 및 드레인 전극을 포함하고,
    상기 게이트 전극 영역은 상기 게이트배리어층을 노출시키는 개구부를 구비하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  2. 제 1항에 있어서,
    상기 게이트배리어층은 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al)중 적어도 두 개 이상이 포함된 합금이거나, 또는 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al) 중 어느 하나에 Cox, Ox 및 Nx 중 하나가 포함된 물질로 이루어지는 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  3. 제 1항에 있어서,
    상기 게이트배리어층은 제1게이트층과, 상기 제1게이트층의 상부에 형성된 제2게이트층을 포함하고,
    상기 제1게이트층은 상기 제2게이트층보다 반사율이 높고,
    상기 제2게이트층은 상기 제1게이트층보다 식각 선택비가 높은 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  4. 제 3항에 있어서,
    상기 제1게이트층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고,
    상기 제2게이트층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  5. 제 3항에 있어서,
    상기 게이트배리어층은 상기 제1게이트층의 하부에 상기 제2게이트층과 동일한 물질로 형성된 제3게이트층을 더 포함하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  6. 제 1항에 있어서,
    상기 개구부를 사이에 두고 상기 게이트 전극 영역의 양 가장자리에 각각 형성된 게이트 전극을 더 포함하는 산화물 박막트랜지스터를 포함하는 어레이기판.
  7. 제 1항에 있어서,
    상기 소스 전극은 제1데이터층과, 상기 제1데이터층의 상부에 형성된 제2데이터층을 포함하고,
    상기 드레인 전극은 제1드레인층과, 상기 제1드레인층의 상부에 형성된 제2드레인층을 포함하며,
    상기 제1데이터층과 제1드레인층은 상기 제2데이터층과 제2드레인층보다 반사율이 높고,
    상기 제2데이터층과 제2드레인층은 상기 제1데이터층과 제1드레인층보다 식각 선택비가 높은 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  8. 제 7항에 있어서,
    상기 제1데이터층과 제1드레인층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고,
    상기 제2데이터층과 제2드레인층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  9. 제 7항에 있어서,
    상기 제1데이터층과 제1드레인층의 각각의 하부에는 상기 제2데이터층 및 제2드레인층과 동일한 물질로 형성된 제3데이터층과 제3드레인층이 더 포함되는 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  10. 제 1항에 있어서,
    상기 게이트 배선과 상기 소스 및 드레인 전극은
    구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속으로 이루어지는 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판.
  11. 기판 상에 게이트배리어층과, 이와 중첩하며 게이트 전극 영역을 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트배리어층에 대응하여 상기 게이트 절연막의 상부에 액티브층을 형성하는 단계와;
    상기 액티브층의 상부에 서로 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 게이트 배선을 형성하는 단계는
    상기 게이트 전극 영역에 대응하여 상기 게이트배리어층을 노출시키는 개구부를 형성하는 단계를 더 포함하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
  12. 제 11항에 있어서,
    상기 게이트배리어층은 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al)중 적어도 두 개 이상이 포함된 합금이거나, 또는 크롬(Cr), 실리콘(Si), 티타늄(Ti), 몰리브덴(Mo), 탄탈(Ta) 및 알루미늄(Al) 중 어느 하나에 Cox, Ox 및 Nx 중 하나가 포함된 물질로 이루어지는 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
  13. 제 11항에 있어서,
    상기 게이트배리어층 및 상기 게이트 배선을 형성하는 단계는,
    제1도전막을 형성하는 단계와,
    상기 제1도전막의 상부에 제2도전막을 형성하는 단계 및
    상기 제2도전막의 상부로 제1금속막을 형성하고 사진식각공정을 진행하여 상기 제1 및 제2도전막과 상기 제1금속막을 선택적으로 제거함으로써 제1 및 제2게이트층을 포함하는 상기 게이트배리어층과, 상기 게이트 전극 영역에 대응하여 상기 제2게이트층을 노출시키는 상기 개구부를 포함하는 상기 게이트 배선을 형성하는 단계를 포함하고,
    상기 제1게이트층은 상기 제2게이트층보다 반사율이 높고,
    상기 제2게이트층은 상기 제1게이트층보다 식각 선택비가 높은 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이기판의 제조방법.
  14. 제 13항에 있어서,
    상기 제1게이트층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고,
    상기 제2게이트층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
  15. 제 13항에 있어서,
    상기 제1도전막을 형성하기 전에,
    상기 제2도전막과 동일한 물질로 제3도전막을 형성하는 단계를 더 포함하는것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
  16. 제 13항에 있어서,
    상기 개구부를 사이에 두고 상기 게이트 전극 영역의 양 가장자리 각각에는게이트 전극이 형성된 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이기판의 제조방법.
  17. 제 11항에 있어서,
    상기 소스 및 드레인 전극을 형성하는 단계는,
    제3도전막을 형성하는 단계와,
    상기 제3도전막의 상부에 제4도전막을 형성하는 단계와,
    상기 제3도전막의 상부로 제2금속막을 형성하고 사진식각공정을 진행하여 상기 제3 및 제4도전막과 상기 제2금속막을 선택적으로 제거함으로써 상기 소스 전극을 노출시키는 소스개구부를 포함하는 데이터 배선과 이와 이격하여 상기 드레인 전극을 노출시키는 드레인개구부를 형성하는 단계를 포함하고,
    상기 소스 전극은 제1 및 제2데이터층을 구비하며,
    상기 드레인 전극은 제1 및 제2드레인층을 구비하고,
    상기 제1데이터층과 제1드레인층은 상기 제2데이터층과 제2드레인층보다 반사율이 높으며,
    상기 제2데이터층과 제2드레인층은 상기 제1데이터층과 제1드레인층보다 식각 선택비가 높은 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
  18. 제 17항에 있어서,
    상기 제1데이터층과 제1드레인층은 몰리브덴(Mo), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 중 하나 또는 이들 중 하나 이상이 포함된 합금이고,
    상기 제2데이터층과 제2드레인층은 산화인듐(InOx), 산화아연(ZnOx), 산화주석(SnOx) 중 하나로 이루어지는 투명 전도성 산화막(TCO)인 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
  19. 제 17항에 있어서,
    상기 제3도전막을 형성하기 전에,
    상기 제4도전막과 동일한 물질로 제5도전막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 산화물 박막트랜지스터를 포함한 어레이 기판의 제조방법.
KR1020130143734A 2013-11-25 2013-11-25 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법 KR102118461B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130143734A KR102118461B1 (ko) 2013-11-25 2013-11-25 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
US14/542,909 US9276016B2 (en) 2013-11-25 2014-11-17 Array substrate including oxide thin film transistor and method of fabricating the same
CN201410687377.9A CN104659035B (zh) 2013-11-25 2014-11-25 包括氧化物薄膜晶体管的阵列基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130143734A KR102118461B1 (ko) 2013-11-25 2013-11-25 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20150059950A KR20150059950A (ko) 2015-06-03
KR102118461B1 true KR102118461B1 (ko) 2020-06-09

Family

ID=53181873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130143734A KR102118461B1 (ko) 2013-11-25 2013-11-25 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US9276016B2 (ko)
KR (1) KR102118461B1 (ko)
CN (1) CN104659035B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679970B1 (en) 2015-02-19 2017-06-13 Hrl Laboratories, Llc Graphene transistors on microbial cellulose
CN105070766B (zh) * 2015-09-23 2020-08-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
KR102617444B1 (ko) * 2015-12-30 2023-12-21 엘지디스플레이 주식회사 박막 트랜지스터 기판
TWI762555B (zh) * 2017-01-19 2022-05-01 美商史達克公司 用於電子裝置中金屬化作用之電流誘導的暗層形成
CN110402497A (zh) * 2017-03-29 2019-11-01 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838399A (en) 1987-06-10 1998-11-17 Hitachi, Ltd. TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel
KR101002347B1 (ko) * 2004-06-24 2010-12-21 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101124569B1 (ko) * 2005-06-09 2012-03-15 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20080037296A (ko) * 2006-10-25 2008-04-30 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조방법
JPWO2011161714A1 (ja) * 2010-06-21 2013-08-19 パナソニック株式会社 シリコン薄膜の結晶化方法およびシリコンｔｆｔ装置の製造方法
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838399A (en) 1987-06-10 1998-11-17 Hitachi, Ltd. TFT active matrix liquid crystal display devices with two layer gate lines, the first being the same level as gate electrodes.

Also Published As

Publication number Publication date
KR20150059950A (ko) 2015-06-03
US9276016B2 (en) 2016-03-01
CN104659035A (zh) 2015-05-27
US20150144944A1 (en) 2015-05-28
CN104659035B (zh) 2018-08-10

Similar Documents

Publication Publication Date Title
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
US9853067B2 (en) Thin film transistor array substrate
KR100964229B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8618546B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus, and method of manufacturing the backplane
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US9159946B2 (en) Organic light emitting diode display having auxiliary electrode
US20170222184A1 (en) Flexible display apparatus
US9184188B2 (en) Thin-film transistor array substrate, organic light-emitting display device including the same, and method of manufacturing the thin-film transistor array substrate
KR102118461B1 (ko) 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
TWI540735B (zh) 薄膜電晶體陣列基板、包含該薄膜電晶體陣列基板的有機發光顯示器及其製造方法
KR20150060205A (ko) 산화물 박막트랜지스터 및 그 제조방법
KR20120065854A (ko) 산화물 박막 트랜지스터의 제조방법
KR100626082B1 (ko) 평판표시장치
US9419028B1 (en) Method of manufacturing display device and forming an alignment mark having concave and convex portions formed along a first pattern
US9525047B2 (en) Thin-film transistor substrate, method of manufacturing same, and organic light-emitting display apparatus including thin-film transistor substrate
US8604480B2 (en) Thin film transistor array substrate, organic light emitting display device including the same, and manufacturing method of the thin film transistor array substrate
US8652875B2 (en) Method of manufacturing a thin-film transistor
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
KR102277988B1 (ko) 유기전계발광표시장치 및 그 제조방법
US9029865B2 (en) Organic light emitting diode display and method for manufacturing the same
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
KR100927584B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant