TWI762555B - 用於電子裝置中金屬化作用之電流誘導的暗層形成 - Google Patents

用於電子裝置中金屬化作用之電流誘導的暗層形成 Download PDF

Info

Publication number
TWI762555B
TWI762555B TW107101807A TW107101807A TWI762555B TW I762555 B TWI762555 B TW I762555B TW 107101807 A TW107101807 A TW 107101807A TW 107101807 A TW107101807 A TW 107101807A TW I762555 B TWI762555 B TW I762555B
Authority
TW
Taiwan
Prior art keywords
layer
base layer
alloying elements
touch panel
alloy
Prior art date
Application number
TW107101807A
Other languages
English (en)
Other versions
TW201842538A (zh
Inventor
海莉亞 潔莉莉
法蘭寇司-查爾斯 戴立
芭芭拉 考克斯
Original Assignee
美商史達克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商史達克公司 filed Critical 美商史達克公司
Publication of TW201842538A publication Critical patent/TW201842538A/zh
Application granted granted Critical
Publication of TWI762555B publication Critical patent/TWI762555B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Light Receiving Elements (AREA)
  • Laminated Bodies (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在各種實施例中，諸如薄膜電晶體及/或觸控面板顯示器之電子裝置併入至少部分地藉由金屬合金基層之陽極氧化所形成之雙層。

Description

用於電子裝置中金屬化作用之電流誘導的暗層形成
在各種實施例中，本發明係關於諸如平板顯示器及觸控面板顯示器之電子裝置的金屬化作用，特定言之係關於用於此等金屬化作用之覆蓋及障壁層。
平板顯示器業經在各種市場中迅速普及，且現在常用於各種設備、電視、電腦、行動電話及其他電子裝置中。常用平板顯示器之一實例為薄膜電晶體(TFT)液晶顯示器(LCD)或TFT-LCD。典型TFT-LCD包含TFT陣列，各TFT控制來自LCD之像素或子像素之光的發射。圖1描繪可見於TFT-LCD之習知TFT 100的橫截面。如圖所示，TFT 100包括形成於玻璃基板110上之閘極電極105。閘極絕緣體115使閘極電極105與上覆導電結構電絕緣。通常由非晶矽組成之活性層120在閘極電極105之電控制下在源極電極125與汲極電極130之間傳導電荷，且所傳導之電荷控制與其連接之像素或子像素(未示出)的操作。源極/汲極絕緣體132使源極電極125與汲極電極130電隔離並保護性密封TFT 100。如圖所示，閘極電極105、源極電極125及汲極電極130各者通常包括障壁金屬層135及其上方之金屬導體層140。障壁135在導體140與下伏玻璃及/或矽之間提供良好黏附並減少或防止其間之擴散。儘管未在圖1中示出，但是TFT 100亦可在導體140上方併入覆蓋層。 隨著時間的推移，LCD面板尺寸已增加且基於TFT之像素尺寸逐漸減小，因此對TFT-LCD結構內之導體的高需求漸增。為了降低導體之電阻並藉此增加TFT-LCD中之電信號傳播速度，製造商現在使用諸如銅(Cu)之低電阻率金屬用於顯示器內之導體140。然而，習知障壁135 (及覆蓋層，若存在)仍可存在影響TFT之性能及加工的問題。例如，此等層可能在腐蝕性(例如，高濕度及/或高溫)環境下不穩定。 同樣，觸控面板顯示器在電子裝置中越來越普遍，且其等甚至可與TFT-LCD串聯使用。典型觸控面板顯示器包括呈列及行配置且經由電容耦合感測(例如)手指之觸控(或靠近)之感測器陣列。圖2A示意性地描繪用於觸控面板顯示器之例示性感測器陣列200，其包括互連以形成行220之多個導電行感測器210，以及互連以形成列240之多個導電列感測器230。感測器210、230係在基板250上方形成並電耦合至處理器260，處理器260既感測表示「觸控」之電容耦合的變化，亦將此等信號提供給裝置(例如，併入觸控屏之電腦或行動計算裝置)內之其他電子組件。感測器210、230可由諸如氧化銦錫(ITO)之透明導體形成，且基板250可為玻璃或任何其他合適之剛性(及/或透明)支撐材料。 圖2B描繪感測器陣列200內之點的放大透視圖，其中互連之行感測器210與互連之列感測器230相交。為了避免行220與列240 (參見圖2A)之間之電短路，行感測器210之間之互連係與下伏或上覆之列感測器230隔離。例如，如圖2B中所示，將絕緣體層270安置於行感測器210之行220與電連接列240內之列感測器230的導電互連件(或「橋」) 280之間。如圖2C所示，互連件280係通常由具有上覆金屬障壁或覆蓋層295之Al導電層290組成。覆蓋層295有助於在加工及產品使用期間防止來自導電層290之擴散並保護導電層290免於腐蝕。覆蓋層295亦可改良對上覆層之黏附。儘管圖2C中未示出，但是障壁層(例如，如上所述)亦可存在於導電層290下方。然而，如上針對TFT-LCD所述，通常用於覆蓋層295 (及障壁層，若存在)之金屬遭受一或多種缺陷，該等缺陷在裝置之製造過程中或操作裝置期間限制性能及/或存在困難。例如，覆蓋層295 (及障壁層)可具有高反射率及/或在曝露於腐蝕性或其他侵略性環境時易於發生物理及/或光學性質之變化。高反射性覆蓋層可通過最終裝置之觸控屏更可見，從而不利地影響該裝置之視覺美感。 鑑於前述，需要用於諸如TFT-LCD及觸控面板顯示器之電子裝置的障壁及/或覆蓋金屬層，其提供低反射率且係在曝露於腐蝕性環境時穩定。
根據本發明之各種實施例，諸如TFT-LCD及觸控面板顯示器之電子裝置以及其中之金屬互連件及電極係利用提供低反射率及高耐腐蝕性之雙層覆蓋及/或障壁層來製造。該等雙層包括基層，該基層包括以(例如) 0.5%至50%、0.5%至20%、或甚至0.5%至10%之重量濃度共同存在的Mo及/或Cu及一或多種可陽極氧化金屬元素(例如，Ta、Nb、Al、Hf、Zr、Ti及/或Mg)之合金，或基本上由其組成，或由其組成。(在本文中，除非另有指示，否則所有摻雜劑濃度均以重量計。)在各種實施例中，該基層係經陽極氧化以形成上覆介電層，該介電層包括可陽極氧化金屬元素之氧化物及/或氮化物，基本上由其組成或由其組成。由於Cu及Mo通常係不可陽極氧化的，因此上覆介電層可實質上不含Cu及Mo，即，可含有以不足以影響層之性質(例如，介電常數、耐腐蝕性及/或反射率)的痕量(例如，經由化學分析可檢測)的Cu及/或Mo。在各種實施例中，層「實質上不含」一或多種元素意指該層個別地或組合地含有以按重量計小於1%、小於0.8%、小於0.5%、小於0.3%、小於0.2%、小於0.1%、小於0.05%或小於0.01%之該一或多種元素；該等元素中之一或多者(或甚至全部)可以有限之非零濃度存在於該層中，例如大於0.001%、大於0.005%、大於0.01%、大於0.05%、大於0.1%或大於0.5%。此外，該基層之界面區域(即，該基層直接位於該介電層之下並與之接觸的部分)可耗盡(或甚至可實質上不含)可陽極氧化金屬元素，其可在陽極氧化製程中被優先「消耗」。 有利地，與不具有上覆之經陽極氧化介電層的基層相比，所得雙層具有較低反射率及改良之耐腐蝕性。此外，陽極氧化製程可在室溫(例如，約25℃及/或不施加熱量下)下進行並快速形成介電層。此外，在各種實施例中，陽極氧化製程係以濕式化學製程進行，並因此不需要升溫及/或複雜之熱處理；有利地，此防止相分離或污染，此可伴隨諸如熱處理或反應性濺鍍技術之製程出現。 在各種實施例中，基層之組成可經設計為自限性陽極氧化製程。例如，基層內可陽極氧化金屬元素的濃度可以成遠離該基層之頂面之厚度的函數(例如，逐漸地或突變地)減小，且甚至在基層之厚度內可遞減至約0%。可進行陽極氧化製程直至實質上所有可陽極氧化金屬元素已消耗，此時由於Cu及Mo之耐陽極氧化性，製程停止。例如，可經由諸如濺鍍之製程來製造基層，其中該層之主要元素係與可陽極氧化金屬元素共同沉積。隨著沉積該層，可陽極氧化金屬元素中的一或多者之相對濃度(或存在)可在該基層之厚度內變化。 在其他實施例中，由於形成在基層上之絕緣層抑制層結構內之電流流動並由此防止進一步之層生長，因此陽極氧化製程可為自限性。因此，在各種實施例中，可經由選擇所施加之電壓來選擇陽極氧化層之厚度及/或反射率，假定基層內之可陽極氧化元素的濃度未過早耗盡及/或陽極氧化層本身充分不含孔隙。在各種實施例中，陽極氧化時間為約10秒至約5分鐘、約10秒至約2分鐘、約10秒至約1分鐘、約10秒至約50秒或約10秒至約30秒。在各種實施例中，基層可經陽極氧化持續長於此等時間之時間，甚至在形成陽極氧化層(及其一些生長)後實質上無進一步之層生長。 在一例示性實施中，雙層障壁係直接形成於諸如基於玻璃及/或矽之層的基板層上，且包含諸如Cu、銀(Ag)、鋁(Al)或金(Au) (或其合金或含有一或多種此等元素及一或多種其他元素之合金)之高導電金屬或基本上由其組成之導體層係形成於其上以形成TFT結構中之各種電極。在另一例示性實施中，諸如Cu、Ag、Al及/或Au (或其合金或含有一或多種此等元素及一或多種其他元素之合金)之高導電金屬係用作觸控面板顯示器中之導電互連件且係經雙層覆蓋層覆蓋。在各種實施例中，TFT電極亦可或代之以併入雙層覆蓋層，且觸控面板互連件亦可或代之以併入雙層障壁層。 在各種實施例中，雙層障壁及覆蓋層之厚度為(例如)在約15 nm與約100 nm之間。可選擇上覆陽極氧化介電層的厚度以獲得針對所需應用之層的一或多種光學性質(例如，折射率、消光係數等)。在各種實施例中，陽極氧化介電層(其可包括氧化物(例如，在障壁或覆蓋層中之可陽極氧化元素中之一或多者的氧化物)，基本上由其組成或由其組成)之厚度為約1 nm至約20 nm、約1 nm至約15 nm、約1 nm至約10 nm或約1 nm至約8 nm。 如上所述，儘管陽極氧化介電層之厚度相對較薄，但是雙層障壁及覆蓋層保護下伏基層免於可在(例如)高濕度及/或高溫環境中發生之腐蝕。例如，陽極氧化雙層障壁及覆蓋層可曝露於具有高達至少約90%濕度及/或至少90℃溫度之環境，而不有害地影響該層之電阻率或反射率。陽極氧化層之薄厚度亦呈現另一個優點，即基層之蝕刻速率實質上不受介電層之存在影響，便於微電子裝置之加工及製造，而對蝕刻化學及製程無實質性(若存在)改變。 在各種實施例中，雙層障壁層係在諸如基於玻璃及/或矽之層的基板層上形成，以利用其上之導電互連件形成TFT結構中之各種電極或形成觸控面板顯示器中之金屬化作用。根據本發明實施例之雙層覆蓋及/或障壁層的基層可藉由(例如)諸如從濺鍍靶濺鍍之物理氣相沉積技術來形成，該濺鍍靶包括針對特定應用所需之合金，基本上由其組成或由其組成。如上所述，可對該等基層進行陽極氧化以形成上覆介電層及由此形成之最終雙層結構。在各種實施例中，可使用多種不同之濺鍍靶(各包含所需基層之元素中的一或多者)進行層之沉積。 在一態樣中，本發明實施例特徵在於薄膜電晶體或另一電子裝置，其包括基板及電極，基本上由其組成或由其組成。該電極包括雙層障壁層及安置於該障壁層上方之導體層，基本上由其組成或由其組成。該導體層可經安置與該障壁層直接機械接觸。該導體層包括Cu、Ag、Al及/或Au，基本上由其組成或由其組成。該導體層可包括Cu、Ag及/或Au，基本上由其組成或由其組成。該雙層障壁層包括基層及安置於其上方之介電層，基本上由其組成或由其組成。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。該介電層包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。 本發明實施例可包括以各種組合中之任一者之以下中之一或多者。該基板可包括玻璃及/或矽，基本上由其組成或由其組成。該基板可包括非晶矽，基本上由其組成或由其組成。該基層可包括(i) Mo及Nb，(ii) Mo、Ta及Nb，(iii) Mo、Nb及Ti，(iv) Mo及Ti或(v) Mo、Nb及Zr之合金或混合物，基本上由其組成或由其組成。該基層可包括Cu、Ta及Zr之合金或混合物，基本上由其組成或由其組成。該介電層可實質上不含Cu及/或Mo。該基層可包括安置於該介電層下方之界面部分及安置於該界面部分下方之底部部分。該界面部分可與該介電層接觸。該底部部分可與該界面部分接觸。該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該界面部分內的濃度可係小於該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該底部部分內的濃度。該界面部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。該底部部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。該電極可包括安置於該導體層上方之雙層覆蓋層。該覆蓋層可經安置與該導體層接觸。該雙層覆蓋層可包括第二基層及安置於其上方之第二介電層，基本上由其組成或由其組成。該第二基層可包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之第二可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種第二可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。該第二介電層可包括該一或多種第二可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。該基層可包括與該第二基層之合金相同的合金，基本上由其組成或由其組成。該基層可包括與該第二基層之合金不同的合金，基本上由其組成或由其組成。 在另一態樣中，本發明實施例特徵在於薄膜電晶體或其他電子裝置，其包括基板及電極，基本上由其組成或由其組成。該電極包括導體層及安置於該導體層上方之雙層覆蓋層，基本上由其組成或由其組成。該覆蓋層可經安置與該導體層直接機械接觸。該導體層包括Cu、Ag、Al及/或Au，基本上由其組成或由其組成。該導體層可包括Cu、Ag及/或Au，基本上由其組成或由其組成。該雙層覆蓋層包括基層及安置於其上方之介電層，基本上由其組成或由其組成。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。該介電層包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。 本發明實施例可包括以各種組合中之任一者的以下中之一或多者。該基板可包括玻璃及/或矽，基本上由其組成或由其組成。該基板可包括非晶矽，基本上由其組成或由其組成。該基層可包括(i) Mo及Nb，(ii) Mo、Ta及Nb，(iii) Mo、Nb及Ti，(iv) Mo及Ti或(v) Mo、Nb及Zr之合金或混合物，基本上由其組成或由其組成。該基層可包括Cu、Ta及Zr之合金或混合物，基本上由其組成或由其組成。該介電層可實質上不含Cu及/或Mo。該基層可包括安置於該介電層下方之界面部分及安置於該界面部分下方之底部部分，基本上由其組成或由其組成。該界面部分可與該介電層接觸。該底部部分可與該界面部分接觸。該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該界面部分內的濃度可係小於該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該底部部分內的濃度。該界面部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。該底部部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。 在又另一態樣中，本發明實施例特徵在於觸控面板顯示器或其他電子裝置，其包括基板及安置於其上方之互連件，基本上由其組成或由其組成。該互連件包括導體層及安置於該導體層上方之雙層覆蓋層，基本上由其組成或由其組成。該覆蓋層可經安置與該導體層直接機械接觸。該導體層包括Cu、Ag、Al及/或Au，基本上由其組成或由其組成。該導體層可包括Cu、Ag及/或Au，基本上由其組成或由其組成。該雙層覆蓋層包括基層及安置於其上方之介電層，基本上由其組成或由其組成。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。該介電層包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。 本發明實施例可包括以各種組合中之任一者的以下中之一或多者。該電子裝置可包括複數個導電觸控面板列感測器，其(i)配置成沿第一方向延伸之直線並(ii)安置於該基板上方。該電子裝置可包括複數個導電觸控面板行感測器，其(i)配置成沿第二方向延伸且與該等列感測器之直線相交之直線並(ii)安置於該基板上方。該互連件可經安置位於列感測器直線與行感測器直線之間之交點處。該互連件可電連接兩個行感測器或兩個列感測器。該互連件可在列感測器上方或下方延伸並電連接兩個行感測器。該電子裝置可包括安置於該互連件與該列感測器之間且使該互連件與該列感測器電絕緣之絕緣層。該互連件可在行感測器上方或下方延伸並電連接兩個列感測器。該電子裝置可包括安置於該互連件與該行感測器之間且使該互連件與該行感測器電絕緣之絕緣層。該等列感測器之一或多者及/或該等行感測器之一或多者可包括實質上透明之導電材料(例如，氧化銦錫)，基本上由其組成或由其組成。 該基板可包括絕緣材料，基本上由其組成或由其組成。該基板可包括玻璃，基本上由其組成或由其組成。該基板可包括玻璃及/或矽，基本上由其組成或由其組成。該基板可包括非晶矽，基本上由其組成或由其組成。該基層可包括(i) Mo及Nb，(ii) Mo、Ta及Nb，(iii) Mo、Nb及Ti，(iv) Mo及Ti或(v) Mo、Nb及Zr之合金或混合物，基本上由其組成或由其組成。該基層可包括Cu、Ta及Zr之合金或混合物，基本上由其組成或由其組成。該介電層可實質上不含Cu及/或Mo。該基層可包括安置於該介電層下方之界面部分及安置於該界面部分下方之底部部分。該界面部分可與該介電層接觸。該底部部分可與該界面部分接觸。該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該界面部分內的濃度可係小於該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該底部部分內的濃度。該界面部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。該底部部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。 該互連件可包括安置於該導體層下方之雙層障壁層。該障壁層可經安置與該導體層接觸。該雙層障壁層可包括第二基層及安置於其上方之第二介電層，基本上由其組成或由其組成。該第二基層可包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之第二可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種第二可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。該第二介電層可包括該一或多種第二可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。該基層可包括與該第二基層之合金相同的合金，基本上由其組成或由其組成。該基層可包括與該第二基層之合金不同的合金，基本上由其組成或由其組成。 在另一態樣中，本發明實施例特徵在於觸控面板顯示器或另一電子裝置之，其包括基板及安置於其上方之互連件，基本上由其組成或由其組成。該互連件包括導體層及安置於該導體層下方之雙層障壁層，基本上由其組成或由其組成。該障壁層可經安置與該導體層直接機械接觸。該導體層包括Cu、Ag、Al及/或Au，基本上由其組成或由其組成。該導體層可包括Cu、Ag及/或Au，基本上由其組成或由其組成。該雙層障壁層包括基層及安置於其上方之介電層，基本上由其組成或由其組成。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。該介電層包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。 本發明實施例可包括以各種組合中之任一者的以下中之一或多者。該電子裝置可包括複數個導電觸控面板列感測器，其(i)配置成沿第一方向延伸之直線並(ii)安置於該基板上方。該電子裝置可包括複數個導電觸控面板行感測器，其(i)配置成沿第二方向延伸且與該等列感測器之直線相交之直線並(ii)安置於該基板上方。該互連件可經安置位於列感測器直線與行感測器直線之間之交點處。該互連件可電連接兩個行感測器或兩個列感測器。該互連件可在列感測器上方或下方延伸並電連接兩個行感測器。該電子裝置可包括安置於該互連件與該列感測器之間且使該互連件與該列感測器電絕緣之絕緣層。該互連件可在行感測器上方或下方延伸並電連接兩個列感測器。該電子裝置可包括安置於該互連件與該行感測器之間且使該互連件與該行感測器電絕緣之絕緣層。該等列感測器之一或多者及/或該等行感測器之一或多者可包括實質上透明之導電材料(例如，氧化銦錫)，基本上由其組成或由其組成。 該基板可包括絕緣材料，基本上由其組成或由其組成。該基板可包括玻璃，基本上由其組成或由其組成。該基板可包括玻璃及/或矽，基本上由其組成或由其組成。該基板可包括非晶矽，基本上由其組成或由其組成。該基層可包括(i) Mo及Nb，(ii) Mo、Ta及Nb，(iii) Mo、Nb及Ti，(iv) Mo及Ti或(v) Mo、Nb及Zr之合金或混合物，基本上由其組成或由其組成。該基層可包括Cu、Ta及Zr之合金或混合物，基本上由其組成或由其組成。該介電層可實質上不含Cu及/或Mo。該基層可包括安置於該介電層下方之界面部分及安置於該界面部分下方之底部部分。該界面部分可與該介電層接觸。該底部部分可與該界面部分接觸。該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該界面部分內的濃度可係小於該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)在該底部部分內的濃度。該界面部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。該底部部分可實質上不含該一或多種可陽極氧化合金元素中之至少一者(或甚至全部)。 在又另一態樣中，本發明實施例特徵在於一種形成微電子裝置之方法。可提供基板。將基層沉積於該基板上方。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。對該基層進行陽極氧化以形成雙層障壁層。該雙層障壁層包括(i)介電層及(ii)安置於該介電層下方之該基層的剩餘部分，基本上由其組成或由其組成。將導體層沉積於該障壁層上方。 本發明實施例可包括以各種組合中之任一者的以下中之一或多者。該介電層可包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。陽極氧化該基層可包括將該基層之至少一部分浸沒於電解質中及將電壓施加至該基層(例如，在該基層與該電極(例如，陰極)之間)，基本上由其組成或由其組成。該電解質可包括酸性溶液，基本上由其組成或由其組成。該電解質可包括硫酸、硝酸、鉻酸及/或磷酸，基本上由其組成或由其組成。該電解質可包括鹼性溶液，基本上由其組成或由其組成。該電解質可包括磷酸三鈉，基本上由其組成或由其組成。陽極氧化該基層可包括在將電壓施加至電解質及/或該基層時將該電解質施覆至該基層而無需將該基層浸沒於電解質中，基本上由其組成或由其組成。可使用刷式電極將該電解質施覆至該基層。可在室溫下陽極氧化該基層。 可在該導體層上方形成或安置遮罩層。該遮罩層可包括光阻、氧化物層、氮化物層及/或氮氧化物層，基本上由其組成或由其組成。該遮罩層可經圖案化以顯露該導體層之一部分。該遮罩層之剩餘部分可至少部分地限定電極之形狀。此後，可移除該導體層及該雙層障壁層未被該經圖案化之遮罩層掩蓋的部分。可將第二基層沉積於該導體層之至少一部分上方。該第二基層可包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之第二可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種第二可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。對該第二基層進行陽極氧化以形成雙層覆蓋層。該雙層覆蓋層包括(i)第二介電層及(ii)安置於該第二介電層下方之該第二基層的剩餘部分，基本上由其組成或由其組成。該第二介電層可包括該一或多種第二可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。該基層可包括與該第二基層之合金相同的合金，基本上由其組成或由其組成。該基層可包括與該第二基層之合金不同的合金，基本上由其組成或由其組成。 在另一態樣中，本發明實施例特徵在於一種形成觸控面板顯示器之互連件之方法。該方法包括提供結構，該結構包括(i)基板，(ii)複數個導電觸控面板列感測器，其(a)配置成沿第一方向延伸之直線並(b)安置於該基板上方，及(iii)複數個導電觸控面板行感測器，其(a)配置成沿第二方向延伸且與該等列感測器之直線相交之直線並(b)安置於該基板上方的，基本上由其組成或由其組成。至少在列感測器直線與行感測器直線之間之交點處沉積或形成絕緣體層。在該絕緣體層上方沉積或形成導體層。該導體層可與該絕緣體層直接機械接觸。在該導體層上方沉積或形成基層。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。對該基層進行陽極氧化以形成雙層覆蓋層。該雙層覆蓋層包括(i)介電層及(ii)安置於該介電層下方之該基層的剩餘部分，基本上由其組成或由其組成。可在該雙層覆蓋層上方形成或沉積遮罩層。該遮罩層係經圖案化以顯露該雙層覆蓋層之一部分，該遮罩層之剩餘部分至少部分地限定該互連件之形狀。在圖案化該遮罩層後，移除該雙層覆蓋層及該導體層未被該經圖案化之遮罩層掩蓋的部分。 本發明實施例可包括以各種組合中之任一者的以下中之一或多者。該介電層可包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。陽極氧化該基層可包括將該基層之至少一部分浸沒於電解質中及將電壓施加至該基層(例如，在該基層與該電極(例如，陰極)之間)，基本上由其組成或由其組成。該電解質可包括酸性溶液，基本上由其組成或由其組成。該電解質可包括硫酸、硝酸、鉻酸及/或磷酸，基本上由其組成或由其組成。該電解質可包括鹼性溶液，基本上由其組成或由其組成。該電解質可包括磷酸三鈉，基本上由其組成或由其組成。陽極氧化該基層可包括在將電壓施加至電解質及/或該基層時將該電解質施覆至該基層而無需將該基層浸沒於電解質中，基本上由其組成或由其組成。可使用刷式電極將該電解質施覆至該基層。可在室溫下陽極氧化該基層。 在又另一態樣中，本發明實施例特徵在於一種形成用於電子裝置之金屬特徵的雙層覆蓋層之方法。在基板上方形成或沉積導體層。該導體層可與該基板直接機械接觸。在該導體層上方沉積或形成基層。該基層可與該導體層直接機械接觸。該基層包括Cu及/或Mo與一或多種選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表之可陽極氧化合金元素的合金，基本上由其組成或由其組成。該一或多種可陽極氧化合金元素可以0.5重量%至50重量%之濃度個別存在或組合存在。對該基層進行陽極氧化以形成雙層覆蓋層。該雙層覆蓋層包括(i)介電層及(ii)安置於該介電層下方之該基層的剩餘部分，基本上由其組成或由其組成。 本發明實施例可包括以各種組合中之任一者的以下中之一或多者。該介電層可包括該一或多種可陽極氧化合金元素中之一或多者(或甚至全部)的氧化物、氮化物或氧氮化物，基本上由其組成或由其組成。陽極氧化該基層可包括將該基層之至少一部分浸沒於電解質中及將電壓施加至該基層(例如，在該基層與該電極(例如，陰極)之間)，基本上由其組成或由其組成。該電解質可包括酸性溶液，基本上由其組成或由其組成。該電解質可包括硫酸、硝酸、鉻酸及/或磷酸，基本上由其組成或由其組成。該電解質可包括鹼性溶液，基本上由其組成或由其組成。該電解質可包括磷酸三鈉，基本上由其組成或由其組成。陽極氧化該基層可包括在將電壓施加至電解質及/或該基層時將該電解質施覆至該基層而無需將該基層浸沒於電解質中，基本上由其組成或由其組成。可使用刷式電極將該電解質施覆至該基層。可在室溫下陽極氧化該基層。 通過參考以下描述、附圖及申請專利範圍，將更明瞭此等及其他目標，連同本文所揭示之本發明優點及特徵。此外，應瞭解，本文所描述之各種實施例的特徵係相互不排斥且可以各種組合及置換形式存在。如本文所用，術語「近似」、「約」及「實質上」意指±10%，且在一些實施例中意指±5%。除非本文中另有定義，否則術語「基本上由...組成」意指不包括有助於功能之其他材料。儘管如此，此等其他材料可以痕量共同或個別存在。例如，基本上由多種金屬組成之結構通常將僅包括彼等金屬及經由化學分析可檢測但無助於功能之無法避免的雜質(可為金屬或非金屬)。如本文所用，「基本上由至少一種金屬組成」係指一種金屬或兩種或更多種金屬之混合物，而非金屬與諸如氧或氮之非金屬元素或化學物質之間的化合物(例如，金屬氮化物或金屬氧化物)；此等非金屬元素或化學物質可以痕量 (例如)作為雜質共同或個別地存在。如本文所用，「行」及「列」係指配置成不同方向(且可相交)之元件，且除非另有說明否則係任意的；即，元件之配置可為列或行，無關於其在空間中或裝置內之取向。如本文所用，「基板」或「基層」係指支承構件(例如，諸如矽、GaAs、GaN、SiC、藍寶石或InP之半導體基板，或包括另一種材料(例如，諸如玻璃之絕緣材料)或基本上由其組成之平台)，其具有或不具有一或多個附加層安置於其上或安置至該等一或多個附加層本身。
相關申請案 本申請案主張2017年1月19日申請之美國臨時專利申請案第62/448,137號及2017年7月21日申請之美國臨時專利申請案第62/535,403號之權益及優先權，其等全部揭示內容各以引用之方式併入本文中。 圖3A描繪根據本發明實施例製造TFT閘極電極之初始步驟。如圖所示，藉由(例如)濺鍍、共濺鍍(即，自兩個或更多個元素金屬濺鍍靶)或其他物理沉積製程將基層300沉積於基板310 (例如，玻璃或矽基板)上。在各種實施例中，基層300包括Cu及/或Mo (及/或其他不可陽極氧化金屬)與至多20%、或甚至至多50%(且至少，例如，0.5%或1%)之一或多種可陽極氧化金屬元素(例如，Ta、Nb、Al、Hf、Zr、Ti及/或Mg)之合金，基本上由其組成或由其組成。如圖3B所示，隨後陽極氧化基層300以形成由基層300之剩餘部分及上覆介電層330所組成之雙層障壁層320，介電層330包括該一或多種合金元素之氧化物及/或氮化物，基本上由其組成或由其組成。由於Cu及Mo通常係不可陽極氧化，所以介電層330可實質上不含Cu及Mo。此外，基層300之界面區域(即，該基層直接位於該介電層之下並與之接觸的部分)可耗盡(或甚至可實質上不含)可陽極氧化金屬元素，其可在陽極氧化製程中優先「消耗」。基層300之此界面區域可具有(例如)1 nm至20 nm之厚度。該界面區域替代完全耗盡合金元素，可以朝著介電層330減小之濃度含有一或多種合金元素。 如圖3C所示，導體層340可藉由(例如)濺鍍或其他物理沉積製程沉積於障壁層320上。導體層340可包括諸如(例如) Cu、Ag、Al及/或Au之高導電性金屬或含有此等金屬中之兩者或更多者或此等金屬中之一或多者與一或多種其他元素(例如，其他金屬)之合金或混合物，基本上由其組成或由其組成。在各種實施例中，導體層340係不可陽極氧化(即，在經歷電化學陽極氧化製程時不形成任何明顯或可檢測厚度之介電層，或形成不穩定、不耐腐蝕及/或易於以機械方式移除之介電層；例如，當含鐵金屬(即，包含鐵，基本上由其組成或由其組成之金屬)氧化時，所得介電層通常係不穩定且可輕易剝落)。通常，障壁層320之厚度係在導體層340之厚度的約5%與約25%之間(例如約10%)。如圖3D所示，導體層340及障壁層320可隨後藉由習知光蝕刻法進行圖案化以形成閘極電極350。例如，可在該導體層上方形成遮罩層(例如，光阻)，該遮罩層可經圖案化，且導體層340及障壁層320之未遮罩區域可經由(例如)濕式或乾式蝕刻移除。 圖4A描繪根據本發明實施例製造觸控面板感測器互連件之初始步驟。如圖所示，在基板420 (例如，玻璃或矽基板)上藉由(例如)濺鍍或其他物理沉積製程將導體層400沉積於感測器410 (例如，列或行感測器，其可包括(例如)諸如ITO之透明導體，基本上由其組成或由其組成)上方。隨後藉由(例如)濺鍍、共濺鍍或其他物理沉積製程將基層430沉積於導電層400上。在各種實施例中，基層430包括Cu及/或Mo (及/或其他不可陽極氧化金屬)與至多20%、或甚至至多50%之一或多種可陽極氧化金屬元素(例如，Ta、Nb、Al、Hf、Zr、Ti及/或Mg)之合金，基本上由其組成或由其組成。導體層400可包括諸如(例如) Cu、Ag、Al及/或Au之高導電性金屬或含有此等金屬中之兩者或更多者或此等金屬中之一或多者與一或多種其他元素(例如，其他金屬)之合金或混合物，基本上由其組成或由其組成。在各種實施例中，導體層400係不可陽極氧化。 如圖4B所示，隨後陽極氧化基層430以形成由基層430之剩餘部分及上覆介電層450所組成之雙層覆蓋層440，介電層450包括一或多種合金元素之氧化物及/或氮化物，基本上由其組成或由其組成。由於Cu及Mo通常係不可陽極氧化，所以介電層450可實質上不含Cu及Mo (例如，含有少於約5%，或甚至少於約1%之Cu及Mo)。此外，基層430之界面區域(即，該基層直接位於該介電層之下並與之接觸的部分)可耗盡(或甚至可實質上不含)可陽極氧化金屬元素，其可在陽極氧化製程中優先「消耗」。基層430之此界面區域可具有(例如)1 nm至20 nm之厚度。該界面區域並非完全耗盡合金元素，而是可以朝著介電層450減小之濃度含有一或多種合金元素。 如圖4C所示，覆蓋層440及導體層400可隨後藉由習知光蝕刻法進行圖案化以形成互連件460。例如，可在覆蓋層440上方形成遮罩層(例如，光阻)，該遮罩層可經圖案化，且覆蓋層440及導體層400之未遮罩區域可經由(例如)濕式或乾式蝕刻移除。 在各種實施例中，導體層400係不可陽極氧化(例如，基本上由Cu組成或由Cu組成)，並在圖案化互連件460之後對基層430進行陽極氧化。在此等實施例中，基層430及導體層400可如上所述進行圖案化，並隨後對基層430進行陽極氧化以形成上覆介電層450。由於導體層400係不可陽極氧化的，所以其不受陽極氧化製程影響，且僅陽極氧化基層430之曝露區域以形成上覆介電層450。 圖5描繪根據本發明實施例用於陽極氧化基層之設備500的示意圖。如圖所示，將基層510及陰極材料520浸沒於電解質530中並電耦合至電源540。陰極520可包括(例如) Pt、Al、Pb或Ta，基本上由其組成或由其組成。在藉由電源540施加電壓時，電流流過電解質530，導致在基層510上形成介電層。例如，氧及/或氮可從該電解質中釋放出來並與基層510內之一或多種合金元素反應以形成介電層。在各種實施例中，陰極520處產生氫氣及/或一或多種其他氣態副產物。所得介電層之厚度可藉由(例如)改變由電源540所施加之電壓來控制。電解質530可包括諸如硫酸、硝酸、鉻酸或磷酸之一或多種酸性溶液，基本上由其組成或由其組成。在其他實施例中，電解質530可包括諸如磷酸鈉(例如，磷酸三鈉)水溶液之一或多種鹼性溶液，基本上由其組成或由其組成。一般而言，電解質530具有大於或小於7之pH值。例如，電解質530之pH值可為6或更小(例如，在0與6之間，或在1與6之間，或在0與5之間，或在0與4之間，或在0與3之間)，或者電解質530之pH值可為8或更大(例如，在8與14之間，或在8與13之間，或在9與14之間，或在10與14之間)。即使電解質530可為酸性，但在本發明之各種實施例中在陽極氧化製程中所消耗之基層的部分僅為經氧化及/或經氮化以形成介電層之部分——即，在陽極氧化製程期間不以其他方式對基層進行蝕刻或圖案化。陽極氧化製程可呈分批(即，多基板)製程或呈單一基板製程來進行。有利地，本發明實施例中之陽極氧化製程可在室溫(例如，約25℃)下進行，由此即使在包含熱敏元件之基板上亦能夠形成經陽極氧化介電層(及因此形成雙層覆蓋層及/或障壁層)。 在本發明之各種實施例中，基層510可經陽極氧化而無需浸沒於電解質530中。例如，可在將電壓施加至電解質530 (例如，經由連接至刷式電極之電源)及/或基層510時，將電解質530(例如，使用刷式電極及/或藉由噴塗)施覆至基層510之全部或部分表面。 根據本發明之各種實施例的雙層障壁層及覆蓋層宜呈現低反射率，特定言之當單獨與其等之基層成分相比時。圖6為安置於矽基板上之90% Mo及10% Nb之100 nm厚膜的反射率在陽極氧化之前(反射率600)及在2.2V (反射率610)及3.0V (反射率620)之兩種不同施加電壓下(且因此形成兩種不同厚度之所得介電層)在具有約11之pH值之磷酸三鈉(TSP)與水的溶液中陽極氧化之後成波長函數圖。如圖所示，上覆介電層之形成使該層之反射率從58%至70%降低至28%至60% (2.2V)至8%至30% (3.0V)。本文所報告之此等及所有其他反射率量測係使用購自Palo Alto, California之Varian, Inc.的Cary 50 UV-Vis分光光度計進行。此系統配備有雙光束Czerny-Turner單色器，其能夠量測190至1100 nm之波長范圍，具有約1.5 nm之固定光譜帶寬，且採用全光譜Xe脈衝燈單光源。在每次量測之前，使用所提供之高反射率(〜100%)校準樣品對系統進行校準。圖6 (及與其一起之其他圖式)中所示之反射率數據係在沒有任何後加工之情況下繪製。除非另有說明，否則根據本文所呈現之實例所進行之陽極氧化係進行約10秒至約50秒範圍之時間，儘管增加之陽極氧化時間通常對所得之經陽極氧化層或其等之性質(例如，反射率)幾乎無任何影響。 圖7為矽基板上之91% Mo、6% Nb及3% Ta之100 nm厚膜的反射率在陽極氧化之前(反射率700)及在20V之施加電壓下在具有約11之pH值之TSP與水的溶液中陽極氧化之後(反射率710)成波長函數的相似圖。如圖所示，上覆介電層之形成使該層之反射率從62%至70%降低至35%至45%。圖8為矽基板上之85% Mo、10% Nb及5% Ti之100 nm厚膜的反射率在陽極氧化之前(反射率800)及在具有約11之pH值之TSP與水的溶液中陽極氧化之後(反射率810)成波長函數的另一圖。如圖所示，上覆介電層之形成使該層之反射率從30%至48%降低至18%至45%。 圖9為Si基板上在300 nm厚Cu層上之91% Cu、4% Ta及5% Zr之50 nm厚膜的反射率在陽極氧化之前(反射率900)及在5V (反射率910)及7V (反射率920)之兩種不同施加電壓下(且因此形成兩種不同厚度之所得介電層)在具有約4之pH值之磷酸與水的溶液中陽極氧化之後成波長函數圖。如圖所示，上覆介電層之形成使該層之反射率從53%至92%降低至22%至52% (5V)至15%至22% (7V)。 如本文所論述，可根據本發明實施例對層進行陽極氧化而無需浸沒於電解質中。圖10為安置於玻璃基板上之90% Mo及10% Nb之100 nm厚膜在陽極氧化之前(反射率1000)及使用刷式電極及具有約11之pH值之TSP與水的電解質進行陽極氧化之後(反射率1010)的反射率成波長函數圖。如圖所示，上覆介電層之形成使該層之反射率從68%至70%降低至2%至35%。 根據本發明實施例之雙層覆蓋層及障壁層即使在曝露於腐蝕性環境後亦有利地呈現穩定之反射率。使MoNb (10% Nb)基層經歷腐蝕測試，其中使未經陽極氧化之基層曝露至85℃之溫度及85%之濕度下持續四週。如圖11A所示，裸基層在腐蝕測試之前(反射率1100)的反射率在腐蝕測試後(反射率1110)顯著降低了40%或更多。相對地，如圖11B所示，雙層樣品在腐蝕測試之前(反射率1120)及之後(反射率1130)呈現實質上相同之反射率。此外，如圖12所示，通過目視檢查雙層樣品在三週及四週之腐蝕測試之後均無缺陷。圖13為兩種不同經陽極氧化層，91% Mo、6% Nb及3% Ta (薄膜電阻1300)及90% Mo及10% Nb (薄膜電阻1310)之薄膜電阻在涉及曝露於85℃之溫度及85%之濕度下的腐蝕測試期間成時間函數圖。如圖所示，即使在40天之後，兩個樣品之薄膜電阻均仍與測試開始時之第零天實質上相同。 圖14為使用x射線光電子光譜法(XPS)針對兩個不同層所量測之表面化學的比較，各層最初均由90% Mo及10% Nb組成。在空氣中在350℃之溫度下在不進行陽極氧化下使樣品1400退火30分鐘，此導致在其上形成Mo氧化物。此Mo氧化物層係不耐腐蝕，如圖11A所示。相對地，在具有約11之pH值之TSP與水的溶液中使樣品1410陽極氧化。如圖14所示，與退火樣品1400相比，經陽極氧化樣品1410在表面上含有更大量之Nb，此指示經陽極氧化樣品1410表面上之介電層係基於Nb而非Mo。如圖11B所示，此經陽極氧化層更耐腐蝕得多。 有利地，根據本發明實施例藉由陽極氧化所形成之介電層亦不會有害地影響下伏基層的蝕刻行為，由此促進用作覆蓋層及障壁層之經陽極氧化層的加工。圖15為矽基板上之85% Mo、10% Nb及5% Zr之100 nm厚膜在陽極氧化之前(反射率1500)及在5V之施加電壓下在具有約11之pH值之TSP與水的溶液中陽極氧化之後(反射率1510)的反射率成波長函數圖。如圖所示，上覆介電層之形成使該層之反射率從65%至70%降低至20%至35%。在(1)未經陽極氧化之MoNbZr層，(2)在空氣中350℃下退火15分鐘藉此在其上形成Mo氧化物之相同層，及(3)經陽極氧化之MoNbZr層上進行蝕刻研究。在42℃的溫度下，使該等層中之每層在磷酸、乙酸及硝酸之混合物(「PAN」蝕刻劑)中進行蝕刻，並量測蝕刻速率。未經陽極氧化且未經退火之層以34Å/s之速率蝕刻，而經陽極氧化之層以33Å/s之速率蝕刻；由於蝕刻速率實質上相同，此指示可將經陽極氧化層併入至習知製造製程中，而幾乎無蝕刻及其他加工步驟中所需之改變。相對地，經退火之樣品在蝕刻超過600秒之時間後係不可量測，此指示此等Mo氧化物層不僅不耐受腐蝕，以及根據本發明實施例之經陽極氧化層而且不能使用用於未經處理之基層的蝕刻製程進行蝕刻。 圖16為矽基板上之50% Mo及50% Ti之250 nm厚膜在陽極氧化之前(反射率1600)及在12之施加電壓下在具有約11之pH值之TSP與水的溶液中陽極氧化之後(反射率1610)的反射率成波長函數圖。如圖所示，上覆介電層(其具有約1.5 nm之厚度)之形成使該層之反射率從60%至68%降低至8%至40%。圖17為描繪經陽極氧化膜之反射率成施加電壓(從0V (即，未經陽極氧化)至12V)函數圖，從而證實較高之電壓(及因此較厚之經陽極氧化介電層)導致較低之反射率。此外，可經由調節陽極氧化電壓來選擇經陽極氧化介電層之厚度以及其反射率。 本文所用之術語及表述係用作描述而非限制之術語及表述，且在使用此等術語及表述時，無意排除所顯示及描述之特徵或其部分的任何等效物。另外，在已描述本發明之某些實施例下，一般技術者將明瞭，可使用併入本文所揭示之概念的其他實施例而不脫離本發明之精神及範圍。因此，所描述之實施例在所有態樣應視為僅係例示性而非限制性。
100‧‧‧薄膜電晶體105‧‧‧閘極電極110‧‧‧玻璃基板115‧‧‧閘極絕緣體120‧‧‧活性層125‧‧‧源極電極130‧‧‧汲極電極135‧‧‧障壁金屬層140‧‧‧金屬導體層200‧‧‧感測器陣列210‧‧‧行感測器220‧‧‧行230‧‧‧列感測器240‧‧‧列250‧‧‧基板260‧‧‧處理器270‧‧‧絕緣體層280‧‧‧導電互連件290‧‧‧導電層295‧‧‧金屬障壁或覆蓋層300‧‧‧基層310‧‧‧基板320‧‧‧雙層障壁層330‧‧‧介電層340‧‧‧導體層350‧‧‧閘極電極400‧‧‧導體層410‧‧‧感測器420‧‧‧基板430‧‧‧基層440‧‧‧雙層覆蓋層450‧‧‧介電層460‧‧‧互連件500‧‧‧設備510‧‧‧基層520‧‧‧陰極530‧‧‧電解質540‧‧‧電源600、610、620、700、710、800、‧‧‧反射率810、900、910、920、1000、1010、1100、1110、1120、1130、1500、1510、1600、1610、1300、1310‧‧‧薄膜電阻
在圖式中，類似之參考字符在不同視圖中通常係指相同部件。而且，圖式不一定按比例繪製，而通常將重點放在說明本發明原理上。在以下描述中，參考以下圖式來描述本發明之各種實施例，其中： 圖1為用於液晶顯示器之薄膜電晶體的示意性橫截面； 圖2A為觸控面板顯示器之感測器陣列的平面示意圖； 圖2B為圖2A感測器陣列之一部分的放大透視圖； 圖2C為圖2B感測器陣列部分之示意性橫截面； 圖3A至3D為根據本發明之各種實施例在製造期間之TFT電極的示意性橫截面； 圖4A至4C為根據本發明之各種實施例在製造期間之用於觸控面板顯示器之互連件的示意性橫截面； 圖5為根據本發明之各種實施例用於陽極氧化之設備的示意圖； 圖6為根據本發明之各種實施例之層之反射率在兩種不同之施加電壓下陽極氧化之前及陽極氧化之後成波長函數圖； 圖7為根據本發明之各種實施例之層之反射率在陽極氧化之前及之後成波長函數圖； 圖8為根據本發明之各種實施例之層之反射率在陽極氧化之前及之後成波長函數圖； 圖9為根據本發明之各種實施例之層之反射率在陽極氧化之前及之後成波長函數圖； 圖10為根據本發明之各種實施例之層之反射率在電刷陽極氧化之前及之後成波長函數圖； 圖11A為未經陽極氧化之層在曝露至腐蝕性介質之前及之後的反射率成波長函數圖； 圖11B為根據本發明之各種實施例經陽極氧化之層在曝露至腐蝕性介質之前及之後的反射率成波長函數圖； 圖12為圖11B之層在腐蝕測試之前及期間的一系列影像； 圖13為根據本發明之各種實施例經陽極氧化之兩個不同層之薄膜電阻在腐蝕測試期間成時間函數圖； 圖14為比較經氧化之未經陽極氧化之層的表面化學與根據本發明之各種實施例經陽極氧化之層的表面化學之圖； 圖15為根據本發明之各種實施例之層之反射率在陽極氧化之前及之後成波長函數圖； 圖16為根據本發明之各種實施例之層之反射率在陽極氧化之前及之後成波長函數圖；及 圖17為根據本發明之各種實施例之層之反射率成波長函數、成所施加之陽極氧化電壓函數圖。
300‧‧‧基層
310‧‧‧基板
330‧‧‧介電層
340‧‧‧導體層
350‧‧‧閘極電極

Claims (69)

  1. 一種薄膜電晶體，其包括：基板；及電極，其包括：(a)安置於該基板上方，包括基層及安置於其上之介電層的雙層障壁層，其中(i)該基層包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表，及(ii)該介電層包括該一或多種可陽極氧化合金元素之氧化物、氮化物或氮氧化物，及(b)安置於該障壁層上方，包括Cu、Ag、Al或Au中之至少一者的導體層。
  2. 如請求項1之薄膜電晶體，其中該電極包括：安置於該導體層上方，包括第二基層及安置於其上之第二介電層的雙層覆蓋層，其中(i)該第二基層包括Cu及/或Mo與0.5重量%至50重量%之一或多種第二可陽極氧化合金元素之合金，該第二可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表，及(ii)該第二介電層包括該一或多種第二可陽極氧化合金元素之氧化物、氮化物或氮氧化物。
  3. 如請求項2之薄膜電晶體，其中該基層包括與該第二基層之合金相同之合金。
  4. 如請求項2之薄膜電晶體，其中該基層包括與該第二基層之合金不同之合金。
  5. 一種薄膜電晶體，其包括：基板；及電極，其包括：(a)安置於該基板上方，包括Cu、Ag、Al或Au中之至少一者的導體層，及(b)安置於該導體層上方，包括基層及安置於其上之介電層的雙層覆蓋層，其中(i)該基層包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表，及(ii)該介電層包括該一或多種可陽極氧化合金元素之氧化物、氮化物或氮氧化物。
  6. 如請求項1或請求項5之薄膜電晶體，其中該基板包括玻璃或矽。
  7. 如請求項6之薄膜電晶體，其中該基板包括非晶矽。
  8. 如請求項1或請求項5之薄膜電晶體，其中該基層包括(i)Mo及Nb，(ii)Mo、Ta及Nb，(iii)Mo、Nb及Ti，(iv)Mo及Ti或(v)Mo、Nb及Zr之合金。
  9. 如請求項1或請求項5之薄膜電晶體，其中該基層包括Cu、Ta及Zr之合金。
  10. 如請求項1或請求項5之薄膜電晶體，其中該介電層實質上不含Cu及/或Mo。
  11. 如請求項1或請求項5之薄膜電晶體，其中該基層包括：安置於該介電層下方且與之接觸之界面部分；及安置於該界面部分下方之底部部分。
  12. 如請求項11之薄膜電晶體，其中該一或多種可陽極氧化合金元素中之至少一者在該界面部分內的濃度係小於該一或多種可陽極氧化合金元素中之至少一者在該底部部分內的濃度。
  13. 如請求項11之薄膜電晶體，其中該界面部分係實質上不含該一或多種可陽極氧化合金元素中之至少一者。
  14. 如請求項11之薄膜電晶體，其中該界面部分係實質上不含所有該一或多種可陽極氧化合金元素。
  15. 一種觸控面板顯示器，其包括：基板；及 安置於該基板上方之互連件，其中該互連件包括：(a)包括Cu、Ag、Al或Au中之至少一者的導體層，及(b)安置於該導體層上方，包括基層及安置於其上之介電層的雙層覆蓋層，其中(i)該基層包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表，及(ii)該介電層包括該一或多種可陽極氧化合金元素之氧化物、氮化物或氮氧化物。
  16. 如請求項15之觸控面板顯示器，其中該互連件包括：安置於該導體層下方，包括第二基層及安置於其上之第二介電層的雙層障壁層，其中(i)該第二基層包括Cu及/或Mo與0.5重量%至50重量%之一或多種第二可陽極氧化合金元素之合金，該第二可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表，及(ii)該第二介電層包括該一或多種第二可陽極氧化合金元素之氧化物、氮化物或氮氧化物。
  17. 如請求項16之觸控面板顯示器，其中該基層包括與該第二基層之合金相同之合金。
  18. 如請求項16之觸控面板顯示器，其中該基層包括與該第二基層之合金不同之合金。
  19. 如請求項16之觸控面板顯示器，其中該第二基層包括Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  20. 如請求項16之觸控面板顯示器，其中該基層包括Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  21. 一種觸控面板顯示器，其包括：基板；及安置於該基板上方之互連件，其中該互連件包括：(a)包括基層及安置於其上之介電層的雙層障壁層，其中(i)該基層包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表，及(ii)該介電層包括該一或多種可陽極氧化合金元素之氧化物、氮化物或氮氧化物，及(b)安置於該雙層障壁層上方，包括Cu、Ag、Al或Au中之至少一者的導體層。
  22. 如請求項15或請求項21之觸控面板顯示器，其進一步包括：複數個導電觸控面板列感測器，其(i)經配置成沿第一方向延伸之直線並(ii)安置於該基板上方；及 複數個導電觸控面板行感測器，其(i)經配置成沿第二方向延伸且與該等列感測器之直線相交之直線並(ii)安置於該基板上方，其中該互連件(i)係經安置位於列感測器直線與行感測器直線之間之交點處，且(ii)電連接兩個行感測器或兩個列感測器。
  23. 如請求項22之觸控面板顯示器，其中該互連件在列感測器上方或下方延伸並電連接兩個行感測器，且其進一步包括安置於該互連件與該列感測器之間且使該互連件與該列感測器電絕緣之絕緣層。
  24. 如請求項22之觸控面板顯示器，其中該互連件在行感測器上方或下方延伸並電連接兩個列感測器，且其進一步包括安置於該互連件與該行感測器之間且使該互連件與該行感測器電絕緣之絕緣層。
  25. 如請求項22之觸控面板顯示器，其中該等列感測器及行感測器包括實質上透明之導電材料。
  26. 如請求項25之觸控面板顯示器，其中該等列感測器及行感測器包括氧化銦錫。
  27. 如請求項15或請求項21之觸控面板顯示器，其中該基板包括絕緣材料。
  28. 如請求項15或請求項21之觸控面板顯示器，其中該基板包括玻璃。
  29. 如請求項15或請求項21之觸控面板顯示器，其中該基層包括(i)Mo及Nb，(ii)Mo、Ta及Nb，(iii)Mo、Nb及Ti，(iv)Mo及Ti或(v)Mo、Nb及Zr之合金。
  30. 如請求項15或請求項21之觸控面板顯示器，其中該基層包括Cu、Ta及Zr之合金。
  31. 如請求項15或請求項21之觸控面板顯示器，其中該介電層實質上不含Cu及/或Mo。
  32. 如請求項15或請求項21之觸控面板顯示器，其中該基層包括：安置於該介電層下方且與之接觸之界面部分；及安置於該界面部分下方之底部部分。
  33. 如請求項32之觸控面板顯示器，其中該一或多種可陽極氧化合金元素中之至少一者在該界面部分內的濃度係小於該一或多種可陽極氧化合金元素中之至少一者在該底部部分內的濃度。
  34. 如請求項32之觸控面板顯示器，其中該界面部分係實質上不含該一或多種可陽極氧化合金元素中之至少一者。
  35. 如請求項32之觸控面板顯示器，其中該界面部分係實質上不含所有 該一或多種可陽極氧化合金元素。
  36. 如請求項21之觸控面板顯示器，其中該基層包括Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  37. 如請求項21之觸控面板顯示器，其中該基層包括Cu與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  38. 如請求項21之觸控面板顯示器，其中該基層包括Cu及Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  39. 一種形成觸控面板顯示器之互連件之方法，該方法包括：提供結構，該結構包含(i)基板、(ii)複數個導電觸控面板列感測器，其(a)經配置成沿第一方向延伸之直線並(b)安置於該基板上方、及(iii)複數個導電觸控面板行感測器，其(a)經配置成沿第二方向延伸且與該等列感測器之直線相交之直線並(b)安置於該基板上方；至少在列感測器直線與行感測器直線之間之交點處沉積絕緣體層；在該絕緣體層上方沉積導體層；在該導體層上方沉積基層，其包括Cu及/或Mo與0.5重量%至50重 量%之一或多種可陽極氧化合金元素的合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表；陽極氧化該基層以形成雙層覆蓋層，其包括(i)介電層，該介電層(a)包括該一或多種可陽極氧化合金元素之氧化物、氮化物或氮氧化物及(b)包括少於約5%之Cu及Mo，及(ii)安置於該介電層下方之該基層的剩餘部分；在該雙層覆蓋層上方形成遮罩層；圖案化該遮罩層以顯露該雙層覆蓋層之一部分，該遮罩層之剩餘部分至少部分地限定該互連件之形狀；及此後，移除該雙層覆蓋層及該導體層之未被該經圖案化之遮罩層掩蓋的部分。
  40. 如請求項39之方法，其進一步包括：在該導體層之至少一部分上方沉積第二基層，其包括Cu及/或Mo與0.5重量%至50重量%之一或多種第二可陽極氧化合金元素的合金，該第二可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表；及陽極氧化該第二基層以形成雙層覆蓋層，其包括(i)第二介電層及(ii)安置於該第二介電層下方之該第二基層的剩餘部分。
  41. 如請求項40之方法，其中該基層包括與該第二基層之合金相同之合金。
  42. 如請求項40之方法，其中該基層包括與該第二基層之合金不同之合金。
  43. 如請求項40之方法，其中該第二介電層包括該一或多種第二可陽極氧化合金元素之氧化物、氮化物或氮氧化物。
  44. 如請求項39之方法，其中該基層包括Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  45. 如請求項39之方法，其中該介電層含有少於約1%之Cu及Mo。
  46. 如請求項39之方法，其中陽極氧化該基層包括將電解質施覆至該基層同時對其施加電壓，而未將該基層浸沒於該電解質中。
  47. 一種形成用於電子裝置之金屬特徵的雙層覆蓋層的方法，該方法包括：在基板上方沉積導體層；在該導體層上方沉積基層，其包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素的合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表；及陽極氧化該基層以形成雙層覆蓋層，其包括(i)介電層，該介電層(a)包括該一或多種可陽極氧化合金元素之氧化物、氮化物或氮氧化 物及(b)包括少於約5%之Cu及Mo，及(ii)安置於該介電層下方之該基層的剩餘部分。
  48. 如請求項47之方法，其中該基層包括Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  49. 如請求項47之方法，其中該介電層含有少於約1%之Cu及Mo。
  50. 如請求項39或請求項47之方法，其中陽極氧化該基層包括：使該基層浸沒於電解質中；及在該基層與陰極之間施加電壓。
  51. 如請求項50之方法，其中該電解質包括酸性溶液。
  52. 如請求項50之方法，其中該電解質包括硫酸、硝酸、鉻酸及/或磷酸。
  53. 如請求項50之方法，其中該電解質包括鹼性溶液。
  54. 如請求項50之方法，其中該電解質包括磷酸三鈉。
  55. 如請求項39或請求項47之方法，其中該基層係在室溫下進行陽極氧 化。
  56. 如請求項39或請求項47之方法，其中該導體層形成觸控面板顯示器之互連件的一部分。
  57. 如請求項39或請求項47之方法，其中該導體層形成薄膜電晶體之電極的一部分。
  58. 一種形成用於電子裝置之金屬特徵的雙層覆蓋層的方法，該方法包括：在基板上方沉積導體層；在該導體層上方沉積基層，其包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素的合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表；及陽極氧化該基層以形成雙層覆蓋層，其包括(i)介電層及(ii)安置於該介電層下方之該基層的剩餘部分，其中陽極氧化該基層包括將電解質施覆至該基層同時對其施加電壓，而未將該基層浸沒於該電解質中。
  59. 如請求項58之方法，其中該電解質係使用刷式電極施覆至該基層。
  60. 如請求項58之方法，其中該電解質包括酸性溶液。
  61. 如請求項58之方法，其中該電解質包括硫酸、硝酸、鉻酸及/或磷酸。
  62. 如請求項58之方法，其中該電解質包括鹼性溶液。
  63. 如請求項58之方法，其中該電解質包括磷酸三鈉。
  64. 如請求項58之方法，其中該基層係在室溫下進行陽極氧化。
  65. 如請求項58之方法，其中該基層包括Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素之合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表。
  66. 如請求項58之方法，其中該介電層含有少於約5%之Cu及Mo。
  67. 如請求項58之方法，其中該介電層含有少於約1%之Cu及Mo。
  68. 一種形成觸控面板顯示器之互連件的方法，該方法包括：提供結構，該結構包含(i)基板、(ii)複數個導電觸控面板列感測器，其(a)經配置成沿第一方向延伸之直線並(b)安置於該基板上方、及(iii)複數個導電觸控面板行感測器，其(a)經配置成沿第二方向延伸且與該等列感測器之直線相交之直線並(b)安置於該基板上方；至少在列感測器直線與行感測器直線之間之交點處沉積絕緣體 層；在該絕緣體層上方沉積導體層；在該導體層上方沉積基層，其包括Cu及/或Mo與0.5重量%至50重量%之一或多種可陽極氧化合金元素的合金，該可陽極氧化合金元素選自由Ta、Nb、Al、Hf、Zr、Ti及Mg所組成之列表；陽極氧化該基層以形成雙層覆蓋層，其包括(i)介電層及(ii)安置於該介電層下方之該基層的剩餘部分；在該雙層覆蓋層上方形成遮罩層；圖案化該遮罩層以顯露該雙層覆蓋層之一部分，該遮罩層之剩餘部分至少部分地限定該互連件之形狀；及此後，移除該雙層覆蓋層及該導體層之未被該經圖案化之遮罩層掩蓋的部分，其中陽極氧化該基層包括將電解質施覆至該基層同時對其施加電壓，而未將該基層浸沒於該電解質中。
  69. 如請求項68之方法，其中該電解質係使用刷式電極施覆至該基層。
TW107101807A 2017-01-19 2018-01-18 用於電子裝置中金屬化作用之電流誘導的暗層形成 TWI762555B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762448137P 2017-01-19 2017-01-19
US62/448,137 2017-01-19
US201762535403P 2017-07-21 2017-07-21
US62/535,403 2017-07-21

Publications (2)

Publication Number Publication Date
TW201842538A TW201842538A (zh) 2018-12-01
TWI762555B true TWI762555B (zh) 2022-05-01

Family

ID=62840815

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107101807A TWI762555B (zh) 2017-01-19 2018-01-18 用於電子裝置中金屬化作用之電流誘導的暗層形成

Country Status (5)

Country Link
US (7) US10739879B2 (zh)
KR (1) KR102446220B1 (zh)
CN (1) CN110506335B (zh)
TW (1) TWI762555B (zh)
WO (1) WO2018136579A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110506335B (zh) 2017-01-19 2024-03-29 迈特瑞恩牛顿公司 用于电子器件中金属化的电流诱导暗层形成
CN117311543A (zh) 2017-09-01 2023-12-29 平蛙实验室股份公司 触摸感测设备
CN112889016A (zh) 2018-10-20 2021-06-01 平蛙实验室股份公司 用于触摸敏感装置的框架及其工具
CN114730228A (zh) 2019-11-25 2022-07-08 平蛙实验室股份公司 一种触摸感应设备
JP2023512682A (ja) 2020-02-10 2023-03-28 フラットフロッグ ラボラトリーズ アーベー 改良型タッチ検知装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
US20080093744A1 (en) * 2006-10-23 2008-04-24 Wang Lorraine C Anodization
US20130135224A1 (en) * 2011-11-29 2013-05-30 Yuh-Wen Lee Touch sensing panel
US20140362307A1 (en) * 2013-06-06 2014-12-11 Shuwei Sun Copper-alloy capping layers for metallization in touch-panel displays
US20150144944A1 (en) * 2013-11-25 2015-05-28 Lg Display Co., Ltd. Array Substrate Including Oxide Thin Film Transistor and Method of Fabricating the Same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133725A (en) 1978-05-18 1979-01-09 Sanford Process Corporation Low voltage hard anodizing process
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
TW540248B (en) 2000-07-19 2003-07-01 Koninkl Philips Electronics Nv Method and device for generating a multiplexed MPEG signal
TWI312578B (en) 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
CN103556202A (zh) * 2013-11-20 2014-02-05 沈阳工业大学 一种钛合金接触法阳极氧化的实施方法
JP6418498B2 (ja) * 2014-03-27 2018-11-07 スズキ株式会社 陽極酸化処理方法及び内燃機関の構造
CN110506335B (zh) 2017-01-19 2024-03-29 迈特瑞恩牛顿公司 用于电子器件中金属化的电流诱导暗层形成

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
US20080093744A1 (en) * 2006-10-23 2008-04-24 Wang Lorraine C Anodization
US20130135224A1 (en) * 2011-11-29 2013-05-30 Yuh-Wen Lee Touch sensing panel
US20140362307A1 (en) * 2013-06-06 2014-12-11 Shuwei Sun Copper-alloy capping layers for metallization in touch-panel displays
US20150144944A1 (en) * 2013-11-25 2015-05-28 Lg Display Co., Ltd. Array Substrate Including Oxide Thin Film Transistor and Method of Fabricating the Same

Also Published As

Publication number Publication date
CN110506335A (zh) 2019-11-26
US20200218374A1 (en) 2020-07-09
US10739879B2 (en) 2020-08-11
KR102446220B1 (ko) 2022-09-21
US20220221950A1 (en) 2022-07-14
CN110506335B (zh) 2024-03-29
WO2018136579A1 (en) 2018-07-26
US20200401248A1 (en) 2020-12-24
US20210149508A1 (en) 2021-05-20
US20180204877A1 (en) 2018-07-19
US10401994B2 (en) 2019-09-03
US11327587B2 (en) 2022-05-10
US10558284B2 (en) 2020-02-11
KR20190100410A (ko) 2019-08-28
US10877582B2 (en) 2020-12-29
US20200012361A1 (en) 2020-01-09
TW201842538A (zh) 2018-12-01
US20180203536A1 (en) 2018-07-19
US11599210B2 (en) 2023-03-07
US11281317B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
TWI762555B (zh) 用於電子裝置中金屬化作用之電流誘導的暗層形成
CN100373249C (zh) 显示装置
JP4240424B2 (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法
US6723281B1 (en) Metal material for electronic parts, electronic parts, electronic apparatuses, and method of processing metal materials
WO2017063292A1 (zh) 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板
US20070235685A1 (en) Etching reagent, and method for manufacturing electronic device substrate and electronic device
TWI564433B (zh) 用於電子裝置中金屬化作用之蝕刻化學
KR20080106900A (ko) 반사형 ｔｆｔ 기판 및 반사형 ｔｆｔ 기판의 제조 방법
TW569420B (en) Conductive film for semiconductor device, semiconductor devices and the manufacturing method thereof
KR20160015327A (ko) 전자 장치에서의 금속화를 위한 구리-합금 장벽 층 및 캡핑 층
TWI669559B (zh) 金屬結構及其製作方法與應用之顯示面板
JPH07169967A (ja) 液晶表示装置及びその製造方法
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
KR100596044B1 (ko) 반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법
JPH10178177A (ja) 液晶表示装置およびこれに用いられるｔｆｔアレイ基板の製造方法
JP4782803B2 (ja) 反射型液晶表示装置および半透過型液晶表示装置
JP2005258115A (ja) 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法