KR102446220B1 - 전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성 - Google Patents

전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성 Download PDF

Info

Publication number
KR102446220B1
KR102446220B1 KR1020197023731A KR20197023731A KR102446220B1 KR 102446220 B1 KR102446220 B1 KR 102446220B1 KR 1020197023731 A KR1020197023731 A KR 1020197023731A KR 20197023731 A KR20197023731 A KR 20197023731A KR 102446220 B1 KR102446220 B1 KR 102446220B1
Authority
KR
South Korea
Prior art keywords
layer
base layer
delete delete
touch
alloy
Prior art date
Application number
KR1020197023731A
Other languages
English (en)
Other versions
KR20190100410A (ko
Inventor
헬리아 자릴리
프랑소와 다리
바바라 콕스
Original Assignee
에이치. 씨. 스타아크 아이앤씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이치. 씨. 스타아크 아이앤씨 filed Critical 에이치. 씨. 스타아크 아이앤씨
Publication of KR20190100410A publication Critical patent/KR20190100410A/ko
Application granted granted Critical
Publication of KR102446220B1 publication Critical patent/KR102446220B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/022—Anodisation on selected surface areas
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Light Receiving Elements (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

다양한 실시예들에서, 박막 트랜지스터들 및/또는 터치-패널 디스플레이들과 같은 전자 디바이스들은 금속-합금 기저 층들의 양극화에 의해 적어도 부분적으로 형성된 이중층들을 편입시킨다.

Description

전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성
관련 출원들
이 출원은 2017년 1월 19일자로 출원된 미국 특허 가출원 제62/448,137호, 및 2017년 7월 21일자로 출원된 미국 특허 가출원 제62/535,403호의 이익 및 우선권을 주장하고, 그 각각의 전체 개시내용은 이로써, 참조로 본원에 편입된다.
다양한 실시예들에서, 본 발명은 평판 패널 디스플레이들 및 터치 패널 디스플레이들과 같은 전자 디바이스들의 금속화(metallization)에 관한 것으로, 특히, 이러한 금속화를 위한 캡핑 및 장벽 층들에 관한 것이다.
평판 패널 디스플레이들은 다양한 시장들에서 급속하게 아주 흔하게 되었고, 이제는 다양한 기기들, 텔레비전들, 컴퓨터들, 셀룰러 전화들, 및 다른 전자 디바이스들에서 보편적으로 사용된다. 보편적으로 이용된 평판 패널 디스플레이의 하나의 예는 박막 트랜지스터(thin film transistor)(TFT) 액정 디스플레이(liquid crystal display)(LCD), 또는 TFT-LCD이다. 전형적인 TFT-LCD는 각각이 LCD의 픽셀(pixel) 또는 서브-픽셀(sub-pixel)로부터의 광의 방출을 제어하는 TFT들의 어레이를 포함한다. 도 1은 TFT-LCD에서 발견될 수도 있는 바와 같은 기존의 TFT(100)의 단면을 도시한다. 도시된 바와 같이, TFT(100)는 유리 기판(110) 상에서 형성된 게이트 전극(105)을 포함한다. 게이트 절연체(115)는 위에 놓이는 전도성 구조체들로부터 게이트 전극(105)을 전기적으로 절연시킨다. 비정질 실리콘(amorphous silicon)으로 전형적으로 구성되는 활성 층(120)은 게이트 전극(105)의 전기적 제어 하에서, 소스 전극(125)과 드레인 전극(130) 사이에서 전하를 전도시키고, 전도된 전하는 그것에 접속된 픽셀 또는 서브-픽셀(도시되지 않음)의 동작을 제어한다. 소스/드레인 절연체(132)는 드레인 전극(130)으로부터 소스 전극(125)을 전기적으로 격리시키고, TFT(100)를 보호적으로 밀봉한다. 도시된 바와 같이, 게이트 전극(105), 소스 전극(125), 및 드레인 전극(130)의 각각은 그 상부에서 장벽 금속 층(135) 및 금속 전도체 층(140)을 전형적으로 포함한다. 장벽(135)은 전도체(140)와 아래에 놓이는(underlying) 유리 및/또는 실리콘 사이의 양호한 접착을 제공하고, 그 사이의 확산을 감소시키거나 방지한다. 그것은 도 1에서 도시되지 않지만, TFT(100)는 전도체(140) 위에 캡핑 층을 또한 편입시킬 수도 있다.
시간이 지남에 따라, LCD 패널 크기들은 증가하였고, TFT-기반 픽셀 크기들은 감소하였으며, 이는 TFT-LCD 구조체 내에서의 전도체들에 대한 증가하는 높은 수요들을 설정하였다. 전도체들에서의 저항을 감소시키고, 이에 의해, TFT-LCD에서의 전기적 신호 전파 속력들을 증가시키기 위하여, 제조자들은 디스플레이 내에서의 전도체들(140)들을 위하여 구리(Cu)와 같은 저-비저항(low-resistivity) 금속들을 지금 사용하고 있다. 그러나, 기존의 장벽들(135)(및 존재할 경우에, 캡핑 층들)은 TFT들의 성능 및 프로세싱에 영향을 주는 쟁점들을 여전히 제시할 수도 있다. 예를 들어, 이러한 층들은 부식성(예컨대, 높은 습도 및/또는 고온) 환경들에서 안정적이지 않을 수도 있다.
유사하게, 터치-패널 디스플레이들은 전자 디바이스들에서 더 보편적으로 되고 있고, 이들은 심지어 TFT-LCD들과 협력하여 사용될 수도 있다. 전형적인 터치-패널 디스플레이는, 행(row)들 및 열(column)들로 배열되고, 용량성 결합(capacitive coupling)을 통해, 예컨대, 손가락의 터치(또는 밀접한 근접성)을 감지하는 센서들의 어레이를 포함한다. 도 2a는 열들(220)을 형성하도록 인터커넥트되는 다수의 전도성 열 센서들(210) 뿐만 아니라, 행들(240)을 형성하도록 인터커넥트되는 다수의 전도성 행 센서들(230)을 포함하는 터치-패널 디스플레이를 위한 예시적인 센서 어레이(200)를 개략적으로 도시한다. 센서들(210, 230)은 기판(250) 상부에 형성되고, "터치들"을 표현하는 용량성 결합에서의 변화들을 감지하고 이 신호들을 디바이스(예컨대, 터치 스크린을 편입시키는 컴퓨터 또는 이동 컴퓨팅 디바이스) 내에서의 다른 전자 컴포넌트들에 제공하는 프로세서(260)에 전기적으로 결합된다. 센서들(210, 230)은 인듐 주석 옥사이드(indium tin oxide)(ITO)와 같은 투명 전도체로 형성될 수도 있고, 기판(250)은 유리 또는 임의의 다른 적당한 강성(및/또는 투명) 지지 재료일 수도 있다.
도 2b는 인터커넥트된 열 센서들(210)이 인터커넥트된 행 센서들(230)과 교차하는 센서 어레이(200) 내에서의 포인트의 확대된 사시도를 도시한다. 열들(220)과 행들(240)(도 2a 참조) 사이의 전기적 단락을 회피하기 위하여, 열 센서들(210) 사이의 인터커넥트들은 아래에 놓이는(underlying) 또는 위에 놓이는(overlying) 행 센서들(230)로부터 격리된다. 예를 들어, 도 2b에서 도시된 바와 같이, 절연체 층(270)은 열 센서들(210)의 열(220)과, 행(240) 내에서의 행 센서들(230)을 전기적으로 접속시키는 전도성 인터커넥트(또는 "브릿지(bridge)")(280) 사이에 배치된다. 도 2c에서 도시된 바와 같이, 인터커넥트들(280)은 위에 놓이는 금속성 장벽 또는 캡핑 층(295)을 갖는 Al 전도성 층(290)으로 전형적으로 구성된다. 캡핑 층(295)은 전도성 층들(290)로부터의 확산을 방지하는 것을 돕고, 프로세싱 및 제품 이용 동안에 부식으로부터 전도성 층들(290)을 보호한다. 캡핑 층(295)은 위에 놓이는 층들에 대한 접착을 또한 개선시킬 수도 있다. 도 2c에서 도시되지 않았지만, (예컨대, 위에서 설명된 바와 같은) 장벽 층은 또한, 전도성 층(290) 아래에 존재할 수도 있다. 그러나, TFT-LCD들에 대하여 위에서 설명된 바와 같이, 캡핑 층(295)(및 존재할 경우에, 장벽 층들)을 위하여 기존에 이용된 금속들은 제조 프로세스에서, 또는 디바이스의 동작 동안에, 성능을 제한하고 및/또는 어려움들을 제시하는 하나 이상의 결함들을 겪는다. 예를 들어, 캡핑 층들(295)(및 장벽 층들)은 높은 반사율을 가질 수도 있고, 및/또는 부식성 또는 다른 공격적인 환경들에 대한 노출 시에 물리적 및/또는 광학적 성질들에서의 변화들에 민감할 수도 있다. 고도의 반사성 캡핑 층들은 최종적인 디바이스의 터치 스크린을 통해 더 가시적일 수도 있어서, 디바이스의 시각적인 미학에 해롭게 영향을 줄 수도 있다.
상기한 것을 감안하면, 낮은 반사율을 제공하고 부식성 환경들에 대한 노출 시에 안정적인 TFT-LCD들 및 터치-패널 디스플레이들과 같은 전자 디바이스들을 위한 장벽 및/또는 캡핑 금속 층들에 대한 필요성이 있다.
본 발명의 다양한 실시예들에 따르면, TFT-LCD들 및 터치-패널 디스플레이들과 같은 전자 디바이스들, 및 금속성 인터커넥트들 및 그 안의 전극들은 낮은 반사율(reflectivity) 및 높은 부식 저항(corrosion resistance)을 제공하는 이중층 캡핑(bilayer capping) 및/또는 장벽 층(barrier layer)들을 사용하여 제조된다. 이중층들은 Mo 및/또는 Cu 및 예컨대, 0.5 % 내지 50 %, 0.5 % 내지 20 %, 또는 심지어 0.5 % 내지 10 %의 중량 농도들로 집합적으로 존재하는 하나 이상의 양극화가능한(anodizable) 금속성 원소들(예컨대, Ta, Nb, Al, Hf, Zr, Ti, 및/또는 Mg)의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성되는 기저 층(base layer)을 포함한다. (본원에서는, 모든 도펀트(dopant) 농도들이 이와 다르게 표시되지 않으면, 중량(weight)임.) 다양한 실시예들에서, 기저 층은 양극화가능한 금속성 원소(들)의 옥사이드(oxide) 및/또는 나이트라이드(nitride)를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성되는 위에 놓이는 유전체 층(dielectric layer)을 형성하도록 양극화된다. Cu 및 Mo는 전형적으로 양극화가능하지 않으므로, 위에 놓이는 유전체 층은 Cu 및 Mo가 실질적으로 없을 수도 있고, 즉, 층의 성질들, 예컨대, 유전 상수(dielectric constant), 부식 저항, 및/또는 반사율에 영향을 주기에 불충분한 미량(예컨대, 화학적 분석을 통해 검출가능함)으로 Cu 및/또는 Mo를 함유할 수도 있다. 다양한 실시예들에서, 층이 하나 이상의 원소들이 "실질적으로 없다"는 것은 층이 중량으로, 개별적으로 또는 조합하여 하나 이상의 원소들의 1 % 미만, 0.8 % 미만, 0.5 % 미만, 0.3 % 미만, 0.2 % 미만, 0.1 % 미만, 0.05 % 미만, 또는 0.01 % 미만을 함유한다는 것을 의미하고; 원소들 중의 하나 이상(또는 심지어 전부)은 유한한 비-제로(non-zero) 농도, 예컨대, 0.001 % 초과, 0.005 % 초과, 0.01 % 초과, 0.05 % 초과, 0.1 % 초과, 또는 0.5 % 초과로 층에서 존재할 수도 있다. 추가적으로, 기저 층의 계면 영역(즉, 직접적으로 아래에 놓이고 유전체 층과 접촉하는 기저 층의 부분)은 양극화 프로세스에서 우선적으로 "소비"될 수도 있는 양극화가능한 금속성 원소(들)가 공핍(deplete)될 수도 있거나, 심지어 실질적으로 없을 수도 있다.
유리하게도, 결과적인 이중층들은 위에 놓이는 양극화된 유전체 층을 갖지 않는 기저 층과 비교하여, 더 낮은 반사율 및 개선된 부식 저항을 가진다. 추가적으로, 양극화 프로세스는 실온(room temperature)(예컨대, 대략 25 ℃ 및/또는 인가된 열이 없음)에서 수행될 수도 있고, 유전체 층들을 상당히 신속하게 형성한다. 또한, 다양한 실시예들에서, 양극화 프로세스는 습식 화학적 프로세스(wet chemical process)로서 수행되고, 따라서, 상승된 및/또는 복잡한 열 처리들을 요구하지 않고; 유리하게도, 이것은 열 처리들 또는 반응성 스퍼터링(reactive sputtering) 기법들과 같은 프로세스들을 동반할 수도 있는 상 분리(phase segregation) 또는 오염을 방지한다.
다양한 실시예들에서, 기저 층의 조성은 양극화 프로세스를 자체-제한하도록 제작될 수도 있다. 예를 들어, 기저 층 내에서의 양극화가능한 금속성 원소(들)의 농도는 기저 층의 상단 표면으로부터 멀어지는 두께의 함수로서 (예컨대, 점차적으로 또는 급격하게) 감소할 수도 있고, 기저 층의 두께 내에서 대략 0 %로 심지어 줄어들 수도 있다. 양극화 프로세스는 양극화가능한 금속성 원소(들)의 실질적으로 전부가 소비되었을 때까지 진행할 수도 있고, 이 때, 프로세스는 Cu 및 Mo의 양극화 저항으로 인해 정지된다. 예를 들어, 기저 층은 층의 주요 원소(들)가 양극화가능한 금속성 원소(들)과 함께 공동-퇴적(co-deposit)되는, 스퍼터링(sputtering)과 같은 프로세스를 통해 제조될 수도 있다. 층이 퇴적될 때, 양극화가능한 금속성 원소들 중의 하나 이상의 상대적인 농도(또는 존재)는 기저 층의 두께 내에서 변동될 수도 있다.
다른 실시예들에서, 양극화 프로세스는 기저 층 상에서 형성된 절연 층의 결과로서 자체-제한적일 수도 있어서, 층 구조체 내에서의 전류 흐름을 억제할 수도 있고, 이에 의해, 추가의 층 성장을 방지할 수도 있다. 따라서, 양극화된 층의 두께 및/또는 반사율은, 기저 층 내에서의 양극화가능한 원소들의 농도가 너무 이르게 공핍되지 않는다는 것 및/또는 양극화된 층 자체가 충분히 다고성이 없다는 것을 가정하여, 인가된 전압의 선택을 통해, 다양한 실시예들에서 선택될 수도 있다. 다양한 실시예들에서, 양극화 시간들은 대략 10 초로부터 대략 5 분까지, 대략 10 초 내지 대략 2 분, 대략 10 초 내지 대략 1 분, 대략 10 초 내지 대략 50 초, 또는 대략 10 초 내지 대략 30 초의 범위이다. 다양한 실시예들에서, 기저 층은 양극화된 층의 형성(및 그 일부 성장) 후의 추가의 층 성장의 실질적인 부재 시에도, 이 시간들보다 더 긴 시간 기간에 대하여 양극화될 수도 있다.
예시적인 구현예에서, 이중층 장벽들은 유리 및/또는 실리콘-기반 층들과 같은 기판 층들 상에서 직접적으로 형성되고, Cu, 은(Ag), 알루미늄(Al), 또는 금(Au)과 같은 고도의 전도성 금속들(또는 그 합금들, 또는 이러한 그리고 하나 이상의 다른 원소들 중의 하나 이상을 함유하는 합금들)을 포함하거나 이들로 필수적으로 구성되는 전도체 층들은 TFT 구조체에서 다양한 전극들을 형성하기 위하여 그 상부에 형성된다. 또 다른 예시적인 구현예에서, Cu, Ag, Al, 및/또는 Au와 같은 고도의 전도성 금속들(또는 그 합금들, 또는 이러한 그리고 하나 이상의 다른 원소들 중의 하나 이상을 함유하는 합금들)은 터치-패널 디스플레이에서 전도성 인터커넥트들로서 사용되고, 이중층 캡핑 층들로 캡핑된다. 다양한 실시예들에서, TFT 전극들은 또한 또는 그 대신에, 이중층 캡핑 층들을 편입시킬 수도 있고, 터치-패널 인터커넥트들은 또한 또는 그 대신에, 이중층 장벽 층들을 편입시킬 수도 있다.
다양한 실시예들에서, 이중층 장벽 및 캡핑 층들의 두께는 예를 들어, 대략 15 nm 내지 대략 100 nm 사이이다. 위에 놓이는 양극화된 유전체 층의 두께는 희망된 애플리케이션을 위한 층의 하나 이상의 광학적 성질들(예컨대, 굴절률(refractive index), 흡광 계수(extinction coefficient) 등)을 획득하도록 선택될 수도 있다. 다양한 실시예들에서, (옥사이드, 예컨대, 장벽 또는 캡핑 층에서의 양극화가능한 원소들 중의 하나 이상의 옥사이드를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있는) 양극화된 유전체 층의 두께는 대략 1 nm로부터 대략 20 nm까지, 대략 1 nm 내지 대략 15 nm, 대략 1 nm 내지 대략 10 nm, 또는 대략 1 nm 내지 대략 8 nm의 범위이다.
위에서 언급된 바와 같이, 이중층 장벽 및 캡핑 층들은 양극화된 유전체 층의 상대적으로 얇은 두께에도 불구하고, 예를 들어, 높은 습도 및/또는 고온 환경들에서 발생할 수도 있는 부식으로부터 아래에 놓이는 기저 층들을 보호한다. 예를 들어, 양극화된 이중층 장벽 층들 및 캡핑 층들은 층의 비저항 또는 반사율에 대한 해로운 영향 없이, 최대로 적어도 대략 90 % 습도 및/또는 적어도 90 ℃ 온도들을 가지는 환경들에 노출될 수도 있다. 양극화된 층의 얇은 두께는 또한, 또 다른 장점, 즉, 기저 층의 에치 레이트(etch rate)가 유전체 층의 존재에 의해 실질적으로 영향을 받지 않는다는 것을 제시하여, 에치 화학(etch chemistry)들 및 프로세스들에 대한 실질적인(만약 있다면) 변화들 없이 마이크로전자 디바이스들의 프로세싱 및 제조를 용이하게 한다.
다양한 실시예들에서, 이중층 장벽 층들은 그 상부의 전도성 인터커넥트들과 함께, TFT 구조체에서 다양한 전극들을 형성하거나 터치-패널 디스플레이에서 금속화를 형성하기 위하여, 유리 및/또는 실리콘-기반 층들과 같은 기판 층들 상에서 형성된다. 발명의 실시예들에 따른 이중층 캡핑 및/또는 장벽 층들의 기저 층들은, 특정한 애플리케이션을 위하여 희망된 합금을 포함하거나, 이것으로 필수적으로 구성되거나, 또는 이것으로 구성되는 스퍼터링 타겟들로부터의 스퍼터링과 같은 예컨대, 물리적 기상 퇴적(physical vapor deposition) 기법에 의해 형성될 수도 있다. 위에서 언급된 바와 같이, 이러한 기저 층들은 위에 놓이는 유전체 층 및 이에 따라, 최종적인 이중층 구조체를 형성하도록 양극화될 수도 있다. 다양한 실시예들에서, 각각이 희망된 기저 층의 원소들 중의 하나 이상을 함유하는 다수의 상이한 스퍼터링 타겟들은 층의 퇴적을 위하여 사용될 수도 있다.
양태에서, 발명의 실시예들은, 기판 및 전극을 포함하거나, 이들로 필수적으로 구성되거나, 이들로 구성되는 박막 트랜지스터 또는 또 다른 전자 디바이스를 특징으로 한다. 전극은 이중층 장벽 층 및 장벽 층 상부에 배치된 전도체 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 전도체 층은 장벽 층과 직접적으로 기계적 접촉하도록 배치될 수도 있다. 전도체 층은 Cu, Ag, Al, 및/또는 Au를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 전도체 층은 Cu, Ag, 및/또는 Au를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 이중층 장벽 층은 기저 층 및 그 상부에 배치된 유전체 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드(oxynitride)를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 기판은 유리 및/또는 실리콘을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기판은 비정질 실리콘을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 (i) Mo 및 Nb, (ii) Mo, Ta, 및 Nb, (iii) Mo, Nb, 및 Ti, (iv) Mo 및 Ti, 또는 (v) Mo, Nb, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 Cu, Ta, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 유전체 층은 Cu 및/또는 Mo가 실질적으로 없을 수도 있다. 기저 층은 유전체 층 아래에 배치된 계면 부분 및 계면 부분 아래에 배치된 하단 부분을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 계면 부분은 유전체 층과 접촉할 수도 있다. 하단 부분은 계면 부분과 접촉할 수도 있다. 계면 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)의 농도는 하단 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(심지어 전부)의 농도 미만일 수도 있다. 계면 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다. 하단 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다. 전극은 전도체 층 상부에 배치된 이중층 캡핑 층을 포함할 수도 있다. 캡핑 층은 전도체 층과 접촉하도록 배치될 수도 있다. 이중층 캡핑 층은 제2 기저 층 및 그 상부에 배치된 제2 유전체 층을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 제2 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 제2 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 하나 이상의 제2 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 제2 유전체 층은 하나 이상의 제2 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 제2 기저 층의 합금과 동일한 합금을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 제2 기저 층의 합금과는 상이한 합금을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다.
또 다른 양태에서, 발명의 실시예들은, 기판 및 전극을 포함하거나, 이들로 필수적으로 구성되거나, 이들로 구성되는 박막 트랜지스터 또는 다른 전자 디바이스를 특징으로 한다. 전극은 전도체 층, 및 전도체 층 상부에 배치된 이중층 캡핑 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 캡핑 층은 전도체 층과 직접적으로 기계적 접촉하도록 배치될 수도 있다. 전도체 층은 Cu, Ag, Al, 및/또는 Au를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 전도체 층은 Cu, Ag, 및/또는 Au를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 이중층 캡핑 층은 기저 층 및 그 상부에 배치된 유전체 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 기판은 유리 및/또는 실리콘을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기판은 비정질 실리콘을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 (i) Mo 및 Nb, (ii) Mo, Ta, 및 Nb, (iii) Mo, Nb, 및 Ti, (iv) Mo 및 Ti, 또는 (v) Mo, Nb, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 Cu, Ta, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 유전체 층은 Cu 및/또는 Mo가 실질적으로 없을 수도 있다. 기저 층은 유전체 층 아래에 배치된 계면 부분 및 계면 부분 아래에 배치된 하단 부분을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 계면 부분은 유전체 층과 접촉할 수도 있다. 하단 부분은 계면 부분과 접촉할 수도 있다. 계면 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)의 농도는 하단 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(심지어 전부)의 농도 미만일 수도 있다. 계면 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다. 하단 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다.
또 다른 양태에서, 발명의 실시예들은, 기판 및 그 상부에 배치된 인터커넥트를 포함하거나, 이들로 필수적으로 구성되거나, 이들로 구성되는 터치-패널 디스플레이 또는 다른 전자 디바이스를 특징으로 한다. 인터커넥트는 전도체 층, 및 전도체 층 상부에 배치된 이중층 캡핑 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 캡핑 층은 전도체 층과 직접적으로 기계적 접촉하도록 배치될 수도 있다. 전도체 층은 Cu, Ag, Al, 및/또는 Au를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 전도체 층은 Cu, Ag, 및/또는 Au를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 이중층 캡핑 층은 기저 층 및 그 상부에 배치된 유전체 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 전자 디바이스는, (i) 제1 방향을 따라 연장되는 라인들에서 배열되고 (ii) 기판 상부에 배치된 복수의 전도성 터치-패널 행 센서들을 포함할 수도 있다. 전자 디바이스는, (i) 제2 방향을 따라 연장되고 행 센서들의 라인들과 교차하는 라인들에서 배열되고 (ii) 기판 상부에 배치된 복수의 전도성 터치-패널 열 센서들을 포함할 수도 있다. 인터커넥트는 행 센서들의 라인과 열 센서들의 라인 사이의 교차점에서 배치될 수도 있다. 인터커넥트는 2개의 열 센서들 및 2개의 행 센서들을 전기적으로 접속시킬 수도 있다. 인터커넥트는 행 센서 상부에서 또는 하부에서 연장될 수도 있고, 2개의 열 센서들을 전기적으로 접속시킬 수도 있다. 전자 디바이스는, 인터커넥트와 행 센서 사이에서 배치되고, 인터커넥트 및 행 센서를 전기적으로 절연시키는 절연 층을 포함할 수도 있다. 인터커넥트는 열 센서 상부에서 또는 하부에서 연장될 수도 있고, 2개의 행 센서들을 전기적으로 접속시킬 수도 있다. 전자 디바이스는, 인터커넥트와 열 센서 사이에서 배치되고, 인터커넥트 및 열 센서를 전기적으로 절연시키는 절연 층을 포함할 수도 있다. 행 센서들 중의 하나 이상 및/또는 열 센서들 중의 하나 이상은 실질적으로 투명 전도성 재료, 예컨대, 인듐 주석 옥사이드를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다.
기판은 절연 재료를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기판은 유리를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기판은 유리 및/또는 실리콘을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기판은 비정질 실리콘을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 (i) Mo 및 Nb, (ii) Mo, Ta, 및 Nb, (iii) Mo, Nb, 및 Ti, (iv) Mo 및 Ti, 또는 (v) Mo, Nb, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 Cu, Ta, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 유전체 층은 Cu 및/또는 Mo가 실질적으로 없을 수도 있다. 기저 층은 유전체 층 아래에 배치된 계면 부분 및 계면 부분 아래에 배치된 하단 부분을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 계면 부분은 유전체 층과 접촉할 수도 있다. 하단 부분은 계면 부분과 접촉할 수도 있다. 계면 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)의 농도는 하단 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(심지어 전부)의 농도 미만일 수도 있다. 계면 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다. 하단 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다.
인터커넥트는 전도체 층 아래에 배치된 이중층 장벽 층을 포함할 수도 있다. 장벽 층은 전도체 층과 접촉하도록 배치될 수도 있다. 이중층 장벽 층은 제2 기저 층 및 그 상부에 배치된 제2 유전체 층을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 제2 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 제2 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 하나 이상의 제2 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 제2 유전체 층은 하나 이상의 제2 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 제2 기저 층의 합금과 동일한 합금을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 제2 기저 층의 합금과는 상이한 합금을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다.
또 다른 양태에서, 발명의 실시예들은, 기판 및 그 상부에 배치된 인터커넥트를 포함하거나, 이들로 필수적으로 구성되거나, 이들로 구성되는 터치-패널 디스플레이 또는 또 다른 전자 디바이스를 특징으로 한다. 인터커넥트는 전도체 층, 및 전도체 층 아래에 배치된 이중층 장벽 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 장벽 층은 전도체 층과 직접적으로 기계적 접촉하도록 배치될 수도 있다. 전도체 층은 Cu, Ag, Al, 및/또는 Au를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 전도체 층은 Cu, Ag, 및/또는 Au를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 이중층 장벽 층은 기저 층 및 그 상부에 배치된 유전체 층을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 전자 디바이스는, (i) 제1 방향을 따라 연장되는 라인들에서 배열되고 (ii) 기판 상부에 배치된 복수의 전도성 터치-패널 행 센서들을 포함할 수도 있다. 전자 디바이스는, (i) 제2 방향을 따라 연장되고 행 센서들의 라인들과 교차하는 라인들에서 배열되고 (ii) 기판 상부에 배치된 복수의 전도성 터치-패널 열 센서들을 포함할 수도 있다. 인터커넥트는 행 센서들의 라인과 열 센서들의 라인 사이의 교차점에서 배치될 수도 있다. 인터커넥트는 2개의 열 센서들 및 2개의 행 센서들을 전기적으로 접속시킬 수도 있다. 인터커넥트는 행 센서 상부에서 또는 하부에서 연장될 수도 있고, 2개의 열 센서들을 전기적으로 접속시킬 수도 있다. 전자 디바이스는, 인터커넥트와 행 센서 사이에서 배치되고, 인터커넥트 및 행 센서를 전기적으로 절연시키는 절연 층을 포함할 수도 있다. 인터커넥트는 열 센서 상부에서 또는 하부에서 연장될 수도 있고, 2개의 행 센서들을 전기적으로 접속시킬 수도 있다. 전자 디바이스는, 인터커넥트와 열 센서 사이에서 배치되고, 인터커넥트 및 열 센서를 전기적으로 절연시키는 절연 층을 포함할 수도 있다. 행 센서들 중의 하나 이상 및/또는 열 센서들 중의 하나 이상은 실질적으로 투명 전도성 재료, 예컨대, 인듐 주석 옥사이드를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다.
기판은 절연 재료를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기판은 유리를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기판은 유리 및/또는 실리콘을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기판은 비정질 실리콘을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 (i) Mo 및 Nb, (ii) Mo, Ta, 및 Nb, (iii) Mo, Nb, 및 Ti, (iv) Mo 및 Ti, 또는 (v) Mo, Nb, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 Cu, Ta, 및 Zr의 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 유전체 층은 Cu 및/또는 Mo가 실질적으로 없을 수도 있다. 기저 층은 유전체 층 아래에 배치된 계면 부분 및 계면 부분 아래에 배치된 하단 부분을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 계면 부분은 유전체 층과 접촉할 수도 있다. 하단 부분은 계면 부분과 접촉할 수도 있다. 계면 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)의 농도는 하단 부분 내에서의 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(심지어 전부)의 농도 미만일 수도 있다. 계면 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다. 하단 부분은 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나(또는 심지어 전부)가 실질적으로 없을 수도 있다.
또 다른 양태에서, 발명의 실시예들은 마이크로전자 디바이스를 형성하는 방법을 특징으로 한다. 기판이 제공될 수도 있다. 기저 층은 기판 상부에 배치된다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 기저 층은 이중층 장벽 층을 형성하도록 양극화된다. 이중층 장벽 층은 (i) 유전체 층 및 (ii) 유전체 층 아래에 배치된 기저 층의 나머지 부분을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 전도체 층은 장벽 층 상부에 배치된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층을 양극화하는 것은 전해질에서 기저 층의 적어도 부분을 침지(immerse)하는 것, 및 (예컨대, 기저 층과 전극(예컨대, 캐소드) 사이에서) 전압을 기저 층에 인가하는 것을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 전해질은 산성 용액(acidic solution)을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 황산(sulfuric acid), 질산(nitric acid), 크롬산(chromic acid), 및/또는 인산(phosphoric acid)을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 전해질은 염기성 용액(basic solution)을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 트리소듐 포스페이트(trisodium phosphate)를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층을 양극화하는 것은 전해질에서 기저 층을 침지하지 않고도, 전압을 전해질 및/또는 기저 층에 인가하면서 전해질을 기저 층에 도포하는 것을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 브러시 전극(brush electrode)을 이용하여 기저 층에 도포될 수도 있다. 기저 층은 실온에서 양극화될 수도 있다.
마스크 층은 전도체 층 상부에 형성될 수도 있거나 배치될 수도 있다. 마스크 층은 포토레지스트(photoresist), 옥사이드 층, 나이트라이드 층, 및/또는 옥시나이트라이드 층을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 마스크 층은 전도체 층의 부분을 드러내도록 패턴화될 수도 있다. 마스크 층의 나머지 부분은 전극의 형상을 적어도 부분적으로 정의할 수도 있다. 그 후에, 패턴화된 마스크 층에 의해 마스킹되지 않은 전도체 층 및 이중층 장벽 층의 부분들이 제거될 수도 있다. 제2 기저 층은 전도체 층의 적어도 부분 상부에 배치될 수도 있다. 제2 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 제2 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 하나 이상의 제2 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 제2 기저 층은 이중층 캡핑 층을 형성하도록 양극화될 수도 있다. 이중층 캡핑 층은 (i) 제2 유전체 층 및 (ii) 제2 유전체 층 아래에 배치된 제2 기저 층의 나머지 부분을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 제2 유전체 층은 하나 이상의 제2 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층은 제2 기저 층의 합금과 동일한 합금을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층은 제2 기저 층의 합금과는 상이한 합금을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다.
또 다른 양태에서, 발명의 실시예들은 터치-패널 디스플레이의 인터커넥트를 형성하는 방법을 특징으로 한다. 방법은 (i) 기판, (ii) (a) 제1 방향을 따라 연장되는 라인들에서 배열되고 (b) 기판 상부에 배치된 복수의 전도성 터치-패널 행 센서들, 및 (iii) (a) 제2 방향을 따라 연장되고 행 센서들의 라인들과 교차하는 라인들에서 배열되고 (b) 기판 상부에 배치된 복수의 전도성 터치-패널 열 센서들을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성되는 구조체를 제공하는 것을 포함한다. 절연체 층은 행 센서들의 라인과 열 센서들의 라인 사이의 적어도 교차점에서 퇴적되거나 형성된다. 전도체 층은 절연체 층 상부에 퇴적되거나 형성된다. 전도체 층은 절연체 층과 직접적으로 기계적 접촉할 수도 있다. 기저 층은 전도체 층 상부에 퇴적되거나 형성된다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 기저 층은 이중층 캡핑 층을 형성하도록 양극화된다. 이중층 캡핑 층은 (i) 유전체 층 및 (ii) 유전체 층 아래에 배치된 기저 층의 나머지 부분을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 마스크 층은 이중층 캡핑 층 상부에 형성되거나 배치된다. 마스크 층은 이중층 캡핑 층의 부분을 드러내도록 패턴화되고, 마스크 층의 나머지 부분은 인터커넥트의 형상을 적어도 부분적으로 정의한다. 마스크 층이 패턴화된 후에, 패턴화된 마스크 층에 의해 마스킹되지 않은 이중층 캡핑 층 및 전도체 층의 부분들이 제거된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층을 양극화하는 것은 전해질에서 기저 층의 적어도 부분을 침지하는 것, 및 (예컨대, 기저 층과 전극(예컨대, 캐소드) 사이에서) 전압을 기저 층에 인가하는 것을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 전해질은 산성 용액을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 황산, 질산, 크롬산, 및/또는 인산을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 전해질은 염기성 용액을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 트리소듐 포스페이트를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층을 양극화하는 것은 전해질에서 기저 층을 침지하지 않고도, 전압을 전해질 및/또는 기저 층에 인가하면서 전해질을 기저 층에 도포하는 것을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 브러시 전극을 이용하여 기저 층에 도포될 수도 있다. 기저 층은 실온에서 양극화될 수도 있다.
또 다른 양태에서, 발명의 실시예들은 전자 디바이스의 금속성 피처를 위한 이중층 캡핑 층을 형성하는 방법을 특징으로 한다. 전도체 층은 기판 상부에 형성되거나 배치된다. 전도체 층은 기판과 직접적으로 기계적 접촉할 수도 있다. 기저 층은 전도체 층 상부에 퇴적되거나 형성된다. 기저 층은 전도체 층과 직접적으로 기계적 접촉할 수도 있다. 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들을 갖는 Cu 및/또는 Mo의 합금을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다. 하나 이상의 양극화가능한 합금 원소들은 0.5 중량% 내지 50 중량%의 농도에서 개별적으로 또는 조합하여 존재할 수도 있다. 기저 층은 이중층 캡핑 층을 형성하도록 양극화된다. 이중층 캡핑 층은 (i) 유전체 층 및 (ii) 유전체 층 아래에 배치된 기저 층의 나머지 부분을 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성된다.
발명의 실시예들은 다양한 조합들 중의 임의의 것으로 다음 중의 하나 이상을 포함할 수도 있다. 유전체 층은 하나 이상의 양극화가능한 합금 원소들 중의 하나 이상(또는 심지어 전부)의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 기저 층을 양극화하는 것은 전해질에서 기저 층의 적어도 부분을 침지하는 것, 및 (예컨대, 기저 층과 전극(예컨대, 캐소드) 사이에서) 전압을 기저 층에 인가하는 것을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 전해질은 산성 용액을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 황산, 질산, 크롬산, 및/또는 인산을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 전해질은 염기성 용액을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 트리소듐 포스페이트를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 기저 층을 양극화하는 것은 전해질에서 기저 층을 침지하지 않고도, 전압을 전해질 및/또는 기저 층에 인가하면서 전해질을 기저 층에 도포하는 것을 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있다. 전해질은 브러시 전극을 이용하여 기저 층에 도포될 수도 있다. 기저 층은 실온에서 양극화될 수도 있다.
이러한 그리고 다른 목적들은 본원에서 개시된 본 발명의 장점들 및 특징들과 함께, 다음의 설명, 동반 도면들, 및 청구항들에 대한 참조를 통해 더 분명해질 것이다. 또한, 본원에서 설명된 다양한 실시예들의 특징들은 상호 배타적이지 않고 다양한 조합들 및 치환들로 존재할 수도 있다는 것이 이해되어야 한다. 본원에서 이용된 바와 같이, 용어들 "대략", "약", 및 "실질적으로"는 ±10 %, 그리고 일부 실시예들에서, ±5 %를 의미한다. 용어 "~로 필수적으로 구성됨"은 본원에서 이와 다르게 정의되지 않으면, 기능에 기여하는 다른 재료들을 제외한다는 것을 의미한다. 그럼에도 불구하고, 이러한 다른 재료들은 집합적으로 또는 개별적으로, 미량으로 존재할 수도 있다. 예를 들어, 다수의 금속들로 필수적으로 구성되는 구조체는 오직 그 금속들, 및 화학적 분석을 통해 검출가능할 수도 있지만, 기능에 기여하지 않는 (금속성 또는 비-금속성일 수도 있는) 오직 비의도적인 불순물들을 일반적으로 포함할 것이다. 본원에서 이용된 바와 같이, "적어도 하나의 금속으로 필수적으로 구성됨"은 금속과, 비-금속성 원소 또는 산소 또는 질소와 같은 화학종(chemical species) 사이의 화합물들(예컨대, 금속 나이트라이드들 또는 금속 옥사이드들)이 아니라, 금속 또는 2개 이상의 금속들의 혼합물을 지칭하고; 이러한 비-금속성 원소들 또는 화학종은 집합적으로 또는 개별적으로, 예컨대, 불순물들로서 미량으로 존재할 수도 있다. 본원에서 이용된 바와 같이, "열들" 및 "행들"은 상이한 방향들로 배열된(그리고 교차할 수도 있는) 원소들을 지칭하고, 이와 다르게 언급되지 않으면, 그렇지 않을 경우에 임의적이고; 즉, 원소들의 배열은 공간에서의 또는 디바이스 내에서의 그 배향에 관계 없이, 행 또는 열일 수도 있다. 본원에서 이용된 바와 같이, "기판" 또는 "기저 층"은 그 상에 배치된 하나 이상의 추가적인 층들을 갖거나 갖지 않는 지지 부재(예컨대, 실리콘, GaAs, GaN, SiC, 사파이어, 또는 InP와 같은 반도체 기판, 또는 또 다른 재료, 예컨대, 유리와 같은 절연 재료를 포함하거나 이것으로 필수적으로 구성되는 플랫폼(platform)), 또는 하나 이상의 추가적인 층들 자체를 지칭한다.
도면들에서, 유사한 참조 부호들은 상이한 도면들 전반에 걸쳐 동일한 부분들을 일반적으로 지칭한다. 또한, 도면들은 반드시 일정한 비율인 것은 아니며, 그 대신에, 발명의 원리들을 예시하는 것에 일반적으로 중점을 둔다. 다음의 설명에서, 본 발명의 다양한 실시예들은 다음의 도면들을 참조하여 설명되고:
도 1은 액정 디스플레이를 위한 박막 트랜지스터의 개략적인 단면이고;
도 2a는 터치-패널 디스플레이의 센서 어레이의 평면 개략도이고;
도 2b는 도 2a의 센서 어레이의 부분의 확대된 사시도이고;
도 2c는 도 2b의 센서-어레이 부분의 개략적인 단면이고;
도 3a 내지 도 3d는 발명의 다양한 실시예들에 따른, 제조 동안의 TFT 전극의 개략적인 단면도들이고;
도 4a 내지 도 4c는 발명의 다양한 실시예들에 따른, 제조 동안의 터치-패널 디스플레이를 위한 인터커넥트의 개략적인 단면들이고;
도 5는 발명의 다양한 실시예들에 따른, 양극화를 위하여 사용된 장치의 개략도이고;
도 6은 발명의 다양한 실시예들에 따른, 양극화 전 및 2개의 상이한 인가된 전압들에서의 양극화 후의, 파장의 함수로서의 층의 반사율의 그래프이고;
도 7은 발명의 다양한 실시예들에 따른, 양극화 전 및 후의, 파장의 함수로서의 층의 반사율의 그래프이고;
도 8은 발명의 다양한 실시예들에 따른, 양극화 전 및 후의, 파장의 함수로서의 층의 반사율의 그래프이고;
도 9는 발명의 다양한 실시예들에 따른, 양극화 전 및 후의, 파장의 함수로서의 층의 반사율의 그래프이고;
도 10은 발명의 다양한 실시예들에 따른, 브러시 양극화 전 및 후의, 파장의 함수로서의 층의 반사율의 그래프이고;
도 11a는 부식성 매질로의 노출 전 및 후의 비-양극화된 층의, 파장의 함수로서의 반사율의 그래프이고;
도 11b는 부식성 매질로의 노출 전 및 후의, 발명의 다양한 실시예들에 따라 양극화된 층의, 파장의 함수로서의 반사율의 그래프이고;
도 12는 부식 테스팅 전 및 부식 테스팅 동안의 도 11b의 층의 일련의 이미지들이고;
도 13은 부식 테스팅 동안의 시간의 함수로서의, 발명의 다양한 실시예들에 따라 양극화된 2개의 상이한 층들의 면 저항(sheet resistance)의 그래프이고;
도 14는 산화된 비-양극화된 층의 표면 화학을 발명의 다양한 실시예들에 따라 양극화된 층의 표면 화학과 비교하는 그래프이고;
도 15는 발명의 다양한 실시예들에 따른, 양극화 전 및 후의, 파장의 함수로서의 층의 반사율의 그래프이고;
도 16은 발명의 다양한 실시예들에 따른, 양극화 전 및 후의, 파장의 함수로서의 층의 반사율의 그래프이고; 그리고
도 17은 발명의 다양한 실시예들에 따른, 인가된 양극화 전압의 함수로서의, 파장의 함수로서의 층의 반사율의 그래프이다.
도 3a는 본 발명의 실시예들에 따라, TFT 게이트 전극의 제조에서의 초기 단계를 도시한다. 도시된 바와 같이, 기저 층(300)은 예컨대, 스퍼터링, (즉, 2개 이상의 원소-금속 스퍼터링 타겟들로부터의) 공동-스퍼터링(co-sputtering), 또는 다른 물리적 퇴적 프로세스에 의해 기판(310)(예컨대, 유리 또는 실리콘 기판) 상에서 퇴적된다. 다양한 실시예들에서, 기저 층(300)은 하나 이상의 양극화가능한 금속성 원소들(예컨대, Ta, Nb, Al, Hf, Zr, Ti, 및/또는 Mg)의 최대로 20 % 또는 심지어 최대로 50 %(및 적어도 예컨대, 0.5 % 또는 1 %)와의 Cu 및/또는 Mo(및/또는 다른 비-양극화가능한 금속)의 합금을 포함하거나, 이것으로 필수적으로 구성되거나, 또는 이것으로 구성된다. 도 3b에서 도시된 바와 같이, 기저 층(300)은 그 다음으로, 기저 층(300)의 나머지 부분, 및 하나 이상의 합금 원소들의 옥사이드 및/또는 나이트라이드를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성되는 위에 놓이는 유전체 층(330)으로 구성된 이중층 장벽 층(320)을 형성하도록 양극화된다. Cu 및 Mo는 전형적으로 양극화가능하지 않으므로, 유전체 층(330)은 Cu 및 Mo가 실질적으로 없을 수도 있다. 추가적으로, 기저 층(300)의 계면 영역(즉, 직접적으로 아래에 놓이고 유전체 층과 접촉하는 기저 층의 부분)은 양극화 프로세스에서 우선적으로 "소비"될 수도 있는 양극화가능한 금속성 원소(들)가 공핍될 수도 있거나, 심지어 실질적으로 없을 수도 있다. 기저 층(300)의 이 계면 영역은 예를 들어, 1 nm 내지 20 nm의 두께를 가질 수도 있다. 합금 원소들이 완전히 공핍되는 것이 아니라, 계면 영역은 합금 원소들 중의 하나 이상을, 그러나 유전체 층(330)을 향해 감소하는 농도로 함유할 수도 있다.
도 3c에서 도시된 바와 같이, 전도체 층(340)은 예컨대, 스퍼터링 또는 다른 물리적 퇴적 프로세스에 의해 장벽 층(320) 상에서 퇴적될 수도 있다. 전도체 층(340)은 예를 들어, Cu, Ag, Al, 및/또는 Au와 같은 고도의 전도성 금속, 또는 이 금속들 중의 2개 이상 또는 하나 이상의 다른 원소들(예컨대, 다른 금속들)을 갖는 이 금속들 중의 하나 이상을 함유하는 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 다양한 실시예들에서, 전도체 층(340)은 양극화가능하지 않다(즉, 전기화학적 양극화 프로세스를 거칠 시에 임의의 인식가능한 또는 검출가능한 두께의 유전체 층을 형성하지 않거나, 불안정적이고, 부식 저항성이 없고, 및/또는 용이하게 기계적으로 제거되는 유전체 층을 형성하고; 예를 들어, 철 금속들(즉, 철을 포함하거나, 이것으로필수적으로 구성되거나, 또는 이것으로 구성되는 금속들)이 산화하는 동안, 결과적인 유전체 층은 종종 불안정적이고, 용이하게 박리될 수 있음). 전형적으로, 장벽 층(320)의 두께는 전도체 층(340)의 두께의 대략 5 % 내지 대략 25 %(예컨대, 대략 10 %) 사이일 것이다. 전도체 층(340) 및 장벽 층(320)은 도 3d에서 도시된 바와 같이, 게이트 전극(350)을 형성하기 위하여 기존의 포토리소그래피(photolithography) 프로세스들에 의해 추후에 패턴화될 수도 있다. 예를 들어, 마스크 층(예컨대, 포토레지스트)은 전도체 층 상부에 형성될 수도 있고, 마스크 층은 패턴화될 수도 있고, 전도체 층(340) 및 장벽 층(320)의 비마스킹된 면적(unmasked area)들은 예컨대, 습식 또는 건식 에칭을 통해 제거될 수도 있다.
도 4a는 본 발명의 실시예들에 따라, 터치-패널 센서 인터커넥트의 제조에서의 초기 단계를 도시한다. 도시된 바와 같이, 전도체 층(400)은 예컨대, 스퍼터링 또는 다른 물리적 퇴적 프로세스에 의해 기판(420)(예컨대, 유리 또는 실리콘 기판) 상의 센서(410)(예컨대, ITO와 같은 투명 전도체를 포함할 수도 있거나, 이것으로 필수적으로 구성될 수도 있거나, 또는 이것으로 구성될 수도 있는 행 또는 열 센서) 상부에 배치된다. 기저 층(430)은 예컨대, 스퍼터링, 공동-스퍼터링, 또는 다른 물리적 퇴적 프로세스에 의해 전도성 층(400) 상에서 추후에 퇴적된다. 다양한 실시예들에서, 기저 층(430)은 하나 이상의 양극화가능한 금속성 원소들(예컨대, Ta, Nb, Al, Hf, Zr, Ti, 및/또는 Mg)의 최대로 20 % 또는 심지어 최대로 50 %와의 Cu 및/또는 Mo(및/또는 다른 비-양극화가능한 금속)의 합금을 포함하거나, 이것으로 필수적으로 구성되거나, 또는 이것으로 구성된다. 전도체 층(400)은 예를 들어, Cu, Ag, Al, 및/또는 Au와 같은 고도의 전도성 금속, 또는 이 금속들 중의 2개 이상 또는 하나 이상의 다른 원소들(예컨대, 다른 금속들)을 갖는 이 금속들 중의 하나 이상을 함유하는 합금 또는 혼합물을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 다양한 실시예들에서, 전도체 층(400)은 양극화가능하지 않다.
도 4b에서 도시된 바와 같이, 기저 층(430)은 그 다음으로, 기저 층(430)의 나머지 부분, 및 하나 이상의 합금 원소들의 옥사이드 및/또는 나이트라이드를 포함하거나, 이들로 필수적으로 구성되거나, 또는 이들로 구성되는 위에 놓이는 유전체 층(450)으로 구성된 이중층 캡핑 층(440)을 형성하도록 양극화된다. Cu 및 Mo는 전형적으로 양극화가능하지 않으므로, 유전체 층(450)은 Cu 및 Mo가 실질적으로 없을 수도 있다(예컨대, 대략 5 % 미만 또는 심지어 대략 1 % 미만의 Cu 및 Mo를 함유함). 추가적으로, 기저 층(430)의 계면 영역(즉, 직접적으로 아래에 놓이고 유전체 층과 접촉하는 기저 층의 부분)은 양극화 프로세스에서 우선적으로 "소비"될 수도 있는 양극화가능한 금속성 원소(들)가 공핍될 수도 있거나, 심지어 실질적으로 없을 수도 있다. 기저 층(430)의 이 계면 영역은 예를 들어, 1 nm 내지 20 nm의 두께를 가질 수도 있다. 합금 원소들이 완전히 공핍되는 것이 아니라, 계면 영역은 합금 원소들 중의 하나 이상을, 그러나 유전체 층(450)을 향해 감소하는 농도로 함유할 수도 있다.
도 4c에서 도시된 바와 같이, 캡핑 층(440) 및 전도체 층(400)은 인터커넥트(460)를 형성하기 위하여 기존의 포토리소그래피 프로세스들에 의해 추후에 패턴화될 수도 있다. 예를 들어, 마스크 층(예컨대, 포토레지스트)은 캡핑 층(440) 상부에 형성될 수도 있고, 마스크 층은 패턴화될 수도 있고, 캡핑 층(440) 및 전도체 층(400)의 비마스킹된 면적들은 예컨대, 습식 또는 건식 에칭을 통해 제거될 수도 있다.
다양한 실시예들에서, 전도체 층(400)은 양극화가능하지 않고(예컨대, Cu로 필수적으로 구성되거나, 이것으로 구성됨), 기저 층(430)은 인터커넥트(460)의 패턴화 후에 양극화된다. 이러한 실시예들에서, 기저 층(430) 및 전도체 층(400)은 위에서 설명된 바와 같이 패턴화될 수도 있고, 그 다음으로, 기저 층(430)은 위에 놓이는 유전체 층(450)을 형성하도록 양극화된다. 전도체 층(400)은 양극화가능하지 않으므로, 전도체 층(400)은 양극화 프로세스에 의해 영향받지 않고, 기저 층(430)의 오직 노출된 영역들이 위에 놓이는 유전체 층들(450)을 형성하도록 양극화된다.
도 5는 본 발명의 실시예들에 따라, 기저 층의 양극화를 위한 장치(500)의 개략도를 도시한다. 도시된 바와 같이, 기저 층(510) 및 캐소드 재료(520)는 전해질(530)에서 침지되고, 전력 공급부(power supply)(540)에 전기적으로 결합된다. 캐소드(520)는 예컨대, Pt, Al, Pb, 또는 Ta를 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 젼력 공급부(540)에 의한 전압의 인가 시에, 전류는 전해질(530)을 통해 흘러서, 기저 층(510) 상에서의 유전체 층의 형성으로 이어진다. 예를 들어, 산소 및/또는 질소는 전해질로부터 해방될 수도 있고, 유전체 층을 형성하기 위하여 기저 층(510) 내에서 하나 이상의 합금 원소들과 반응할 수도 있다. 다양한 실시예들에서, 수소 및/또는 하나 이상의 다른 가스성 부산물들은 캐소드(520)에서 생성된다. 결과적인 유전체 층의 두께는 예컨대, 전력 공급부(540)에 의해 인가된 전압을 변동시킴으로써 제어될 수도 있다. 전해질(530)은 황산, 질산, 크롬산, 또는 인산과 같은 하나 이상의 산성 용액들을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 다른 실시예들에서, 전해질(530)은 수성(aqueous) 소듐 포스페이트(sodium phosphate)(예컨대, 트리소듐 포스페이트)와 같은 하나 이상의 염기성 용액들을 포함할 수도 있거나, 이들로 필수적으로 구성될 수도 있거나, 또는 이들로 구성될 수도 있다. 일반적으로, 전해질(530)은 7보다 더 크거나 7보다 더 낮은 pH를 가진다. 예를 들어, 전해질(530)의 pH는 6 이하(예컨대, 0 내지 6 사이, 또는 1 내지 6 사이, 또는 0 내지 5 사이, 또는 0 내지 4 사이, 또는 0 내지 3 사이)일 수도 있거나, 전해질(530)의 pH는 8 이상(예컨대, 8 내지 14 사이, 또는 8 내지 13 사이, 또는 9 내지 14 사이, 또는 10 내지 14 사이)일 수도 있다. 전해질(530)이 산성일 수도 있다 하더라도, 발명의 다양한 실시예들에서, 양극화 프로세스에서 소비된 기저 층의 오직 부분은 유전체 층을 형성하기 위하여 산화되고 및/또는 질화된 부분이고, 즉, 기저 층은 그렇지 않을 경우에 양극화 프로세스 동안에 에칭되거나 패턴화되지 않는다. 양극화 프로세스는 일괄(즉, 다수-기판) 프로세스로서 또는 단일-기판 프로세스로서 수행될 수도 있다. 유리하게도, 본 발명의 실시예들에서의 양극화 프로세스는 실온(예컨대, 대략 25 ℃)에서 수행될 수도 있고, 이에 의해, 심지어 열감지성 원소들을 함유하는 기판들 상에서의 양극화된 유전체 층들(및 이에 따라, 이중층 캡핑 및/또는 장벽 층들)의 형성을 가능하게 할 수도 있다.
발명의 다양한 실시예들에서, 기저 층(510)은 전해질(530)에서의 침지 없이 양극화될 수도 있다. 예를 들어, 전해질(530)은 전압이 (예컨대, 브러시 전극에 접속된 전력 소스를 통해) 전해질(530) 및/또는 기저 층(510)에 인가되는 동안에, (예컨대, 브러시 전극으로 및/또는 분무에 의해) 기저 층(510)의 표면의 전부 또는 부분에 도포될 수도 있다.
발명의 다양한 실시예들에 따른 이중층 장벽 층들 및 캡핑 층들은 특히, 그 기저 층 구성성분들과 단독으로 비교할 때, 유리하게도 낮은 반사율을 나타낸다. 도 6은 양극화 전(반사율(600)) 및 대략 11의 pH를 가지는 트리소듐 포스페이트(TSP) 및 물의 용액에서의 2.2 V(반사율(610)) 및 3.0 V(반사율(620))의 2개의 상이한 인가된 전압들(및 이에 따라, 결과적인 유전체 층의 2개의 상이한 두께들)에서의 양극화 후의, 실리콘 기판 상에 배치된 90 % Mo 및 10 % Nb의 100 nm-두께 막에 대한 파장의 함수로서의 반사율의 그래프이다. 도시된 바와 같이, 위에 놓이는 유전체 층의 형성은 층의 반사율을 58 % 내지 70 %로부터, 28 % 내지 60 %로(2.2 V), 8 % 내지 30 %로(3.0 V) 감소시킨다. 본원에서 보고된 이러한 그리고 모든 다른 반사율 측정들은 Palo Alto, California의 Varian, Inc.로부터 입수가능한 Cary 50 UV-Vis 분광광도계(Spectrophotometer)를 사용하여 수행되었다. 이 시스템은 대략 1.5 nm 고정된 스펙트럼 대역폭을 가지는 190 내지 1100 nm 파장 범위를 측정할 수 있고 전체-스펙트럼 Xe 펄스 램프 단일 소스를 사용할 수 있는 이중-빔 Czerny-Turner 모노크로메이터(monochromator)를 구비한다. 시스템은 각각의 측정 이전에 공급된 고도의 반사성(~100 %) 교정 샘플로 교정되었다. 도 6(및 여기에서의 다른 도면들)에서 도시된 반사율 데이터는 임의의 사후-프로세싱(post-processing) 없이 도표화된다. 본원에서 제시된 예들에 따라 수행된 양극화들은 이와 다르게 표시되지 않으면, 대략 10 초로부터 대략 50 초까지의 범위인 시간들에 대하여 수행되었지만, 증가된 양극화 시간은 일반적으로, 결과적인 양극화된 층들 또는 그 성질들(예컨대, 반사율)에 대하여, 만약 있다면, 적은 영향을 가질 것이다.
도 7은 양극화 전(반사율(700)) 및 대략 11의 pH를 가지는 TSP 및 물의 용액에서의 20 V(반사율(710))의 인가된 전압에서의 양극화 후의, 실리콘 기판 상의 91% Mo, 6% Nb, 및 3% Ta의 100 nm-두께 막에 대한 파장의 함수로서의 반사율의 유사한 그래프이다. 도시된 바와 같이, 위에 놓이는 유전체 층의 형성은 층의 반사율을 62 % 내지 70 %로부터 35 % 내지 45 %로 감소시킨다. 도 8은 양극화 전(반사율(800)) 및 대략 11의 pH를 가지는 TSP 및 물의 용액에서의 양극화 후(반사율(810))의, 실리콘 기판 상의 85 % Mo, 10 % Nb, 및 5 % Ti의 100 nm-두께 막에 대한 파장의 함수로서의 반사율의 또 다른 그래프이다. 도시된 바와 같이, 위에 놓이는 유전체 층의 형성은 층의 반사율을 30 % 내지 48 %로부터 18 % 내지 45 %로 감소시킨다.
도 9는 양극화 전(반사율(900)) 및 대략 4의 pH를 가지는 인산 및 물의 용액에서의 5 V(반사율(910)) 및 7 V(반사율(920))의 2개의 상이한 인가된 전압들(및 이에 따라, 결과적인 유전체 층의 2개의 상이한 두께들))에서의 양극화 후의, Si 기판 상의 Cu의 300 nm-두께 층 상단에서의 91 % Cu, 4 % Ta, 및 5 % Zr의 50 nm-두께 막에 대한 파장의 함수로서의 반사율의 그래프이다. 도시된 바와 같이, 위에 놓이는 유전체 층의 형성은 층의 반사율을 53 % 내지 92 %로부터, 22 % 내지 52 %로(5V), 15 % 내지 22 %로(7V) 감소시킨다.
본원에서 논의된 바와 같이, 층들은 전해질에서의 침지 없이, 본 발명의 실시예들에 따라 양극화될 수도 있다. 도 10은 양극화 전(반사율(1000)) 및 브러시 전극 및 대략 11의 pH를 가지는 TSP 및 물의 전해질을 사용하는 양극화 후(반사율(1010))의, 유리 기판 상에서 배치된 90 % Mo 및 10 % Nb의 100 nm-두께 막에 대한 파장의 함수로서의 반사율의 그래프이다. 도시된 바와 같이, 위에 놓이는 유전체 층의 형성은 층의 반사율을 68 % 내지 70 %로부터 2 % 내지 35 %로 감소시킨다.
발명의 실시예들에 따른 이중층 캡핑 및 장벽 층들은 또한 유리하게도, 부식성 환경들로의 노출 후에도 안정적인 반사율을 나타낸다. MoNb(10 % Nb) 기저 층들은 비-양극화된 기저 층들이 4 주의 기간에 대한 85 ℃의 온도 및 85 %의 습도에 노출되었던 부식 테스트를 거쳤다. 도 11a에서 도시된 바와 같이, 부식 테스트 이전의(반사율(1100)) 베어 기저 층(bare base layer)의 반사율은 부식 테스트 후에(반사율(1110)) 40 % 이상만큼 극적으로 감소하였다. 대조적으로, 이중층 샘플은 도 11b에서 도시된 바와 같이, 부식 테스트 전(반사율(1120)) 및 후(반사율(1130))의 양자 모두에서 실질적으로 동일한 반사율을 나타내었다. 또한, 도 12에서 도시된 바와 같이, 이중층 샘플은 부식 테스팅의 3 주 및 4 주의 양자 모두 후의 시각적 검사 시에 무-결함이었다. 도 13은 85 ℃의 온도 및 85 %의 습도로의 노출을 수반하는 부식 테스트 동안의 시간의 함수로서의, 2개의 상이한 양극화된 층들, 91% Mo, 6% Nb, 및 3% Ta(면 저항(1300)), 및 90 % Mo 및 10 % Nb(면 저항(1310))의 면 저항의 그래프이다. 도시된 바와 같이, 40 일의 기간 후에도, 양자의 샘플들의 면 저항은 테스트가 시작되었을 때의 일자 제로(day zero)일 때와 실질적으로 동일하다.
도 14는 2개의 상이한 층들에 대한, x-선 광전자 분광법(x-ray photoelectron spectroscopy)(XPS)을 이용하여 측정된 표면 화학의 비교이고, 각각의 층은 90 % Mo 및 10 % Nb로 초기에 구성된다. 샘플(1400)은 30 분 동안에 350 ℃의 온도에서의 공기 내의 양극화 없이 어닐링되었고, 이것은 그 상부에서의 Mo 옥사이드의 형성으로 귀착되었다. 이러한 Mo 옥사이드 층은 도 11a에서 도시된 바와 같이, 부식에 저항성이 없다. 대조적으로, 샘플(1410)은 대략 11의 pH를 가지는 TSP 및 물의 용액에서 양극화되었다. 도 14에서 도시된 바와 같이, 양극화된 샘플(1410)은 어닐링된 샘플(1400)과 비교하여, 표면 상에서 더 큰 양의 Nb를 함유하고, 이것은 양극화된 샘플(1410)의 표면 상의 유전체 층이 Mo가 아니라 Nb에 기초한다는 것을 표시한다. 도 11b에서 도시된 바와 같이, 이러한 양극화된 층은 부식에 훨씬 더 저항성이 있다.
유리하게도, 본 발명의 실시예들에 따라 양극화에 의해 형성된 유전체 층들은 또한, 아래에 놓이는 기저 층의 에칭 거동에 해롭게 영향을 주지 않고, 이에 의해, 캡핑 층들 및 장벽 층들로서의 이용을 위한 양극화된 층들의 프로세싱을 용이하게 한다. 도 15는 양극화 전(반사율(1500)) 및 대략 11의 pH를 가지는 TSP 및 물의 용액에서의 5V의 인가된 전압에서의 양극화 후(반사율(1510))의, 실리콘 기판 상의 85 % Mo, 10 % Nb, 및 5 % Zr의 100 nm-두께 막에 대한 파장의 함수로서의 반사율의 그래프이다. 도시된 바와 같이, 위에 놓이는 유전체 층의 형성은 층의 반사율을 65 % 내지 70 %로부터 20 % 내지 35 %로 감소시킨다. 에칭 연구들은 (1) 비양극화된 MoNbZr 층, (2) 15 분 동안에 350 ℃에서 공기 내에 어닐링되었고, 이에 따라, 그 상부에 Mo 옥사이드를 형성하는 동일한 층, 및 (3) 양극화된 MoNbZr 층에 대해 수행되었다. 층들의 각각은 42 ℃의 온도에서의 인산, 아세트산, 및 질산의 혼합물("PAN" 에천트)에서 에칭되었고, 에치 레이트(etch rate)가 측정되었다. 비양극하된 및 비어닐링된 층은 34 Å/s의 레이트에서 에칭되었고, 양극화된 층은 33 Å/s의 레이트에서 에칭되었고; 에치 레이트들은 실질적으로 동일하므로, 이것은 양극화된 층들이 에칭 및 다른 프로세싱 단계들에서 요구된, 만약 있다면, 작은 변화들을 갖는 기존의 제조 프로세스들로 편입될 수도 있다는 것을 표시한다. 대조적으로, 어닐링된 샘플은 600 초 초과의 기간 후에 측정가능하게 에칭되지 않았고, 이것은 이러한 Mo 옥사이드 층들이 부식에 저항하지 않는다는 것 뿐만 아니라, 발명의 실시예들에 따른 양극화된 층들이 비취급된 기저 층들에 대하여 사용된 에치 프로세스들을 이용하여 에칭될 수 없다는 것을 표시한다.
도 16은 양극화 전(반사율(1600)) 및 대략 11의 pH를 가지는 TSP 및 물의 용액에서의 12의 인가된 전압에서의 양극화 후(반사율(1610))의, 실리콘 기판 상의 50 % Mo 및 50 % Ti의 250 nm-두께 막에 대한 파장의 함수로서의 반사율 그래프이다. 도시된 바와 같이, (대략 1.5 nm의 두께를 가지는) 위에 놓이는 유전체 층의 형성은 층의 반사율을 60 % 내지 68 %로부터 8 % 내지 40 %로 감소시킨다. 도 17은 0 V(즉, 양극화되지 않음)로부터 12 V까지의 인가된 전압의 함수로서의 양극화된 막의 반사율을 도시하는 그래프이고, 이것은 더 높은 전압(및 이에 따라, 더 두꺼운 양극화된 유전체 층)이 더 낮은 반사율로 귀착되는 것을 입증한다. 또한, 양극화된 유전체 층의 두께 뿐만 아니라, 그 반사율은 양극화 전압의 조절을 통해 선택될 수도 있다.
본원에서 채용된 용어들 및 표현들은 제한이 아닌, 설명의 용어들 및 표현들로서 이용되고, 이러한 용어들 및 표현들의 이용 시에, 도시되고 설명된 특징들 또는 그 부분들의 임의의 등가물들을 제외할 의도가 없다. 추가적으로, 발명의 어떤 실시예들을 설명하였으므로, 본원에서 개시된 개념들을 편입시키는 다른 실시예들은 발명의 사상 및 범위로부터 이탈하지 않으면서 이용될 수도 있다는 것이 본 기술분야에서의 통상의 기술자들에게 분명할 것이다. 따라서, 설명된 실시예들은 한정적인 것이 아니라, 예시적인 것으로서 모든 측면들에서 고려되어야 한다.

Claims (91)

  1. 박막 트랜지스터로서,
    기판; 및
    전극
    을 포함하고, 상기 전극은
    (a) 상기 기판 상부에 배치되고, 기저 층 및 그 상부에 배치된 유전체 층을 포함하는 이중층 장벽 층 - (i) 상기 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하고, (ii) 상기 유전체 층은 상기 하나 이상의 양극화가능한 합금 원소들의 옥사이드(oxide), 나이트라이드(nitride), 또는 옥시나이트라이드(oxynitride)를 포함함 -, 및
    (b) 상기 장벽 층 상부에 배치되고, Cu, Ag, Al, 또는 Au 중의 적어도 하나를 포함하는 전도체 층
    을 포함하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 전극은 상기 전도체 층 상부에 배치된, 제2 기저 층 및 그 상부에 배치된 제2 유전체 층을 포함하는 이중층 캡핑 층을 포함하고, (i) 상기 제2 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 제2 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하고, (ii) 상기 제2 유전체 층은 상기 하나 이상의 제2 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하는 박막 트랜지스터.
  3. 제2항에 있어서, 상기 기저 층은 상기 제2 기저 층의 합금과 동일한 합금을 포함하는 박막 트랜지스터.
  4. 제2항에 있어서, 상기 기저 층은 상기 제2 기저 층의 합금과는 상이한 합금을 포함하는 박막 트랜지스터.
  5. 박막 트랜지스터로서,
    기판; 및
    전극
    을 포함하고, 상기 전극은
    (a) 상기 기판 상부에 배치되고, Cu, Ag, Al, 또는 Au 중의 적어도 하나를 포함하는 전도체 층, 및
    (b) 상기 전도체 층 상부에 배치되고, 기저 층 및 그 상부에 배치된 유전체 층을 포함하는 이중층 캡핑 층 - (i) 상기 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하고, (ii) 상기 유전체 층은 상기 하나 이상의 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함함 -
    을 포함하는 박막 트랜지스터.
  6. 제1항 또는 제5항에 있어서, 상기 기판은 유리 또는 실리콘을 포함하는 박막 트랜지스터.
  7. 제6항에 있어서, 상기 기판은 비정질 실리콘을 포함하는 박막 트랜지스터.
  8. 제1항 또는 제5항에 있어서, 상기 기저 층은 (i) Mo 및 Nb, (ii) Mo, Ta, 및 Nb, (iii) Mo, Nb, 및 Ti, (iv) Mo 및 Ti, 또는 (v) Mo, Nb, 및 Zr의 합금을 포함하는 박막 트랜지스터.
  9. 제1항 또는 제5항에 있어서, 상기 기저 층은 Cu, Ta, 및 Zr의 합금을 포함하는 박막 트랜지스터.
  10. 제1항 또는 제5항에 있어서, 상기 유전체 층은 Cu 및 Mo 중 적어도 하나가 실질적으로 없는 박막 트랜지스터.
  11. 제1항 또는 제5항에 있어서, 상기 기저 층은,
    상기 유전체 층 아래에, 그리고 상기 유전체 층과 접촉하도록 배치된 계면 부분; 및
    상기 계면 부분 아래에 배치된 하단 부분
    을 포함하는 박막 트랜지스터.
  12. 제11항에 있어서, 상기 계면 부분 내에서의 상기 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나의 농도는 상기 하단 부분 내에서의 상기 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나의 농도 미만인 박막 트랜지스터.
  13. 제11항에 있어서, 상기 계면 부분은 상기 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나가 실질적으로 없는 박막 트랜지스터.
  14. 제11항에 있어서, 상기 계면 부분은 상기 하나 이상의 양극화가능한 합금 원소들의 전부가 실질적으로 없는 박막 트랜지스터.
  15. 터치-패널 디스플레이로서,
    기판; 및
    상기 기판 상부에 배치된 인터커넥트(interconnect)
    를 포함하고,
    상기 인터커넥트는,
    (a) Cu, Ag, Al, 또는 Au 중의 적어도 하나를 포함하는 전도체 층, 및
    (b) 상기 전도체 층 상부에 배치되고, 기저 층 및 그 상부에 배치된 유전체 층을 포함하는 이중층 캡핑 층 - (i) 상기 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하고, (ii) 상기 유전체 층은 상기 하나 이상의 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함함 -
    을 포함하는 터치-패널 디스플레이.
  16. 제15항에 있어서, 상기 인터커넥트는 상기 전도체 층 아래에 배치된, 제2 기저 층 및 그 상부에 배치된 제2 유전체 층을 포함하는 이중층 장벽 층을 포함하고, (i) 상기 제2 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 제2 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하고, (ii) 상기 제2 유전체 층은 상기 하나 이상의 제2 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하는 터치-패널 디스플레이.
  17. 제16항에 있어서, 상기 기저 층은 상기 제2 기저 층의 합금과 동일한 합금을 포함하는 터치-패널 디스플레이.
  18. 제16항에 있어서, 상기 기저 층은 상기 제2 기저 층의 합금과는 상이한 합금을 포함하는 터치-패널 디스플레이.
  19. 터치-패널 디스플레이로서,
    기판; 및
    상기 기판 상부에 배치된 인터커넥트
    를 포함하고,
    상기 인터커넥트는,
    (a) 기저 층 및 그 상부에 배치된 유전체 층을 포함하는 이중층 장벽 층 - (i) 상기 기저 층은 Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하고, (ii) 상기 유전체 층은 상기 하나 이상의 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함함 -, 및
    (b) 상기 이중층 장벽 층 상부에 배치되고, Cu, Ag, Al, 또는 Au 중의 적어도 하나를 포함하는 전도체 층
    을 포함하는 터치-패널 디스플레이.
  20. 제15항 또는 제19항에 있어서,
    (i) 제1 방향을 따라 연장되는 라인들에서 배열되고 (ii) 상기 기판 상부에 배치되는 복수의 전도성 터치-패널 행 센서들; 및
    (i) 제2 방향을 따라 연장되고 상기 행 센서들의 상기 라인들과 교차하는 라인들에서 배열되고 (ii) 상기 기판 상부에 배치되는 복수의 전도성 터치-패널 열 센서들
    을 더 포함하고,
    상기 인터커넥트는 (i) 행 센서들의 라인과 열 센서들의 라인 사이의 교차점에서 배치되고, (ii) 2개의 열 센서들 또는 2개의 행 센서들을 전기적으로 접속시키는 터치-패널 디스플레이.
  21. 제20항에 있어서, 상기 인터커넥트는 행 센서 상부 또는 하부에서 연장되고 2개의 열 센서들을 전기적으로 접속시키고, 상기 터치-패널 디스플레이는, 상기 인터커넥트와 상기 행 센서 사이에서 배치되고 상기 인터커넥트 및 상기 행 센서를 전기적으로 절연시키는 절연 층을 더 포함하는 터치-패널 디스플레이.
  22. 제20항에 있어서, 상기 인터커넥트는 열 센서 상부 또는 하부에서 연장되고 2개의 행 센서들을 전기적으로 접속시키고, 상기 터치-패널 디스플레이는, 상기 인터커넥트와 상기 열 센서 사이에서 배치되고 상기 인터커넥트 및 상기 열 센서를 전기적으로 절연시키는 절연 층을 더 포함하는 터치-패널 디스플레이.
  23. 제20항에 있어서, 상기 행 센서들 및 열 센서들은 투명 전도성 재료를 포함하는 터치-패널 디스플레이.
  24. 제23항에 있어서, 상기 행 센서들 및 열 센서들은 인듐 주석 옥사이드를 포함하는 터치-패널 디스플레이.
  25. 제15항 또는 제19항에 있어서, 상기 기판은 절연 재료를 포함하는 터치-패널 디스플레이.
  26. 제15항 또는 제19항에 있어서, 상기 기판은 유리를 포함하는 터치-패널 디스플레이.
  27. 제15항 또는 제19항에 있어서, 상기 기저 층은 (i) Mo 및 Nb, (ii) Mo, Ta, 및 Nb, (iii) Mo, Nb, 및 Ti, (iv) Mo 및 Ti, 또는 (v) Mo, Nb, 및 Zr의 합금을 포함하는 터치-패널 디스플레이.
  28. 제15항 또는 제19항에 있어서, 상기 기저 층은 Cu, Ta, 및 Zr의 합금을 포함하는 터치-패널 디스플레이.
  29. 제15항 또는 제19항에 있어서, 상기 유전체 층은 Cu 및 Mo 중 적어도 하나가 실질적으로 없는 터치-패널 디스플레이.
  30. 제15항 또는 제19항에 있어서, 상기 기저 층은,
    상기 유전체 층 아래에, 그리고 상기 유전체 층과 접촉하도록 배치된 계면 부분; 및
    상기 계면 부분 아래에 배치된 하단 부분
    을 포함하는 터치-패널 디스플레이.
  31. 제30항에 있어서, 상기 계면 부분 내에서의 상기 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나의 농도는 상기 하단 부분 내에서의 상기 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나의 농도 미만인 터치-패널 디스플레이.
  32. 제30항에 있어서, 상기 계면 부분은 상기 하나 이상의 양극화가능한 합금 원소들 중의 적어도 하나가 실질적으로 없는 터치-패널 디스플레이.
  33. 제30항에 있어서, 상기 계면 부분은 상기 하나 이상의 양극화가능한 합금 원소들의 전부가 실질적으로 없는 터치-패널 디스플레이.
  34. 마이크로전자 디바이스를 형성하는 방법으로서,
    기판을 제공하는 단계;
    상기 기판 상부에, Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하는 기저 층을 퇴적시키는 단계;
    (i) 유전체 층 및 (ii) 상기 유전체 층 아래에 배치된 상기 기저 층의 나머지 부분을 포함하는 이중층 장벽 층을 형성하기 위하여 상기 기저 층을 양극화하는 단계; 및
    상기 장벽 층 상부에 전도체 층을 퇴적시키는 단계
    를 포함하는 방법.
  35. 제34항에 있어서,
    상기 전도체 층 상부에 마스크 층을 형성하는 단계;
    상기 전도체 층의 부분을 드러내기 위하여 상기 마스크 층을 패턴화하는 단계 - 상기 마스크 층의 나머지 부분은 전극의 형상을 적어도 부분적으로 정의함 -; 및
    그 후에, 상기 패턴화된 마스크 층에 의해 마스킹되지 않은 상기 전도체 층 및 상기 이중층 장벽 층의 부분들을 제거하는 단계
    를 더 포함하는 방법.
  36. 제34항에 있어서,
    상기 전도체 층의 적어도 부분 상부에, Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 제2 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하는 제2 기저 층을 퇴적시키는 단계; 및
    (i) 제2 유전체 층 및 (ii) 상기 제2 유전체 층 아래에 배치된 상기 제2 기저 층의 나머지 부분을 포함하는 이중층 캡핑 층을 형성하기 위하여 상기 제2 기저 층을 양극화하는 단계
    를 더 포함하는 방법.
  37. 제36항에 있어서, 상기 기저 층은 상기 제2 기저 층의 합금과 동일한 합금을 포함하는 방법.
  38. 제36항에 있어서, 상기 기저 층은 상기 제2 기저 층의 합금과는 상이한 합금을 포함하는 방법.
  39. 제36항에 있어서, 상기 제2 유전체 층은 상기 하나 이상의 제2 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하는 방법.
  40. 전자 디바이스의 금속성 피처(metallic feature)를 위한 이중층 캡핑 층을 형성하는 방법으로서,
    기판 상부에 전도체 층을 퇴적시키는 단계;
    상기 전도체 층 상부에, Ta, Nb, Al, Hf, Zr, Ti, 및 Mg로 구성되는 리스트로부터 선택된 하나 이상의 양극화가능한 합금 원소들의 0.5 중량% 내지 50 중량%와의 Cu 및 Mo 중 적어도 하나의 합금을 포함하는 기저 층을 퇴적시키는 단계; 및
    (i) 유전체 층 및 (ii) 상기 유전체 층 아래에 배치된 상기 기저 층의 나머지 부분을 포함하는 이중층 캡핑 층을 형성하기 위하여 상기 기저 층을 양극화하는 단계
    를 포함하는 방법.
  41. 제34항 또는 제40항에 있어서, 상기 유전체 층은 상기 하나 이상의 양극화가능한 합금 원소들의 옥사이드, 나이트라이드, 또는 옥시나이트라이드를 포함하는 방법.
  42. 제34항 또는 제40항에 있어서, 상기 기저 층을 양극화하는 단계는,
    전해질에서 상기 기저 층을 침지하는 단계; 및
    상기 기저 층과 캐소드 사이에 전압을 인가하는 단계
    를 포함하는 방법.
  43. 제42항에 있어서, 상기 전해질은 산성 용액을 포함하는 방법.
  44. 제42항에 있어서, 상기 전해질은 황산, 질산, 크롬산, 및 인산 중 적어도 하나를 포함하는 방법.
  45. 제42항에 있어서, 상기 전해질은 염기성 용액을 포함하는 방법.
  46. 제42항에 있어서, 상기 전해질은 트리소듐 포스페이트를 포함하는 방법.
  47. 제34항 또는 제40항에 있어서, 상기 기저 층을 양극화하는 단계는 전해질에서 상기 기저 층을 침지하지 않고도, 전압을 상기 기저 층에 인가하면서, 상기 전해질을 상기 기저 층에 도포하는 단계를 포함하는 방법.
  48. 제47항에 있어서, 상기 전해질은 브러시 전극을 이용하여 상기 기저 층에 도포되는 방법.
  49. 제34항 또는 제40항에 있어서, 상기 기저 층은 실온에서 양극화되는 방법.
  50. 제34항 또는 제40항에 있어서, 상기 전도체 층은 터치-패널 디스플레이의 인터커넥트(interconnect)의 부분을 형성하는 방법.
  51. 제34항 또는 제40항에 있어서, 상기 전도체 층은 박막 트랜지스터의 전극의 부분을 형성하는 방법.
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
  79. 삭제
  80. 삭제
  81. 삭제
  82. 삭제
  83. 삭제
  84. 삭제
  85. 삭제
  86. 삭제
  87. 삭제
  88. 삭제
  89. 삭제
  90. 삭제
  91. 삭제
KR1020197023731A 2017-01-19 2018-01-18 전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성 KR102446220B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762448137P 2017-01-19 2017-01-19
US62/448,137 2017-01-19
US201762535403P 2017-07-21 2017-07-21
US62/535,403 2017-07-21
PCT/US2018/014135 WO2018136579A1 (en) 2017-01-19 2018-01-18 Current-induced dark layer formation for metallization in electronic devices

Publications (2)

Publication Number Publication Date
KR20190100410A KR20190100410A (ko) 2019-08-28
KR102446220B1 true KR102446220B1 (ko) 2022-09-21

Family

ID=62840815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197023731A KR102446220B1 (ko) 2017-01-19 2018-01-18 전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성

Country Status (5)

Country Link
US (7) US10739879B2 (ko)
KR (1) KR102446220B1 (ko)
CN (1) CN110506335B (ko)
TW (1) TWI762555B (ko)
WO (1) WO2018136579A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102446220B1 (ko) 2017-01-19 2022-09-21 에이치. 씨. 스타아크 아이앤씨 전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성
JP2023512682A (ja) 2020-02-10 2023-03-28 フラットフロッグ ラボラトリーズ アーベー 改良型タッチ検知装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4133725A (en) * 1978-05-18 1979-01-09 Sanford Process Corporation Low voltage hard anodizing process
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
TW540248B (en) 2000-07-19 2003-07-01 Koninkl Philips Electronics Nv Method and device for generating a multiplexed MPEG signal
US20060169592A1 (en) * 2005-01-31 2006-08-03 Hewlett-Packard Development Company, L.P. Periodic layered structures and methods therefor
TWI312578B (en) 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US20080093744A1 (en) * 2006-10-23 2008-04-24 Wang Lorraine C Anodization
CN103135827A (zh) * 2011-11-29 2013-06-05 宸鸿科技(厦门)有限公司 触控感测面板
TWI594438B (zh) * 2013-06-06 2017-08-01 史達克公司 用於在電子裝置中金屬積覆之銅合金阻障層及覆蓋層及應用彼等於電子裝置之方法
CN103556202A (zh) * 2013-11-20 2014-02-05 沈阳工业大学 一种钛合金接触法阳极氧化的实施方法
KR102118461B1 (ko) 2013-11-25 2020-06-09 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
JP6418498B2 (ja) * 2014-03-27 2018-11-07 スズキ株式会社 陽極酸化処理方法及び内燃機関の構造
KR102446220B1 (ko) 2017-01-19 2022-09-21 에이치. 씨. 스타아크 아이앤씨 전자 디바이스들에서의 금속화를 위한 전류-유도된 다크 층 형성

Also Published As

Publication number Publication date
US20210149508A1 (en) 2021-05-20
TWI762555B (zh) 2022-05-01
US11599210B2 (en) 2023-03-07
US10877582B2 (en) 2020-12-29
US20200012361A1 (en) 2020-01-09
US10558284B2 (en) 2020-02-11
US11281317B2 (en) 2022-03-22
US20220221950A1 (en) 2022-07-14
US20200218374A1 (en) 2020-07-09
US10739879B2 (en) 2020-08-11
US20200401248A1 (en) 2020-12-24
WO2018136579A1 (en) 2018-07-26
US10401994B2 (en) 2019-09-03
KR20190100410A (ko) 2019-08-28
CN110506335A (zh) 2019-11-26
US11327587B2 (en) 2022-05-10
US20180203536A1 (en) 2018-07-19
CN110506335B (zh) 2024-03-29
US20180204877A1 (en) 2018-07-19
TW201842538A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
JP4240424B2 (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法
KR100715405B1 (ko) 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법
US10923514B2 (en) Etch chemistries for metallization in electronic devices
US11599210B2 (en) Electronic devices having bilayer capping layers and/or barrier layers
JP3974305B2 (ja) エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
KR101790861B1 (ko) 전자 장치에서의 금속화를 위한 구리-합금 장벽 층 및 캡핑 층
TW569420B (en) Conductive film for semiconductor device, semiconductor devices and the manufacturing method thereof
KR20070053472A (ko) 표시기판 및 이의 제조 방법
JP2003342653A (ja) 配線材料及びそれを用いた配線基板
KR100596044B1 (ko) 반사형 액정표시장치 및 반투과형 액정표시장치와, 이들의제조방법
KR100843472B1 (ko) 액정표시장치 및 그의 제조방법
JPH10307303A (ja) 液晶表示基板、その製造方法および液晶表示装置
KR100796483B1 (ko) 액정표시소자의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right