CN102870221B - 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法 - Google Patents

薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法 Download PDF

Info

Publication number
CN102870221B
CN102870221B CN201180022051.9A CN201180022051A CN102870221B CN 102870221 B CN102870221 B CN 102870221B CN 201180022051 A CN201180022051 A CN 201180022051A CN 102870221 B CN102870221 B CN 102870221B
Authority
CN
China
Prior art keywords
conductive layer
electrode
film transistor
film
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180022051.9A
Other languages
English (en)
Other versions
CN102870221A (zh
Inventor
美崎克纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102870221A publication Critical patent/CN102870221A/zh
Application granted granted Critical
Publication of CN102870221B publication Critical patent/CN102870221B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

利用将钛层、氮化钼层、铝层和氮化钼层按该顺序叠层而成的叠层体构成源极电极和漏极电极，由干蚀刻形成钛层，氧化物半导体层是在形成源极电极和漏极电极之后在含氧的气氛中进行退火处理而形成。

Description

薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
技术领域
本发明涉及薄膜晶体管（Thin Film Transistor，以下称为TFT）基板、具有它的液晶显示装置和TFT基板的制造方法，特别涉及具备使用具有氧化物半导体的半导体层的TFT的TFT基板、液晶显示装置和TFT基板的制造方法。
背景技术
近年来，在构成液晶显示装置的TFT基板中，作为图像的最小单位即各像素的开关元件，代替使用具有非结晶硅的半导体层的现有的TFT，提出了使用具有氧化物半导体的半导体层（以下称为氧化物半导体层），具有高迁移率、高可靠性和低断开电流等良好特性的TFT。
一般的底栅构造的TFT例如包括：设置在玻璃基板上的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与栅极电极重叠的方式设置的半导体层；和以与该半导体层相互离开并重叠的方式设置在栅极绝缘膜上的源极电极和漏极电极，在这些源极电极与漏极电极之间露出的半导体层部分构成沟道区域。此处，在源极电极和漏极电极，从尽可能达到低电阻化和防止半导体层和像素电极相互导致特性变化的观点出发，例如优选采用钛层、铝层和钛层的叠层构造（Ti/Al/Ti）。
作为上述底栅构造的TFT，已知沟道蚀刻型的TFT。该沟道蚀刻型的TFT与具有作为蚀刻阻挡层起作用的沟道保护膜的蚀刻阻挡型的TFT相比，因为不需要该沟道保护膜，相应地其形成所需的光掩模的数量也减少，在制造成本方面是有利的。作为使用氧化物半导体层的TFT，例如在专利文献1中公开有沟道蚀刻型的TFT。
现有技术文献
专利文献
专利文献1：日本特开2009－4787号公报
发明内容
上述氧化物半导体层能够容易地溶解于在对源极电极和漏极电极进行湿蚀刻时一般使用的酸性的蚀刻液。因此，在使用氧化物半导体层的沟道蚀刻型的TFT中，利用干蚀刻使源极电极和漏极电极图案化。
但是，在该情况下，从源极电极和漏极电极露出的氧化物半导体层的沟道区域曝露于等离子体，因此由于该等离子体的热导致氧从氧化物半导体层脱离等，上述沟道区域受到等离子体损伤。结果，在氧化物半导体层容易发生氧缺损，形成栅格缺陷。这样的话，会导致断开电流的上升、电子迁移率的下降、阈值电压的上升、发生迟滞现象等，即使特地使用氧化物半导体层，TFT的特性也会下降。
于是，在形成源极电极和漏极电极之后，在大气气氛中进行退火处理，由此修复上述氧化物半导体层的栅格缺陷，使该半导体层的特性稳定化，但是当如上所述在源极电极和漏极电极例如采用钛层、铝层和钛层的叠层构造（Ti/Al/Ti）的情况下，在进行退火处理时，铝层的粒子扩散至钛层，该钛层成为钛铝合金层，因此该钛铝合金层与氧化物半导体层发生氧化还元反应，该氧化物半导体层金属化，断开电充上升等，结果TFT的特性受损。
本发明鉴于上述问题提出，其目的在于在使用氧化物半导体层的沟道蚀刻型的TFT中稳定地得到良好的特性。
用于解决问题的方法
为了达成上述目的，本发明研究源极电极和漏极电极的叠层构造，使得在进行用于使氧化物半导体层的特性稳定化的退火处理时，源极电极和漏极电极与氧化物半导体层不会发生氧化还原反应。
具体地说，本发明以TFT基板和具有它的液晶显示装置以及TFT基板的制造方法为对象，采取以下的解决方法，其中，该TFT基板具有：基底基板；和TFT，其包括：设置在该基底基板上的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与上述栅极电极重叠的方式设置的氧化物半导体层；和以各自的一部分与该氧化物半导体层连接的方式，并且以在该氧化物半导体层上相互相对的方式设置在上述栅极绝缘膜上的源极电极和漏极电极。
即，第一发明的特征在于，上述各源极电极和各漏极电极具有依次叠层有第一导电层、第二导电层和第三导电层的叠层体，上述第三导电层具有与氧化物半导体发生氧化还原反应的低电阻金属，上述第一导电层与上述氧化物半导体层直接接触，由干蚀刻形成，具有包括与上述第三导电层相比更难以与氧化物半导体发生氧化还原反应的IVB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属，上述第二导电层具有包括与上述第一导电层相比上述第三导电层的金属粒子不易扩散至上述第二导电层的VB族或VIB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属，上述半导体层在形成上述源极电极和漏极电极之后在包含氧的气氛中被进行退火处理而形成。
根据上述结构，第二导电层具有包含与第一导电层相比第三导电层的金属粒子不易扩散至第二导电层的VB族或VIB族的金属元素的高熔点金属，因此在对氧化物半导体层进行退火处理时，与氧化物半导体发生氧化还原反应的第三导电层的金属粒子不向第二导电层扩散，能够利用该第二导电层防止第三金属层的金属粒子向第一金属层扩散。而且，第一导电层具有包含与第三导电层相比更难以与氧化物半导体发生氧化还原反应的IVB族的金属元素的高熔点金属，因此在进行上述退火处理时，难以与氧化物半导体发生氧化还原反应，能够防止由源极电极和漏极电极还原氧化物半导体层而金属化。由此，能够通过上述退火处理修复氧化物半导体层的栅格缺陷，可靠地使该半导体层的特性稳定化。因此在使用氧化物半导体层的沟道蚀刻型的TFT中，能够稳定地得到良好的特性。
第二发明的特征在于，在第一发明的TFT基板中，上述第一导电层包含钛（Ti），上述第二导电层包含选自钼（Mo）、铬（Cr）、铌（Nb）、钽（Ta）和钨（W）中的至少一种元素，上述第三导电层包含选自铝（Al）、铜（Cu）和银（Ag）中的至少一种元素。
根据上述结构，能够具体地达到本发明的作用效果。
第三发明的特征在于，在第一或第二发明的TFT基板中，上述TFT被具有氧化硅的保护绝缘膜覆盖。
根据上述结构，一般来说，具有氧化硅的保护绝缘膜例如比氮化硅膜的氧的透过率高，因此，退火处理的氧有效地供给至氧化物半导体层的沟道区域。此外，保护绝缘膜具有氧化硅，由此能够抑制该保护绝缘膜例如具有氮化硅时所担心的膜中的氢脱离引起的氧化物半导体层的氧缺损的发生。
第四发明的特征在于，在第一～第三发明中的任一个TFT基板中，上述栅极绝缘膜具有氧化硅。
根据上述结构，能够抑制栅极绝缘膜例如具有氮化硅膜时所担心的膜中的氢脱离引起的氧化物半导体层的氧缺损的发生。
第五发明的特征在于，在第一～第四发明中的任一个TFT基板中，还具有对上述TFT的每一个设置的、与该TFT的漏极电极连接的像素电极，上述源极电极和漏极电极在上述第三导电层上还具有第四导电层，上述漏极电极的第四导电层与上述像素电极直接连接，该第四导电层与该像素电极以及上述第三导电层之间的离子化倾向的差小于该像素电极与第三导电层之间的离子化倾向的差。
根据上述结构，利用第四导电层缓冲漏极电极与像素电极之间的离子化倾向的差，因此能够抑制在该漏极电极与像素电极之间，由于电位不同的异种金属间的接触而发生的所谓电化腐蚀现象。
第六发明的特征在于，在第一～第五发明中的任一个TFT基板中，上述第一导电层为5nm以上且50nm以下的厚度。
假设第一导电层的厚度比5nm薄，则第一导电层对氧化物半导体层的覆盖性（coverage）容易变得不充分，因此在由湿蚀刻形成第二导电层和第三导电层，由干蚀刻仅形成第一导电层时，形成上述第二导电层和第三导电层时的蚀刻液浸透至氧化物半导体层，该氧化物半导体层被蚀刻，可能发生沟道区域的消失、膜剥离。
另一方面，假设第一导电层的厚度比50nm厚，则该第一导电层形成时的厚度不均比较大，由于该厚度不均引起的过蚀刻，氧化物半导体层的沟道区域曝露在等离子体中的时间变长，因此该沟道区域受到的等离子体损伤变大，TFT的特性可能会下降。
与此相对，当采用上述结构时，在由干蚀刻仅形成第一导电层时，第一导电层对氧化物半导体层的覆盖性良好，因此能够防止形成上述第二导电层和第三导电层时的蚀刻液浸透至氧化物半导体层，并且该第一导电层形成时的厚度不均引起的过蚀刻导致的氧化物半导体层的沟道区域曝露在等离子体中的时间变短，因此能够抑制该沟道区域的等离子体损伤，良好地抑制TFT的特性下降。
第七发明的特征在于，在第一～第六发明中的任一个TFT基板中，上述半导体层具有铟镓锌氧化物（Indium Gallium Zinc Oxide，以下称为In-Ga-Zn-O）类的氧化物半导体。
根据上述结构，在TFT中，能够具体地得到高迁移率、高可靠性和低断开电流的良好特性。
第八发明是液晶显示装置，其特征在于，包括：第一～第七发明中的任一个TFT基板；与该TFT基板相对配置的相对基板；和在上述TFT基板与上述相对基板之间设置的液晶层。
根据上述结构，第一～第六发明的TFT基板具有能够在使用氧化物半导体层的沟道蚀刻型的TFT中稳定得到良好的特性的优异特性，因此作为液晶显示装置，在压缩制造成本的同时也能够提高显示品质。
第九发明是第一发明的TFT基板的制造方法，其特征在于，包括：第一图案化工序，在上述基底基板上形成导电膜，将该导电膜使用第一光掩模进行图案化，由此形成上述栅极电极；栅极绝缘膜形成工序，以覆盖上述栅极电极的方式形成上述栅极绝缘膜；第二图案化工序，在上述栅极绝缘膜上形成具有氧化物半导体的半导体膜，将该半导体膜使用第二光掩模进行图案化，由此形成上述氧化物半导体层；第三图案化工序，以覆盖上述氧化物半导体层的方式，依次形成：具有包括IVB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属的第一导电膜；具有包括VB族或VIB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属的第二导电膜；和具有与氧化物半导体发生氧化还原反应的低电阻金属的第三导电膜，从而形成叠层导电膜，使用第三光掩模，将上述叠层导电膜中的第二导电膜和第三导电膜由湿蚀刻进行图案化，之后将剩下的上述第一导电膜由干蚀刻进行图案化，由此形成上述源极电极和漏极电极，将形成有上述源极电极和漏极电极的基板在含氧的气氛中进行退火处理。
根据上述制造方法，在第三图案化工序中由干蚀刻仅图案化第一导电层，因此形成源极电极和漏极电极的叠层导电膜成膜时的厚度不均引起的过蚀刻导致的氧化物半导体层的沟道区域曝露在等离子体中的时间变短，能够抑制该沟道区域的等离子体损伤，良好地抑制TFT的特性下降。此外，第二导电层具有包含与第一导电层相比第三导电层的金属粒子更难以扩散至第二导电层的VB族或VIB族的金属元素的高熔点金属，而且，第一导电层具有包含与第三导电层相比更难以与氧化物半导体发生氧化还原反应的IV族的金属元素的高熔点金属，因此在进行退火处理时，能够防止由源极电极和漏极电极还原氧化物半导体层而金属化，能够通过该退火处理修复氧化物半导体层的栅格缺陷，可靠地使该半导体层的特性稳定化。由此在使用氧化物半导体层的沟道蚀刻型的TFT中，能够稳定地得到良好的特性。
第十发明的特征在于，在第九发明的TFT基板的制造方法中，包括：第四图案化工序，以覆盖上述源极电极和漏极电极的方式形成保护绝缘膜，将该保护绝缘膜使用第四光掩模进行图案化，由此在上述漏极电极的对应位置形成接触孔；和第五图案化工序，在上述保护绝缘膜上，以经由上述接触孔与上述漏极电极连接的方式形成导电膜，使用第五光掩模将该导电膜进行图案化，由此以与上述漏极电极连接的方式形成像素电极。
根据上述制造方法，使用共计五块光掩模具体地制造TFT基板，因此与制造具有蚀刻阻挡层型的TFT的TFT基板的情况相比，因为没有作为蚀刻阻挡层起作用的沟道保护膜，所以相应地光掩模的块数变少，能够抑制制造成本。
第十一发明的特征在于，在第十发明的TFT基板的制造方法中，在上述第四图案化工序中的保护绝缘膜形成后，进行上述退火处理。
根据上述结构，虽然由于利用用于形成保护绝缘膜的CVD（Chemical Vapor Deposition）法的成膜，氧化物半导体层的沟道区域的氧可能会脱离，但在形成该保护绝缘膜后进行退火处理，因此能够有效地修复氧化物半导体层的氧缺损，可靠地使该半导体层的特性稳定化。
发明效果
根据本发明，在进行用于使氧化物半导体层的特性稳定化的退火处理时，源极电极和漏极电极与氧化物半导体层不发生氧化还原反应，因此在使用能够以低成本制造的氧化物半导体层的沟道蚀刻型的TFT中，能够稳定地得到良好的特性。而且，如果将该TFT基板应用于显示装置，则作为显示装置也能够在抑制制造成本的同时提高显示品质。
附图说明
图1是概要表示实施方式的液晶显示装置的平面图。
图2是表示图1的II-II线截面构造的截面图。
图3是概要表示实施方式的TFT基板的1个像素和各配线的端子部的结构的平面图。
图4是表示图3的A-A线、B-B线、C-C线截面构造的截面图。
图5是表示在TFT基板的制造中的第一图案化工序中形成了栅极电极的状态的图4对应位置的截面图。
图6是表示在TFT基板的制造中的栅极绝缘膜形成工序中形成了栅极绝缘膜的状态的图4对应位置的截面图。
图7是表示在TFT基板的制造中的第二图案化工序中形成了氧化物半导体层的状态的图4对应位置的截面图。
图8是表示在TFT基板的制造中的第三图案化工序中形成了叠层导电膜的状态的图4对应位置的截面图。
图9是表示在TFT基板的制造中的第三图案化工序中形成了抗蚀剂图案的状态的图4对应位置的截面图。
图10是表示在TFT基板的制造中的第三图案化工序中将氮化钼膜、铝膜和氮化钼膜图案化的状态的图4对应位置的截面图。
图11是表示在TFT基板的制造中的第三图案化工序中将钛膜图案化，形成了源极电极和漏极电极的状态的图4对应位置的截面图。
图12是表示在TFT基板的制造中的第四图案化工序中形成了保护绝缘膜的状态的图4对应位置的截面图。
具体实施方式
以下基于附图详细说明本发明的实施方式。另外，本发明并不限定于以下各实施方式。
（发明的实施方式）
图1是该实施方式的液晶显示装置S的概要平面图。图2是表示图1的II-II线截面构造的概要截面图。另外，图1中省略了图2所示的偏光板58的图示。
（液晶显示装置S的结构）
液晶显示装置S包括：以相互相对的方式配置的TFT基板10和相对基板50；将该TFT基板10和相对基板50的两外周缘部彼此接合的框状的密封件51；和在TFT基板10与相对基板50之间被封入密封件51的内侧的液晶层52。
该液晶显示装置S是透过型的液晶显示装置，在TFT基板10和相对基板50重叠的区域且在密封件51的内侧，即在设置有液晶层52的区域，具有进行图像显示的显示区域D。此外，在该显示区域D的外部，设置有TFT基板10从相对基板50例如以L字状等突出的端子区域10a。
显示区域D例如为矩形形状的区域，由作为图像的最小单位的像素矩阵状排列多个而构成。另一方面，在端子区域10a的一边侧（图1中的左边侧），经由各个各向异性导电膜（Anisotropic Conductive Film，以下称为ACF）安装有多个栅极驱动器集成电路（Integrated Circuit，以下称为IC）芯片53。此外，在端子区域10a的另一边侧（图1中的下边侧），经由各个ACF安装有多个源极驱动器IC芯片54。
TFT基板10和相对基板50例如形成为矩形形状，如图2所示，在相互相对的内侧表面分别设置有取向膜55、56，并且在外侧表面分别设置有偏光板57、58。液晶层52由具有电光学特性的向列的液晶材料等构成。
（TFT基板10的结构）
在图3和图4表示上述TFT基板10的概要结构图。图3是表示1个像素和各配线的端子部的平面图。图4是从图中左侧开始依次表示图3的A-A线、B-B线、C-C线截面构造的截面图。
TFT基板10具有图4所示的作为基底基板的玻璃基板等绝缘性基板12，在显示区域D中，如图3所示，在绝缘性基板12上设置有：以相互平行地延伸的方式设置的多个栅极配线14gl；按各个栅极配线14gl的每一个以沿着该各个栅极配线14gl延伸的方式设置的多个保持电容配线14hl；和以隔着绝缘膜在与各栅极配线14gl和各保持电容配线14hl交叉的方向上相互平行地延伸的方式设置的多个源极配线24sl。此处，栅极配线14gl和源极配线24sl以划分各像素的方式整体形成为栅格状。此外，各保持电容配线14hl以跨在栅极配线14gl延伸的方向上排列的多个像素横截该各个像素的方式延伸。
该TFT基板10进一步在上述各栅极配线14gl和各源极配线24sl的每个交叉部，即在各个像素的每一个，设置有TFT26、保持电容元件27和像素电极30pd。
各TFT26是沟道蚀刻型的TFT，如图4（A-A截面）所示，包括：在绝缘性基板12上设置的栅极电极14gd；以覆盖该栅极电极14gd的方式设置的栅极绝缘膜16；在该栅极绝缘膜16上以与上述栅极电极14gd重叠的方式设置的氧化物半导体层18sl；和以各自的一部分与上述氧化物半导体层18sl连接的方式，并且以在该氧化物半导体层18sl上相互相对的方式设置的源极电极24sd和漏极电极24dd。在这些源极电极24sd与漏极电极24dd之间的氧化物半导体层18sl部分构成沟道区域18c。
栅极电极14gd是构成对应的交叉部的栅极配线14gl的一部分，如图3所示，具有在该栅极配线14gl的宽度方向两侧突出的突出部，以该突出部的突出宽度调整上述TFT26的沟道长度。虽然没有图示，但该栅极电极14gd与栅极配线14gl一同例如通过依次叠层铝（Al）层、钛（Ti）层和氮化钛（TiN）层而一体构成。
此外，栅极绝缘膜16例如包括氮化硅（SiN）。由此，能够抑制在栅极绝缘膜16例如具有氮化硅膜时担心的膜中的氢脱离所导致的氧化物半导体层18sl的氧缺损的发生。氧化物半导体层18sl具有In-Ga-Zn-O类的氧化物半导体。
而且，源极电极24sd和漏极电极24dd包括叠层体，该叠层体通过依次叠层作为第一导电层的钛（Ti）层20s、20d、作为第二导电层的氮化钼（MoN）层21s、21d、作为第三导电层的铝（Al）层22s、22d和作为第四导电层的氮化钼（MoN）层23s、23d而一体构成。此处，铝层22s、22d容易与氧化物半导体发生氧化还原反应，钛层20s、20d与铝层22s、22d相比难以与氧化物半导体发生氧化还原反应。而且，与铝层22s、22d的金属粒子向钛层20s、20d的扩散相比，铝层22s、22d的金属粒子向氮化钼层21s、21d、23s、23d的扩散不易进行。
上述钛层20s、20d是将满满地形成在基板整面上的钛膜通过干蚀刻图案化而形成的，上述氮化钼层21s、21d、铝层22s、22d和氮化钼层23s、23d是将满满地形成在基板整面上的氮化钼膜、铝膜和氮化钼膜的叠层膜通过湿蚀刻图案化而形成的，在后文详细叙述。此处，钛层20s、20d的厚度，从使对氧化物半导体层18sl的覆盖性（coverage）良好，并且抑制在形成该钛层20s、21d时的干蚀刻导致的氧化物半导体层18sl的沟道区域18c的等离子体损伤的观点出发，优选为5nm以上且为50nm以下，例如为20nm左右。
如图4（B-B截面）所示，各保持电容元件27包括：由保持电容配线14hl的一部分构成的被栅极绝缘膜16覆盖的下部电极14hd；由与该下部电极14hd对应的栅极绝缘膜部分构成的介电层16h；和隔着该介电层16h与上述下部电极14hd重叠的岛状的上部电极24hd。上述下部电极14hd与保持电容配线14hl一同具有与栅极配线14gl和栅极电极14gd同样的叠层构造（TiN/Ti/Al）。上述上部电极24hd具有与源极电极24sd和漏极电极24dd同样的叠层构造（MoN/Al/MoN/Ti）。
上述各TFT26和各保持电容元件27，如图4所示，被具有氧化硅的保护绝缘膜28覆盖。通过这样使保护绝缘膜28具有氧化硅，能够抑制在该保护绝缘膜28例如具有氮化硅时担心的膜中的氢脱离导致的氧化物半导体层18sl的氧缺损的发生。在该保护绝缘膜28上设置有上述各像素电极30pd。
这些各像素电极30pd具有铟锡氧化物（Indium Tin Oxide，以下称为ITO），以覆盖保持电容元件27的方式在像素的大致整体形成。在上述保护绝缘膜28，在各像素的漏极电极24dd和上部电极24hd的对应位置形成有到达该各电极24dd、24hd的接触孔28a、28b。而且，各像素电极30pd经由该各接触孔28a、28b与对应的像素的漏极电极24dd和上部电极24hd连接。此处，各像素电极30pd与构成漏极电极24dd和上部电极24hd的最上层的氮化钼层23d、23h直接连接。这些具有ITO的像素电极30pd与氮化钼层23d、23h之间的离子化倾向的差小于像素电极30pd与铝层22d、22h之间的离子化倾向的差。利用氮化钼层23d、23h缓冲漏极电极24dd和上部电极24hd与像素电极30pd之间的离子化倾向的差，因此能够抑制该漏极电极24dd和上部电极24hd与像素电极30pd之间的电化腐蚀现象的发生。
此外，各栅极配线14gl引出至安装有栅极驱动器IC芯片53的端子区域10a，该引出的前端部分构成图3所示的栅极端子部14gt。该栅极端子部14gt经由在栅极绝缘膜16和保护绝缘膜28形成的图4（C-C截面）所示的接触孔29与在该绝缘膜28上设置的栅极连接电极30gt连接。该栅极连接电极30gt构成用于与栅极驱动器IC芯片53电连接的电极。
各源极配线24sl引出至安装有源极驱动器IC芯片54的端子区域10a，该引出的前端部分构成图3所示的源极端子部24st。该源极端子部24st经由在保护绝缘膜28形成的接触孔28c与在该绝缘膜28上形成的源极连接电极30st连接。该源极连接电极30st构成用于与源极驱动器IC芯片54电连接的电极。
各保持电容配线14hl的两端部延伸至设置有密封件51的区域，该两端部分别构成保持电容端子部14ht。该各保持电容端子部14ht与共用配线14cl连接，通过所谓的基板间电极连接件（common transfer）与后述的相对基板50的共用电极电连接，构成用于对保持电容配线14hl施加与上述共用电极同样的共用电压的电极。
（相对基板50的结构）
虽然省略了图示，但相对基板50包括：在作为基底基板的绝缘性基板上以与栅极配线14gl和源极配线24sl对应的方式栅格状设置的黑矩阵；以在该黑矩阵的栅格间周期性排列的方式设置的包括红色层、绿色层和蓝色层的多色的彩色滤光片；以覆盖这些黑矩阵和各彩色滤光片的方式设置的共用电极；和在该共用电极上柱状设置的感光间隔物。
（液晶显示装置S的动作）
在上述结构的液晶显示装置S中，在各像素，从栅极驱动器IC芯片53将栅极信号经由栅极配线14gl送至栅极电极14gd，在TFT26为导通状态时，从源极驱动器IC芯片54将源极信号经由源极配线24sl送至源极电极24sd，经由氧化物半导体层18sl和漏极电极24dd，对像素电极30pd写入规定的电荷，并且对保持电容元件27充电。此时，在TFT基板10的各像素电极30pd与相对基板50的共用电极之间产生电位差，对液晶层52施加规定的电压。此外，在各TFT26为断开状态时，利用在保持电容元件27形成的保持电容，抑制被写入对应的像素电极30pd的电压的下降。而且，在液晶显示装置S中，在各像素，根据施加于液晶层52的电压的大小的不同，液晶分子的取向状态改变，由此调整液晶层52的光透过率以显示图像。
制造方法
接着，对制造上述TFT基板10和液晶显示装置S的方法，参照图5～图12举出一个例子进行说明。图5是表示TFT基板10的制造方法中的第一图案化工序的图4对应位置的截面图，图6是表示TFT基板10的制造方法中的栅极绝缘膜成膜工序的图4对应位置的截面图，图7是表示TFT基板10的制造方法中的第二图案化工序的图4对应位置的截面图，图8～图11是表示TFT基板10的制造方法中的第三图案化工序的图4对应位置的截面图，图12是表示TFT基板10的制造方法中的第四图案化工序的图4对应位置的截面图。
本实施方式的液晶显示装置S的制造方法包括TFT基板制造工序、相对基板制造工序、贴合工序、安装工序。
（TFT基板制造工序）
TFT基板制造工序包括第一～第五图案化工序。
（第一图案化工序）
在预先准备的玻璃基板等绝缘性基板12上，通过溅射法，例如依次成膜钛膜、铝膜和钛膜等，形成叠层导电膜。接着，对于该叠层导电膜中的栅极配线14gl和栅极电极14gd、以及保持电容配线14hl和下部电极14hd的形成位置，通过使用第一光掩模的光刻形成抗蚀剂图案。接着，通过将该抗蚀剂图案作为掩模对上述叠层导电膜进行作为干蚀刻的一种的使用氯类气体的反应性离子蚀刻（Reactive Ion Etching，以下称为RIE）以进行图案化。之后，进行利用抗蚀剂剥离液的上述抗蚀剂图案的剥离和清洗，由此如图5所示，同时形成栅极配线14gl和栅极电极14gd、以及保持电容配线14hl和下部电极14hd。
（栅极绝缘膜形成工序）
在形成有上述栅极电极14gd和下部电极14hd等的基板上，通过CVD法形成氮化硅膜，成为图6所示的栅极绝缘膜16。
（第二图案化工序）
在形成有上述栅极绝缘膜16的基板上，通过溅射法形成具有In-Ga-Zn-O类氧化物半导体层的半导体膜。接着，对该半导体膜通过使用第二光掩模的光刻形成抗蚀剂图案。接着，以该抗蚀剂图案作为掩模对上述半导体膜通过在草酸液中进行湿蚀刻而进行图案化。之后，利用抗蚀剂剥离液进行上述抗蚀剂图案的剥离和清洗，由此如图7所示，形成氧化物半导体层18sl。
（第三图案化工序）
在形成有上述氧化物半导体层18sl的基板上，通过溅射法，依次形成钛膜20（例如厚度为20nm左右）、氮化钼膜21（例如厚度为50nm左右）、铝膜22（例如厚度为150nm左右）和氮化钼膜23（例如厚度为100nm左右），由此如图8所示形成叠层导电膜24。
接着，对上述叠层导电膜24，通过使用第三光掩模的光刻，如图9所示，在源极配线24sl和源极电极24sd、漏极电极24dd以及上部电极24hd的形成位置形成抗蚀剂图案。
然后，将上述抗蚀剂图案作为掩模对上述叠层导电膜24中的上侧三层的氮化钼膜21、铝膜22和氮化钼膜23在磷酸、醋酸和硝酸的混合液中例如在40℃中进行60秒的湿蚀刻而进行图案化，如图10所示，形成源极配线24sl和构成源极电极24sd、漏极电极24dd以及上部电极24hd的氮化钼层21s、21d、21h、铝层22s、22d、22h和氮化钼层23s、23d、23h。此时，钛膜20的厚度例如为20nm左右，因此钛膜20对氧化物半导体层18sl的覆盖性（coverage）良好，能够防止形成氮化钼层21s、21d、21h、铝层22s、22d、22h和氮化钼层23s、23d、23h时的蚀刻液浸透至氧化物半导体层18sl。
进一步，与上述抗蚀剂图案一起将刚才形成的氮化钼层21s、21d、21h、铝层22s、22d、22h和氮化钼层23s、23d、23h作为掩模，由RIE对剩下的钛膜20进行图案化，由此如图11所示，同时形成源极配线24sl和源极电极24sd、漏极电极24dd和上部电极24hd，构成TFT26和保持电容元件27。此时，钛膜20的厚度例如为20nm左右，因此通过由RIE仅对该钛膜20进行图案化，由于形成钛膜20时的厚度不均所引起的过蚀刻导致的氧化物半导体层18sl的沟道区域18c曝露在等离子体中的时间变短，能够抑制该沟道区域18c的等离子体损伤。
另外，上述RIE的蚀刻条件是，例如作为原料气体使用Cl2（流量100sccm左右）和BCl3（流量100sccm左右）的混合气体，使腔内压力为4Pa左右，使高频功率为1100W左右。
（第四图案化工序）
在形成有上述源极电极24sd和漏极电极24dd等的基板上，通过CVD法形成氧化硅膜，成为保护绝缘膜28。
接着，对形成有该保护绝缘膜28的基板，使用退火腔室，将氧气作为载气，在含氧的气氛中在大气压下进行100℃～450℃左右的高温退火处理。此时，一般来说，具有氧化硅的保护绝缘膜28例如与氮化硅膜相比氧的透过率较高，因此该退火处理的氧有效地被供给至氧化物半导体层18sl的沟道区域18c。这样，通过保护绝缘膜28形成后进行退火处理，即使由于用于形成该保护绝缘膜28的CVD法导致氧化物半导体层18sl的沟道区域18c曝露在等离子体中，该沟道区域18c的氧脱离，通过该退火处理，也能够修复氧化物半导体层18sl的氧缺损，使该半导体层18sl的特性稳定化。
接着，在进行退火处理后的基板上，通过使用第四光掩模的光刻，以在保护绝缘膜28的接触孔28a、28b、28c、29的形成位置开口的方式形成抗蚀剂图案。然后，将该抗蚀剂图案作为掩模对上述保护绝缘膜28由使用氟类气体的RIE进行图案化。之后，利用抗蚀剂剥离液进行上述抗蚀剂图案的剥离和清洗，由此如图12所示形成接触孔28a、28b、28c、29。
（第五图案化工序）
在上述保护绝缘膜28形成有接触孔28a、28b、28c、29的基板上，通过溅射法，形成例如ITO等透明导电膜。接着，对该透明导电膜，通过使用第五光掩模的光刻，在像素电极30pd、栅极连接电极30gd和源极连接电极30sd的形成位置形成抗蚀剂图案。然后，以该抗蚀剂图案作为掩模对上述透明导电膜在草酸液中进行湿蚀刻而进行图案化。之后利用抗蚀剂剥离液进行上述抗蚀剂图案的剥离和清洗，由此形成像素电极30pd、栅极连接电极30gd和源极连接电极30sd。
如上所述，能够制造图4所示的TFT基板10。
（相对基板制造工序）
首先，在玻璃基板等绝缘性基板上，通过旋转涂敷法或狭缝涂敷法，例如在涂敷着色成黑色的感光性树脂之后，使用掩模对该涂敷膜进行曝光之后进行显影由此图案化，形成黑矩阵。
接着，在形成有黑矩阵的基板上，例如涂敷着色为红、绿或蓝的负型的丙烯酸类的感光性树脂，对该涂敷膜利用光掩模进行曝光之后进行显影由此图案化，形成所选择的颜色的着色层（例如红色层）。进一步，其它2色的着色层（例如绿色层和蓝色层），也通过反复进行同样的处理而形成，形成彩色滤光片。
接着，在形成有彩色滤光片的基板上，通过溅射法例如形成ITO膜，形成共用电极。之后，在形成有共用电极的基板上，通过旋转涂敷法，涂敷正型的苯酚酚醛（phenol novolac）类的感光性树脂，对该涂敷膜利用光掩模进行曝光之后进行显影由此图案化，形成感光间隔物。
如上所述能够制造相对基板50。
（贴合工序）
首先，在TFT基板10的表面通过印刷法涂敷聚酰亚胺类树脂之后，对该涂敷膜进行烧制和研磨处理，由此形成取向膜55。此外，对相对基板50的表面也是通过印刷法涂敷聚酰亚胺类树脂之后，对该涂敷膜进行烧制和研磨处理，由此形成取向膜56。
接着，使用分配器等，对设置有取向膜56的相对基板50，将具有紫外线固化性和热固化性的并用类树脂等的密封材料51形成为矩形形状。接着，在相对基板50的密封件51的内侧区域滴下规定量的液晶材料。
然后，将滴下有液晶材料的相对基板50和设置有取向膜55的TFT基板10在减压条件下贴合，之后将该贴合后的贴合体放置在大气压下，由此对贴合体的表面加压。进一步，对贴合体的密封件51照射UV（UltraViolet，紫外线）光，使密封件51准固化，之后对该贴合体加热，由此使密封件51正式固化，接合TFT基板10和相对基板50。
之后，对相互接合的TFT基板10和相对基板50的外表面分别贴附偏光板57、58。
（安装工序）
在两面贴附有偏光板57、58的贴合体中的端子区域10a配置ACF之后，经由这些ACF将各栅极驱动器IC芯片53和各源极驱动器IC芯片54热压接至端子区域10a，由此将该各驱动器IC芯片53、54安装于贴合体。
进行以上的工序能够制造液晶显示装置S。
实施方式的效果
由此，根据该实施方式，氮化钼层21s、23s、21d、23d与钛层20s、20d相比，铝层22s、22d的金属粒子难以扩散至上述氮化钼层，因此在对氧化物半导体层18sl进行退火处理时，与氧化物半导体层18sl发生氧化还原反应的铝层22s、22d的金属粒子不会扩散至氮化钼层21s、23s、21d、23d，利用下层的氮化钼层21s、21d能够防止铝层22s、22d的金属粒子扩散至最下层的钛层20s、20d。而且，钛层20s、20d与铝层22s、22d相比难以与氧化物半导体发生氧化还原反应，因此在进行上述退火处理时，难以与氧化物半导体发生氧化还原反应，能够防止由源极电极24sd和漏极电极24dd还原氧化物半导体层18sl使其金属化。由此，通过上述退火处理能够良好地修复氧化物半导体层18sl的栅格缺陷，可靠地使该半导体层18sl的特性稳定化。由此，在使用氧化物半导体层18sl的沟道蚀刻型的TFT26中，能够稳定得到良好的特性。结果能够使用共计5块掩模以低成本制造TFT基板10，而且能够提高显示品质。
另外，在上述实施方式中，例示了源极电极24sd和漏极电极24dd是作为第一导电层采用钛层20s、20d、作为第二导电层采用氮化钼层21s、21d、作为第三导电层采用铝层22s、22d、作为第四导电层采用氮化钼层23s、23d的叠层构造（MoN/Al/MoN/Ti）的情况，本发明并不限定于此。
即，代替钛（Ti），第一导电层20s、20d也可以具有氮化钛（TiN）、氧化钛（TiO）、以钛（Ti）为主要成分的合金等高熔点金属，此外，只要具有IVB族的金属元素、以其为主要成分的合金、或它们的氮化物或氧化物即可。
此外，代替氮化钼（MoN），第二导电层21s、21d可以具有钼（Mo）、以钼为主要成分的合金、或者铬（Cr）、铌（Nb）、钽（Ta）或钨（W）、以它们为主要成分的合金、或它们的氮化物或氧化物等高熔点金属，只要具有VB族或VIB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物即可。
此外，代替铝（Al），第三导电层22s、22d可以具有铜（Cu）、银（Ag），此外也可以具有电阻率为5μΩ·cm以下的低电阻的金属材料。
此外，代替氮化钼（MoN），第四导电层23s、23d可以具有钼（Mo）、以钼为主要成分的合金、或者铬（Cr）、铌（Nb）、钽（Ta）或钨（W）、以它们为主要成分的合金、或它们的氮化物或氧化物等高熔点金属，也可以具有VB族或VIB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物，只要具有该第四导电层与第三导电层22d以及像素电极30pd之间的离子化倾向的差小于该第三导电层22d与像素电极30pd之间的离子化倾向的差的金属材料即可。
作为具体的源极电极24sd和漏极电极24dd的其它叠层构造，例如能够举出代替最下层的钛层20s、20d，具有钨层的叠层构造（MoN/Al/MoN/W）、具有钽层的叠层构造（MoN/Al/MoN/Ta）等。
此外，如果漏极电极24dd与像素电极30pd之间的电化腐蚀现象较弱，则也可以没有第四导电层23sd、23dd。作为该情况下的叠层构造，例如能够举出作为第一导电层采用钛层、作为第二导电层采用氮化钼层和作为第三导电层采用铜层的叠层构造（Cu/MoN/Ti），代替该叠层构造的铜层，具有钨层的叠层构造（Cu/MoN/W）、具有钽层的叠层构造（Cu/MoN/Ta）等。
此外，在上述实施方式中，例示了使用In-Ga-Zn-O类的氧化物半导体层的TFT，但本发明也能够应用于具有使用铟硅锌氧化物（In-Si-Zn-O）类、铟铝锌氧化物（In-Al-Zn-O）类、锡硅锌氧化物（Sn-Si-Zn-O）类、锡铝锌氧化物（Sn-Al-Zn-O）类、锡镓锌氧化物（Sn-Ga-Zn-O）类、镓硅锌氧化物（Ga-Si-Zn-O）类、镓铝锌氧化物（Ga-Al-Zn-O）类、铟铜锌氧化物（In-Cu-Zn-O）类、锡铜锌氧化物（Sn-Cu-Zn-O）类、锡氧化物（Zn-O）类、铟氧化物（In-O）类等其它氧化物半导体层的TFT的TFT基板。
此外，在上述实施方式中，在TFT基板制造工序中，在形成保护绝缘膜28之后，且在将接触孔28a、28b、28c、29形成于该保护绝缘膜28之前进行退火处理，但该退火处理只要是在形成源极电极24sd和漏极电极24dd之后，则即可以在形成保护绝缘膜28之前，也可以在将接触孔28a、28b、28c、29形成于该保护绝缘膜28之后进行。
此外，在上述各实施方式中，举出构成透过型的液晶显示装置S的TFT基板10为例进行了说明，但本发明并不限定于此，本发明的TFT基板10也能够应用于反射型或透过反射两用型的液晶显示装置、有机EL（Electroluminescence）显示装置等其它各种显示装置和它们的制造方法。
以上说明了本发明的优选实施方式，但本发明的技术范围并不限定于上述实施方式所记载的范围。本领域的技术人员应该能够理解，上述实施方式是例示，能够对这些各构成要素、各处理过程的组合进一步进行各种变形，而且这些变形例也属于本发明的范围。
工业上的可利用性
如以上所说明的那样，本发明在使用氧化物半导体层的沟道蚀刻型的TFT中，能够稳定地得到良好的特性，因此对于TFT基板和具有它的液晶显示装置、有机EL显示装置等各种显示装置以及它们的制造方法是有用的。
附图标记说明
S液晶显示装置
10TFT基板（薄膜晶体管基板）
12绝缘性基板（基底基板）
14gd栅极电极
16栅极绝缘膜
18sl氧化物半导体层
20钛膜（第一导电膜）
21氮化钼膜（第二导电膜）
22铝膜（第三导电膜）
24叠层导电膜
24sd源极电极
24dd漏极电极
20s、20d、20h钛层（第一导电层）
21s、21d、21h氮化钼层（第二导电层）
22s、22d、22h铝层（第三导电层）
23s、23d、23h氮化钼层（第四导电层）
26TFT（薄膜晶体管）
28保护绝缘膜
20a、20b、20c、29接触孔
30pd像素电极
50相对基板
52液晶层

Claims (12)

1.一种薄膜晶体管基板，其特征在于，具有：
基底基板；和
薄膜晶体管，其包括：设置在所述基底基板上的栅极电极；以覆盖该栅极电极的方式设置的栅极绝缘膜；在该栅极绝缘膜上以与所述栅极电极重叠的方式设置的具有氧化物半导体的半导体层；和以各自的一部分与该半导体层连接，并且以在该半导体层上相互相对的方式设置在所述栅极绝缘膜上的源极电极和漏极电极，
所述各源极电极和各漏极电极具有依次叠层有第一导电层、第二导电层和第三导电层的叠层体，
所述第三导电层具有与氧化物半导体发生氧化还原反应的低电阻金属，
所述第一导电层与所述半导体层直接接触，由干蚀刻形成，具有包括与所述第三导电层相比更难以与氧化物半导体发生氧化还原反应的IVB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属，
所述第二导电层具有包括与所述第一导电层相比所述第三导电层的金属粒子不易扩散至所述第二导电层的VB族或VIB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属，
所述半导体层在形成所述源极电极和漏极电极之后在含氧的气氛中被进行退火处理而形成，其中，
所述第一导电层包含钛，
所述第三导电层包含选自铝、铜和银中的至少一种元素。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述第二导电层包含选自钼、铬、铌、钽和钨中的至少一种元素。
3.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述薄膜晶体管被具有氧化硅的保护绝缘膜覆盖。
4.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述栅极绝缘膜具有氧化硅。
5.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
还具有对所述薄膜晶体管的每一个设置的、与该薄膜晶体管的漏极电极连接的像素电极，
所述源极电极和漏极电极在所述第三导电层上还具有第四导电层，
所述漏极电极的第四导电层与所述像素电极直接连接，该第四导电层与该像素电极和所述第三导电层之间的离子化倾向的差小于该像素电极与第三导电层之间的离子化倾向的差。
6.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述第一导电层为5nm以上且50nm以下的厚度。
7.如权利要求1或2所述的薄膜晶体管基板，其特征在于：
所述半导体层具有铟镓锌氧化物类的氧化物半导体。
8.一种液晶显示装置，其特征在于，包括：
如权利要求1或2所述的薄膜晶体管基板；
与所述薄膜晶体管基板相对配置的相对基板；和
在所述薄膜晶体管基板与所述相对基板之间设置的液晶层。
9.一种薄膜晶体管基板的制造方法，其特征在于：该薄膜晶体管基板的制造方法制造权利要求1所述的薄膜晶体管基板，该方法包括：
第一图案化工序，在所述基底基板上形成导电膜，使用第一光掩模将该导电膜进行图案化，由此形成所述栅极电极；
栅极绝缘膜形成工序，以覆盖所述栅极电极的方式形成所述栅极绝缘膜；
第二图案化工序，在所述栅极绝缘膜上形成具有氧化物半导体的半导体膜，使用第二光掩模将该半导体膜进行图案化，由此形成所述半导体层；
第三图案化工序，以覆盖所述半导体层的方式，依次形成：具有包括IVB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属的第一导电膜；具有包括VB族或VIB族的金属元素、以它们为主要成分的合金、或它们的氮化物或氧化物的高熔点金属的第二导电膜；和具有与氧化物半导体发生氧化还原反应的低电阻金属的第三导电膜，从而形成叠层导电膜，使用第三光掩模，将所述叠层导电膜中的第二导电膜和第三导电膜通过湿蚀刻进行图案化，之后将剩下的所述第一导电膜通过干蚀刻进行图案化，由此形成所述源极电极和漏极电极，
将形成有所述源极电极和漏极电极的基板在含氧的气氛中进行退火处理，其中，
所述第一导电膜包含钛，
所述第三导电膜包含选自铝、铜和银中的至少一种元素。
10.如权利要求9所述的薄膜晶体管基板的制造方法，其特征在于，包括：
第四图案化工序，以覆盖所述源极电极和漏极电极的方式形成保护绝缘膜，使用第四光掩模将该保护绝缘膜进行图案化，由此在所述漏极电极的对应位置形成接触孔；和
第五图案化工序，在所述保护绝缘膜上，以经由所述接触孔与所述漏极电极连接的方式形成导电膜，使用第五光掩模将该导电膜进行图案化，由此以与所述漏极电极连接的方式形成像素电极，
在所述第四图案化工序中的保护绝缘膜形成前，进行所述退火处理。
11.如权利要求9所述的薄膜晶体管基板的制造方法，其特征在于，包括：
第四图案化工序，以覆盖所述源极电极和漏极电极的方式形成保护绝缘膜，使用第四光掩模将该保护绝缘膜进行图案化，由此在所述漏极电极的对应位置形成接触孔；和
第五图案化工序，在所述保护绝缘膜上，以经由所述接触孔与所述漏极电极连接的方式形成导电膜，使用第五光掩模将该导电膜进行图案化，由此以与所述漏极电极连接的方式形成像素电极，
在所述第四图案化工序中的保护绝缘膜形成后，进行所述退火处理。
12.如权利要求9～11中任一项所述的薄膜晶体管基板的制造方法，其特征在于：
所述氧化物半导体为铟镓锌氧化物类的氧化物半导体。
CN201180022051.9A 2010-06-08 2011-05-16 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法 Active CN102870221B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010131117 2010-06-08
JP2010-131117 2010-06-08
PCT/JP2011/002701 WO2011155125A1 (ja) 2010-06-08 2011-05-16 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法

Publications (2)

Publication Number Publication Date
CN102870221A CN102870221A (zh) 2013-01-09
CN102870221B true CN102870221B (zh) 2014-03-26

Family

ID=45097747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180022051.9A Active CN102870221B (zh) 2010-06-08 2011-05-16 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法

Country Status (5)

Country Link
US (1) US8507916B2 (zh)
JP (1) JP5133469B2 (zh)
KR (1) KR101280702B1 (zh)
CN (1) CN102870221B (zh)
WO (1) WO2011155125A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096264A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101280702B1 (ko) * 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법
KR101793048B1 (ko) * 2011-06-28 2017-11-21 삼성디스플레이 주식회사 평판표시장치용 백플레인 및 그의 제조방법
WO2013191033A1 (ja) * 2012-06-19 2013-12-27 シャープ株式会社 半導体装置およびその製造方法
CN104508808B (zh) * 2012-07-27 2017-05-17 夏普株式会社 半导体装置及其制造方法
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
JP6169189B2 (ja) * 2013-12-11 2017-07-26 シャープ株式会社 液晶表示装置およびその駆動方法
JP6227396B2 (ja) * 2013-12-20 2017-11-08 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
CN103811327A (zh) * 2014-02-14 2014-05-21 上海和辉光电有限公司 薄膜晶体管的制作方法
KR102245497B1 (ko) 2014-08-08 2021-04-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
AT14576U1 (de) 2014-08-20 2016-01-15 Plansee Se Metallisierung für ein Dünnschichtbauelement, Verfahren zu deren Herstellung und Sputtering Target
KR101624695B1 (ko) * 2014-10-14 2016-05-26 서종현 박막 트랜지스터 제조 방법 및 박막 트랜지스터
CN105785684A (zh) * 2014-12-25 2016-07-20 业鑫科技顾问股份有限公司 薄膜晶体管基板、其制作方法及使用之液晶显示面板
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105097942A (zh) * 2015-06-12 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、氧化物背板和显示装置
CN106571373B (zh) * 2016-10-17 2020-12-29 武汉华星光电技术有限公司 一种信号线在制备过程中高温退火及曝光后的预处理方法
WO2018180842A1 (ja) * 2017-03-29 2018-10-04 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板の製造方法、表示装置
US20210119007A1 (en) * 2017-08-01 2021-04-22 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate
KR102569727B1 (ko) * 2017-11-08 2023-08-22 엘지디스플레이 주식회사 표시장치
KR20200102041A (ko) * 2019-02-20 2020-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
KR20210009000A (ko) 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
CN113903286B (zh) * 2021-09-30 2024-04-23 昆山国显光电有限公司 显示面板、显示面板的驱动方法、制备方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731364B2 (en) * 2001-09-28 2004-05-04 Hitachi, Ltd. Liquid crystal display device
US7632694B2 (en) * 2004-06-15 2009-12-15 Taiwan Tft Lcd Association Manufacturing method for a TFT electrode for preventing metal layer diffusion

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US6678017B1 (en) * 1998-06-08 2004-01-13 Casio Computer Co., Ltd. Display panel and method of fabricating the same
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI220534B (en) * 2003-09-16 2004-08-21 Ind Tech Res Inst Method of fabricating thin film transistor (TFT) array
KR101318436B1 (ko) * 2006-06-14 2013-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
CA2673833C (en) * 2007-02-16 2012-03-06 Nippon Mining & Metals Co., Ltd. Method of recovering valuable metal from scrap containing conductive oxide
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
JP2009266938A (ja) 2008-04-23 2009-11-12 Rohm Co Ltd 半導体素子
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
GB2462591B (en) * 2008-08-05 2013-04-03 Cambridge Display Tech Ltd Organic thin film transistors and methods of making the same
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5590877B2 (ja) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
KR101753428B1 (ko) * 2009-09-07 2017-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 조명 장치 및 전자 기기
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法
WO2011055856A1 (ja) * 2009-11-05 2011-05-12 住友金属鉱山株式会社 透明導電膜の製造方法及び透明導電膜、それを用いた素子、透明導電基板並びにそれを用いたデバイス
WO2011070981A1 (ja) * 2009-12-09 2011-06-16 シャープ株式会社 半導体装置およびその製造方法
US9701849B2 (en) * 2010-02-17 2017-07-11 Sumitomo Metal Mining Co., Ltd. Method of manufacturing transparent conductive film, the transparent conductive film, element and transparent conductive substrate using the film, as well as device using the substrate
JP2011222167A (ja) * 2010-04-06 2011-11-04 Sony Corp 透明導電膜および光電変換素子
JP2011228224A (ja) * 2010-04-23 2011-11-10 Sony Corp 透明電極基板および光電変換素子
KR101280702B1 (ko) * 2010-06-08 2013-07-01 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치, 그리고 박막 트랜지스터 기판의 제조방법
WO2011162105A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, display, and electronic device
JP5969745B2 (ja) * 2010-09-10 2016-08-17 株式会社半導体エネルギー研究所 半導体装置
KR20120032904A (ko) * 2010-09-29 2012-04-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
JP2013083758A (ja) * 2011-10-07 2013-05-09 Sony Corp 表示装置およびその製造方法、並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731364B2 (en) * 2001-09-28 2004-05-04 Hitachi, Ltd. Liquid crystal display device
US7632694B2 (en) * 2004-06-15 2009-12-15 Taiwan Tft Lcd Association Manufacturing method for a TFT electrode for preventing metal layer diffusion

Also Published As

Publication number Publication date
CN102870221A (zh) 2013-01-09
JP5133469B2 (ja) 2013-01-30
US8507916B2 (en) 2013-08-13
US20130056729A1 (en) 2013-03-07
KR20120135924A (ko) 2012-12-17
JPWO2011155125A1 (ja) 2013-08-01
WO2011155125A1 (ja) 2011-12-15
KR101280702B1 (ko) 2013-07-01

Similar Documents

Publication Publication Date Title
CN102870221B (zh) 薄膜晶体管基板、具有它的液晶显示装置和薄膜晶体管基板的制造方法
US7605091B2 (en) Etchant for conductive materials and method of manufacturing a thin film transistor array panel using the same
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
US7352004B2 (en) Thin film transistor array panel and method for manufacturing the same
US7301170B2 (en) Thin film transistor array panel and method for manufacturing the same
CN100517734C (zh) Tft阵列衬底的制造方法
US7952123B2 (en) Thin film transistor substrate and display device
WO2012008080A1 (ja) 薄膜トランジスタ基板
CN103295970B (zh) 阵列基板、其制造方法及显示装置
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
CN103069334A (zh) 显示装置用基板及其制造方法、显示装置
CN100539193C (zh) Tft阵列衬底、其制造方法以及显示装置
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US20210119007A1 (en) Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate
JP4954868B2 (ja) 導電層を備えた基板の製造方法
US20190198679A1 (en) Thin film transistor substrate, liquid crystal display device including same, and method for producing thin film transistor substrate
CN101330061A (zh) 像素结构的制作方法
KR101066484B1 (ko) 액정표시소자의 제조방법
KR101350409B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20060114995A (ko) 박막 트랜지스터 기판의 제조 방법
KR20140111527A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant