CN109979946B - 一种阵列基板及其制造方法和显示面板 - Google Patents

一种阵列基板及其制造方法和显示面板 Download PDF

Info

Publication number
CN109979946B
CN109979946B CN201910197080.7A CN201910197080A CN109979946B CN 109979946 B CN109979946 B CN 109979946B CN 201910197080 A CN201910197080 A CN 201910197080A CN 109979946 B CN109979946 B CN 109979946B
Authority
CN
China
Prior art keywords
layer
metal
molybdenum
molybdenum nitride
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910197080.7A
Other languages
English (en)
Other versions
CN109979946A (zh
Inventor
卓恩宗
杨凤云
莫琼花
张勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN201910197080.7A priority Critical patent/CN109979946B/zh
Publication of CN109979946A publication Critical patent/CN109979946A/zh
Priority to PCT/CN2020/078390 priority patent/WO2020187073A1/zh
Priority to US17/418,259 priority patent/US20220068976A1/en
Application granted granted Critical
Publication of CN109979946B publication Critical patent/CN109979946B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Abstract

本发明公开了一种阵列基板及其制造方法和显示面板。阵列基板的制造方法包括步骤：形成基底层；在所述基底层上形成半导体层；在所述半导体层上形成金属层，所述金属层的上表面含有第一氮化物或者第一氧化物；将所述金属层蚀刻成源漏极；在所述源漏极上形成钝化层，所述钝化层为与所述第一氮化物对应设置的第二氮化物结构，或与所述第一氧化物对应设置的第二氧化物结构。本申请的源漏极中含有氮化钼，当由氮化物材料构成的钝化层沉积在源漏极上时，两种含氮结构会产生吸附力，从而使钝化层在源漏极上贴合更加紧密，在蚀刻钝化层时，与源漏极贴合的钝化层部分会蚀刻较慢，从而改善钝化层的钻蚀现象。

Description

一种阵列基板及其制造方法和显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制造方法和显示面板。
背景技术
液晶显示器作为传递信息的主要媒介，已经被广泛应用于工作、生活中的各个领域。但是很少有人知道看似简单的液晶面板，其制作需要成百上千道工序。一般而言，液晶显示面板是由包含薄膜晶体管等主动元件的阵列基板、包含彩色滤光片等元件的彩膜基板以及夹置其中的液晶盒所组成，位于阵列基板表面的透明电极层需要与主动开关中的金属层连接。
在阵列基板的制作中，金属层表面的钝化层在刻蚀形成接触孔洞时，容易出现钻蚀(Passivation Undercut)现象，严重时可能直接导致液晶面板显示异常。
发明内容
本发明所要解决的技术问题是提供一种阵列基板及其制造方法和显示面板，以改善钝化层的钻蚀现象。
为实现上述目的，本发明公开了一种阵列基的制造方法，包括步骤：
形成基底层；
在所述基底层上形成半导体层；
在所述半导体层上形成金属层，所述金属层的上表面含有第一氮化物或者第一氧化物；
将所述金属层蚀刻成源漏极；
在所述源漏极上形成钝化层，所述钝化层为与所述第一氮化物对应设置的第二氮化物结构，或与所述第一氧化物对应设置的第二氧化物结构。
可选的，所述金属层包括设置在所述半导体层上的金属基层，以及设置在所述金属基层上的第一氮化物层，所述第一氮化物层为氮化钼层，所述钝化层为氮化物结构；所述在半导体层上形成金属层，所述金属层的上表面含有第一氮化物或者第一氧化物的步骤中，包括步骤：
在所述半导体层上沉积钼金属材料；
在所述钼金属材料上通入氮气，并同时将氮气通过电浆制程分解成氮原子，所述氮原子沉积到钼金属材料表面反应后形成氮化钼层。
可选的，所述金属层包括设置在所述半导体层上的金属基层，以及设置在所述金属基层上的第一氮化物层，所述第一氮化物层为氮化钼层，所述钝化层为氮化物结构；所述在半导体层上形成金属层，所述金属层的上表面含有第一氮化物或者第一氧化物的步骤中，包括步骤：
在所述半导体层上沉积金属材料基层；
在所述金属材料基层上沉积钼金属材料，并同时通入氮气，反应后形成氮化钼材料；
蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层。
可选的，所述在半导体层上沉积金属材料基层的步骤中，包括步骤：
在半导体层上沉积钼金属材料；
在钼金属材料上沉积铝金属材料以形成包括钼金属材料和铝金属材料的金属材料基层；
所述蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层的步骤中，包括步骤：
蚀刻钼金属材料形成钼金属层，蚀刻铝金属材料形成铝金属层以得到包括钼金属层和铝金属层的金属基层。
可选的，所述在金属材料基层上沉积钼金属材料，并同时通入氮气，反应后形成氮化钼材料的步骤中，在金属材料基层上沉积钼金属材料，并同时以第一流量通入氮气，反应后形成第一氮化钼材料，以第二流量通入氮气，反应后形成第二氮化钼材料，以第三流量通入氮气，反应后形成第三氮化钼材料；所述蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层的步骤中，蚀刻所述第一氮化钼材料形成第一氮化钼层，蚀刻所述第二氮化钼材料形成第二氮化钼层，蚀刻所述第三氮化钼材料形成第三氮化钼层；所述第一流量为200ml/min，所述第三流量为1000ml/min，所述第二流量小于所述第三流量。
本发明还公开了一种阵列基板，包括：基底层；半导体层，设置在所述基底层上；金属层，设置在所述半导体层上，被蚀刻为源漏极，所述金属层的上表面含有第一氮化物或者第一氧化物；钝化层，设置在所述源漏极上，所述钝化层为与所述第一氮化物对应设置的第二氮化物结构，或与所述第一氧化物对应设置的第二氧化物结构。
可选的，所述金属层包括金属基层和氮化钼层，所述金属基层设置在所述半导体层上，所述氮化钼层设置在所述金属基层上，且所述氮化钼层与所述钝化层相贴合，所述钝化层为氮化物结构。
可选的，所述金属基层包括钼金属层和铝金属层，所述钼金属层设置在所述半导体层上，所述铝金属层设置在所述钼金属层上，所述氮化钼层设置在所述铝金属层上。
可选的，所述氮化钼层包括第一氮化钼层、第二氮化钼层和第三氮化钼层；所述第一氮化钼层设置在所述金属基层上，所述第二氮化钼层设置在所述第一氮化钼层上，所述第三氮化钼层设置在所述第二氮化钼层上，所述第一氮化钼层中氮的摩尔量小于所述第二氮化钼层中氮的摩尔量，所述第二氮化钼层中氮的摩尔量小于所述第三氮化钼层中氮的摩尔量。
本发明还公开了一种显示面板，包括如上所述的阵列基板。
相对于源漏极不含第一氮化物或者第一氧化物的方案来说，本申请中源漏极的上表面含有第一氮化物或者第一氧化物，当由与所述第一氮化物对应设置的第二氮化物结构，或与所述第一氧化物对应设置的第二氧化物结构构成的钝化层沉积在源漏极上时，两种含氮结构或含氧结构会产生吸附力，从而使钝化层在源漏极上贴合更加紧密，如此，在进行蚀刻，钝化层与源漏极的贴合处不容易出现钻蚀现象，从而提高显示面板良率。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是一种主动开关的示意图；
图2是一种钝化层钻蚀现象的示意图；
图3是另一种钝化层钻蚀现象的示意图；
图4是本发明的一实施例的一种阵列基板制造方法的流程图；
图5是本发明基于图4的一种阵列基板制造方法的流程图；
图6是本发明基于图4的另一种阵列基板制造方法的流程图；
图7是本发明基于图6的另一种阵列基板制造方法的流程图；
图8是本发明的一实施例的一种阵列基板的示意图；
图9是本发明的另一实施例的一种阵列基板的示意图；
图10是本发明的另一实施例的一种阵列基板的示意图；
图11是本发明的另一实施例的一种阵列基板的示意图；
图12是本发明的另一实施例的一种显示面板的示意图。
其中，100、显示面板；200、阵列基板；210、衬底；220、主动开关；221、栅极金属层；222、栅极绝缘层；223、基底层；224、半导体层；225、金属层；2251、金属基层；2252、钼金属层；2253、铝金属层；2254、氮化钼层；2255、第一氮化钼层；2256、第二氮化钼层；2257、第三氮化钼层；226、源漏极；227、钝化层；230、透明电极层；300、彩膜基板；400、液晶层。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
图1是一种阵列基板200的示意图，如图1所示，发明人了解到的一种阵列基板200，包括主动开关220、衬底210和透明电极层230，主动开关220设置在衬底210上与透明电极层230之间，沿背离衬底210的方向依次包括：栅极金属层221、栅极绝缘层222、半导体层224、源漏极226和钝化层227；其中钝化层227被蚀刻出过孔，透明电极层230通过过孔与漏极连接，然而过孔在蚀刻时容易出现钻蚀(Passivation Undercut)现象。
图2为钝化层227发生钻蚀现象的示意图，图中M为钝化层227上出现的钻蚀现象，严重时可能直接导致显示面板100显示异常，钻蚀现象轻微时，可能成为潜伏问题，在使用中导致显示面板100显示出现暗点等问题，会影响显示面板100的品质。
图3为透明电极层230铺设在发生钻蚀的钝化层227上的示意图，图中N为透明电极层230受到钻蚀现象影响的部分，从图中可以看到，在过孔中透明电极层230的厚度不均匀，甚至在钝化层227钻蚀部分的透明电极层230可能会断掉，从而会导致显示面板100的显示异常等问题。
下面参考附图和可选的实施例对本发明作进一步说明。
图4是一种阵列基板200制造方法的流程图，如图4所示，本发明实施例公布了一种阵列基板200的制造方法，包括步骤：
S1：形成基底层；
S2：在基底层上形成半导体层；
S3：在半导体层上形成金属层，金属层的上表面含有第一氮化物或者第一氧化物；
S4：将金属层蚀刻成源漏极；
S5：在源漏极上形成钝化层，钝化层为与第一氮化物对应设置的第二氮化物结构，或与第一氧化物对应设置的第二氧化物结构。
本申请中的源漏极226的上表面含有第一氮化物或者第一氧化物，当由与第一氮化物对应设置的第二氮化物结构，或与第一氧化物对应设置的第二氧化物结构构成的钝化层227沉积在源漏极226上时，两种含氮结构中的氮原子或两种含氧结构中的氧原子会相互吸引，这是由于相同原子之间的范德华力比异种原子之间的范德华力大，从而使钝化层227与源漏极226产生吸附力，导致钝化层227在源漏极226上贴合更加紧密，如此，在进行蚀刻，钝化层227与源漏极226的贴合处不容易出现钻蚀现象，从而提高显示面板100良率。
其中，基底层223包括衬底210、栅极金属层221和栅极绝缘层222，其中栅极金属层221设置在衬底210上，栅极绝缘层222设置在栅极金属层221上，半导体层224设置在栅极金属层221上，其中，半导体层224包括有源层和欧姆接触层，或半导体层224只包括有源层。
具体的，在形成含有第一氮化物层或者第一氧化物层的源漏极226时只需要一道蚀刻工序，不需要分开蚀刻金属层225和第一氮化物层或者第一氧化物层，节省整个主动开关220的制程时间。
图5是基于步骤S3的方法流程图，如图5所示，在一实施例中，金属层225包括设置在半导体层224上的金属基层2251，以及设置在金属基层2251上的第一氮化物层，第一氮化物层为氮化钼层2254，钝化层227为氮化物结构；在S3步骤中，包括步骤：
S31：在半导体层上沉积钼金属材料；
S32：在钼金属材料上通入氮气，并同时将氮气通过电浆制程分解成氮原子，氮原子沉积到钼金属材料表面反应后形成氮化钼层。
通过电浆制程将氮气分解成氮原子，氮原子与钼金属材料结合成氮化钼层2254，由于此过程中氮原子只与钼金属材料表面发生反应，最后形成的氮化钼层2254厚度非常薄，蚀刻整个金属层225时，氮化层几乎不会增加整体的蚀刻时间，不影响阵列基板200的产能。在S32步骤中，电浆制程采用的工艺是等离子体化学气相沉积(Plasma enhancedChemical Vapor Depositon，PECVD)。
图6同样是基于步骤S3的方法流程图，如图6所示，在一实施例中，金属层225包括设置在半导体层224上的金属基层2251，以及设置在金属基层2251上的第一氮化物层，第一氮化物层为氮化钼层2254，钝化层227为氮化物结构；在S3步骤中，包括步骤：
S33：在半导体层上沉积金属材料基层；
S34：在金属材料基层上沉积钼金属材料，并同时通入氮气，反应后形成氮化钼材料；
S35：蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层。
通过在沉积金属材料时通入氮气，形成氮化钼材料，生成氮化钼材料的过程不占用沉积金属材料的时间，整个阵列基板200的制程时间并没有因为增加了氮化钼层2254的制程而延长，这样的话本申请中的阵列基板200既能改善钝化层227的钻蚀现象，又能提高生产效率，进而提升产能。在S34步骤中，钼金属材料是通过物理气相沉积(Physical VaporDeposition，简称PVD)技术沉积而成，在此过程中，先铺设钼金属靶材，然后用高速电子撞击靶材，使钼原子从靶材中被撞击出来,分离出的钼原子接触氮气时，容易使氮原子和氮原子之间的共价键发生键解，从而使钼原子和氮原子连接反应形成氮化钼。
当然，该氮化钼层2254也可以为氧化钼层，基于氧化钼层，该S34步骤中的氮气则对应更换为氧气，如此，氧气与钼金属材料反应后形成氧化钼，经过蚀刻后形成氧化钼层，而且钝化层227对应就是氧化物结构，例如氧化硅；这样也能使金属层225与钝化层227之间产生吸附力，改善钝化层227的钻蚀现象。
图7是基于步骤S33的方法流程图，如图7所示，在一实施例中，在S33步骤中，包括步骤：
S331：在半导体层上沉积钼金属材料；
S332：在钼金属材料上沉积铝金属材料以形成包括钼金属材料和铝金属材料的金属材料基层；
对应在S35步骤中，包括步骤：蚀刻钼金属材料形成钼金属层，蚀刻铝金属材料形成铝金属层以得到包括钼金属层和铝金属层的金属基层。
这里将金属基层2251做成两个金属材料层，一个是设置在半导体层224上的钼金属层2252，一个是设置在钼金属层2252上的铝金属层2253，采用这种结构是因为铝的导电效果比较好，这样能够起到较好的传输效果，当然在这里设置在钼金属层2252上的并不只限定于铝金属层2253，其它导电效果好的金属同样适用于本发明的金属基层2251，例如铜金属层；至于铝金属层2253和半导体层224之间的钼金属层2252，以及铝金属层2253上方的氮化钼层2254则起到保护铝金属层2253的作用，防止铝金属层2253被腐蚀，这是因为钼金属材料以及氮化钼材料比较稳定，不易发生反应，通过钼金属层2252和氮化钼层2254保护铝金属层2253能够提高整个阵列基板200以及显示面板100的使用寿命，当然本申请中的钼金属层2252还可以替换成其它金属层，能够起到与钼相同作用的金属材料都可以，例如钛(Ti)以及钽(Ta)；对应的，该S34步骤中的钼金属材料也可以是钛金属材料或钽金属材料，当通入的气体为氮气时，对应生成的就是氮化钛层或氮化钽层；当通入的气体为氧气时，对应生成的就是氧化钛层或氧化钽层。
另外，金属基层2251并未限定只有两层结构，可以设置金属基层2251为单层的钼金属层2252或单层的铝金属层2253甚至其它金属层，这样的话只需要一道制程就可以将金属基层2251完成，节省制程步骤；也可以设置金属基层2251为三层甚至更多层金属膜层，这里不做限定。
另外，在沉积金属基层2251的不同膜层时，同样可以通入氮气，这样能够增加氮的浓度，提高金属基层2251内不同膜层之间的吸附力，避免不同膜层在蚀刻时出现钻蚀现象，例如在形成钼金属层2252和铝金属层2253时，也可以通入氮气使得钼金属层2252和铝金属层2253同样含有氮化物，以增加钼金属层2252和铝金属层2253之间的吸附力。当然，本发明的金属层225还可以整体为一个氮化钼层2254，而不仅仅是在金属层225的上表面形成一层氮化钼层2254。
在一实施例中，在S34步骤中，在金属材料基层上沉积钼金属材料，并同时以第一流量通入氮气，反应后形成第一氮化钼材料，以第二流量通入氮气，反应后形成第二氮化钼材料，以第三流量通入氮气，反应后形成第三氮化钼材料；蚀刻金属材料基层形成金属基层2251，蚀刻氮化钼材料形成氮化钼层2254的步骤中，蚀刻第一氮化钼材料形成第一氮化钼层2255，蚀刻第二氮化钼材料形成第二氮化钼层2256，蚀刻第三氮化钼材料形成第三氮化钼层2257；第一流量为200ml/min，第三流量为1000ml/min，第二流量小于第三流量。
通过改变通入氮气流量的不同，使形成氮化钼中氮的摩尔量发生改变，当通入氮气的流量较小时，生成的氮化钼中氮的摩尔量较低；当氮气通入时的流量较大时，生成的氮化钼中氮的摩尔量较高。其中当氮化钼中氮的摩尔量较大时，氮化钼层2254与钝化层227的吸附效果比较好，能够使金属层225与钝化层227贴合更加紧密，对钝化层227钻蚀现象的改善效果更好，为了既能使金属层225与钝化层227有较好的贴合效果，且金属层225在蚀刻时比较容易，本申请将氮气通入时的流量调至可控状态，且将氮气的流量控制在200ml/min到1000ml/min之间，如此可以避免氮的含量太大而造成蚀刻困难或浪费氮气的情况，同时，又可以避免氮的含量太低而带来的吸附力太弱，而造成无法改善钻蚀现象的情况；因此将通入的氮气控制在一定的范围内，这样即能使氮气与金属钼的反应较好，又能起到与钝化层227较好的吸附效果。这里的第一流量、第二流量和第三流量在200ml/min到1000ml/min之间，第一流量并不限定于200ml/min，例如也可以为400ml/min，第三流量并不限定于1000ml/min，例如也可以为800ml/min；对应的第二流量可以为500ml/min或600ml/min等。
在一实施例中，通入氮气的流量是从小到大变化的。这样会导致靠近半导体的氮化钼层2254中氮的摩尔量较低，靠近钝化层227的氮化钼层2254中氮的摩尔量较大，这样的话钝化层227与金属层225的吸附力会比较大，在蚀刻金属层225时，越往下氮化钼层2254中氮的摩尔量越小，金属层225越容易蚀刻，有利于在改善钻蚀现象的同时，尽量避免蚀刻太慢而影响生产效率的情况。
本申请提供两种氮气从小到大的变化方法，一种是通入氮气时的流量是渐变的，也就是在沉积金属层225时，通入氮气的流量从小变到大，且变化过程比较缓慢，不是跳跃性的增长，这样会导致形成的氮化钼层2254没有明显的分层界线，例如以1ml/min为单位，逐渐增加氮气流量。如此操作，可以看成最终只生成一层的氮化钼结构，不过该氮化钼结构中氮的摩尔量从下往上逐渐增大，这里说的下方指的是靠近半导体层224的方向，上方即靠近钝化层227的方向。这种方法形成的金属层225结构在蚀刻时，由于氮的含量是渐变的，因而不容易出现钻蚀现象，也就不会出现明显的缺口，蚀刻出的图案表面比较平整，在金属层225上形成钝化层227时，钝化层227的厚度会比较均匀，进而使得位于钝化层227上方的透明电极层230厚度均匀且改善透明电极层230断线的情况，进而提升显示面板100的显示效果。本方法具体可采用通过较多的时间段通入氮气，每个时间段内通入的流量相等，且前后两个相邻时间段通入的流量差值较小，这样实施起来能够达到氮气流量渐变的效果。
第二种方法是，将通入氮气的时间划分为至少三个时间段，每个时间段内通入氮气的流量是相等的，且较后时间段内通入氮气的流量比较前的时间段内通入氮气的流量大。这样会形成多层的氮化钼层2254结构，且相邻氮化钼层2254的界限比较清楚，因为不同氮化钼层2254中氮的摩尔量依次改变，减少各个氮化钼层2254之间的氮含量差距，从而避免金属层自身的不同膜层之间出现钻蚀现象。采用这种分层的氮化钼结构，能够较好地控制通入氮气的流量，只需要在每个时间段内调控一次氮气的流量就行，因此在操作上容易控制。
在一实施例中，第一氮化钼层2255、第二氮化钼层2256和第三氮化钼层2257的厚度相等。厚度作为一个薄膜层的参数在沉积时可以直接设置，不用担心最后形成的薄膜层厚度产生偏差，所以将第一氮化钼层2255、第二氮化钼层2256和第三氮化钼层2257的厚度设为一致，可以免去两道调设厚度参数的步骤，即在沉积第一氮化钼层2255时设置好厚度参数，在沉积第二氮化钼层2256和沉积第三氮化钼层2257时可以不需要再去进行厚度调设，节省时间，另外三个氮化钼层2254的厚度相同，会使氮化钼层2254在蚀刻时形成的图案比较均匀。
在一实施例中，第一氮化钼层2255的厚度和第二氮化钼层2256的厚度小于第三氮化钼层2257的厚度。第三氮化钼层2257与钝化层227相贴，太薄的话对钝化层227的吸附效果较差，所以要保持第三钝化层227有一定的厚度，而第一氮化钼层2255和第二氮化钼层2256的厚度要求比较低，如果第一氮化钼层2255的厚度和第二氮化钼层2256的厚度小于第三氮化钼层2257的厚度，那么在蚀刻整个氮化钼层2254时，蚀刻的时间较少。
上述实施例中，将氮化钼层2254的厚度参数设置为10nm，这样不会影响氮化钼层2254和钝化层227之间的吸附效果，如果氮化钼层2254的厚度过薄，氮化钼层2254与钝化层227的吸附效果会降低，这样对钝化层227的钻蚀现象改善的效果不是很明显；如果氮化钼层2254的厚度过大，会造成氮化钼层2254的应力增加，与氮化钼层2254下方的金属层225或半导体层224的吸附力降低，使氮化钼层2254或金属层225出现蚀刻现象，而经过测试将氮化钼层2254的厚度设置为10nm，这时氮化钼层2254既与钝化层227之间有较好的吸附力，又不会产生较大的应力。另外还可以只将与钝化层227贴合的氮化钼层2254的厚度设置为10nm，即第三氮化钼层2257的厚度为10nm，而第一氮化钼层2255和第二氮化钼层2256的厚度小于10nm，这样能够加快氮化钼层2254的蚀刻速率，提高产能；还可以令第一氮化钼层2255的厚度比第二氮化钼层2256的厚度小，这样氮化钼层2254沿着半导体层224到钝化层227的方向，其厚度逐渐增加，能够使氮化钼层2254的制程加快。
图8是一种阵列基板200的示意图，如图8所示，作为本发明的另一实施例，公开了一种阵列基板200，包括基底层223、半导体层224、金属层225和钝化层227，其中，半导体层224设置在基底层223上，金属层225设置在半导体层224上，且被蚀刻成源漏极226，金属层225的上表面含有第一氮化物或者第一氧化物；钝化层227设置在源漏极226上，钝化层227为与第一氮化物对应设置的第二氮化物结构，或与第一氧化物对应设置的第二氧化物结构。
在一实施例中，金属层225包括金属基层2251和氮化钼层2254，金属基层2251设置在半导体层224上，氮化钼层2254设置在金属基层2251上，且氮化钼层2254与钝化层227相贴合，钝化层227为氮化物结构。由于源漏极226由堆叠的金属基层2251和氮化钼层2254构成，对氮化钼层2254的厚度要求较低，不需要通入大量的氮气，能够节省氮气的成本；另外，氮化钼层2254还可以是氮化钛层或氮化钽层。这里的金属层225还可以包括金属基层2251和氧化钼层，金属基层2251设置在半导体层224上，氧化钼层设置在金属基层2251上，且氧化钼层与钝化层227相贴合，钝化层227为氧化物结构，这样的话氧化钼层同样可以是氧化钛层或氧化钽层。
图9是另一种阵列基板200的示意图，如图9所示，在一实施例中，金属层225为氮化钼层2254。整个金属层225，还有整个源漏极226就是单层的氮化钼结构，在这一过程中，氮化钼层2254是由沉积钼金属材料时通入氮气形成的，氮化钼层2254的制程不占用其它制程时间，能够最大程度地提高产能，而且由于整个金属层225都是氮化钼层2254，含氮量较高，对钝化层227的吸附效果好，对钝化层227钻蚀现象改善的效果比较好。
图10是另一种阵列基板200的示意图，如图10所示，在一实施例中，金属基层2251包括钼金属层2252和铝金属层2253，钼金属层2252设置在半导体层224上，铝金属层2253设置在钼金属层2252上，氮化钼层2254设置在铝金属层2253上。在金属基层2251中设置铝金属层2253能够使源漏极226的信号传输效果较好，因为铝的导电效果较好，而且铝金属层2253的两侧还有钼金属层2252和氮化钼层2254，能够起到保护铝金属层2253的作用，方法铝金属层2253被腐蚀。
图11是另一种阵列基板200的示意图，如图11所示，在一实施例中，氮化钼层2254包括第一氮化钼层2255、第二氮化钼层2256和第三氮化钼层2257；第一氮化钼层2255设置在金属基层2251上，第二氮化钼层2256设置在第一氮化钼层2255上，第三氮化钼层2257设置在第二氮化钼层2256上，第一氮化钼层2255中氮的摩尔量小于第二氮化钼层2256中氮的摩尔量，第二氮化钼层2256中氮的摩尔量小于第三氮化钼层2257中氮的摩尔量。当氮化钼中氮的摩尔量较大时，氮化钼层2254与钝化层227的吸附效果比较好，能够使金属层225与钝化层227贴合更加紧密，对钝化层227钻蚀现象的改善效果更好，但是氮化钼层2254中氮的摩尔量较大会导致金属层225的蚀刻比较困难，进而导致金属层225的蚀刻制程时间增长，降低整个阵列基板200以及显示面板100的产能，而第一氮化钼层2255和第二氮化钼层2256对钝化层227的吸附效果较差，因此可以令第一氮化钼层2255和第二氮化钼层2256中氮的摩尔量低于第三氮化钼层2257中氮的摩尔量，这样的话第一氮化钼层2255和第二氮化钼层2256比较容易蚀刻，可以增加整个金属层225的蚀刻效率，提高阵列基板200的产能。
图12是一种显示面板100的示意图，如图12所示，作为本发明的另一实施例，公开了一种显示面板100，包括彩膜基板300、液晶层400和上述阵列基板200，其中，彩膜基板300和阵列基板200对向设置，液晶层400填充在彩膜基板300和阵列基板200之间。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本发明的保护范围。
本发明的技术方案可以广泛用于各种显示面板，如扭曲向列型(TwistedNematic，TN)显示面板、平面转换型(In-Plane Switching，IPS)显示面板、垂直配向型(Vertical Alignment，VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment，MVA)显示面板，当然，也可以是其他类型的显示面板，如有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板，均可适用上述方案。
以上内容是结合具体的可选的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种阵列基板的制造方法，其特征在于，包括步骤：
形成基底层；
在所述基底层上形成半导体层；
在所述半导体层上形成金属层，所述金属层的上表面含有第一氮化物；
将所述金属层蚀刻成源漏极；以及
在所述源漏极上形成钝化层，所述钝化层为与所述第一氮化物对应设置的第二氮化物结构；
其中，所述金属层包括设置在所述半导体层上的金属基层，以及设置在所述金属基层上的第一氮化物层，所述第一氮化物层为氮化钼层；在所述半导体层上形成金属层，所述金属层的上表面含有第一氮化物的步骤包括：
在半导体层上沉积金属材料基层；
在金属材料基层上沉积钼金属材料，并同时通入氮气，反应后形成氮化钼材料；以及
蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层；
其中，所述在金属材料基层上沉积钼金属材料，并同时通入氮气，反应后形成氮化钼材料的步骤中，在金属材料基层上沉积钼金属材料，并同时以第一流量通入氮气，反应后形成第一氮化钼材料，以第二流量通入氮气，反应后形成第二氮化钼材料，以第三流量通入氮气，反应后形成第三氮化钼材料；
通入氮气的流量是从小到大变化的，所述第一流量为200ml/min，所述第三流量为1000ml/min，所述第二流量小于所述第三流量；
所述蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层的步骤中，蚀刻所述第一氮化钼材料形成第一氮化钼层，蚀刻所述第二氮化钼材料形成第二氮化钼层，蚀刻所述第三氮化钼材料形成第三氮化钼层。
2.如权利要求1所述的一种阵列基板的制造方法，其特征在于，在 所述半导体层上形成金属层，所述金属层的上表面含有第一氮化物的步骤中，包括步骤：
在所述半导体层上沉积钼金属材料；
在所述钼金属材料上通入氮气，并同时将氮气通过电浆制程分解成氮原子，所述氮原子沉积到钼金属材料表面反应后形成氮化钼层。
3.如权利要求1所述的一种阵列基板的制造方法，其特征在于，所述在半导体层上沉积金属材料基层的步骤中，包括步骤：
在半导体层上沉积钼金属材料；
在钼金属材料上沉积铝金属材料以形成包括钼金属材料和铝金属材料的金属材料基层；
所述蚀刻金属材料基层形成金属基层，蚀刻氮化钼材料形成氮化钼层的步骤中，包括步骤：
蚀刻钼金属材料形成钼金属层，蚀刻铝金属材料形成铝金属层以得到包括钼金属层和铝金属层的金属基层。
4.一种阵列基板，其特征在于，包括：
基底层；
半导体层，设置在所述基底层上；
金属层，设置在所述半导体层上，被蚀刻为源漏极，所述金属层包括金属基层和氮化钼层，所述金属基层设置在所述半导体层上，所述氮化钼层设置在所述金属基层上；以及
钝化层，设置在所述源漏极上，与所述氮化钼层相贴，所述钝化层为与所述氮化钼层对应设置的第二氮化物结构；
所述氮化钼层是在沉积钼金属层的同时通入氮气反应形成的；其中，通入氮气的流量是从小到大变化的；
所述氮化钼层包括第一氮化钼层、第二氮化钼层和第三氮化钼层；
所述第一氮化钼层设置在所述金属基层上，所述第二氮化钼层设置在所述第一氮化钼层上，所述第三氮化钼层设置在所述第二氮化钼层上，所述第一氮化钼层中氮的摩尔量小于所述第二氮化钼层中氮的摩尔量，所述第二氮化钼层中氮的摩尔量小于所述第三氮化钼层中氮的摩尔量。
5.如权利要求4所述的一种阵列基板，其特征在于，所述金属基层包括钼金属层和铝金属层，所述钼金属层设置在所述半导体层上，所述铝金属层设置在所述钼金属层上，所述氮化钼层设置在所述铝金属层上。
6.一种显示面板，其特征在于，包括权利要求4至5任意一项所述的阵列基板。
CN201910197080.7A 2019-03-15 2019-03-15 一种阵列基板及其制造方法和显示面板 Active CN109979946B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910197080.7A CN109979946B (zh) 2019-03-15 2019-03-15 一种阵列基板及其制造方法和显示面板
PCT/CN2020/078390 WO2020187073A1 (zh) 2019-03-15 2020-03-09 阵列基板及其制造方法和显示面板
US17/418,259 US20220068976A1 (en) 2019-03-15 2020-03-09 Array substrate, manufacturing method therefor and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910197080.7A CN109979946B (zh) 2019-03-15 2019-03-15 一种阵列基板及其制造方法和显示面板

Publications (2)

Publication Number Publication Date
CN109979946A CN109979946A (zh) 2019-07-05
CN109979946B true CN109979946B (zh) 2021-06-11

Family

ID=67079012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910197080.7A Active CN109979946B (zh) 2019-03-15 2019-03-15 一种阵列基板及其制造方法和显示面板

Country Status (3)

Country Link
US (1) US20220068976A1 (zh)
CN (1) CN109979946B (zh)
WO (1) WO2020187073A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
WO2020187056A1 (zh) * 2019-03-15 2020-09-24 惠科股份有限公司 阵列基板及其制造方法和显示面板
CN110647255B (zh) * 2019-08-15 2023-04-25 信利光电股份有限公司 一种触摸屏金属线的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409516A (zh) * 2014-11-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104508808A (zh) * 2012-07-27 2015-04-08 夏普株式会社 半导体装置及其制造方法
CN104766802A (zh) * 2015-03-26 2015-07-08 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP3488681B2 (ja) * 1999-10-26 2004-01-19 シャープ株式会社 液晶表示装置
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP4316896B2 (ja) * 2003-01-09 2009-08-19 株式会社 日立ディスプレイズ 表示装置とその製造方法
KR20070003250A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 표시 장치 및 이의 제조 방법
TWI326486B (en) * 2008-06-27 2010-06-21 Au Optronics Corp Method for manufacturing pixel structure
US8354702B1 (en) * 2010-02-19 2013-01-15 Elpida Memory, Inc. Inexpensive electrode materials to facilitate rutile phase titanium oxide
US8415657B2 (en) * 2010-02-19 2013-04-09 Intermolecular, Inc. Enhanced work function layer supporting growth of rutile phase titanium oxide
WO2011155125A1 (ja) * 2010-06-08 2011-12-15 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US20160233322A1 (en) * 2015-02-06 2016-08-11 G-Force Nanotechnology Ltd. Method for fabricating chalcogenide films
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US10483285B2 (en) * 2016-06-01 2019-11-19 Innolux Corporation Element substrate and display device
US10580818B2 (en) * 2017-02-10 2020-03-03 Sharp Kabushiki Kaisha Imaging panel and method for producing same
US20210111218A1 (en) * 2017-03-30 2021-04-15 Sharp Kabushiki Kaisha Imaging panel and method for manufacturing same
CN110800111B (zh) * 2017-06-28 2023-03-24 夏普株式会社 有源矩阵基板及其制造方法
US20210119007A1 (en) * 2017-08-01 2021-04-22 Sharp Kabushiki Kaisha Thin film transistor substrate, liquid crystal display device provided with same, and method for producing thin film transistor substrate
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
CN108646487B (zh) * 2018-05-15 2020-12-25 Tcl华星光电技术有限公司 Ffs型阵列基板的制作方法及ffs型阵列基板
US20200006574A1 (en) * 2018-07-02 2020-01-02 HKC Corporation Limited Thin film transistor, method for manufacturing the thin film transistor, and display panel
CN108987418A (zh) * 2018-09-11 2018-12-11 惠科股份有限公司 阵列基板及其制备方法和显示器件
US10727256B2 (en) * 2018-10-24 2020-07-28 HKC Corporation Limited Method for fabricating array substrate, array substrate and display
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
US11488990B2 (en) * 2019-04-29 2022-11-01 Sharp Kabushiki Kaisha Active matrix substrate and production method thereof
CN111081766A (zh) * 2019-12-13 2020-04-28 Tcl华星光电技术有限公司 显示面板及其制备方法
CN111244114B (zh) * 2020-02-10 2023-10-17 Tcl华星光电技术有限公司 显示面板
US11804503B2 (en) * 2020-06-12 2023-10-31 Sharp Kabushiki Kaisha Photoelectric conversion device and x-ray imaging device
US11366367B2 (en) * 2020-08-21 2022-06-21 Sharp Kabushiki Kaisha Display device and inspection method of display device
EP4199110A4 (en) * 2021-01-14 2024-04-10 Changxin Memory Tech Inc MANUFACTURING METHOD FOR ONE SEMICONDUCTOR STRUCTURE AND TWO SEMICONDUCTOR STRUCTURES
US11393908B1 (en) * 2021-02-04 2022-07-19 Micron Technology, Inc. Methods of forming a microelectronic device, and related microelectronic devices, memory devices, and electronic systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104508808A (zh) * 2012-07-27 2015-04-08 夏普株式会社 半导体装置及其制造方法
CN104409516A (zh) * 2014-11-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104766802A (zh) * 2015-03-26 2015-07-08 深圳市华星光电技术有限公司 液晶显示面板、阵列基板及其薄膜晶体管的制造方法

Also Published As

Publication number Publication date
WO2020187073A1 (zh) 2020-09-24
CN109979946A (zh) 2019-07-05
US20220068976A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
CN109979946B (zh) 一种阵列基板及其制造方法和显示面板
CN108231800B (zh) 一种柔性显示面板及其制备方法、显示装置
CN100451793C (zh) 显示装置及其制造方法
US7902670B2 (en) Display panel structure and manufacture method thereof
CN102955308B (zh) 用于显示装置的阵列基板及其制造方法
US9553158B2 (en) Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
JP5685565B2 (ja) 薄膜トランジスタ及びその製造方法
CN202693965U (zh) 一种阵列基板及显示装置
US8273612B2 (en) Display panel and method of manufacturing the same
KR20040016908A (ko) Ｔｆｔ 기판, 그것을 사용한 액정 표시장치 및 그 제조 방법
CN102194742A (zh) 液晶显示器的阵列基板及其制造方法
US20190086755A1 (en) Array substrate, method for manufacturing the same, display device
US20210294164A1 (en) Display panel and display device
JP2002353222A (ja) 金属配線、それを備えた薄膜トランジスタおよび表示装置
CN109950254B (zh) 一种阵列基板及其制造方法和显示面板
KR20060124135A (ko) 박막 트랜지스터 및 그 제조 방법
CN107393870B (zh) 一种显示面板、其制作方法及显示装置
KR20040017637A (ko) 액정표시소자의 콘택 배선 및 그 형성방법
CN109950255B (zh) 一种阵列基板及其制造方法和显示面板
KR20100000559A (ko) 투명 전도성 박막 및 이의 제조 방법
CN109950253B (zh) 一种阵列基板及其制造方法和显示面板
CN105116589A (zh) 阵列基板、透光钝化膜及液晶显示面板的制造方法
US10199396B2 (en) Display device having improved manufacturability and method for fabricating same
CN102736333B (zh) 一种阵列基板、液晶显示装置和阵列基板的制作方法
US7545452B2 (en) TFD LCD device with high aperture ratio

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant