CN109950255B - 一种阵列基板及其制造方法和显示面板 - Google Patents
一种阵列基板及其制造方法和显示面板 Download PDFInfo
- Publication number
- CN109950255B CN109950255B CN201910197099.1A CN201910197099A CN109950255B CN 109950255 B CN109950255 B CN 109950255B CN 201910197099 A CN201910197099 A CN 201910197099A CN 109950255 B CN109950255 B CN 109950255B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- adhesion
- insulating layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板及其制造方法和显示面板。阵列基板包括衬底、主动开关和透明电极层,所述主动开关包括第一金属层,设置在所述第一金属层上的附着层,设置在所述附着层上的第一绝缘层,贯穿所述第一绝缘层并暴露出所述第一金属层的过孔;其中,所述透明电极层通过过孔与所述第一金属层连接;所述附着层与所述第一绝缘层之间的附着力大于所述第一金属层与所述第一绝缘层之间的附着力;这样第一绝缘层沉积时容易附着在第一金属层上,由于附着力较好,第一绝缘层的蚀刻速度会比较慢,进而改善钻蚀现象。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制造方法和显示面板。
背景技术
液晶显示器作为传递信息的主要媒介,已经被广泛应用于工作、生活中的各个领域。但是很少有人知道看似简单的液晶面板,其制作需要成百上千道工序。一般而言,液晶显示面板是由包含薄膜晶体管等主动元件的阵列基板、包含彩色滤光片等元件的彩膜基板以及夹置其中的液晶盒所组成,位于阵列基板表面的透明电极层需要与主动开关中的金属层连接。
在阵列基板的制作中,金属层表面的绝缘层在刻蚀形成接触孔洞时,容易出现钻蚀(Passivation Undercut)现象,严重时可能直接导致液晶面板显示异常。
发明内容
本发明的目的是提供一种改善绝缘层钻蚀现象的阵列基板及其制造方法和显示面板。
为实现上述目的,本发明公开了一种阵列基板,包括衬底、主动开关和透明电极层,所述主动开关设置在所述衬底的表面,所述透明电极层设置在所述主动开关的表面,所述主动开关包括第一金属层,设置在所述第一金属层上的附着层,设置在所述附着层上的第一绝缘层,贯穿所述第一绝缘层并暴露出所述第一金属层的过孔;其中,所述透明电极层通过所述过孔与所述第一金属层连接;所述附着层与所述第一绝缘层之间的附着力大于所述第一金属层与所述第一绝缘层之间的附着力。
可选的,所述第一金属层包括金属钼材料,所述第一绝缘层包括氮化硅材料,所述附着层为氮化钼材料。
可选的,所述主动开关还包括,设置在所述衬底上的第二金属层,设置在所述第二金属层上的第二绝缘层,设置在所述第二绝缘层上的半导体层,所述第一金属层覆盖在所述半导体层的表面,贯穿所述第一金属层和附着层的沟道;其中,所述第一绝缘层同时覆盖所述沟道的表面。
本发明还公开了一种阵列基板的制造方法,所述制造方法包括步骤:
形成第一金属层;
在所述第一金属层上通入氨气形成附着层;
在所述附着层上形成第一绝缘层;
对所述第一绝缘层进行蚀刻形成暴露出所述第一金属层的过孔;
以及
在所述第一绝缘层上形成通过所述过孔与所述第一金属层连接的透明电极层;
其中,所述附着层与所述第一绝缘层之间的附着力大于所述第一金属层与所述第一绝缘层之间的附着力。
可选的,所述第一金属层包括金属钼材料,所述第一绝缘层包括氮化硅材料,所述附着层为氮化钼材料。
可选的,所述在第一金属层上通入氨气形成附着层的步骤中,包括步骤:
将氨气分解成氮原子和氢原子;
将氮原子沉积在所述第一金属层上,与所述第一金属层发生化学反应形成所述附着层。
可选的,所述将氨气分解成氮原子和氢原子的步骤中,氨气通过电浆制程分解成氮原子和氢原子。
可选的,所述电浆制程为等离子体辅助化学气相沉积(Plasma EnhancedChemical Vapor Deposition PECVD)方法中的一道工序。
可选的,所述电浆制程的时间范围在7秒至60秒之间。
可选的,所述电浆制程的时间范围在10秒至14秒之间。
可选的,在氨气进行电浆制程的同时,将电浆制程的功率控制在8KW至16KW之间。
可选的,电浆制程的功率控制在10千瓦至12千瓦之间。
可选的,在电浆制程前对所述第一金属层施加一道预热处理。
可选的,所述预热处理时间为25秒。
本发明还公开了一种显示面板,包括彩膜基板,如上所述的阵列基板,以及填充在所述彩膜基板和所述阵列基板之间的液晶盒。
相对于主动开关中没有附着层的方案来说,本申请在第一金属层和第一绝缘层之间加入一道附着层,由于附着层与所述第一绝缘层之间的附着力大于所述第一金属层与所述第一绝缘层之间的附着力,通过附着层加大第一金属层和第一绝缘层之间的附着力,使第一绝缘层沉积时容易附着在第一金属层上,由于附着力较好,第一绝缘层的蚀刻速度会比较慢,进而改善钻蚀现象;如果没有这层附着层,第一绝缘层与第一金属层的附着效果比较差,第一绝缘层的表面会比较脆弱,导致蚀刻速度加快,从而出现钻蚀现象。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解,其构成了说明书的一部分,用于例示本申请的实施方式,并与文字描述一起来阐释本申请的原理。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1是一种主动开关的示意图;
图2是一种钻蚀现象的示意图;
图3是一种钻蚀现象对透明电极层影响的示意图;
图4是本发明的其中一实施例的阵列基板的示意图;
图5是本发明的其中一实施例的主动开关的示意图;
图6是本发明的其中一实施例的阵列基板制造方法的流程图;
图7是本发明的其中一实施例的附着层制造方法的流程图;
图8是本发明的其中另一实施例的阵列基板制造方法的流程图;
图9是本发明的其中另一实施例的一种显示面板的示意图。
其中,100、阵列基板;110、衬底;120、主动开关;121、第一金属层;122、附着层;123、第一绝缘层;124、过孔;125、沟道;126、第二金属层;127、第二绝缘层;128、半导体层;1281、第一半导体层;1282、第二半导体层;130、透明电极层;140、彩膜基板;150、液晶盒;160、显示面板。
具体实施方式
需要理解的是,这里所使用的术语、公开的具体结构和功能细节,仅仅是为了描述具体实施例,是代表性的,但是本申请可以通过许多替换形式来具体实现,不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示相对重要性,或者隐含指明所指示的技术特征的数量。由此,除非另有说明,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征;“多个”的含义是两个或两个以上。术语“包括”及其任何变形,意为不排他的包含,可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外,“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语,是基于附图所示的方位或相对位置关系描述的,仅是为了便于描述本申请的简化描述,而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,或是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
如图1所示,发明人了解到的一种主动开关120,主动开关120设置在衬底110上与透明电极层130之间,沿背离衬底110的方向依次包括:第二金属层126、第二绝缘层127、第一半导体层1281、第二半导体层1282、第一金属层121和第一绝缘层123,还包括贯穿第一绝缘层123的过孔124和贯穿第一绝缘层123、第一金属层121和第二半导体层1282的沟道125;其中第一金属层121和第一绝缘层123之间没有附着层122,第一金属层121表面的第一绝缘层123在刻蚀形成过孔124时,容易出现钻蚀(Passivation Undercut)现象。
图2为第一绝缘层123发生钻蚀现象的示意图,图中M为第一绝缘层123上出现的钻蚀现象,严重时可能直接导致液晶面板显示异常,钻蚀现象轻微时,可能成为潜伏的信赖性问题,在使用中导致液晶面板显示出现暗点等问题,会影响液晶面板的品质。
图3为透明电极层130铺设在发生钻蚀的第一绝缘层123后的示意图,图中N为透明电极层130受到钻蚀现象影响的部分,从图中可以看到,在过孔124中透明电极层130的厚度不均匀,从而会导致显示面板160的显示异常等问题。
下面参考附图和可选的实施例对本发明作进一步说明。
如图4至图8所示,本发明实施例公开了一种阵列基板100,包括衬底110、主动开关120和透明电极层130,主动开关120设置在衬底110的表面,透明电极层130设置在主动开关120的表面,主动开关120包括第一金属层121,设置在第一金属层121上的附着层122,设置在附着层122上的第一绝缘层123,贯穿第一绝缘层123并暴露出第一金属层121的过孔124;其中,透明电极层130通过过孔124与第一金属层121连接;附着层122与第一绝缘层123之间的附着力大于第一金属层121与第一绝缘层123之间的附着力。
其中,附着层122的厚度小于1nm。其中,主动开关120包括薄膜晶体管,第一金属层121为源漏电极层,第一绝缘层123为钝化层,透明电极层130的材料可为铟锡氧化物(ITO)、铟锌氧化物(IZO)、铝锌氧化物(AZO)、镉锡氧化物(CTO)、氧化锡(SnO2)、或氧化锌(ZnO)等透明导电材料,并不限定。
发明人知晓的在阵列基板100的制作中,第一金属层121表面的第一绝缘层123在刻蚀形成过孔124时,容易出现钻蚀(Passivation Undercut)现象,严重时可能直接导致液晶面板显示异常;钻蚀现象轻微时,可能成为潜伏的信赖性问题,在使用中导致液晶面板显示出现暗点等问题,会影响显示面板160的品质。本申请在第一金属层121和第一绝缘层123之间加入一道附着层122,由于附着层122与第一绝缘层123之间的附着力大于第一金属层121与第一绝缘层123之间的附着力,通过附着层122加大第一金属层121和第一绝缘层123之间的附着力,使第一绝缘层123沉积时容易附着在第一金属层121上,由于附着力较好,第一绝缘层123的蚀刻速度会比较慢,进而改善钻蚀现象;如果没有这层附着层122,第一绝缘层123与第一金属层121的附着效果比较差,第一绝缘层123的表面会比较脆弱,导致蚀刻速度加快,从而出现钻蚀现象。
在一实施例中,源漏电极层包括金属钼材料,钝化层包括氮化硅材料,附着层122为氮化钼材料。由于源漏电极层含有金属钼,钝化层含有氮化硅,氮化钼材料含有与源漏电极层和钝化层相同的成分,与源漏电极层和钝化层有较好的结合效果,因此能增加源漏电极层与钝化层之间的附着力。
在一实施例中,如图4所示,主动开关120还包括,设置在衬底110上的第二金属层126,设置在第二金属层126上的第二绝缘层127,设置在第二绝缘层127上的半导体层128,第一金属层121覆盖在半导体层128的表面,贯穿第一金属层121和附着层122的沟道125;其中,第一绝缘层123同时覆盖沟道125的表面。其中,半导体层128可以为一层结构,也可以是由第一半导体层1281和第二半导体层1282两层结构构成,在此不做限定;若半导体层128为单层结构,那么半导体层128为有源层,有氢化非晶硅材料构成,若半导体层127为两层结构,那么第一半导体层1281为有源层,可以由氢化非晶硅材料构成,也可以由氧化物构成,其中氧化物包含氧化锌、氧化锡、氧化铟及氧化镓中的至少一种,有源层通过溅射及光罩制程形成;第二半导体层1282为欧姆接触层,由掺杂磷构成的氢化非晶硅薄膜层,也是通过溅射及光罩制程形成。
其中,第二金属层126为栅极电极层,由铜、铝、钼、钛或其层叠结构通过溅射及光罩制程形成在衬底110上;第二金属层126为栅极绝缘层,在栅极电极层上,形成覆盖整个栅极电极层的栅极绝缘层,栅极绝缘层可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等制成,可通过等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor De-position,PECVD)方式来沉积形成。
如图6所示,作为本发明的另一个实施例,还公开了一种阵列基板的制造方法,制造方法包括步骤:
S61:形成第一金属层;
S62:在第一金属层上形成附着层;
S63:在附着层上形成第一绝缘层;
S64:对第一绝缘层进行蚀刻形成暴露出第一金属层的过孔;
S65:在第一绝缘层上形成通过过孔与第一金属层连接的透明电极层;
其中,附着层与第一绝缘层之间的附着力大于第一金属层与第一绝缘层之间的附着力;第一金属层为源漏电极层,第一绝缘层为钝化层;附着层的厚度小于1nm;本方法适用于制造前面的阵列基板100。
在一实施例中,第一金属层121包括金属钼材料,第一绝缘层123包括氮化硅材料,附着层122为氮化钼材料。由于第一层含有金属钼,第一绝缘层123含有氮化硅,氮化钼材料含有与第一金属层121和第一绝缘层123相同的成分,与第一金属层121和第一绝缘层123有较好的结合效果,因此能增加第一金属层121与第一绝缘层123之间的附着力。
在一实施例中,如图7所示,在S62步骤中,包括步骤:
S71:将氨气分解成氮原子和氢原子;
S72:将氮原子沉积在第一金属层上,与第一金属层发生化学反应形成附着层。
在一实施例中,在S71步骤中,氨气通过电浆制程分解成氮原子和氢原子。其中,电浆制程也可称为等离子制程,是等离子体辅助化学气相沉积(Plasma Enhanced ChemicalVapor Deposition PECVD)方法或电浆辅助化学气相沉积方法中的一个流程;由于在阵列基板100制作过程中成膜速率是一个很重要的参数,而且薄膜沉积工序中的成膜速率较低,因此使得薄膜沉积工序的耗时相当长,从而使得成膜速率成为制约薄膜沉积产能的一个重要因素。PECVD方法相较于其它薄膜沉积方法而言具有多个好处,其一可以实现大面积均匀性薄膜的沉积,另外可以高速率沉积薄膜,使得PECVD方法沉积薄膜的效率更高,能够提高产能。
在一实施例中,电浆制程的时间范围在7秒至60秒之间。按理说氨气的电浆制程的时间越长,附着层122中含有的氮原子和氢原子越多,附着层122的效果越好,但是电浆制程的时间过长会使产能降低,同时电浆会时氨气分解成原子,这一过程会产生原子能量,这些原子能量会撞击主动开关120沟道125的表面,造成类似蚀刻的危害,所以应该控制氨气电浆制程的时间,既能增加产能又能减少氨气电浆制程带来的负面危害,经过试验测试,将氨气电浆制程的时间范围控制在7秒到60秒之间,即能使附着层122达到效果,又不至于使生产时间过长,对主动开关120沟道125的表面侵蚀效果也在承受范围内。
在一实施例中,电浆制程的时间范围在10秒至14秒之间,其中14秒为附着层122成形时的最佳电浆制程的时间。通过反复测试,进一步地缩小氨气电浆制程的时间范围,进一步提高产能,而将时间控制在一个确定的数值,使得在附着层122在制作时更好控制成型。
在一实施例中,在氨气进行电浆制程的同时,将电浆制程的功率控制在8KW至16KW之间。氨气在电浆制程时,将电浆制程的功率增大到8KW到16KW之间,能够加快氨气的分解速率,加快附着层122的成型速率,进一步地提高产能;如果电浆制程的功率过大则会使氨气在短时间内分解成原子时产生的原子能量过大,会对主动开关120的造成蚀刻危害,所以需要将电浆制程的功率限制在16KW内。
在一实施例中,电浆制程的功率控制在10KW至12KW之间,其中12KW为附着层122成形时的最佳电浆制程的功率。通过更精确地控制电浆制程的功率,使得电浆制程的功率在提高产能和减少危害两方面取得更好的效果,通过反复测试,确定12KW为氨气的最佳电浆制程的功率,通过确切的数值使得在附着层122在制作时更好控制。
在一实施例中,在电浆制程前对源漏电极层和沟道施加一道预热处理。在电浆制程前对源漏电极层和沟道加一道预热处理,能够使钝化层在沉积时与源漏电极层的接触更好,能够改善钝化层在刻蚀形成接触孔洞时出现的钻蚀现象,虽然单纯的预热处理并不能彻底的解决钻蚀的问题,但是能够起到一定的效果,这样配合预热处理后的电浆制程,能够更好地改善钻蚀现象。
在一实施例中,预热处理时间为25秒。一般情况下,如果没有氨气电浆制程的话,预热处理时间是在50秒,而有了氨气电浆制程,可以更好地改善钻蚀现象,可以缩短预热处理时间,从而提高产能,经测试,将预热处理时间控制在25秒时,与氨气电浆制程结合对钻蚀现象改善的效果更好。
如图8所示,作为本发明的另一个实施例,还公开了一种阵列基板的制造方法,制造方法包括步骤:
S81:形成源漏电极层;
S82:将氨气通过电浆制程分解成氮原子和氢原子;
S83:将氮原子沉积在源漏电极层的表面,与源漏电极层发生化学反应形成附着层;
S84:在附着层上形成钝化层;
S85:对钝化层进行蚀刻形成暴露出源漏电极层的过孔;
S86:在钝化层上形成通过过孔与源漏电极层连接的透明电极层;
其中,附着层与钝化层之间的附着力大于源漏电极层与钝化层之间的附着力;
本方法适用于制作上述的阵列基板100。
作为本发明的另一实施例,如图9所示,还公开了一种显示面板160,包括彩膜基板140,上述的阵列基板100,以及填充在彩膜基板140和阵列基板100之间的液晶盒150。
需要说明的是,本方案中涉及到的各步骤的限定,在不影响具体方案实施的前提下,并不认定为对步骤先后顺序做出限定,写在前面的步骤可以是在先执行的,也可以是在后执行的,甚至也可以是同时执行的,只要能实施本方案,都应当视为属于本发明的保护范围。
本发明的技术方案可以广泛用于各种显示面板,如扭曲向列型(TwistedNematic,TN)显示面板、平面转换型(In-Plane Switching,IPS)显示面板、垂直配向型(Vertical Alignment,VA)显示面板、多象限垂直配向型(Multi-Domain VerticalAlignment,MVA)显示面板,当然,也可以是其他类型的显示面板,如有机发光二极管(Organic Light-Emitting Diode,OLED)显示面板,均可适用上述方案。
以上内容是结合具体的可选的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (4)
1.一种阵列基板的制造方法,其特征在于,所述制造方法包括步骤:
形成第一金属层;
在所述第一金属层上通入氨气形成附着层;
在所述附着层上形成第一绝缘层;
对所述第一绝缘层进行蚀刻形成暴露出所述第一金属层的过孔;以及
在所述第一绝缘层上形成通过所述过孔与所述第一金属层连接的透明电极层;
其中,所述附着层与所述第一绝缘层之间的附着力大于所述第一金属层与所述第一绝缘层之间的附着力;所述第一金属层为源漏电极层,所述第一绝缘层为钝化层;所述第一金属层包括金属钼材料,所述第一绝缘层包括氮化硅材料,所述附着层为氮化钼材料;
所述在第一金属层上通入氨气形成附着层的步骤中,包括步骤:
将氨气分解成氮原子和氢原子;
将氮原子沉积在所述第一金属层上,与所述第一金属层发生化学反应形成所述附着层;
其中,所述附着层的厚度小于1nm,且氨气通过电浆制程分解成氮原子和氢原子;所述电浆制程的时间范围在7秒至60秒之间,在氨气进行电浆制程的同时,将电浆制程的功率控制在8千瓦至16千瓦之间;
在电浆制程前对所述第一金属层和所述阵列基板的沟道进行预热处理,所述预热处理时间为25秒。
2.一种阵列基板,采用如权利要求1所述的阵列基板的制造方法所制造而成,其特征在于,包括衬底、主动开关和透明电极层,所述主动开关设置在所述衬底的表面,所述透明电极层设置在所述主动开关的表面,所述主动开关包括:
第一金属层,为源漏电极层;
附着层,设置在所述第一金属层的表面;
第一绝缘层,为钝化层,设置在所述附着层的表面;以及
过孔,贯穿所述第一绝缘层,暴露出所述第一金属层;
其中,所述透明电极层通过所述过孔与所述第一金属层连接;
所述附着层与所述第一绝缘层之间的附着力大于所述第一金属层与所述第一绝缘层之间的附着力;
所述第一金属层包括金属钼材料,所述第一绝缘层包括氮化硅材料,所述附着层为氮化钼材料;
所述附着层的厚度小于1nm,且所述附着层是由氨气电浆后与第一金属层反应后形成。
3.如权利要求2所述的一种阵列基板,其特征在于,所述主动开关还包括:
第二金属层,设置在所述衬底的表面;
第二绝缘层,设置在所述第二金属层的表面;
半导体层,设置在所述第二绝缘层的表面,所述第一金属层覆盖在所述半导体层的表面;以及
沟道,贯穿所述第一金属层和所述附着层;
其中,所述第一绝缘层同时覆盖所述沟道的表面。
4.一种显示面板,其特征在于,包括彩膜基板,如权利要求2至3任意一项所述的阵列基板,以及填充在所述彩膜基板和所述阵列基板之间的液晶盒。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910197099.1A CN109950255B (zh) | 2019-03-15 | 2019-03-15 | 一种阵列基板及其制造方法和显示面板 |
PCT/CN2020/078101 WO2020187056A1 (zh) | 2019-03-15 | 2020-03-06 | 阵列基板及其制造方法和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910197099.1A CN109950255B (zh) | 2019-03-15 | 2019-03-15 | 一种阵列基板及其制造方法和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109950255A CN109950255A (zh) | 2019-06-28 |
CN109950255B true CN109950255B (zh) | 2022-12-06 |
Family
ID=67009916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910197099.1A Active CN109950255B (zh) | 2019-03-15 | 2019-03-15 | 一种阵列基板及其制造方法和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109950255B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020187056A1 (zh) * | 2019-03-15 | 2020-09-24 | 惠科股份有限公司 | 阵列基板及其制造方法和显示面板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8624238B2 (en) * | 2010-01-18 | 2014-01-07 | Samsung Display Co., Ltd. | Thin-film transistor substrate and method of fabricating the same |
CN103956386A (zh) * | 2014-04-11 | 2014-07-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
CN109216264A (zh) * | 2018-08-31 | 2019-01-15 | 上海华力微电子有限公司 | 一种连接孔粘附层优化方法 |
-
2019
- 2019-03-15 CN CN201910197099.1A patent/CN109950255B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8624238B2 (en) * | 2010-01-18 | 2014-01-07 | Samsung Display Co., Ltd. | Thin-film transistor substrate and method of fabricating the same |
CN103956386A (zh) * | 2014-04-11 | 2014-07-30 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 |
CN109216264A (zh) * | 2018-08-31 | 2019-01-15 | 上海华力微电子有限公司 | 一种连接孔粘附层优化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109950255A (zh) | 2019-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
CN102955312B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103219389B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
US7816693B2 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
CN105529301B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
JPH03278466A (ja) | 薄膜トランジスタおよびその製造方法 | |
CN101957529A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
US6190951B1 (en) | Method for manufacturing a liquid crystal display apparatus | |
KR20110072270A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
CN103762199B (zh) | 一种液晶显示器的阵列基板的制造方法 | |
CN103500738A (zh) | 含刻蚀阻挡层的半导体器件及其制造方法和应用 | |
CN101963726B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
US20220068976A1 (en) | Array substrate, manufacturing method therefor and display panel | |
CN109950254B (zh) | 一种阵列基板及其制造方法和显示面板 | |
CN109950255B (zh) | 一种阵列基板及其制造方法和显示面板 | |
CN107507850A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN110379819B (zh) | 一种阵列基板及其制造方法和显示面板 | |
CN107275343B (zh) | 底栅型tft基板的制作方法 | |
CN109950253B (zh) | 一种阵列基板及其制造方法和显示面板 | |
CN109935551B (zh) | 一种阵列基板的制作方法及阵列基板 | |
CN202009000U (zh) | 阵列基板及液晶显示器 | |
US9136354B2 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
CN108198819B (zh) | 一种阵列基板及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |