JP2011119707A - 薄膜トランジスタ表示板及びその製造方法 - Google Patents

薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2011119707A
JP2011119707A JP2010243648A JP2010243648A JP2011119707A JP 2011119707 A JP2011119707 A JP 2011119707A JP 2010243648 A JP2010243648 A JP 2010243648A JP 2010243648 A JP2010243648 A JP 2010243648A JP 2011119707 A JP2011119707 A JP 2011119707A
Authority
JP
Japan
Prior art keywords
film
layer
etching
semiconductor layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010243648A
Other languages
English (en)
Inventor
Shin-Il Choi
新 逸 崔
Jean-Ho Song
ジン 鎬 宋
Sun-Young Hong
ソン 英 洪
Shi-Yul Kim
時 烈 金
Ki-Yeup Lee
基 曄 李
Jae-Hyoung Youn
在 亨 尹
Seong-Ryeol Kim
成 烈 金
O-Sung Seo
五 成 徐
Yang-Ho Bae
良 浩 ベ
Jong-Hyun Choung
鍾 鉉 鄭
Dong-Ju Yang
東 周 楊
Bong-Kyun Kim
俸 均 金
Hwa-Yeul Oh
和 烈 呉
Pil-Soon Hong
泌 荀 洪
Byeong-Beom Kim
柄 範 金
Je-Hyeong Park
帝 亨 朴
Yu-Gwang Jeong
有 光 丁
Shojin Kin
鍾 仁 金
Nam-Seok Suh
南 錫 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2011119707A publication Critical patent/JP2011119707A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】銅を含む層とチタニウムを含む層とをエッチングする時に、非過水系のエッチング液を使用して工程の安定性を向上させる。
【解決手段】本発明は、薄膜トランジスタ表示板に対する発明であって、より詳細には、銅（Ｃｕ）とチタニウム（Ｔｉ）とをそれぞれ含む二重層配線に形成される薄膜トランジスタ表示板に関し、構造的にはチタニウムを含む層が銅を含む層より幅が広くて、チタニウムと銅とを共にエッチングする段階と、別にエッチングする段階とを含めて製造することを特徴とする。また、ゲート絶縁膜に段差が形成されている。
【選択図】図２

Description

本発明は、薄膜トランジスタ表示板及びその製造方法に関するものである。
一般に、薄膜トランジスタ表示板（Ｔｈｉｎ Ｆｉｒｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などにおいて、各画素を独立的に駆動するための回路基板として用いられる。薄膜トランジスタ表示板には、走査信号を伝達するゲート配線と、画像信号を伝達するデータ配線とが形成されており、ゲート配線及びデータ配線と接続される薄膜トランジスタ、及び薄膜トランジスタと接続される画素電極などで構成されている。
薄膜トランジスタは、ゲート配線の一部であるゲート電極及びチャネルを形成する半導体層、データ配線の一部であるソース電極及びドレイン電極で構成される。薄膜トランジスタは、ゲート配線を通じて伝達されるゲート信号によって、データ配線を通じて伝達されるデータ電圧を画素電極に伝達または遮断するスイッチング素子である。
このような薄膜トランジスタ表示板は、基板の大型化に伴って、配線が有する抵抗及びキャパシタンスによってＲＣ遅延が発生する問題があ生じている。その結果、基板に低抵抗な配線を形成するのが最近の傾向である。
配線を低抵抗に形成するために多様な金属が用いられ、そのうち銅も低抵抗配線用として使用される。
ただし、銅はエッチングに制約があり、他の層との接触特性が悪いこともあり、酸化と腐食に脆弱であるという短所がある。
本発明の目的は、銅を利用した低抵抗配線をチタニウムと二重層に形成し、銅を含む層とチタニウムを含む層を別にエッチングして微細パターンを形成することで、薄膜トランジスタの特性を向上させ、銅を使用して配線の抵抗を減少させ、銅を含む層とチタニウムを含む層とをエッチングする時に、非過水系のエッチング液を使用して工程の安定性を向上させることにある。
本発明の一実施形態に係る薄膜トランジスタ表示板は、ゲート線、ゲート線を覆うゲート絶縁膜、ゲート絶縁膜上に形成される半導体層、前記半導体層上に形成されるデータ線及びドレイン電極、前記データ線及びドレイン電極を覆い、前記ドレイン電極の一部を露出させるコンタクトホールを含む保護膜、及び前記コンタクトホールを通じて前記ドレイン電極と電気的に接続される画素電極を有し、前記データ線及びドレイン電極はチタニウムを含む下部膜及び銅を含む上部膜の二重層に形成され、前記下部膜は前記上部膜の幅より広くて、外部に露出している部分を有することを特徴とする。
前記下部膜の露出した領域の幅は、前記下部膜の幅の１５乃至７０％でありうる。
前記ゲート絶縁膜は、第１厚さを有する第１部分と、第１部分より薄い第２厚さを有する第２部分とを有することができる。
前記第１厚さと前記第２厚さとの差は、前記第１厚さの１／８乃至３／４でありうる。
前記ゲート絶縁膜の前記第１部分と前記第２部分との境界は、前記半導体層から一定距離離隔して位置することができる。
前記ゲート絶縁膜の前記第１部分と前記第２部分との境界は、前記半導体層の境界に対応することができる。
前記ゲート線はチタニウムを含む下部膜及び銅を含む上部膜の二重層からなることができる。
前記コンタクトホールは前記ドレイン電極の前記上部膜を露出させて、前記上部膜と画素電極が接触することができる。
前記半導体層と前記データ線及びドレイン電極との間に位置するオーミックコンタクト層をさらに含むことができる。
本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法は、絶縁基板上にゲート電極を含むゲート線を形成する段階、前記ゲート線を覆うゲート絶縁膜を形成する段階、
前記ゲート絶縁膜上に半導体層を形成する段階、前記半導体層上に非晶質シリコン膜及びチタニウムを含む第１金属膜と銅を含む第２金属膜とを連続的に積層する段階、前記第２金属膜が前記第１金属膜より広く、前記第２金属膜に露出した領域があるように、前記第１金属膜及び前記第２金属膜の一部分を除去してデータ線及びドレイン電極を形成する段階を有することを特徴とする。
前記データ線及び前記ドレイン電極を形成する段階は、前記第２金属膜上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階、前記感光膜パターンをマスクとして前記第２金属膜及び第１金属膜を共にエッチングする段階、前記感光膜パターンをマスクとして前記非晶質シリコン膜をエッチングする段階、前記感光膜パターンをエッチバックして第２感光膜パターンに変える段階、前記第２感光膜パターンをマスクとして前記第２金属膜のみをウェットエッチングして、データ線及びドレイン電極の上部膜を形成する段階、前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さが異なるゲート絶縁膜を形成する段階、前記第２感光膜パターンを除去した後、前記ドレイン電極の一部を露出するコンタクトホールを含む保護膜を形成する段階、並びに前記保護膜の上に前記コンタクトホールを通じて前記ドレイン電極と接続する画素電極を形成する段階を含む。
前記第１金属膜及び第２金属膜を共にエッチングする段階は、フッ素（Ｆ）成分を含む非過水系エッチング液を使用してウェットエッチングすることができる。
前記第２金属膜のみをウェットエッチングする段階は、フッ素（Ｆ）成分を含まない非過水系エッチング液を使用してウェットエッチングすることができる。
前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングする段階は、前記第２感光膜パターンによって覆われずに、前記ゲート電極の外部に位置する前記非晶質シリコン膜を完全に除去するまで行うことができる。
前記ゲート線を形成する段階は、前記ゲート線をチタニウムを含む下部膜及び銅を含む上部膜の二重層に形成し、フッ素（Ｆ）成分を含む非過水系エッチング液を使用してウェットエッチングすることができる。
前記非晶質シリコン膜は、不純物を含まない第１非晶質シリコン膜と導電型不純物がドーピングされており、前記第１非晶質シリコン膜上に形成される第２非晶質シリコン膜からなり、第１非晶質シリコン膜をエッチングして薄膜トランジスタのチャネル部分を含む半導体を形成し、第２非晶質シリコン膜をエッチングしてオーミックコンタクト層を形成することができる。
前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、前記第２金属膜によって覆わないで露出した前記第１金属膜の表面に形成されたチタニウム酸化膜を除去する段階をさらに含むことができる。
前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、前記チタニウム酸化膜を除去する第１段階、第１金属膜及び前記非晶質シリコン膜をエッチングする第２段階、及び後処理する第３段階を含むことができる。
前記チタニウム酸化膜を除去する第１段階は、ＳＦ６、ＣＦ４などのＦを含む気体を利用してチタニウム酸化膜１７０ｓを除去する第１方式を用いるか、またはＳＦ６が含まれている多様な気体系（ＳＦ６ｏｎｌｙ、ＳＦ６／Ｈｅ、ＳＦ６／Ｎ２、ＳＦ６／Ｏ２、ＳＦ６／Ｏ２／Ｈｅ）を利用して除去する第２方式を用いることができる。
前記第２方式によって前記チタニウム酸化膜を除去する時には、ＳＦ６及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至４００ｍＴでありうる。
前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、前記チタニウム酸化膜を除去する第１段階、前記第１金属膜を除去する第２段階、前記非晶質シリコン膜をエッチングする第３段階、及び後処理する第４段階を含むことができる。
前記第２段階においては、Ｃｌ２／Ｈｅ、Ｃｌ２／Ａｒ、Ｃｌ２ ｏｎｌｙのＣｌを含む気体を使用することができ、ここでＣｌ２及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至２００ｍＴでありうる。
本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法は、絶縁基板上にゲート電極を含むゲート線を形成する段階、前記ゲート線を覆うゲート絶縁膜を形成する段階、前記ゲート絶縁膜上に非晶質シリコン膜及びチタニウムを含む第１金属膜と銅を含む第２金属膜とを連続的に積層する段階、前記第２金属膜上に第１部分と前記第１部分より厚さの厚い第２部分とを有する感光膜パターンを形成する段階、前記感光膜パターンをマスクとして前記第２金属膜及び第１金属膜を共にエッチングする段階、前記感光膜パターンをエッチバックして第２感光膜パターンに変える段階、前記第２感光膜パターンをマスクとして前記非晶質シリコン膜をエッチングする段階、前記第２感光膜パターンをマスクとして前記第２金属膜のみをウェットエッチングして、データ線及びドレイン電極の上部膜を形成する段階、前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さが異なるゲート絶縁膜を形成する段階、前記第２感光膜パターンを除去した後、前記ドレイン電極の一部を露出するコンタクトホールを含む保護膜を形成する段階、並びに前記保護膜の上に前記コンタクトホールを通じて前記ドレイン電極と接続する画素電極を形成する段階を含む。
前記第１金属膜及び第２金属膜を共にエッチングする段階は、フッ素（Ｆ）成分を含む非過水系エッチング液を使用してウェットエッチングすることができる。
前記第２金属膜のみをウェットエッチングする段階は、フッ素（Ｆ）成分を含まない非過水系エッチング液を使用してウェットエッチングすることができる。
前記ゲート線を形成する段階は、前記ゲート線をチタニウムを含む下部膜及び銅を含む上部膜の二重層に形成し、フッ素（Ｆ）成分を含む非過水系エッチング液を使用してウェットエッチングすることができる。
前記非晶質シリコン膜は、不純物を含まない第１非晶質シリコン膜と導電型不純物がドーピングされており、前記第１非晶質シリコン膜上に形成される第２非晶質シリコン膜からなり、第１非晶質シリコン膜をエッチングして薄膜トランジスタのチャネル部分を含む半導体を形成し、第２非晶質シリコン膜をエッチングしてオーミックコンタクト層を形成することができる。
前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、前記第２金属膜によって覆わないで露出した前記第１金属膜の表面に形成されたチタニウム酸化膜を除去する段階をさらに含むことができる。
前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、前記チタニウム酸化膜を除去する第１段階、第１金属膜及び前記非晶質シリコン膜をエッチングする第２段階、及び後処理する第３段階を含むことができる。
前記チタニウム酸化膜を除去する第１段階は、ＳＦ６、ＣＦ４などのＦを含む気体を利用してチタニウム酸化膜１７０ｓを除去する第１方式を用いるか、またはＳＦ６が含まれている多様な気体系（ＳＦ６ ｏｎｌｙ、ＳＦ６／Ｈｅ、ＳＦ６／Ｎ２、ＳＦ６／Ｏ２、ＳＦ６／Ｏ２／Ｈｅ）を利用して除去する第２方式を用いることができる。
前記第２方式によって前記チタニウム酸化膜を除去する時には、ＳＦ６及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至４００ｍＴでありうる。
前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、前記チタニウム酸化膜を除去する第１段階、前記第１金属膜を除去する第２段階、前記非晶質シリコン膜をエッチングする第３段階、及び後処理する第４段階を含むことができる。
前記第２段階においては、Ｃｌ２／Ｈｅ、Ｃｌ２／Ａｒ、Ｃｌ２ ｏｎｌｙのＣｌを含む気体を使用することができ、ここでＣｌ２及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至２００ｍＴでありうる。
本発明の実施形態によれば、銅を含む層とチタニウムを含む層を別にエッチングして微細パターンを形成することで、薄膜トランジスタの特性が向上し、銅を使用するので、低抵抗配線を形成することができ、銅を含む層とチタニウムを含む層とをエッチング時に、非過水系のエッチング液を使用するためＨ２Ｏ２による爆発危険がなく、安定した工程を行うことができる。
本発明の一実施形態に係る薄膜トランジスタ表示板の一画素を示した配置図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 図８で酸化膜が追加的に形成されたものを示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板で薄膜トランジスタの一側断面を取った写真である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 図２１で酸化膜が追加的に形成されたものを示した断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。
添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の相異な形態に実現でき、ここで説明する実施形態に限られない。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるという時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の“すぐ上”にあるという時には、中間に他の部分がないことを意味する。
以下、本発明の一実施形態に係る薄膜トランジスタ表示板について、図１及び図２を参照して詳細に説明する。
図１は、本発明の一実施形態に係る薄膜トランジスタ表示板の配置図であり、図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
図１及び図２を参照すれば、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に複数のゲート線（ｇａｔｅ ｌｉｎｅ）１２１が形成されている。
ゲート線１２１はゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１はゲート線１２１から突出した複数のゲート電極１２４を含む。
ゲート線１２１及びゲート電極１２４は、下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）からなる二重膜構造を有する。下部膜（１２１ｐ、１２１ｐ）はチタニウム（Ｔｉ）またはチタニウム合金からなり、上部膜（１２１ｒ、１２４ｒ）は銅（Ｃｕ）または銅合金からなる。ゲート線１２１の下部膜（１２１ｐ、１２４ｐ）は１０乃至５００Åの厚さを有し、上部膜（１２１ｒ、１２４ｒ）は１０００乃至７０００Åの厚さを有する。
ゲート線１２１の下部膜１２１ｐ及び上部膜１２１ｒはそれぞれテーパ（ｔａｐｅｒ）状の側面を有し、それぞれ０度乃至７０度の角度で基板１１０面に対して傾いている。
以上の二重層と異なって、ゲート線１２１及びゲート電極１２４は単一層または三重層以上の多重層に形成することもでき、銅及びチタニウムを含まない他の金属（例えば、モリブデン、アルミニウム、クロム、金、銀、タンタル（Ｔａ）など）を含む物質で形成することも可能である。
ゲート線１２１の上には窒化ケイ素などの絶縁物質で作られたゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は、薄膜トランジスタが形成された領域で一定の幅（図２のｄ２ほど）突出した領域までは相対的に厚い厚さ（以下、第１厚さ（ｔ１）という）を有し、その以外の領域では相対的に薄い厚さ（以下、第２厚さ（ｔ２）という）を有する。実施形態によってゲート絶縁膜１４０上にエッチングを遮断するマスクの役割をする層がある場合には、当該領域もエッチングされないため、第１厚さ（ｔ１）を有することもある。
ここで、第１厚さ（ｔ１）は３５００Å乃至５０００Å、第２厚さ（ｔ２）は５００Å乃至４５００Åであり、第２厚さ（ｔ２）は第１厚さ（ｔ１）のほぼ１／４乃至７／８である。一方、第１厚さ（ｔ１）と第２厚さ（ｔ２）との差である厚さの差（ｇ１）は５００Å乃至３０００Åであり、第１厚さ（ｔ１）の１／８乃至３／４である。
また、半導体層１５１から外部に露出する領域の幅（ｄ２）は０．３μｍ乃至１．５μｍの幅を有し、第１厚さ（ｔ１）を有するゲート絶縁膜１４０のうちの半導体層１５１から露出する領域は３％乃至３０％に相当する。半導体層１５１から外部に露出する領域の幅（ｄ２）は実施形態によって異なり、各層の厚さによっても異なりうる。
ゲート絶縁膜１４０の上には水素化非晶質シリコンまたは多結晶シリコンなどからなる複数の半導体層１５１が形成されている。半導体層１５１は主に縦方向に延び、ゲート電極１２４に向かって延びた複数のチャネル部１５４を含む。
半導体層１５１の上には複数の線状オーミックコンタクト部材１６１及び島型オーミックコンタクト部材１６５が形成されている。線状オーミックコンタクト部材１６１は、半導体層１５１のチャネル部１５４に向かって延びている複数の突出部１６３を有しており、この突出部１６３と島型オーミックコンタクト部材１６５は対を成して線状半導体層１５１のチャネル部１５４の上に配置されている。
オーミックコンタクト部材１６１、１６５及びゲート絶縁膜１４０の上には、複数のデータ線（ｄａｔａ ｌｉｎｅ）１７１及び複数のドレイン電極１７５が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１はゲート電極１２４に向かって延びて、Ｕ字状を有する複数のソース電極１７３を含む。
ドレイン電極１７５は、データ線１７１と分離されており、ソース電極１７３のＵ字状の中間で上部に向かって延長されている。
ソース電極１７３を含むデータ線１７１及びドレイン電極１７５も上部膜（１７１ｒ、１７３ｒ、１７５ｒ）及び下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の二重膜構造を有する。上部膜（１７１ｒ、１７３ｒ、１７５ｒ）が銅（Ｃｕ）または銅合金からなれば、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）はチタニウム（Ｔｉ）またはチタニウム合金からなる。
上部膜（１７１ｒ、１７３ｒ、１７５ｒ）の幅は下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の幅より狭くて、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の上部面が露出している。図１３を参照すれば、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）が露出した幅が約１．０６μｍであることが確認でき、この幅は実施形態によって異なりうる。図１において、下部膜の一側が露出した幅（ｄ１）は０．３μｍ乃至２．０μｍの値を有する。下部膜（１７１ｐ、１７３ｐ、１７５ｐ）は、１５％乃至７０％の領域が上部膜（１７１ｒ、１７３ｒ、１７５ｒ）によって覆われずに露出している。
データ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）は１００Å乃至５００Åの厚さを有し、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）は１０００Å乃至７０００Åの厚さを有することができる。
データ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）及び上部膜（１７１ｒ、１７３ｒ、１７５ｒ）はそれぞれテーパ状の側面を有し、それぞれ３０度乃至８０度の角度で基板１１０面に対して傾いている。ゲート線１２１のテーパ角度に比べて、データ線１７１のテーパ角度が大きいが、ゲート線１２１の場合、データ線１７１が上部で交差しながら断線することを防止するために、テーパ角度を小さく形成することも可能である。
オーミックコンタクト部材（１６１、１６３、１６５）は、その下の半導体層１５１と、その上のデータ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）との間にだけ存在し、これらの間の接触抵抗を低くする。また、オーミックコンタクト部材（１６１、１６３、１６５）はデータ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と実質的に同一の平面パターンを有する。これは、オーミックコンタクト部材（１６１、１６３、１６５）と下部膜（１７１ｐ、１７３ｐ、１７５ｐ）が同一のマスクによって共にエッチングされるためである。
半導体層１５１のチャネル部１５４には、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われずに露出した部分がある。半導体層１５１は、チャネル部１５４の露出した部分を除いて、オーミックコンタクト部材１６１、１６５と実質的に同一の平面パターンを有する。これは、半導体層１５１とオーミックコンタクト部材（１６１、１６３、１６５）が同一のマスクによって共にエッチングされるためである。
本発明においては、半導体層１５１、オーミックコンタクト部材（１６１、１６３、１６５）、及びデータ線１７１、ソース電極１７３とドレイン電極１７５は一つのマスクを利用してエッチングされる。その結果、半導体層１５１とオーミックコンタクト部材（１６１、１６３、１６５）だけでなく、データ線１７１、ソース電極１７３とドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）も、チャネル部１５４の露出した部分を除いては実質的に同一の平面パターンを有する。
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体層１５１のチャネル部１５４と共に一つの薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を構成し、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間のチャネル部１５４に形成される。
データ線１７１、ドレイン電極１７５、及び露出したチャネル部１５４部分の上には保護膜（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）１８０が形成されている。保護膜１８０は窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、低誘電率絶縁物などで形成される。
保護膜１８０にはドレイン電極１７５の一端をそれぞれ露出する複数のコンタクトホール１８５が形成されている。
保護膜１８０の上には複数の画素電極（ｐｉｘｅｌ ｅｌｅｃｔｒｏｄｅ）１９１が形成されている。画素電極１９１はコンタクトホール１８５によってドレイン電極１７５と物理的・電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧（ｃｏｍｍｏｎ ｖｏｌｔａｇｅ）の印加を受ける共通電極（ｃｏｍｍｏｎ ｅｌｅｃｔｒｏｄｅ）（図示せず、対向表示板に形成するか、または薄膜トランジスタ表示板に形成できる）と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９１と共通電極とはキャパシタ［以下、“液晶キャパシタ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｃａｐａｃｉｔｏｒ）”という］を形成して、薄膜トランジスタが遮断（ｔｕｒｎ ｏｆｆ）された後にも印加された電圧を維持する。
画素電極１９１は維持電極線（図示せず）と重畳してストレージキャパシタ（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｏｒ）を形成し、これによって液晶キャパシタの電圧維持能力を強化することができる。
画素電極１９１はＩＴＯまたはＩＺＯなどの透明導電体で作ることができる。
以下、図１及び図２に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図３乃至１２及び上述した図２を参照して詳細に説明する。
図３乃至１２は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。
図３に示したように、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に、チタニウム（Ｔｉ）またはチタニウム（Ｔｉ）合金を積層し、その上に銅（Ｃｕ）または銅（Ｃｕ）合金を積層して二重層を形成した後、パターニングして、ゲート電極１２４を有するゲート線１２１を形成する。
チタニウム（Ｔｉ）またはチタニウム（Ｔｉ）合金で形成される下部膜（１２１ｐ、１２４ｐ）は１０Å乃至５００Åの厚さに積層し、銅（Ｃｕ）または銅（Ｃｕ）合金で形成される上部膜（１２１ｒ、１２４ｒ）は１０００Å乃至７０００Åの厚さに積層する。
その後、感光膜（図示せず）を積層してパターニングした後、パターニングされた感光膜（図示せず）をマスクとしてエッチング液（ｅｔｃｈａｎｔ）で下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）を共にエッチングする。この時のエッチング液は、下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）を共にエッチングできるものを使用してもよく、非過水系（Ｈ２Ｏ２が含まれない系）のエッチング液を使用してもよい。その例としては、下記のような第１エッチング液または第２エッチング液を含む。第１エッチング液及び第２エッチング液にはフッ素（Ｆ）成分が含まれて、銅（Ｃｕ）とチタニウム（Ｔｉ）とを共にエッチングさせる。
下記の第１エッチング液及び第２エッチング液はチタニウムと銅とを共にエッチングするのに使用するエッチング液であって、チタニウム合金と銅合金とをエッチングする場合には、実施形態によってエッチングされないこともある。したがって、下記の第１エッチング液及び第２エッチング液は、純粋チタニウムと純粋銅のみで形成された二重層の配線をエッチングするのに使用することが好ましい。
［第１エッチング液］
過硫酸塩（Ｐｅｒｓｕｌｆａｔｅ）０．１〜５０ｗｔ％、アゾール系化合物０．０１〜２ｗｔ％、酸化補助剤０．０１〜１０ｗｔ％、酸化調節剤１０〜１０ｗｔ％、酸化調節剤２０〜１０ｗｔ％、酸化調節剤３０〜１０ｗｔ％、酸化調節剤４０〜１０ｗｔ％、スルホン酸系安定剤０．００１〜１０ｗｔ％、キレート剤０．０００１〜５ｗｔ％、無機酸約０．１乃至約１０重量％、ボロン含有化合物約０．０１乃至５重量％を含む。
ここで、過硫酸塩は銅膜をエッチングする酸化剤の主成分であって、好ましくは半導体工程用の純度を有するものを使用することができ、過硫酸アンモニウム（Ａｍｍｏｎｉｕｍ ｐｅｒｓｕｌｆａｔｅ）、過硫酸カリウム（Ｐｏｔａｓｓｉｕｍ ｐｅｒｓｕｌｆａｔｅ）、過硫酸ナトリウム（Ｓｏｄｉｕｍ ｐｅｒｓｕｌｆａｔｅ）、オキソン（Ｏｘｏｎｅ）などがある。これらは、単独でまたは混合して使用することができる。
酸化補助剤は銅のエッチング速度を速やかにし、下部チタニウムまたはチタニウム合金をエッチングできる酸化補助剤の役割を果たす。酸化補助剤には、フッ素を含むフッ化物系化合物として、無機酸としてはフッ酸（Ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ、ＨＦ）、フッ化アンモニウム（Ａｍｍｏｎｉｕｍ ｆｌｕｏｒｉｄｅ、ＮＨ４Ｆ）、重フッ化アンモニウム（Ａｍｍｏｎｉｕｍ Ｂｉｆｌｕｏｒｉｄｅ、ＮＨ４ｈＦ２）、フッ化カリウム（Ｐｏｔａｓｓｉｕｍ ｆｌｕｏｒｉｄｅ、ＫＦ）、フッ化ナトリウム（Ｓｏｄｉｕｍ ｆｌｕｏｒｉｄｅ、ＮａＦ）、フッ化水素カリウム（ＣａＨＦ）、フッ化水素ナトリウム（ＮａＨＦ２）、フッ化水素アンモニウム（ＮＨ４ＨＦ２）、ホウフッ化アンモニウム（ＮＨ４ＢＦ４）、フッ化水素カリウム（ＫＨＦ２）、フッ化アルミニウム（ＡｌＦ３）、フッ化ホウ素酸（ＨＢＦ４）、フッ化リチウム（ＬｉＦ）、ホウフッ化カリウム（ＫＢＦ４）、フッ化カルシウム（ＣａＦ２）、フッ化ケイ酸などがあり、特に限定されない。これらは、単独でまたは混合して使用することができる。
アゾール系化合物は、銅膜のエッチングを抑制して、ＣＤロス（ＣＤＬｏｓｓ）を減らす役割を果たす。アゾール系化合物には、ベンゾトリアゾール（Ｂｅｎｚｏｔｒｉａｚｏｌｅ）、アミノテトラゾール（Ａｍｉｎｏｔｅｒａｚｏｌｅ）、イミダゾール（Ｉｍｉｄａｚｏｌｅ）、及びピラゾール（Ｐｙｒａｚｏｌｅ）などがあり、酸化調節剤は、銅膜の酸化及びエッチングを調節する役割を果たす。これらは、単独でまたは混合して使用することができる。
酸化調節剤１には、ナイトレート陰イオンを含む化合物として、無機酸としては硝酸（ＨＮＯ３）と、無機塩としてはＦｅ（ＮＯ３）３、ＫＮＯ３、ＮＨ４ＮＯ３、ＬｉＮＯ３などがあり、特に限定されない。
酸化調節剤２には、スルフェート陰イオン（ＳＯ４２−）を含む化合物として、無機酸としては硫酸（Ｈ２ＳＯ４）、無機塩としてはＮＨ４ＨＳＯ４、ＫＨＳＯ４、Ｋ２ＳＯ４などがあり、特に限定されない。
酸化調節剤３には、ホスフェート陰イオンを含む化合物として、無機酸としてはリン酸（Ｈ３ＰＯ４）と、無機塩としては（ＮＨ４）３ＰＯ４、（ＮＨ４）２ＨＰＯ４、ＮＨ４Ｈ２ＰＯ４、Ｋ３ＰＯ４、Ｋ２ＨＰＯ４、ＫＨ２ＰＯ４、Ｎａ３ＰＯ４、ＮａＨＰＯ４、ＮａＨ２ＰＯ４などがあり、特に限定されない。
酸化調節剤４には、アセテート陰イオンを含む化合物として、有機酸としてはＣＨ３ＣＯＯＨ、無機塩としてはＮＨ４ＣＨ３ＣＯＯ、ＫＣＨ３ＣＯＯ、ＮａＣＨ３ＣＯＯ、ＨＮ（ＣＨ２ＣＯＯＨ）２などがあり、特に限定されない。また、酸化調節剤１、２、３、４は単独使用及び混合使用して所望のエッチング特性を実現することが可能である。
スルホン酸系安定剤の場合、銅膜をエッチングする主成分である過硫酸塩の分解を抑制させて、エッチング液の安定性を保障する。スルホン酸系安定剤としては、ベンゼンスルホン酸（Ｂｅｎｚｅｎｅｓｕｌｆｏｎｉｃ ａｃｉｄ、ＢＳＡ）、ｐ−トルエンスルホン酸（ｐａｒａ−Ｔｏｌｕｅｎｅｓｕｌｆｏｎｉｃ ａｃｉｄ．ｐ−ＴＳＡ）、メタンスルホン酸化合物（Ｍｅｔｈａｎｅｓｕｌｆｏｎｉｃ ａｃｉｄ、ＭＳＡ）、アミドスルホン酸（Ａｍｉｄｏｓｕｌｎｉｃ ａｃｉｄ、ＡＳＡ）などがあり、特に限定されない。これらは単独でまたは混合して使用することができる。
前記エッチング液組成物は、ボロン含有化合物を約０．０１乃至５重量％さらに含むことができる。
前記無機酸の例としては、硝酸（ｎｉｔｒｉｃ ａｃｉｄ）、リン酸（ｐｈｏｓｐｈｏｒｉｃ ａｃｉｄ）、硫酸（ｓｕｌｆｕｒｉｃ ａｃｉｄ）、塩酸（ｈｙｄｒｏｃｈｌｏｒｉｃ ａｃｉｄ）などが挙げられる。これらは、単独でまたは混合して使用することができる。
前記ボロン含有化合物としては、ボレート（Ｒ１ＢＯ３、Ｒ２ＨＢＯ３、Ｒ３Ｈ２ＢＯ３）、メタボレート（Ｒ３ＢＯ２）、テトラボレート（Ｒ２Ｂ４Ｏ７、Ｒ３ＨＢ４Ｏ７）、ホウフッ化アンモニウム（ＮＨ４ＢＦ４）、フッ化ホウ素酸（ＨＢＦ４）、ホウフッ化リチウム（ＬｉＢＦ４）、ホウフッ化ナトリウム（ＮａＢＦ４）、ホウフッ化カリウム（ＫＢＦ４）などが挙げられる。これらは、単独でまたは混合して使用することができる。（上記Ｒ１は、Ｈ３、Ｌｉ３、Ｎａ３、（ＮＨ４）３またはＫ３を表し、前記Ｒ２は、Ｌｉ２、Ｎａ２、Ｋ２または（ＮＨ４）２を表し、前記Ｒ３は、Ｌｉ、Ｎａ、ＫまたはＮＨ４を表す。）
キレート剤の場合、銅膜のエッチング後に銅イオンによる銅膜のエッチング速度に影響を与えない役割を果たし、ポスポニク系（Ｐｈｏｓｐｈｏｎｉｃ ｓｅｒｉｅｓ）、スルホニック系（Ｓｕｌｆｏｎｉｃ ｓｅｒｉｅｓ）、アセテート系（Ａｃｅｔａｔｅ ｓｅｒｉｅｓ）のキレート剤があり、特に限定されない。
［第２エッチング液］
第２エッチング液は、過硫酸アンモニウム（（ＮＨ４）２Ｓ２Ｏ８ ａｍｍｏｎｉｕｍ ｐｅｒｓｕｌｆａｔｅ）０．１〜３０重量％、有機酸０．１〜３０重量％、フッ素（Ｆ）含有化合物０．０１〜５重量％、アンモニウム塩化合物０．０１〜５重量％、グリコール系化合物０．０１〜１０重量％、アゾール系化合物０．０１〜２重量％、及び残部に該当する水を含むエッチング液である。
以上で開示するエッチング液またはエッチング液組成物の範囲には、上記した重量比の範囲内に含まれるエッチング液はもちろんのこと、たとえ組成がその重量比の範囲の数値から外れたり、または例示として上述した一部成分の置換があっても、その変化された構成がこの分野における通常の知識を有する者に前記エッチング液組成と実質的に均等であるのが自明であれば、そのような構成までも含まれる。
このような非過水系エッチング液で下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）を共にエッチングして、０度乃至７０度のテーパ状の側面も形成される。上部膜（１２１ｒ、１２４ｒ）及び下部膜（１２１ｐ、１２４ｐ）は同一のエッチング液で共にエッチングされるが、テーパ角度はエッチング液に対するエッチング速度によって互いに異なりうる。
以上、ゲート線１２１及びゲート電極１２４をチタニウムと銅の二重層で形成する場合について説明した。しかし、上述した通りゲート線１２１及びゲート電極１２４はチタニウムと銅以外の金属で形成することもでき、単一層や三重層以上の多重層に形成することも可能である。
その後、図４に示したように、ゲート線１２１及びゲート電極１２４の上に、ゲート絶縁膜１４０、第１非晶質シリコン膜１５０、第２非晶質シリコン膜１６０、第１金属膜１７０ｐ、及び第２金属膜１７０ｒを積層する。
第１非晶質シリコン膜１５０は不純物を含まず、第２非晶質シリコン膜１６０には導電型不純物がドーピングされており、第１金属膜１７０ｐはチタニウムまたはチタニウム合金で形成し、第２金属膜１７０ｒは銅または銅合金で形成することができる。
ここで、ゲート絶縁膜１４０は３５００Å乃至５０００Åの厚さに形成し、第１金属膜１７０ｐは１０Å乃至５００Åの厚さに積層し、第２金属膜１７０ｒは１０００Å乃至７０００Åの厚さに積層する。
その上に感光膜（ｐｈｏｔｏ ｒｅｓｉｓｔ）を形成した後パターニングして、感光膜パターン５０を形成する。感光膜パターン５０は、相対的に厚い第１部分５０ａと、相対的に薄い第２部分５０ｂとを有する。感光膜パターン５０の厚さの差は、マスクを利用して照射する光の量を調節するか、またはリフロー方法を利用して形成することができる。光を量を調節する場合には、マスクにスリットパターンまたは格子パターンや半透明層を形成することができる。厚さが薄い第２部分５０ｂは、薄膜トランジスタのチャネル領域が形成される位置に対応して形成する。
その後、図５に示したように、感光膜パターン５０をマスクとして、第１金属膜１７０ｐ及び第２金属膜１７０ｒを共にエッチングできるエッチング液を使用して、第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングする。ここで使用するエッチング液は、純粋チタニウム及び純粋銅で形成された二重層配線をエッチングする第１エッチング液及び第２エッチング液（ゲート線１２１の下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）をエッチングする内容の部分を参照）を使用することができる。上述した通り、第１エッチング液または第２エッチング液は非過水系エッチング液であって、フッ素（Ｆ）成分を含む。また、第１エッチング液及び第２エッチング液は純粋チタニウム及び純粋銅だけで形成された二重層の配線をエッチングするのに使用されることが好ましく、合金の場合には追加される物質によって共にエッチングされないこともある。実施形態によっては、ゲート線１２１をエッチングする時に使用したエッチング液と、第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングする時に使用したエッチング液とは、同一のエッチング液とすることができる。
図５に示したように、エッチング液を使用して第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングすれば、感光膜パターン５０が覆われない第１金属膜１７０ｐ及び第２金属膜１７０ｒと感光膜パターン５０の下部の一部領域は、エッチング液の等方性エッチング特性によってエッチングされて、その結果、図５に示したように、感光膜パターン５０が形成された領域（Ａ、Ｂ、Ｃ）の内側に第１金属膜１７０ｐ及び第２金属膜１７０ｒの境界線が位置するようになる。
この時、第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングするエッチング液は、ゲート絶縁膜１４０、第１非晶質シリコン膜１５０、及び第２非晶質シリコン膜１６０をエッチングしない。
その後、図６に示したように、感光膜パターン５０をマスクとして第１非晶質シリコン膜１５０及び第２非晶質シリコン膜１６０をエッチングする。
その後、図７に示したように、エッチバック（ｅｔｃｈ ｂａｃｋ）によって薄い厚さの第２部分５０ｂを除去する。この時、第１部分５０ａも共にエッチングされて幅及び高さが減少し、図７の第２感光膜パターン５１になる。第２感光膜パターン５１は、図５及び図６における感光膜パターン５０が形成された領域（Ａ、Ｂ、Ｃ）に比べて狭い領域（Ａ’、Ｂ’、Ｃ’）に形成されている。この時、第２感光膜パターン５１はＡ’領域を除いたそれ以外の第１金属膜１７０ｒ領域を覆っている。
その後、図８に示したように、第２感光膜パターン５１をマスクとしてエッチング液を利用して第２金属膜１７０ｒだけをエッチングする。ここで使用するエッチング液は、図３及び図５で使用するエッチング液と異なるエッチング液を使用しなければならない。つまり、図３及び図５においては、銅及びチタニウムを全てエッチングできるエッチング液であったが、図８においては、銅だけをエッチングできるエッチング液を使用する。図８で使用するエッチング液も非過水系エッチング液であり、図３及び図５のエッチング液と異なってフッ素（Ｆ）成分を含まず、その例としては下記のようなエッチング液がある。
銅を含む第２金属膜１７０ｒだけをエッチングするエッチング液は、 過硫酸アンモニウム（（ＮＨ４）２Ｓ２Ｏ８ ａｍｍｏｎｉｕｍ ｐｅｒｓｕｌｆａｔｅ）０．１〜３０重量％、有機酸０．１〜３０重量％、燐酸塩化合物０．０１〜５重量％、アゾール系化合物０．０１〜２重量％、及び残部に該当する水を含む。
以上のエッチング液またはエッチング液組成物の範囲には、上記した重量比の範囲内に含まれるエッチング液はもちろんのこと、たとえ組成がその重量比の範囲の数値から外れたり、または例示として上述した一部成分の置換があっても、その変化された構成がこの分野における通常の知識を有する者に前記エッチング液組成と実質的に均等であるのが自明であれば、そのような構成までも含まれる。
図８の工程によって第１金属膜１７０ｐの上部面が露出する。第１金属膜１７０ｐのうちの露出した部分の幅は実施形態によって異なりうる。
その後、図９及び図１０に示したように、第２感光膜パターン５１をマスクとして、第１金属膜１７０ｐ、第２非晶質シリコン膜１６０、第１非晶質シリコン膜１５０、及びゲート絶縁膜１４０をドライエッチングする。
図９は、第１金属膜１７０ｐがエッチングされて分離された状態までを示しており、図１０は、第２非晶質シリコン膜１６０がエッチングされて分離され、薄膜トランジスタのチャネルが露出した状態を示している。
図９に示したように、第１金属膜１７０ｐが分離されて二重層のゲート線（１７１ｐ、１７１ｒ）、ソース電極（１７３ｐ、１７３ｒ）、及びドレイン電極（１７５ｐ、１７５ｒ）が完成する。二重層の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）は、上部面が外部に露出した領域を有する。この時、露出した領域の幅は全体下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の１５％乃至７０％の幅を有する。図９において、下部膜の一側が露出した幅（ｄ１）は０．３μｍ乃至２．０μｍの値を有する。
この時には、第２感光膜パターン５１によって覆われない第２非晶質シリコン膜１６０、第１非晶質シリコン膜１５０、及びゲート絶縁膜１４０もエッチングされる。図９でＰに示した領域を見れば、第１非晶質シリコン膜１５０の中で第２感光膜パターン５１によって覆われない領域はエッチングされて階段状になることが確認できる。また、ゲート絶縁膜１４０も第１非晶質シリコン膜１５０によって覆われない領域がエッチングされて、覆われているゲート絶縁膜１４０と厚さが異なる階段状になる。
この後、さらにエッチングして図１０に示したように第２非晶質シリコン膜１６０も分離させて、オーミックコンタクト部材（１６１、１６５）を形成し、薄膜トランジスタのチャネルを形成する半導体のチャネル部１５４も露出する。
図１０においては、工程条件を調節して第１非晶質シリコン膜１５０に位置した階段状の構造が全てエッチングされるようにした。その結果、半導体のチャネル部１５４はソース電極及びドレイン電極（１７３、１７５）によって覆われた部分と異なる高さを有することもできる。（図示せず）
また、ゲート絶縁膜１４０に存在していた階段状の部分は、さらに段差を有する構造となる。図１０において、厚さの差（ｇ１）の高さは５００Å乃至３０００Åの値を有するか、またはゲート絶縁膜１４０の全体の厚さの１／８乃至３／４の値を有することができる。また、図１０において、ｄ２の幅は０．３μｍ乃至１．５μｍの幅を有することができる。また、エッチングされないゲート絶縁膜１４０の幅におけるｄ２幅が占める比率は３％乃至３０％でありうる。
このように、厚さの異なる感光膜パターンを利用すれば、データ線１７１、ソース電極１７３、及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と同一の平面パターンを有するオーミックコンタクト部材（１６１、１６３、１６５）を有する。一方、半導体層１５１の場合には、ドレイン電極１７５とソース電極１７３との間の露出した部分を除いて、データ線１７１、ソース電極１７３、及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と実質的に同一の平面パターンを有する。
その後、図１１に示したように、アッシング（ａｓｈｉｎｇ）によって感光膜パターンを除去する。
図４乃至図１１は、一つのマスクで感光膜パターンを形成して、半導体層１５１、オーミックコンタクト部材（１６１、１６３、１６５）、データ線１７１、ソース電極１７３、及びドレイン電極１７５を形成する段階を詳細に示した。一つのマスクを利用してパターンを形成するので、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）を除いては、チャネル部１５４以外の領域において実質的に同一の平面パターンを有する。一方、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）は図８でウェットエッチングされて、例えば、ｄ１程度の幅ほど減少した平面パターンを有する。
次に、図１２に示したように、有機物質または無機物質で保護膜１８０を形成し、感光膜を利用してドレイン電極１７５の上部膜１７５ｒを露出させるコンタクトホール１８５を形成する。
次に、図２に示したように、ＩＴＯまたはＩＺＯのような透明導電体を積層してエッチングし、露出したドレイン電極１７５と電気的に接触する画素電極１９１を形成する。
一方、図８に示したように、第２金属膜１７０ｒだけをエッチングした場合に、露出した第１金属膜１７０ｐの上部にはチタニウム酸化膜１７０ｓを積層することができる。これは図１３に示している。
図１３に示したように、露出したチタニウム酸化膜１７０ｓが積層されると、チタニウム酸化膜１７０ｓもエッチングしなければならない。
つまり、図９及び図１０に示したように、第１金属膜１７０ｐ、第２非晶質シリコン膜１６０、及び第１非晶質シリコン膜１５０をエッチングする段階で、第１金属膜１７０ｐの露出した上部に形成されたチタニウム酸化膜１７０ｓを共に除去する。
チタニウム酸化膜１７０ｓの除去と共に図９及び図１０の工程を行うためには、３つの段階または４つの段階を経るようになる。
まず、３つの段階で行われる場合について説明する。
これは、チタニウム酸化膜１７０ｓを除去する第１段階、第１金属膜１７０ｐ、第２非晶質シリコン膜１６０、及び第１非晶質シリコン膜１５０をエッチングする第２段階、並びに後処理する第３段階で行われる。
ここで、チタニウム酸化膜１７０ｓを除去するためには、ＳＦ６、ＣＦ４などのＦを含む気体を利用してチタニウム酸化膜１７０ｓを除去（第１方式）するか、ＳＦ６が含まれている多様な気体系（ＳＦ６ ｏｎｌｙ、ＳＦ６／Ｈｅ、ＳＦ６／Ｎ２、ＳＦ６／Ｏ２、ＳＦ６／Ｏ２／Ｈｅ）を利用して除去（第２方式）することができる。第２方式の場合、ＳＦ６及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至４００ｍＴとすることができる。一方、後処理はエッチング後、各階の上部に位置するエッチング副産物を除去する一種の洗浄処理を含む。
一方、４つの段階を経る場合について説明する。
これは、チタニウム酸化膜１７０ｓを除去する第１段階、第１金属膜１７０ｐを除去する第２段階、第２非晶質シリコン膜１６０及び第１非晶質シリコン膜１５０をエッチングする第３段階、並びに後処理する第４段階で行われる。
チタニウム酸化膜１７０ｓを除去する段階は、３段階からなる方法によってチタニウム酸化膜１７０ｓを除去する時に使用される気体をそのまま使用することができる。
第１金属膜１７０ｐだけを除去する第２段階において、Ｃｌ２／Ｈｅ、Ｃｌ２／Ａｒ、Ｃｌ２ ｏｎｌｙのＣｌを含む気体を使用することができ、ここでＣｌ２及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至２００ｍＴとすることができる。
以上では、図１及び図２の構造を有する薄膜トランジスタ表示板の製造方法について説明した。
以下、図１４を参照して、図１乃至図１３の実施形態によって実際製作された薄膜トランジスタ表示板の一部の断面形状について説明する。
図１４は、図１乃至図１３の実施形態に係る薄膜トランジスタ表示板に形成された配線の一側断面を取った写真である。
図１４には、純粋銅（Ｃｕ）で形成された上部膜１７１ｒ、純粋チタニウム（Ｔｉ）で形成された下部膜１７１ｐ、非晶質シリコン（ａ−Ｓｉ）で形成された半導体層１５１、窒化ケイ素（ＳｉＮｘ）で形成されたゲート絶縁膜１４０の断面を示している。図１３においては、半導体層１５１とその上のオーミックコンタクト部材１６１とを正確に区分していないため、別途に示していない。
図１４に示したように、半導体層１５１が上部膜１７１ｒから約１．０６μｍ突出していることが確認でき、チタニウム（Ｔｉ）で形成された下部膜１７１ｐもほぼ半導体層１５１の突出した幅に準じて突出していることが確認できる。また、ゲート絶縁膜１４０は図１４のＰ’領域と同様に階段状を有し、階段状の端部から上部膜１７１ｒの端部までの幅は１．８３μｍであることが確認できる。
また、上部膜１７１ｒ、下部膜１７１ｐ、半導体層１５１、ゲート絶縁膜１４０の階段の部分は全てテーパ状になっており、上部膜１７１ｒが下部膜１７１ｐに比べて厚く形成されていることが確認できる。
以下、図１５乃至図２６を参照して、本発明の他の実施形態に係る薄膜トランジスタ表示板について説明する。
次に、本発明のまた他の一実施形態に係る薄膜トランジスタ表示板について、図１及び図１５を参照して詳細に説明する。
図１５は、本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。
図１５の実施形態は、図２の実施形態とは異なって、ゲート絶縁膜１４０における相対的に厚い第１厚さ（ｔ１）を有する部分が半導体層１５１の外部に露出しないという違いがある。
以下に詳細に説明する。
図１及び図１５を参照すれば、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に複数のゲート線１２１が形成されている。
ゲート線１２１はゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１はゲート線１２１から突出した複数のゲート電極１２４を含む。
ゲート線１２１及びゲート電極１２４は、下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）からなる二重膜構造を有する。下部膜（１２１ｐ、１２１ｐ）はチタニウム（Ｔｉ）またはチタニウム合金からなり、上部膜（１２１ｒ、１２４ｒ）は銅（Ｃｕ）または銅合金からなる。ゲート線１２１の下部膜（１２１ｐ、１２４ｐ）は１０Å乃至５００Åの厚さを有し、上部膜（１２１ｒ、１２４ｒ）は１０００Å乃至７０００Åの厚さを有することができる。
ゲート線１２１の下部膜１２１ｐ及び上部膜１２１ｒは、それぞれテーパ状の側面を有し、それぞれ０度乃至７０度の角度で基板１１０面に対して傾いている。
これとは異なって、ゲート線１２１及びゲート電極１２４は単一層または三重層以上の多重層に形成することもでき、銅及びチタニウムを含まない他の金属（例えば、モリブデン、アルミニウム、クロム、金、銀、タンタル（Ｔａ）など）を含む物質で形成することも可能である。
ゲート線１２１の上には窒化ケイ素などの絶縁物質からなるゲート絶縁膜１４０が形成されている。ゲート絶縁膜１４０は、半導体層１５１によって覆われた領域までは相対的に厚い厚さ（以下、第１厚さ（ｔ１）という）を有し、その以外の領域では相対的に薄い厚さ（以下、第２厚さ（ｔ２）という）を有する。実施形態によってゲート絶縁膜１４０の上にエッチングを遮断するマスクの役割をする層がある場合には、当該領域もエッチングされず、第１厚さ（ｔ１）を有する。
ここで、第１厚さ（ｔ１）は３５００Å乃至５０００Åの値を有し、第２厚さ（ｔ２）は５００Å乃至４５００Åであり、第２厚さ（ｔ２）は第１厚さ（ｔ１）の１／４乃至７／８である。一方、第１厚さ（ｔ１）と第２厚さ（ｔ２）との差である厚さの差（ｇ１）は５００Å乃至３０００Åであり、第１厚さ（ｔ１）の１／８乃至３／４である。
ゲート絶縁膜１４０の上には水素化非晶質シリコンまたは多結晶シリコンなどからなる複数の半導体層１５１が形成されている。半導体層１５１は主に縦方向に延び、ゲート電極１２４に向かって延び出た複数のチャネル部（ｐｒｏｊｅｃｔｉｏｎ）１５４を含む。
半導体層１５１の上には複数の線状オーミックコンタクト部材１６１及び島型オーミックコンタクト部材１６５が形成されている。線状オーミックコンタクト部材１６１は半導体層１５１のチャネル部１５４に向かって延びている複数の突出部１６３を有しており、この突出部１６３と島型オーミックコンタクト部材１６５は対を成して線状半導体層１５１のチャネル部１５４の上に配置されている。
オーミックコンタクト部材（１６１、１６５）及びゲート絶縁膜１４０の上には、複数のデータ線１７１及び複数のドレイン電極１７５が形成されている。
データ線１７１はデータ信号を伝達し、主に縦方向に延びてゲート線１２１と交差する。各データ線１７１はゲート電極１２４に向かって延びて、Ｕ字状を有する複数のソース電極１７３を含む。
ドレイン電極１７５はデータ線１７１と分離されており、ソース電極１７３のＵ字状の中間で上部に向かって延長されている。
ソース電極１７３を含むデータ線１７１及びドレイン電極１７５も、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）及び下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の二重膜構造を有する。上部膜（１７１ｒ、１７３ｒ、１７５ｒ）が銅（Ｃｕ）または銅合金からなれば、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）はチタニウム（Ｔｉ）またはチタニウム合金からなる。
上部膜（１７１ｒ、１７３ｒ、１７５ｒ）の幅は下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の幅より狭くて、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の上部面が露出している。下部膜（１７１ｐ、１７３ｐ、１７５ｐ）は、１５％乃至７０％の領域が上部膜（１７１ｒ、１７３ｒ、１７５ｒ）によって覆われないで露出している。図１５において、下部膜の一側が露出した幅（ｄ１）は０．３μｍ乃至２．０μｍの値を有する。
データ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の厚さは１００Å乃至５００Åであり、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）の厚さは１０００Å乃至７０００Åである。
データ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）及び上部膜（１７１ｒ、１７３ｒ、１７５ｒ）はそれぞれテーパ状の側面を有し、それぞれ３０度乃至８０度の角度で基板１１０面に対して傾いている。ゲート線１２１のテーパ角度に比べて、データ線１７１のテーパ角度が大きいが、ゲート線１２１の場合、データ線１７１が上部で交差しながら断線することを防止するために、テーパ角度を小さく形成することも可能である。
オーミックコンタクト部材（１６１、１６３、１６５）は、その下の半導体層１５１と、その上のデータ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）との間にだけ存在し、これらの間の接触抵抗を低くする。また、オーミックコンタクト部材（１６１、１６３、１６５）はデータ線１７１及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と実質的に同一の平面パターンを有する。これは、オーミックコンタクト部材（１６１、１６３、１６５）と下部膜（１７１ｐ、１７３ｐ、１７５ｐ）とが同一のマスクによって共にエッチングされるためである。
半導体層１５１のチャネル部１５４には、ソース電極１７３とドレイン電極１７５との間をはじめとして、データ線１７１及びドレイン電極１７５によって覆われないで露出した部分がある。半導体層１５１は、チャネル部１５４の露出した部分を除いて、オーミックコンタクト部材１６１、１６５と実質的に同一の平面パターンを有する。これは、半導体層１５１とオーミックコンタクト部材（１６１、１６３、１６５）とが同一のマスクによって共にエッチングされるためである。
本発明では、半導体層１５１、オーミックコンタクト部材（１６１、１６３、１６５）、及びデータ線１７１、ソース電極１７３とドレイン電極１７５は一つのマスクを利用して、エッチングされる。その結果、半導体層１５１とオーミックコンタクト部材（１６１、１６３、１６５）だけでなく、データ線１７１、ソース電極１７３とドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）もチャネル部１５４の露出した部分を除いては実質的に同一の平面パターンを有する。
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体層１５１のチャネル部１５４と共に一つの薄膜トランジスタを構成し、薄膜トランジスタのチャネルはソース電極１７３とドレイン電極１７５との間のチャネル部１５４に形成される。
データ線１７１、ドレイン電極１７５、及び露出したチャネル部１５４の部分上には保護膜１８０が形成されている。保護膜１８０は、窒化ケイ素や酸化ケイ素などの無機絶縁物、有機絶縁物、及び低誘電率の絶縁物などで形成される。
保護膜１８０には、ドレイン電極１７５の一端をそれぞれ露出する複数のコンタクトホール１８５が形成されている。
保護膜１８０の上には複数の画素電極１９１が形成されている。画素電極１９１はコンタクトホール１８５を通じてドレイン電極１７５と物理的・電気的に接続されており、ドレイン電極１７５からデータ電圧の印加を受ける。データ電圧が印加された画素電極１９１は、共通電圧の印加を受ける共通電極（図示せず、対向表示板に形成されるか、または薄膜トランジスタ表示板に形成される）と共に電場を生成することによって、二つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。画素電極１９１と共通電極とはキャパシタ［以下、“液晶キャパシタ”という］を形成して、薄膜トランジスタが遮断された後にも印加された電圧を維持する。
画素電極１９１は維持電極線（図示せず）と重畳してストレージキャパシタを形成することができ、これによって液晶キャパシタの電圧維持能力を強化することができる。
画素電極１９１はＩＴＯまたはＩＺＯなどの透明導電体で作ることができる。
以下、図１及び図１５に示した薄膜トランジスタ表示板を本発明の一実施形態によって製造する方法について、図１６乃至図２５及び上述した図１５を参照して詳細に説明する。
図１６乃至図２５に係る薄膜トランジスタ表示板の製造方法は、図３乃至図１２の製造方法と異なって、エッチバック工程を進行した後に第１非晶質シリコン膜１５０及び第２非晶質シリコン膜１６０をエッチングする。その結果、ゲート絶縁膜１４０における相対的に厚い厚さを有する部分が半導体層１５１の下にだけ存在するようになる。
図１６乃至２５は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。
図１６に示したように、透明なガラスまたはプラスチックなどからなる絶縁基板１１０の上に、チタニウム（Ｔｉ）またはチタニウム（Ｔｉ）合金を積層し、その上に銅（Ｃｕ）または銅（Ｃｕ）合金を積層して二重層を形成した後、パターニングして、ゲート電極１２４を有するゲート線１２１を形成する。
チタニウム（Ｔｉ）またはチタニウム（Ｔｉ）合金で形成される下部膜（１２１ｐ、１２４ｐ）は１０Å乃至５００Åの厚さに積層し、銅（Ｃｕ）または銅（Ｃｕ）合金で形成される上部膜（１２１ｒ、１２４ｒ）は１０００Å乃至７０００Åの厚さに積層する。
その後、感光膜（図示せず）を積層してパターニングした後、パターニングされた感光膜（図示せず）をマスクとしてエッチング液で下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）を共にエッチングする。この時に使用するエッチング液は、下部膜（１２１ｐ、１２４ｐ）及び（上部膜１２１ｒ、１２４ｒ）を共にエッチングできるものを使用することができ、非過水系（Ｈ２Ｏ２が含まれない系）エッチング液としてフッ素（Ｆ）成分を含むエッチング液を使用することができる。その例としては、図３の説明で記述した第１エッチング液または第２エッチング液を含む。第１エッチング液及び第２エッチング液はチタニウムと銅とを共にエッチングするのに使用するエッチング液であって、チタニウム合金と銅合金をエッチングする場合には、実施形態によってエッチングされないこともある。したがって、下記の第１エッチング液及び第２エッチング液は純粋チタニウムと純粋銅のみで形成された二重層の配線をエッチングするのに使用することが好ましい。
第１エッチング液及び第２エッチング液のような非過水系エッチング液で下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）を共にエッチングして、０度乃至７０度のテーパ状の側面も形成する。上部膜（１２１ｒ、１２４ｒ）及び下部膜（１２１ｐ、１２４ｐ）は同一のエッチング液で共にエッチングされるが、テーパ角度はエッチング液に対するエッチングの速度によって互いに異なりうる。
以上では、ゲート線１２１及びゲート電極１２４をチタニウムと銅との二重層に形成する場合について説明した。しかし、上述した通り、ゲート線１２１及びゲート電極１２４はチタニウムと銅以外の金属で形成することもができ、単一層や三重層以上の多重層に形成することも可能である。
その後、図１７に示したように、ゲート線１２１及びゲート電極１２４の上にゲート絶縁膜１４０、第１非晶質シリコン膜１５０、第２非晶質シリコン膜１６０、第１金属膜１７０ｐ、及び第２金属膜１７０ｒを積層する。
第１非晶質シリコン膜１５０は不純物を含まず、第２非晶質シリコン膜１６０には導電型不純物がドーピングされており、第１金属膜１７０ｐはチタニウムまたはチタニウム合金で形成し、第２金属膜１７０ｒは銅または銅合金で形成することができる。
ここで、ゲート絶縁膜１４０は３５００Å乃至５０００Åの厚さに形成し、第１金属膜１７０ｐは１０Å乃至５００Åの厚さに積層し、第２金属膜１７０ｒは１０００Å乃至７０００Åの厚さに積層する。
その上に感光膜を形成した後パターニングして感光膜パターン５０を形成する。感光膜パターン５０は、相対的に厚い第１部分５０ａと、相対的に薄い第２部分５０ｂとを有する。感光膜パターン５０の厚さの差は、マスクを利用して照射する光の量を調節するか、またはリフロー方法を利用して形成することができる。光を量を調節する場合には、マスクにスリットパターンまたは格子パターンや半透明層を形成することができる。厚さの薄い第２部分５０ｂは、薄膜トランジスタのチャネル領域が形成される位置に対応して形成する。
その後、図１８に示したように、感光膜パターン５０をマスクとして第１金属膜１７０ｐ及び第２金属膜１７０ｒを共にエッチングできるエッチング液を使用して、第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングする。ここで使用するエッチング液は、純粋チタニウム及び純粋銅で形成された二重層配線をエッチングする第１エッチング液及び第２エッチング液（ゲート線１２１の下部膜（１２１ｐ、１２４ｐ）及び上部膜（１２１ｒ、１２４ｒ）をエッチングする内容の部分を参照）を使用することができる。上述した通り、第１エッチング液または第２エッチング液はフッ素（Ｆ）成分を含む非過水系エッチング液である。また、第１エッチング液及び第２エッチング液は純粋チタニウムと純粋銅だけで形成された二重層の配線をエッチングするのに使用されることが好ましく、合金の場合には追加される物質によって共にエッチングされないこともある。実施形態によっては、ゲート線１２１をエッチングする時に使用したエッチング液と、第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングする時に使用したエッチング液とは、同一のエッチング液でありうる。
図１８に示したように、エッチング液を使用して第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングすれば、感光膜パターン５０が覆われない第１金属膜１７０ｐ及び第２金属膜１７０ｒと感光膜パターン５０の下部の一部領域は、エッチング液の等方性エッチング特性によってエッチングされて、その結果、図１８に示したように、感光膜パターン５０が形成された領域（Ａ、Ｂ、Ｃ）の内側に第１金属膜１７０ｐ及び第２金属膜１７０ｒの境界線が位置するようになる。
この時、第１金属膜１７０ｐ及び第２金属膜１７０ｒをエッチングするエッチング液は、ゲート絶縁膜１４０、第１非晶質シリコン膜１５０、及び第２非晶質シリコン膜１６０をエッチングしない。
その後、図１９に示したように、エッチバックによって薄い厚さの第２部分５０ｂを除去する。この時、第１部分５０ａも共にエッチングされて幅及び高さが減少して、図１９の第２感光膜パターン５１になる。第２感光膜パターン５１は、図１６の感光膜パターン５０が形成された領域（Ａ、Ｂ、Ｃ）に比べて狭い領域（Ａ’、Ｂ’、Ｃ’）に形成されている。この時、第２感光膜パターン５１はＡ’領域を除いたそれ以外の第１金属膜１７０ｒ領域を覆っている。
その後、図２０に示したように、第２感光膜パターン５１をマスクとして第１非晶質シリコン膜１５０及び第２非晶質シリコン膜１６０をエッチングする。この時、Ａ領域は第２感光膜パターン５１によって覆われてはいないが、第２金属膜１７０ｒによって覆われているため、エッチングされない。
その後、図２１に示したように、第２感光膜パターン５１をマスクとして、エッチング液を利用して第２金属膜１７０ｒだけをエッチングする。ここで使用するエッチング液は、図１６及び図１８で使用するエッチング液とは異なるエッチング液を使用しなければならない。つまり、図１６及び図１８においては、銅及びチタニウムを全てエッチングできるエッチング液であったが、図２１においては、銅だけをエッチングできるエッチング液を使用する。図２１で使用するエッチング液も非過水系エッチング液であるが、フッ素（Ｆ）成分は含まない。その例としては、図８を説明する際に言及したエッチング液がある。
図２１の工程によって第１金属膜１７０ｐの上部面が露出する。第１金属膜１７０ｐのうちの露出した部分の幅は実施形態によって異なりうる。
その後、図２２及び図２３に示したように、第２感光膜パターン５１をマスクとして、第１金属膜１７０ｐ、第２非晶質シリコン膜１６０、第１非晶質シリコン膜１５０、及びゲート絶縁膜１４０をドライエッチングする。
図２２は、第１金属膜１７０ｐがエッチングされて分離された状態までを示しており、図２３は、第２非晶質シリコン膜１６０がエッチングされて分離され、薄膜トランジスタのチャネルが露出した状態を示している。
図２２に示したように、第１金属膜１７０ｐが分離されて二重層のゲート線（１７１ｐ、１７１ｒ）、ソース電極（１７３ｐ、１７３ｒ）、及びドレイン電極（１７５ｐ、１７５ｒ）が完成する。二重層の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）は上部面が外部に露出した領域を有する。この時、露出した領域の幅は全体下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の１５乃至７０％の幅を有する。図２２において、下部膜の一側が露出した幅（ｄ１）は０．３μｍ乃至２．０μｍの値を有する。
この時には、第２感光膜パターン５１によって覆われない第２非晶質シリコン膜１６０、第１非晶質シリコン膜１５０、及びゲート絶縁膜１４０もエッチングされるが、本実施形態では第２非晶質シリコン膜１６０及び第１非晶質シリコン膜１５０が第２感光膜パターン５１の外部に露出しないため、ほとんどエッチングされない。ゲート絶縁膜１４０のうちの第２感光膜パターン５１の外部に露出した部分だけがエッチングされる。その結果、ゲート絶縁膜１４０は、第１非晶質シリコン膜１５０によって覆わない領域がエッチングされて、覆われているゲート絶縁膜１４０と厚さが異なるようになる。
この後、さらにエッチングして、図２３に示したように、第２非晶質シリコン膜１６０も分離させてオーミックコンタクト部材１６１、１６５を形成し、薄膜トランジスタのチャネルを形成する半導体のチャネル部１５４も露出する。この時、半導体のチャネル部１５４は、ソース電極及びドレイン電極１７３、１７５によって覆われた部分とは異なる高さを有することできる。（図示せず）
また、ゲート絶縁膜１４０に存在した厚さの差は、さらに大きくなる。図２３において、厚さの差（ｇ１）の高さは、５００Å乃至３０００Åか、またはゲート絶縁膜１４０の全体の厚さの１／８乃至３／４である。
このように厚さの異なる感光膜パターンを利用すれば、データ線１７１、ソース電極１７３及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と同一の平面パターンを有するオーミックコンタクト部材（１６１、１６３、１６５）を有する。一方、半導体層１５１の場合には、ドレイン電極１７５とソース電極１７３との間の露出した部分を除いて、データ線１７１、ソース電極１７３及びドレイン電極１７５の下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と実質的に同一の平面パターンを有する。
その後、図２４に示したように、アッシングによって感光膜パターンを除去する。
図１７乃至図２４は、一つのマスクで感光膜パターンを形成して、半導体層１５１、オーミックコンタクト部材（１６１、１６３、１６５）、データ線１７１、ソース電極１７３、及びドレイン電極１７５を形成する段階を詳細に示した。一つのマスクを利用してパターンを形成していて、上部膜１７１ｒ、１７３ｒ、１７５ｒを除いてはチャネル部１５４以外の領域において実質的に同一の平面パターンを有する。一方、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）は図２１でウェットエッチングされて、例えば、ｄ１程度の幅ほど減少した平面パターンを有する。
その後、図２５に示したように、有機物質または無機物質で保護膜１８０を形成し、感光膜を利用してドレイン電極１７５の上部膜１７５を露出させるコンタクトホール１８５を形成する。
その後、図１５に示したように、ＩＴＯまたはＩＺＯのような透明導電体を積層し、エッチングして、露出したドレイン電極１７５と電気的に接触する画素電極１９１を形成する。
一方、図２１に示したように、第２金属膜１７０ｒだけをエッチングした場合に、露出した第１金属膜１７０ｐの上部にはチタニウム酸化膜１７０ｓを積層することができる。これについては図２６に示している。
図２６に示したように、露出したチタニウム酸化膜１７０ｓが積層されると、チタニウム酸化膜１７０ｓもエッチングしなければならない。
つまり、図２２及び図２３に示したように、第１金属膜１７０ｐ、第２非晶質シリコン膜１６０、及び第１非晶質シリコン膜１５０をエッチングする段階で、第１金属膜１７０ｐの露出した上部に形成されたチタニウム酸化膜１７０ｓを共に除去する。
チタニウム酸化膜１７０ｓの除去と共に図２２及び図２３の工程を行うためには、３つの段階または４つの段階を経るようになる。
まず、３つの段階で行われる場合について説明する。
これは、チタニウム酸化膜１７０ｓを除去する第１段階、第１金属膜１７０ｐ、第２非晶質シリコン膜１６０、及び第１非晶質シリコン膜１５０をエッチングする第２段階、並びに後処理する第３段階で行われる。
ここで、チタニウム酸化膜１７０ｓを除去するためには、ＳＦ６、ＣＦ４などのＦを含む気体を利用してチタニウム酸化膜１７０ｓを除去（第１方式）するか、またはＳＦ６が含まれている多様な気体系（ＳＦ６ ｏｎｌｙ、ＳＦ６／Ｈｅ、ＳＦ６／Ｎ２、ＳＦ６／Ｏ２、ＳＦ６／Ｏ２／Ｈｅ）を利用して除去（第２方式）することができる。第２方式の場合、ＳＦ６及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至４００ｍＴとすることができる。一方、後処理は、エッチング後に各層の上部に位置するエッチング副産物を除去する一種の洗浄処理を含む。
一方、４つの段階を経る場合について説明する。
これは、チタニウム酸化膜１７０ｓを除去する第１段階、第１金属膜１７０ｐを除去する第２段階、第２非晶質シリコン膜１６０及び第１非晶質シリコン膜１５０をエッチングする第３段階、及び後処理する第４段階からなる。
チタニウム酸化膜１７０ｓを除去する段階は、３つの段階からなる方法において、チタニウム酸化膜１７０ｓを除去する際に使用される気体をそのまま使用することができる。
第１金属膜１７０ｐだけを除去する第２段階においては、Ｃｌ２／Ｈｅ、Ｃｌ２／Ａｒ、Ｃｌ２ ｏｎｌｙのＣｌを含む気体を使用することができ、ここでＣｌ２及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至２００ｍＴとすることができる。
一方、図１乃至図１３の実施形態のうち図９及び図１０においては、工程条件を調節して第１非晶質シリコン膜１５０に位置していた階段状の構造（図９のＰ参照）が全てエッチングされるようにした実施形態についてのみ記述した。しかし、これはエッチング条件が特定の場合に限って階段状の第１非晶質シリコン膜１５０が外部に露出しないようにすることであり、条件に合わない場合には当該部分に階段状が残るのが一般的である。このように、第１非晶質シリコン膜１５０に階段状が残る実施形態は図２７に示している。
図２７は、本発明のまた他の一実施形態に係る薄膜トランジスタ表示板の断面図であって、図１のＩＩ−ＩＩ線に沿った断面図である。
図２７の構造は、図３乃至図９によって製造された薄膜トランジスタ表示板において、エッチング条件を合わせることができなくて第１非晶質シリコン膜１５０が半導体層１５１に完成されても、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）及びオーミックコンタクト層（１６１、１６３、１６５）の外部に露出した階段状を有する。露出した幅は位置によって異なることがあり、図２７においては、ｄ３及びｄ４の幅ほどそれぞれ露出している半導体層１５１を示している。ここで、ｄ３及びｄ４は下部膜（１７１ｐ、１７３ｐ、１７５ｐ）の端部からの幅である。
図２７においては、半導体層１５１の露出した領域の終端が、ゲート絶縁膜１４０のうちの相対的に厚い厚さを有する領域の境界と一致するように示している。しかし、実施形態によっては、ゲート絶縁膜１４０の相対的に厚い厚さの部分の境界から一定の距離ほど内部に入って形成されうる。つまり、図２７のような実施形態においては、一つのマスクで感光膜パターンを形成して、半導体層１５１、オーミックコンタクト部材（１６１、１６３、１６５）、データ線１７１、ソース電極１７３、及びドレイン電極１７５を形成するが、半導体層１５１も露出した領域を有して、半導体層１５１がオーミックコンタクト部材（１６１、１６３、１６５）、データ線１７１、ソース電極１７３、及びドレイン電極１７５と実質的に同一の平面パターンを有することもある。これは、半導体層１５１の露出した階段領域の大きさ及び露出した幅によって変化しうる。つまり、露出した半導体層１５１の階段領域がゲート絶縁膜１４０の相対的に厚い厚さの部分の境界から遠く離れて形成された場合には、オーミックコンタクト部材（１６１、１６３、１６５）及びデータ線１７１、ソース電極１７３及びドレイン電極１７５と実質的に同一の平面パターンを有すると見にくい。しかし、露出した半導体層１５１の階段領域がゲート絶縁膜１４０の相対的に厚い厚さの部分の境界から少しだけ離隔しているか、または図２７に示したようにゲート絶縁膜１４０の相対的に厚い厚さの部分の境界と一致すると、実質的に同一のパターンを有するとみなされる範囲内であると判断できる。
一方、本発明でチタニウム（Ｔｉ）合金で下部膜を形成することにおいて、チタニウム（Ｔｉ）合金でモリブデンを含むモリブデン−チタニウム（Ｍｏ−Ｔｉ）合金を使用する場合には、非過水エッチング液を利用してウェットエッチングする場合にエッチング速度が非常に速く、銅を含む上部膜と共に一括エッチングすることが不可能である。したがって、このような場合には下部膜と上部膜をそれぞれエッチングする。
本実施形態においては、薄膜トランジスタ表示板にカラーフィルタや遮光部材が形成されない実施形態に基づいて説明した。実施形態によってはカラーフィルタや遮光部材が薄膜トランジスタを基準として、その上部領域または下部領域に形成されることもある。
また、本発明を説明するために用いられた実施形態においては、ゲート線がチタニウムと銅との二重層からなる実施形態だけを中心に記述した。しかし、本発明の特徴は、半導体層とチタニウム（またはチタニウム合金）及び銅（または銅合金）の二重層で形成されたデータ線層をエッチングすることにあるので、ゲート線を単一層に形成してもよく、多重層に形成してもよく、銅、チタニウム以外に、モリブデン、アルミニウム、クロム、金、銀、タンタル（Ｔａ）などの他の金属を利用して形成してもよい。
以上では、チタニウム合金またはチタニウムを利用して配線の一つの層を形成することについて述べたが、チタニウム合金の代わりに純粋な（ｐｕｒｅ）チタニウムだけで形成された配線層は、次のような特性を有する。
密度は約４．５ｇ／ｃｍ−３、融点は約１９４０Ｋ、電気陰性度は１．５４、電気抵抗率は２０℃で約０．４２μΩｍ、熱伝導率は３００Ｋで２１．９Ｗ、及び熱膨張係数は２５℃で約８．６μｍの特性を有する。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。
１５１ 半導体層
１６１、１６３、１６５ オーミックコンタクト部材
１２１、１７１ｐ、１７１ｒ ゲート線
１７１ データ線
１７３、１７３ｐ、１７３ｒ ソース電極
１７５、１７５ｐ、１７５ｒ ドレイン電極

Claims (27)

  1. ゲート線、
    ゲート線を覆うゲート絶縁膜、
    ゲート絶縁膜上に形成される半導体層、
    前記半導体層上に形成されるデータ線及びドレイン電極、
    前記データ線及びドレイン電極を覆い、前記ドレイン電極の一部を露出させるコンタクトホールを含む保護膜、及び
    前記コンタクトホールを通じて前記ドレイン電極と電気的に接続される画素電極を有し、
    前記データ線及びドレイン電極は、チタニウムを含む下部膜及び銅を含む上部膜の二重層で形成され、
    前記下部膜は前記上部膜の幅より広くて、外部に露出される部分を含むことを特徴とする薄膜トランジスタ表示板。
  2. 前記下部膜の露出した領域の幅は、前記下部膜の幅の１５％乃至７０％であることを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  3. 前記ゲート絶縁膜は、第１厚さを有する第１部分と、第１部分より薄い第２厚さを有する第２部分とを含むことを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  4. 前記第１厚さと前記第２厚さとの差は、前記第１厚さの１／８乃至３／４であることを特徴とする、請求項３に記載の薄膜トランジスタ表示板。
  5. 前記ゲート線は、チタニウムを含む下部膜及び銅を含む上部膜の二重層からなることを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  6. 前記コンタクトホールは前記ドレイン電極の前記上部膜を露出させて、前記上部膜と画素電極とが接触することを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  7. 前記半導体層と前記データ線及びドレイン電極との間に位置するオーミックコンタクト層をさらに含むことを特徴とする、請求項１に記載の薄膜トランジスタ表示板
  8. 前記ゲート線は、チタニウムを含む下部膜及び銅を含む上部膜の二重層からなることを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  9. 前記ゲート絶縁膜は層状構造を含むことを特徴とする、請求項１に記載の薄膜トランジスタ表示板。
  10. 絶縁基板上にゲート電極を含むゲート線を形成する段階、
    前記ゲート線を覆うゲート絶縁膜を形成する段階、
    前記ゲート絶縁膜上に半導体層を形成する段階、
    前記半導体層上に非晶質シリコン膜、チタニウムを含む第１金属膜、及び銅を含む第２金属膜を連続積層する段階、
    前記第２金属膜が前記第１金属膜より広く、前記第２金属膜に露出した領域があるように、前記第１金属膜及び前記第２金属膜の一部分を除去してデータ線及びドレイン電極を形成する段階を有することを特徴とする薄膜トランジスタ表示板の製造方法。
  11. 前記データ線及び前記ドレイン電極を形成する段階は、
    前記第２金属膜上に第１部分及び前記第１部分より厚さの厚い第２部分を含む感光膜パターンを形成する段階、
    前記感光膜パターンをマスクとして、前記第２金属膜及び第１金属膜を共にエッチングする段階、
    前記感光膜パターンをマスクとして前記半導体層をエッチングする段階、
    前記感光膜パターンをエッチバックして第２感光膜パターンに変える段階、
    前記第２感光膜パターンをマスクとして前記第２金属膜だけをウェットエッチングして、データ線及びドレイン電極の上部膜を形成する段階、及び
    前記第２感光膜パターンをマスクとして、前記第１金属膜、半導体層、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さが異なるゲート絶縁膜を形成する段階を含むことを特徴とする、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記第２感光膜パターンを除去した後、前記ドレイン電極の一部を露出するコンタクトホールを含む保護膜を前記データ線及び前記ドレイン電極上に形成する段階、及び
    前記保護膜上に前記コンタクトホールを通じて前記ドレイン電極と接続する画素電極を形成する段階をさらに含むことを特徴とする、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  13. 前記第１金属膜及び第２金属膜を共にエッチングする段階は、フッ素（Ｆ）成分を含む非過水系エッチング液を使用してウェットエッチングすることを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記第２金属膜だけをウェットエッチングする段階は、フッ素（Ｆ）成分を含まない非過水系エッチング液を使用してウェットエッチングすることを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記第１金属膜、半導体層、及びゲート絶縁膜をドライエッチングする段階は、前記第２感光膜パターンによって覆われず、前記ゲート電極の外部に位置する前記半導体層を完全に除去するまで行うことを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  16. 前記ゲート線を形成する段階は、前記ゲート線をチタニウムを含む下部膜及び銅を含む上部膜の二重層に形成し、フッ素（Ｆ）成分を含む非過水系エッチング液を使用してウェットエッチングすることを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  17. 前記半導体層は、不純物を含まない第１非晶質シリコン膜と、導電型不純物がドーピングされて、前記第１非晶質シリコン膜上に形成される第２非晶質シリコン膜とからなり、第１非晶質シリコン膜をエッチングして薄膜トランジスタのチャネル部分を含む半導体を形成し、第２非晶質シリコン膜をエッチングしてオーミックコンタクト層を形成することを特徴とする、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  18. 前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、
    前記第２金属膜によって覆われずに露出した前記第１金属膜の表面に形成されたチタニウム酸化膜を除去する段階をさらに含むことを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  19. 前記第２感光膜パターンをマスクとして、前記第１金属膜、非晶質シリコン膜、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、
    前記チタニウム酸化膜を除去する第１段階、第１金属膜及び前記非晶質シリコン膜をエッチングする第２段階、及び後処理する第３段階を含むことを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  20. 前記チタニウム酸化膜を除去する第１段階はＳＦ６またはＦを含む気体を利用することを特徴とする、請求項１９に記載の薄膜トランジスタ表示板の製造方法。
  21. チタニウム酸化膜はＳＦ６とＨｅを含むガスを利用して除去し、ＳＦ６及びＨｅの重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至４００ｍＴであることを特徴とする、請求項２０に記載の薄膜トランジスタ表示板の製造方法。
  22. 前記第２感光膜パターンをマスクとして、前記第１金属膜、半導体層、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さの異なるゲート絶縁膜を形成する段階は、
    前記チタニウム酸化膜を除去する第１段階、前記第１金属膜を除去する第２段階、前記半導体層をエッチングする第３段階、及び後処理する第４段階を含むことを特徴とする、請求項１１に記載の薄膜トランジスタ表示板の製造方法。
  23. 前記第２段階ではＣｌ２とＨｅを含む気体が使用され、ここでＣｌ２及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至２００ｍＴであることを特徴とする、請求項２２に記載の薄膜トランジスタ表示板の製造方法。
  24. 前記チタニウム酸化膜を除去する第１段階はＦまたはＳＦ６を含む気体を利用することを特徴とする、請求項２２に記載の薄膜トランジスタ表示板の製造方法。
  25. ＳＦ６及びＨｅを含むガスは、ＳＦ６及びヘリウム（Ｈｅ）の重量比が１：０乃至１：５であり、エッチング時に使用する圧力範囲は６０ｍＴ乃至４００ｍＴであることを特徴とする、請求項２４に記載の薄膜トランジスタ表示板の製造方法。
  26. 前記データ線及び前記ドレイン電極を形成する段階は、
    前記第２金属膜上に第１部分及び前記第１部分より厚さの厚い第２部分を含む感光膜パターンを形成する段階、
    前記感光膜パターンをマスクとして前記第２金属膜及び第１金属膜を共にエッチングする段階、
    前記感光膜パターンをエッチバックして第２感光膜パターンに変える段階、
    前記第２感光膜パターンをマスクとして前記半導体層をエッチングする段階、
    前記第２感光膜パターンをマスクとして前記第２金属膜だけをウェットエッチングして、データ線及びドレイン電極の上部膜を形成する段階、
    前記第２感光膜パターンをマスクとして前記第１金属膜、半導体層、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さが異なるゲート絶縁膜を形成する段階を含むことを特徴とする、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  27. ゲート絶縁膜上に半導体層を形成する段階、
    前記半導体層上にチタニウムを含む第１金属膜及び銅を含む第２金属膜を連続して積層する段階、
    前記第２金属膜上に第１部分及び前記第１部分より厚さの厚い第２部分を有する感光膜パターンを形成する段階、
    前記感光膜パターンをマスクとして前記第２金属膜及び第１金属膜を共にエッチングする段階、
    前記感光膜パターンをマスクとして前記半導体層をエッチングする段階と、前記感光膜パターンをエッチバックして第２感光膜パターンに変える段階とを含む第１方法、または前記感光膜パターンをエッチバックして第２感光膜パターンに変える段階と、前記第２感光膜パターンをマスクとして前記半導体層をエッチングする段階とを含む第２方法のいずれか一つの方法を実行する段階、
    前記第２感光膜パターンをマスクとして前記第２金属膜だけをウェットエッチングして、データ線及びドレイン電極の上部膜を形成する段階、及び
    前記第２感光膜パターンをマスクとして、前記第１金属膜、半導体層、及びゲート絶縁膜をドライエッチングして、データ線及びドレイン電極の下部膜、半導体層、及び厚さが異なるゲート絶縁膜を形成する段階を有することを特徴とする薄膜トランジスタ表示板の製造方法。
JP2010243648A 2009-12-04 2010-10-29 薄膜トランジスタ表示板及びその製造方法 Pending JP2011119707A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090119992A KR101582946B1 (ko) 2009-12-04 2009-12-04 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2009-0119992 2009-12-04

Publications (1)

Publication Number Publication Date
JP2011119707A true JP2011119707A (ja) 2011-06-16

Family

ID=44081155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010243648A Pending JP2011119707A (ja) 2009-12-04 2010-10-29 薄膜トランジスタ表示板及びその製造方法

Country Status (4)

Country Link
US (2) US8865528B2 (ja)
JP (1) JP2011119707A (ja)
KR (1) KR101582946B1 (ja)
CN (1) CN102104049B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168706A (ja) * 2016-03-17 2017-09-21 三菱電機株式会社 表示装置及びその製造方法
JP2017199930A (ja) * 2012-10-05 2017-11-02 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． エッチング組成物及びこれを適用した表示基板の製造方法
JP2020205427A (ja) * 2012-02-09 2020-12-24 株式会社半導体エネルギー研究所 液晶表示装置
JP7496455B2 (ja) 2012-02-09 2024-06-06 株式会社半導体エネルギー研究所 液晶表示装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
KR20120028050A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US9087749B2 (en) * 2010-12-27 2015-07-21 Sharp Kabushiki Kaisha Active matrix substrate, and display panel
KR101770754B1 (ko) * 2011-06-21 2017-08-24 주식회사 동진쎄미켐 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
CN102983141B (zh) 2011-09-02 2015-07-01 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
KR102030797B1 (ko) * 2012-03-30 2019-11-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR101527117B1 (ko) * 2013-06-27 2015-06-09 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR102295611B1 (ko) * 2013-12-27 2021-08-30 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
TWI608128B (zh) 2014-03-07 2017-12-11 史達克公司 用於電子裝置中金屬化作用之蝕刻化學
WO2016035652A1 (ja) * 2014-09-03 2016-03-10 シャープ株式会社 金属積層膜の製造方法、半導体装置の製造方法、及び液晶表示装置の製造方法
KR102331036B1 (ko) 2014-10-10 2021-11-26 삼영순화(주) 에칭액 조성물 및 이를 이용하는 다층막의 에칭 방법
CN106611794B (zh) * 2015-10-22 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制作方法
CN105428419B (zh) * 2015-12-22 2018-06-22 华南理工大学 一种电阻栅薄膜晶体管及其制备方法
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106816410B (zh) * 2017-03-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
US10459300B2 (en) * 2017-05-18 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrate and a method for fabricating the same, a liquid crystal display panel
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN110780497A (zh) * 2019-10-22 2020-02-11 深圳市华星光电技术有限公司 一种显示面板的走线结构、显示面板走线方法及显示面板
KR20210052696A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치, 패턴 형성 방법 및 표시 장치의 제조 방법
US11398437B2 (en) * 2019-12-13 2022-07-26 Semiconductor Components Industries, Llc Power device including metal layer
KR20220004847A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113611699A (zh) * 2021-07-20 2021-11-05 深圳市华星光电半导体显示技术有限公司 显示面板
CN113782548B (zh) * 2021-09-09 2022-08-23 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234133A (ja) * 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置
JPH0541390A (ja) * 1991-08-05 1993-02-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH05206079A (ja) * 1992-01-27 1993-08-13 Matsushita Electric Ind Co Ltd 薄膜のドライエッチング方法
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2004133422A (ja) * 2002-09-03 2004-04-30 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2006108612A (ja) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法
US20090121234A1 (en) * 2007-11-14 2009-05-14 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853220B1 (ko) * 2002-04-04 2008-08-20 삼성전자주식회사 표시 장치용 박막 트랜지스터 어레이 기판의 제조 방법
US7205570B2 (en) * 2002-07-19 2007-04-17 Samsung Electronics Co., Ltd. Thin film transistor array panel
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101188868B1 (ko) 2005-06-30 2012-10-09 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR20070092455A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR101373735B1 (ko) * 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR20090096226A (ko) 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234133A (ja) * 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置
JPH0541390A (ja) * 1991-08-05 1993-02-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH05206079A (ja) * 1992-01-27 1993-08-13 Matsushita Electric Ind Co Ltd 薄膜のドライエッチング方法
JP2001059191A (ja) * 1999-06-18 2001-03-06 Furontekku:Kk エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2002341373A (ja) * 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
JP2004133422A (ja) * 2002-09-03 2004-04-30 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2006108612A (ja) * 2004-10-06 2006-04-20 Samsung Electronics Co Ltd 薄膜トランジスタ表示板の製造方法
US20090121234A1 (en) * 2007-11-14 2009-05-14 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020205427A (ja) * 2012-02-09 2020-12-24 株式会社半導体エネルギー研究所 液晶表示装置
JP7496455B2 (ja) 2012-02-09 2024-06-06 株式会社半導体エネルギー研究所 液晶表示装置
JP2017199930A (ja) * 2012-10-05 2017-11-02 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． エッチング組成物及びこれを適用した表示基板の製造方法
JP2017168706A (ja) * 2016-03-17 2017-09-21 三菱電機株式会社 表示装置及びその製造方法

Also Published As

Publication number Publication date
US9443881B2 (en) 2016-09-13
CN102104049A (zh) 2011-06-22
US20150053984A1 (en) 2015-02-26
US8865528B2 (en) 2014-10-21
KR101582946B1 (ko) 2016-01-08
KR20110063055A (ko) 2011-06-10
CN102104049B (zh) 2015-02-25
US20110133193A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
JP2011119707A (ja) 薄膜トランジスタ表示板及びその製造方法
US8236704B2 (en) Etchant and array substrate having copper lines etched by the etchant
KR101619380B1 (ko) 식각액 조성물 및 이를 이용한 어레이 기판의 제조방법
JP5111790B2 (ja) エッチング液及びこれを用いた配線形成方法
TWI598467B (zh) 製備薄膜電晶體通道蝕刻組合物及製備薄膜電晶體通道方法
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR20110087582A (ko) 식각액 조성물 및 이를 이용한 식각 방법
CN109423648B (zh) 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
US20130178010A1 (en) Method of forming a metal pattern and method of manufacturing a display substrate
WO2017010342A1 (ja) 酸化物半導体膜のエッチング方法および半導体装置の製造方法
US20120064678A1 (en) Manufacturing method of thin film transistor array panel
KR102435551B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR102323942B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR102353679B1 (ko) 식각액 조성물 및 이를 이용한 배선 기판의 제조 방법
KR20070075187A (ko) 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR101964826B1 (ko) 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법
KR102092338B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR102092912B1 (ko) 액정 표시 장치용 어레이 기판의 제조방법
CN115821264A (zh) 蚀刻液组成物
GB2386865A (en) Etchant for array substrate having copper lines
KR20160095471A (ko) 몰리브덴-티타늄막 또는 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150120