CN102104049B - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN102104049B
CN102104049B CN201010570119.4A CN201010570119A CN102104049B CN 102104049 B CN102104049 B CN 102104049B CN 201010570119 A CN201010570119 A CN 201010570119A CN 102104049 B CN102104049 B CN 102104049B
Authority
CN
China
Prior art keywords
layer
sensitive surface
light
surface pattern
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010570119.4A
Other languages
English (en)
Other versions
CN102104049A (zh
Inventor
宋溱镐
崔新逸
洪瑄英
金时烈
李基晔
尹在亨
金成烈
徐五成
裴良浩
郑钟铉
杨东周
金俸均
吴和烈
洪泌荀
金柄范
朴帝亨
丁有光
金钟仁
徐南锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102104049A publication Critical patent/CN102104049A/zh
Application granted granted Critical
Publication of CN102104049B publication Critical patent/CN102104049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种薄膜晶体管阵列面板及其制造方法。薄膜晶体管阵列面板包括：栅极线；栅极绝缘层，覆盖栅极线；半导体层，设置在栅极绝缘层上；数据线和漏极，设置在半导体层上；钝化层，覆盖数据线和漏极，并具有暴露漏极的一部分的接触孔；像素电极，通过接触孔电连接到漏极。数据线和漏极均具有包括钛的下层和铜的上层的双层，下层比上层宽，且下层具有暴露的区域。栅极绝缘层可具有台阶形状。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明的实施例涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
薄膜晶体管(TFT)阵列面板可用于独立地驱动液晶显示器或有机电致发光(EL)显示装置中的每个像素。薄膜晶体管阵列面板可包括：传输扫描信号的栅极线和传输图像信号的数据线。阵列面板可包括：薄膜晶体管，连接到栅极线和数据线；像素电极，连接到薄膜晶体管。
薄膜晶体管可包括：栅极；半导体层，形成沟道；源极和漏极，由数据线的部分形成。薄膜晶体管是开关元件，所述开关元件根据通过栅极线的栅极信号传输或中断通过数据线传输到像素电极的数据电压。
随着阵列面板尺寸的增大，由其中的布线的电阻和电容导致发生RC延迟。可通过使用诸如铜的具有低电阻的布线来减少RC延迟的发生。然而，铜会难以蚀刻和与其它层接触。此外，铜会遭受氧化和腐蚀。
发明内容
本发明的至少一个示例性实施例通过形成具有铜和钛的双层的低电阻布线提高了薄膜晶体管的特性。可单独地蚀刻包含铜的层和包含钛的层以形成精细图案，并通过利用铜降低布线的电阻来提高稳定性。当蚀刻包含铜的层和包含钛的层时，可使用非过氧化氢类蚀刻剂。
根据本发明示例性实施例的薄膜晶体管阵列面板包括：栅极线；栅极绝缘层，覆盖栅极线；半导体层，形成在栅极绝缘层上；数据线和漏极，形成在半导体层上；钝化层，覆盖数据线和漏极，并具有暴露漏极的一部分的接触孔；像素电极，通过接触孔电连接到漏极。数据线和漏极形成包括钛的下层和铜的上层的双层，下层比上层宽，且下层具有暴露倒外部的区域。
下层的暴露的区域的宽度可以是下层的宽度的大约15％至大约70％。栅极绝缘层可具有第一部分和第二部分，第一部分具有第一厚度，第二部分具有比第一厚度小的第二厚度。第一厚度和第二厚度之差可以是第一厚度的大约1/8至大约3/4。栅极绝缘层可具有台阶形状。栅极绝缘层的第一部分和第二部分之间的界面可设置在离半导体层预定间隔处。栅极绝缘层的第一部分和第二部分之间的界面可与半导体层的界面对应。栅极线由包括钛的下层和铜的上层的双层形成。接触孔可暴露漏极的上层以使所述上层与像素电极接触。薄膜晶体管阵列面板还可包括设置在半导体层与数据线和漏极之间的电阻接触层。
根据本发明示例性实施例的制造薄膜晶体管阵列面板的方法包括如下步骤：在绝缘基板上形成包括栅极的栅极线；形成覆盖栅极线的栅极绝缘层；在栅极绝缘层上连续形成包含非晶硅层和钛的第一金属层及包含铜的第二金属层；在第二金属层上形成感光膜图案，感光膜图案具有第一部分和具有比第一部分的厚度厚的厚度的第二部分；通过将感光膜图案用作掩模来同时蚀刻第二金属层和第一金属层；通过将感光膜图案用作掩模来蚀刻非晶硅层；通过回蚀将感光膜图案变为第二感光膜图案；将感光膜图案用作掩模，通过湿法蚀刻仅蚀刻第二金属层来形成数据线和漏极的上层；将感光膜图案用作掩模，通过干法蚀刻第一金属层、非晶硅层和栅极绝缘层来形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层；在去除第二感光膜图案之后形成包括暴露漏极的一部分的接触孔的钝化层；在钝化层上形成通过接触孔连接到漏极的像素电极。
可通过使用包含氟(F)组分的非过氧化氢类蚀刻剂的湿法蚀刻来执行同时蚀刻第二金属层和第一金属层的步骤。可通过使用不包含氟(F)组分的非过氧化氢类蚀刻剂的湿法蚀刻来执行仅蚀刻第二金属层的步骤。可执行干法蚀刻没有被第二感光膜图案覆盖并设置在栅电极外部的第一金属层、非晶硅层和栅极绝缘层直至没有被覆盖的非晶硅层全部被去除。形成栅极线的步骤可形成作为包括钛的下层和铜的上层的双层的栅极线，可通过利用包含氟(F)组分的非过氧化氢类蚀刻剂来执行湿法蚀刻。
非晶硅层可由第一非晶硅层和第二非晶硅层形成，第一非晶硅层不包含杂质，第二非晶硅层掺杂有导电杂质并设置在第一非晶硅层上，可通过蚀刻第一非晶硅层来形成包括薄膜晶体管的沟道部分的半导体，可通过蚀刻第二非晶硅层来形成欧姆接触层。
将第二感光膜图案用作掩模通过干法蚀刻第一金属层、非晶硅层和栅极绝缘层来形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层的步骤还可包括去除没有用第二金属层覆盖且设置在第一金属层上的氧化钛层的步骤。
将第二感光膜图案用作掩模通过干法蚀刻第一金属层、非晶硅层和栅极绝缘层来形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层的步骤还可包括去除氧化钛层的第一步骤、蚀刻第一金属层和非晶硅层的第二步骤及执行后处理的第三步骤。
去除氧化钛层的第一步骤可使用通过使用包括诸如SF6、CF4的包含F的气体去除氧化钛层170s的第一方法，或通过使用包括SF6的各种气体(例如，仅含SF6、SF6/He、SF6/N2、SF6/O2、SF6/O2/He)的第二方法。当通过第二方法来去除氧化钛层时，SF6与氦(He)的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至400mT。
将第二感光膜图案用作掩模通过干法蚀刻第一金属层、非晶硅层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层的步骤还可包括去除氧化钛层的第一步骤、去除第一金属层的第二步骤、蚀刻非晶硅层的第三步骤及执行后处理的第四步骤。在第二步骤中，可仅使用在Cl2/He、Cl2/Ar和Cl2中的包括Cl的气体，Cl2与氦的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至200mT。
根据本发明的示例性实施例的制造薄膜晶体管阵列面板的方法包括如下步骤：在绝缘基板上形成包括栅极的栅极线；形成覆盖栅极线的栅极绝缘层；在栅极绝缘层上连续形成包含非晶硅层和钛的第一金属层及包含铜的第二金属层；在第二金属层上形成感光膜图案，感光膜图案具有第一部分和具有比第一部分的厚度厚的厚度的第二部分；通过将感光膜图案用作掩模来同时蚀刻第二金属层和第一金属层；通过回蚀将感光膜图案变为第二感光膜图案；通过将第二感光膜图案用作掩模来蚀刻非晶硅层；将感光膜图案用作掩模，通过湿法蚀刻仅蚀刻第二金属层来形成数据线和漏极的上层；将感光膜图案用作掩模，通过干法蚀刻第一金属层、非晶硅层和栅极绝缘层来形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层；在去除第二感光膜图案之后形成包括暴露漏极的一部分的接触孔的钝化层；在钝化层上形成通过接触孔连接到漏极的像素电极。
同时蚀刻第二金属层和第一金属层的步骤可通过利用包含氟(F)组分的非过氧化氢类蚀刻剂来执行湿法蚀刻。仅蚀刻第二金属层的步骤可通过利用不包含氟(F)组分的非过氧化氢类蚀刻剂来执行湿法蚀刻。形成栅极线的步骤可形成作为包括钛的下层和铜的上层的双层的栅极线，可通过利用包含氟(F)组分的非过氧化氢类蚀刻剂执行湿法蚀刻。
非晶硅层可由第一非晶硅层和第二非晶硅层形成，第一非晶硅层不包含杂质，第二非晶硅层掺杂有导电杂质并设置在第一非晶硅层上，可通过蚀刻第一非晶硅层来形成包括薄膜晶体管的沟道部分的半导体，可通过蚀刻第二非晶硅层来形成欧姆接触层。
可通过将第二感光膜图案用作掩模干法蚀刻第一金属层、非晶硅层和栅极绝缘层来执行形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层的步骤还可包括去除没有用第二金属层覆盖且设置在第一金属层上的氧化钛层的步骤。
可通过将第二感光膜图案用作掩模干法蚀刻第一金属层、非晶硅层和栅极绝缘层来执行形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层的步骤还可包括去除氧化钛层的第一步骤、蚀刻第一金属层和非晶硅层的第二步骤及执行后处理的第三步骤。
去除氧化钛层的第一步骤可使用通过使用包括诸如SF6、CF4的包含F的气体去除氧化钛层的第一方法，或通过使用包括SF6的各种气体(例如，仅含SF6、SF6/He、SF6/N2、SF6/O2、SF6/O2/He)的第二方法。当通过第二方法来去除氧化钛层时，SF6与氦(He)的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至400mT。
可通过将第二感光膜图案用作掩模干法蚀刻第一金属层、非晶硅层和栅极绝缘层来执行形成数据线和漏极的下层、非晶硅层及具有不同厚度的栅极绝缘层的步骤还可包括去除氧化钛层的第一步骤、去除第一金属层的第二步骤、蚀刻非晶硅层的第三步骤及执行后处理的第四步骤。在第二步骤中，可仅使用在Cl2/He、Cl2/Ar和Cl2中的包括Cl的气体，Cl2与氦的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至200mT。
本发明的示例性实施例包括一种制造薄膜晶体管阵列面板的方法。所述方法包括如下步骤：在绝缘基板上形成包括栅极的栅极线；形成覆盖栅极线的栅极绝缘层；在栅极绝缘层上形成半导体层；在半导体层上形成包含钛的第一金属层和包含铜的第二金属层，使得第二金属层在第一金属层之上；通过去除第一金属层和第二金属层的一部分来形成数据线和漏极，使得第二金属层比第一金属层宽，第二金属层具有暴露的区域。
本发明的示例性实施例包括一种制造薄膜晶体管阵列面板的方法。所述方法包括如下步骤：在栅极绝缘层上形成半导体层；在半导体层上形成包含钛的第一金属层和包含铜的第二金属层，使得第二金属层在第一金属层之上；在第二金属层上形成感光膜图案，感光膜图案具有第一部分和具有比第一部分的厚度厚的厚度的第二部分；通过将感光膜图案用作掩模来同时蚀刻第二金属层和第一金属层；执行(1)通过将感光膜图案用作掩模来蚀刻半导体层并通过回蚀将感光膜图案变为第二感光膜图案的步骤和(2)通过回蚀将感光膜图案变为第二感光膜图案并通过将感光膜图案用作掩模来蚀刻半导体层的步骤中的一个步骤；将第二感光膜图案用作掩模，通过湿法蚀刻仅蚀刻第二金属层来形成数据线和漏极的上层；将第二感光膜图案用作掩模，通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层。
附图说明
图1是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的像素的布局图，
图2是沿图1中的线II-II截取的剖视图，
图3至图12是示出根据本发明的示例性实施例的薄膜晶体管阵列面板制造方法的剖视图和沿图1中的线II-II截取的剖视图，
图13是示出在图8中形成氧化物层时的情况的剖视图，
图14是示出根据本发明的示例性实施例的薄膜晶体管阵列面板中的薄膜晶体管的剖视图的照片，
图15是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的剖视图和沿图1中的线II-II截取的剖视图，
图16至图25是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的制造方法的剖视图和沿图1中的线II-II截取的剖视图，
图26是示出在图21中形成氧化物层时的情况的剖视图，
图27是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的剖视图和沿图1中的线II-II截取的剖视图。
具体实施方式
以下，将参照附图来更充分地说明本发明，附图中示出了本发明的示例性实施例。
在附图中，为清晰起见，可夸大层、膜、面板、区域等的厚度。在整个说明书中，相同的标号表示相同的元件。应该理解，当诸如层、膜、区域或基板的元件被称为“在”另一元件“上”时，该元件可直接在该另一元件上，或者也可以存在中间元件。
以下，将参照图1和图2详细描述根据本发明的示例性实施例的薄膜晶体管阵列面板。图1是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的布局图，图2是沿图1中的线II-II截取的剖视图。
参照图1和图2，多条栅极线121形成在绝缘基板110上。绝缘基板110可由透明玻璃或塑料形成。栅极线121传输栅极信号并沿水平方向或主要沿水平方向延伸。每条栅极线121包括从栅极线121凸出的多个栅极124。栅极线121和栅极124具有双层结构。例如，栅极线121包括下层121p和上层121r，栅极124包括下层124p和上层124r。
下层121p和124p包括钛(Ti)或钛合金，上层121r和124r包括铜(Cu)或铜合金。下层121p和124p可具有范围从大约至大约的厚度，上层121r和124r可具有范围从大约至大约的厚度。栅极线121的下层121p和上层121r可均具有锥形的侧部，并相对于基板110以大于大约0°且小于等于大约70°的角度倾斜。
栅极线121和栅极124可形成为单层或诸如三层或更多的多层，并可由包括除了铜和钛的其他金属(例如，钼、铝、铬、金、银和钽(Ta)等)的材料形成。栅极绝缘层140形成在栅极线121上。栅极绝缘层可由诸如氮化硅的绝缘材料制成。栅极绝缘层140具有在第一区域中的第一厚度t1和在第二区域中的第二厚度t2，其中，第一厚度t1大于第二厚度t2。第一区域凸出预定宽度d2(见图2)。
根据本发明的示例性实施例，由于没有蚀刻第一区域，因此，第一区域可具有第一厚度t1。第一厚度t1可为大约至大约第二厚度t2可为大约至大约第二厚度t2的值可为第一厚度t1的值的大约1/4至大约7/8。厚度差g1(即第一厚度t1和第二厚度t2之间的差)可为大约至大约厚度差g1的值可为第一厚度t1的值的大约1/8至大约3/4。
此外，从半导体151暴露于外部的区域的宽度d2可以是大约0.3μm至大约1.5μm，在具有第一厚度t1的栅极绝缘层140中，从半导体151暴露的区域可与整个区域的大约3％至大约30％对应。从半导体151暴露于外部的区域的宽度d2可根据示例性实施例并根据每个层的厚度而改变。
半导体151形成在栅极绝缘层140上。半导体151可由氢化非晶硅、多晶硅等制成。半导体151沿垂直方向或主要沿垂直方向延伸，并包括朝栅极124延伸的多个沟道部分154。多个欧姆接触带161和欧姆接触岛165形成在半导体151上。
欧姆接触带161具有朝向半导体151的沟道部分154延伸的多个凸出部分163，凸出部分163和欧姆接触岛165形成设置在半导体151的沟道部分154上的一对。多条数据线171和多个漏极175形成在欧姆接触层161和165及栅极绝缘层140上。
数据线171传输数据信号并沿垂直方向或主要沿垂直方向延伸，同时与栅极线121交叉。每条数据线171朝向栅极124延伸并包括多个源极173。漏极175与数据线171分离并朝向源极173的一部分延伸。例如，当源极173为U形时，漏极175可在U形源极173的中间朝上部延伸。包括源极173的数据线171和漏极175具有上层171r、173r和175r及下层171p、173p和175p的双层结构。上层171r、173r和175r包含铜(Cu)或铜合金，下层171p、173p和175p包含钛(Ti)或钛合金。由于上层171r、173r和175r的宽度比下层171p、173p和175p的宽度窄，所以下层171p、173p和175p的上部被暴露。
参照图14，在至少一个实施例中，下层171p、173p和175p的暴露的宽度可以为大约1.06μm。然而，暴露的宽度不限于此，且在可选实施例中可以改变。参照图2，下层175p的被暴露的一侧的宽度d1可在大约0.3μm至大约2.0μm的范围内。例如，下层171p、173p和175p的大约15％至大约70％不会被上层171r、173r和175r覆盖，而是可以暴露。下层171p、173p和175p可具有大约至大约的厚度，上层171r、173r和175r可具有大约至大约的厚度。下层171p、173p和175p及上层171r、173r和175r均可具有锥形的侧部，并可相对于基板110以大约30°至大约80°的角度倾斜。在数据线171与栅极线121交叉的同时为防止断裂，数据线171的锥角可以比栅极线121的锥角大。
欧姆接触层161、163和165可以仅在其下的半导体151与其上的下层171p、173p和175p之间存在。因此，欧姆接触层161、163和165可以降低半导体151与下层171p、173p和175p之间的接触电阻。欧姆接触层161、163和165可以具有与下层171p、173p和175p的平面图案基本相同的平面图案。例如，可使用同一掩模同时蚀刻欧姆接触层161、163和165及下层171p、173p和175p。
半导体151的沟道154包括没有被数据线171和漏极175覆盖的部分及设置在源极173和漏极175之间的部分。半导体151可具有与除了沟道部分154的暴露部分之外的欧姆接触层161和165的平面图案基本相同的平面图案。例如，可通过利用同一掩模同时蚀刻半导体151和欧姆接触层161、163和165。
在本发明的至少一个实施例中，可使用一个掩模来蚀刻半导体151、欧姆接触层161、163和165、数据线171、源极173及漏极175。结果，半导体151、欧姆接触层161、163和165、数据线171的下层171p、173p和175p、源极173及漏极175具有与除了沟道部分154的暴露部分之外的欧姆接触层161和165的平面图案基本相同的平面图案。
一个栅极124、一个源极173和一个漏极175与半导体151的沟道部分154一起形成一个薄膜晶体管(TFT)，薄膜晶体管的沟道形成在源极173和漏极175之间的沟道部分154处。
钝化层形成在数据线171、漏极175和沟道部分154上。钝化层180可由诸如氮化硅或氧化硅的无机绝缘体、有机绝缘体、低介电绝缘体等制成。钝化层180包括暴露漏极175的端部的多个接触孔185。
多个像素电极191设置在钝化层180上。像素电极191通过接触孔185物理连接且电连接到漏极175，并施加有来自漏极175的数据电压。施加有数据电压的像素电极191与施加有共电压的共电极(未示出)一起形成电场。共电极可形成在面对的显示面板中或薄膜晶体管阵列面板中，从而确定共电极和像素电极191之间的液晶层(未示出)中的液晶分子的取向。
像素电极191和共电极形成电容器(以下，称为液晶电容器)，以在薄膜晶体管截止之后保持施加的电压。像素电极191可通过与存储电极线(未示出)叠置来形成存储电容器。可通过存储电极线来增大液晶电容器的电压保持能力。像素电极191可由诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导体制成。
将相对于参照图2和图3至图12的根据本发明示例性实施例的制造薄膜晶体管的方法详细描述图1和图2中示出的薄膜晶体管阵列面板。图3至图12是示出根据本发明的示例性实施例的薄膜晶体管阵列面板制造方法的剖视图和沿图1中的线II-II截取的剖视图。
参照图3，在绝缘基板110(例如，由透明玻璃或塑料制成)上形成钛(Ti)或钛(Ti)合金层，并在钛(Ti)或钛(Ti)合金层上形成铜(Cu)或铜(Cu)合金层以形成双层，执行图案化以形成具有栅极124的栅极线121。由钛(Ti)或钛(Ti)合金形成的下层121p和124p可形成为具有大约至大约的厚度的层，由铜(Cu)或铜(Cu)合金形成的上层121r和124r可形成为具有大约至大约的厚度的层。之后，形成感光膜(未示出)层并对其进行图案化，通过将图案化的感光膜(未示出)用作掩模来用蚀刻剂蚀刻下层121p和124p及上层121r和124r。所用的蚀刻剂可以是能够同时蚀刻下层121p和124p及上层121r和124r的蚀刻剂。例如，可使用非过氧化氢(不包括H2O2)的蚀刻剂以降低爆炸的风险，从而有助于确保制造工艺是稳定的。蚀刻剂的示例包括第一蚀刻剂和第二蚀刻剂。在第一蚀刻剂和第二蚀刻剂中，包含了氟(F)组分以能够同时蚀刻铜(Cu)和钛(Ti)。可使用下面的第一蚀刻剂和第二蚀刻剂来蚀刻上述双层(例如纯钛和纯铜的双层)的布线。
第一蚀刻剂包括重量百分比(wt％)为大约0.1至大约50的过硫酸盐(persulfate)、大约0.01wt％至大约2wt％的唑(azole)类化合物、大约0.01wt％至大约10wt％的氧化辅助剂、大约0至大约10wt％的第一氧化控制剂、大约0至大约10wt％的第二氧化控制剂、大约0至大约10wt％的第三氧化控制剂、大约0至大约10wt％的第四氧化控制剂、大约0.001至大约10wt％的磺酸类稳定剂、大约0.0001至大约5wt％的螯合剂、大约0.1至大约10wt％的无机酸。过硫酸盐可以是用于蚀刻铜层的氧化剂的主要组分，并可具有半导体工艺的纯度。过硫酸盐的示例包括过硫酸铵、过硫酸钾、过硫酸钠、过硫酸氢钾复合盐(oxone)等。可单独或以混合物使用过硫酸盐。
氧化辅助剂能够使铜的蚀刻速率相对快，同时被用作能够蚀刻钛或钛合金的下层的氧化辅助剂。氧化辅助剂的示例包括包含氟的氟类化合物和无机酸，例如氢氟酸(HF)、氟化铵(NH4F)、氟化氢氨(NH4HF2)、氟化钾(KF)、氟化钠(NaF)、氟氢化钙(CaHF2)、氟氢化钠(NaHF2)、氟氢化铵(NH4HF2)、氟硼酸铵(NH4BF4)、氟氢化钾(KHF2)、氟化铝(AlF3)、氟硼酸(HBF4)、氟化锂(LiF)、氟硼酸钾(KBF4)、氟化钙(CaF2)和氟硅酸，然而本发明的实施例不限于此。可单独或以混合物使用氧化辅助剂。
唑类化合物抑制铜层的蚀刻以减少关键尺寸损失(CD Loss)。唑类化合物的示例包括苯并三唑(benzotriazole)、氨基四氮唑(aminoterazole)、咪唑、吡唑等。可单独或以混合物使用唑类化合物。
氧化控制剂起到控制铜层的氧化和蚀刻的作用。第一氧化控制剂为可包括硝酸负离子(nitrate negative ion)、诸如HNO3的无机酸和诸如Fe(NO3)3、KNO3、NH4NO3或LiNO3的无机盐的化合物，但不限于此。第二氧化控制剂为可包括硫酸负离子(SO4 -2)、诸如硫酸(H2SO4)的无机酸和诸如NH4HSO4、KHSO4或K2SO4的无机盐的化合物，但不限于此。第三氧化控制剂是可包括磷酸负离子、诸如磷酸(H3PO4)的无机酸和诸如(NH4)3PO4、(NH4)2HPO4、NH4H2PO4、K3PO4、K2HPO4、KH2PO4、Na3PO4、Na2HPO4和NaH2PO4的无机盐的化合物，但不限于此。第四氧化控制剂为可包括乙酸负离子、诸如CH3COOH的无机酸和诸如NH4CH3COO、KCH3COO、NaCH3COO和HN(CH2COOH)2的无机盐的化合物，但不限于此。此外，可单独或以混合物使用第一、第二、第三和第四氧化控制剂以实现期望的蚀刻特性。
磺酸类稳定剂可抑制过硫酸盐的分解，过硫酸盐可以是蚀刻铜层的主要组分，因此保证蚀刻剂的稳定性。磺酸类稳定剂的示例包括苯磺酸(BSA)、对甲苯磺酸(p-TSA)、甲磺酸(MSA)、氨基磺酸(ASA，amidosulnic acid)等，但不限于此。可单独或以混合物使用磺酸类稳定剂。
无机酸的示例包括硝酸、磷酸、硫酸、盐酸等。然而，无机酸不限于此。可单独或以混合物使用无机酸。
蚀刻剂组分还可包括含量为大约0.01wt％至大约5wt％的含硼化合物。含硼化合物的示例包括硼酸盐(R1BO3、R2HBO3、R3H2BO3)、偏硼酸盐(R3BO2)、四硼酸盐(R2B4O7、R3HB4O7)、氟硼酸铵(NH4BF4)、氟硼酸(HBF4)、氟硼酸锂(LiBF4)、氟硼酸钠(NaBF4)、氟硼酸钾(KBF4)等。然而，含硼化合物不限于此。可单独或以混合物使用含硼化合物。标号R1可代表H3、Li3、Na3、(NH4)3或K3，标号R2可代表Li2、Na2、K2或(NH4)2，标号R3可代表Li、Na、K或NH4。
在蚀刻铜层之后，只要不影响利用铜离子的铜层的蚀刻速率，螯合剂可包括磷酸系螯合剂、硫酸系螯合剂和乙酸系螯合剂中的一种，但不限于此。
第二蚀刻剂包括大约0.1wt％至大约30wt％的过硫酸铵((NH4)2S2O8)、大约0.1wt％至大约30wt％的有机酸、大约0.01wt％至大约5wt％的含氟(F)化合物、大约0.01wt％至大约5wt％的铵盐化合物、大约0.01wt％至大约10wt％的乙二醇类化合物、大约0.01wt％至大约2wt％的唑类化合物和作为剩余部分的水。在如上所述的蚀刻剂或蚀刻剂成分的范围中，包括以如上所述的重量比范围包括的蚀刻剂，即使成分在所属重量比范围之外或存在一些上述成分的替换。例如，如果对本领域技术人员来说修改的组成与上述蚀刻剂成分基本相同，则这种组成也包括于其中。
可通过利用非过氧化氢类蚀刻剂同时蚀刻下层121p和124p及上层121r和124r，来形成具有大于0°小于等于大约70°的角的锥形侧部。可利用同一蚀刻剂同时蚀刻上层121r和124r及下层121p和124p，锥角可取决于蚀刻剂的蚀刻速率。
上述描述提供了将栅极线121和栅极124形成为具有钛和铜的双层时的示例。然而，如上所述，可用除了钛和铜之外的金属来形成栅极线121和栅极124，因此，栅极线121和栅极124可被形成为单层或诸如三层或更多层的多层。
之后，如图4所示，在栅极线121和栅极124上，形成栅极绝缘层140、第一非晶硅层150、第二非晶硅层160、第一金属层170p和第二金属层170r。第一非晶硅层150不包含杂质，但第二非晶硅层160掺杂有导电杂质。第一金属层170p可由钛或钛合金形成，第二金属层170r可由铜或铜合金形成。栅极绝缘层140可形成为具有大约至大约的厚度，第一金属层170p可形成为具有大约至大约的厚度的层，第二金属层170r可形成为具有大约至大约的厚度的层。
在其上形成感光层之后，对感光层进行图案化以形成感光膜图案50。感光膜图案50具有第一部分50a和第二部分50b，其中第二部分50b比第一部分50a薄(例如实质上薄)。可通过利用掩模控制照射的光的强度或通过利用回流方法来得到感光膜图案50的各种不同厚度。在控制光的强度时，可在掩模上形成狭缝图案或格子图案或半透明层。形成具有较小厚度的第二部分50b以与将形成薄膜晶体管的沟道区的位置对应。
之后，如图5所示，可通过利用能够将感光膜图案50用作掩模同时蚀刻第一金属层170p和第二金属层170r的蚀刻剂来蚀刻第一金属层170p和第二金属层170r。这里使用的蚀刻剂可以是蚀刻由纯钛和纯铜形成的双层布线的第一蚀刻剂和第二蚀刻剂(参照蚀刻栅极线121的下层121p和124p及上层121r和124r的描述)。如上所述，第一蚀刻剂或第二蚀刻剂包括作为非过氧化氢类蚀刻剂的氟(F)组分。此外，第一蚀刻剂和第二蚀刻剂可用于蚀刻由纯钛和纯铜形成的双层的布线，在合金的示例中，根据增加的材料，它们可不被蚀刻。根据至少一个示例性实施例，用于蚀刻栅极线121的蚀刻剂可以与用于蚀刻第一金属层170p和第二金属层170r的蚀刻剂相同。
如图5所示，如果利用蚀刻剂来蚀刻第一金属层170p和第二金属层170r，则利用蚀刻剂的各向同性蚀刻特性来蚀刻没有被感光膜图案50覆盖的第一金属层170p和第二金属层170r及设置在感光膜图案50的下面的第一金属层170p和第二金属层170r的一部分。
蚀刻第一金属层170p和第二金属层170r的蚀刻剂不蚀刻栅极绝缘层140、第一非晶硅层150和第二非晶硅层160。之后，如图6所示，通过将感光膜图案50用作掩模来蚀刻第一非晶硅层150和第二非晶硅层160。
之后，如图7所示，通过回蚀(etch back)去除具有较小厚度的第二部分50b。蚀刻第一部分50a以减小它们的宽度和高度，以形成第二感光膜图案51。第二感光膜图案51形成在区域B’和C’中，区域B’和C’比在图5和图6中形成感光膜图案50的区域B和C窄。第二感光膜图案51覆盖第一金属层170r的除了A’区域之外的区域。
之后，参照图8，通过将第二感光膜图案51用作掩模用蚀刻剂仅蚀刻第二金属层170r。这里使用的蚀刻剂应与在图3和图5中使用的蚀刻剂不同。例如，在图3和图5中，蚀刻剂可蚀刻铜和钛，但在图8中，使用仅可蚀刻铜的蚀刻剂。图8中使用的蚀刻剂为非过氧化氢类蚀刻剂，不像图3和图5中的蚀刻剂，图8中使用的蚀刻剂不包括氟(F)组分，并且图8中使用的蚀刻剂的示例包括下面的蚀刻剂。
仅蚀刻包括铜的第二金属层170r的蚀刻剂包括大约0.1wt％至大约30wt％的过硫酸铵((NH4)2S2O8)、大约0.1wt％至大约30wt％的有机酸、大约0.01wt％至大约5wt％的磷酸盐化合物、大约0.01wt％至大约2wt％的唑类化合物和作为剩余部分的水。在如上所述的蚀刻剂或蚀刻剂组分的范围中，还包括被包括在如上所述的重量比范围内的蚀刻剂，即使所述组分在所述重量比范围之外或存在一些上述成分的替换，如果修改的组成与蚀刻剂组分基本相同并且对本领域技术人员来说是显而易见的，则这种组成也包括于其中。通过图8的工艺，暴露第一金属层170p的上侧。第一金属层170p的暴露部分的宽度可根据示例性实施例而改变。
之后，如图9和图10所示，通过将第二感光膜图案51用作掩模来干法蚀刻第一金属层170p、第二非晶硅层160、第一非晶硅层150和栅极绝缘层140。图9示出了蚀刻并分离第一金属层170p的状态，图10示出了蚀刻并分离第二非晶硅层160及暴露薄膜晶体管的沟道的状态。
图9示出了分离第一金属层170p且形成双层的栅极线171p和171r、源极173p和173r及漏极175p和175r。双层中的下层171p、173p和175p具有将上侧暴露于外部的区域。暴露区域的宽度可以是整个下层171p、173p和175p的宽度的大约15％至大约70％。在图9中，下层175p的被暴露的一侧的部分的宽度d1的值可为大约0.3μm至大约2.0μm。
蚀刻没有被第二感光膜图案51覆盖的第二非晶硅层160、第一非晶硅层150和栅极绝缘层140。从由图9中的P代表的区域来看，第一非晶硅层150的没有被第二感光膜图案51覆盖的区域被蚀刻并具有台阶形状。此外，栅极绝缘层140具有与将没有被第一非晶硅层150覆盖的区域蚀刻的栅极绝缘层140的厚度不同的厚度，从而产生台阶。之后，当进一步执行蚀刻时，如图10所示，将第二非晶硅层160分离以形成欧姆接触层161和165，并暴露形成薄膜晶体管的沟道的半导体的沟道部分154。
在图10中，通过控制工艺条件，设置在第一非晶硅层150上的台阶形状结构被完全蚀刻。因此，半导体的沟道部分154可具有与用源极173和漏极175覆盖的部分的厚度不同的高度。此外，设置在栅极绝缘层140上的台阶具有包括额外的台阶的结构。在图10中，厚度差g1的高度可在大约至大约的范围内，或可在栅极绝缘层140的整个厚度的大约1/8至大约3/4的范围内。此外，在图10中，d2的宽度可以为大约0.3μm至大约1.5μm。此外，在栅极绝缘层140的没有被蚀刻的宽度中，d2宽度可以是栅极绝缘层140的宽度的大约3％至大约30％。
如果使用具有不同厚度的感光膜图案，那么欧姆接触层161、163和165具有与数据线171、源极173和漏极175的下层171p、173p和175p相同的平面图案。此外，除了漏极175和源极173之间的暴露部分之外，半导体151具有与数据线171、源极173和漏极175的下层171p、173p和175p相同的平面图案。
之后，如图11所示，通过灰化(ashing)去除感光膜图案。图4至图11示出了通过用一个掩模形成感光膜图案来形成半导体层151、欧姆接触层161、163和165及数据线171、源极173和漏极175的步骤。由于通过使用一个掩模形成图案，除了沟道部分154及上层171r、173r和175r之外的区域具有基本相同的平面图案。在图8中，上层171r、173r和175r可进行湿法蚀刻且可具有减小了例如宽度d1的平面图案。
之后，如图12所示，通过使用有机材料或无机材料来形成钝化层180，通过使用感光层来形成用于暴露漏极175的上层175r的接触孔185。之后，如图2所示，可通过形成诸如ITO或IZO的透明导体层并将其蚀刻来形成与暴露的漏极175电接触的像素电极191。如图8，在只蚀刻第二金属层170r时的示例中，可在暴露的第一金属层170p的上部形成氧化钛层170s层，这示出在图13中。如图13，如果形成暴露的氧化钛层170s，则可蚀刻氧化钛层170s。例如，如图9和图10所示，在蚀刻第一金属层170p、第二非晶硅层160和第一非晶硅层150的步骤中，去除形成在第一金属层170p的暴露的上部上的氧化钛层170s。
在至少一个示例中，执行三或四个步骤的方法以与去除氧化钛层170s的步骤一起执行图9和图10中的工艺。通过去除氧化钛层170s的第一步骤、蚀刻第一金属层170p、第二非晶硅层160和第一非晶硅层150的第二步骤及执行后处理的第三步骤来执行三个步骤的方法。
可通过使用诸如SF6或CF4的包括F的气体(称为第一方式)或使用包括SF6的各种气体(例如，仅含SF6、SF6/He、SF6/N2、SF6/O2或SF6/O2/He)(称为第二方式)来去除氧化钛层170s。在第二方式中，SF6与氦(He)的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至400mT。后处理包括一种用于去除在蚀刻之后位于每层上部上的蚀刻副产物的清洗处理。
通过去除氧化钛层170s的第一步骤、去除第一金属层170p的第二步骤、蚀刻第二非晶硅层160和第一非晶硅层150的第三步骤及执行后处理的第四步骤来执行四个步骤的方法。去除氧化钛层170s的步骤可使用与在三个步骤方法中去除氧化钛层170s时使用的气体相同的气体。在去除第一金属层170p的第二步骤中，可使用包括Cl的气体(例如Cl2/He、Cl2/Ar或Cl2)，其中，Cl2与氦(He)的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至200mT。
图14是示出形成在根据本发明的示例性实施例的薄膜晶体管阵列面板中的布线的剖视图的照片。图14示出了由纯铜(Cu)形成的上层171r、由纯钛(Ti)形成的下层171p、由非晶硅(a-Si)形成的半导体151和由氮化硅(SiNx)形成的栅极绝缘层140的剖视图。
参照图14，半导体层151从上层171r凸出大约1.06μm，由钛(Ti)形成的下层171p基于半导体层151的凸出宽度而凸出。此外，栅极绝缘层140具有像图14中的P’区域的台阶形状，从台阶形状的端部到上层171r的端部的宽度为大约1.83μm。此外，上层171r、下层171p、半导体层151和栅极绝缘层140的台阶部成锥形，上层171r比下层171p厚。
以下，将参照图1和图15至图26描述根据本发明示例性实施例的薄膜晶体管阵列面板。图15是示出根据本发明示例性实施例的薄膜晶体管阵列面板的剖视图和沿图1中的线II-II截取的剖视图，
图15中的示例性实施例与图2中的示例性实施例的区别在于栅极绝缘层140的具有第一厚度t1的厚部分不暴露于半导体151的外部。
参照图1和图15，多条栅极线121形成在绝缘基板110(例如，由透明玻璃或塑料形成)上。栅极线121传输栅极信号并沿水平方向或主要沿水平方向延伸。每条栅极线121包括从栅极线121凸出的多个栅极124。栅极线121和栅极124具有双层结构，其中，栅极线121包括下层121p和上层121r，栅极124包括下层124p和上层124r。
下层121p和124p包括钛(Ti)或钛合金，上层121r和124r包括铜(Cu)或铜合金。栅极线121的下层121p和124p可具有范围从大约至大约的厚度，上层121r和124r可具有范围从大约至大约的厚度。栅极线121的下层121p和上层121r可均具有锥形的侧部，并相对于基板110以大于大约0°且小于等于大约70°的角度倾斜。
栅极线121和栅极124可形成为单层或诸如三层或更多层的多层，并可由除了铜和钛之外的其他金属(例如，钼、铝、铬、金、银和钽(Ta)等)的材料形成。栅极绝缘层140形成在栅极线121上。栅极绝缘层可由诸如氮化硅的绝缘材料制成。
栅极绝缘层140具有在用半导体151覆盖的第一区域中的第一厚度t1和在第二区域中的第二厚度t2，其中，第一厚度t1大于第二厚度t2。根据示例性实施例，由于没有蚀刻第一区域，因此，第一区域可比第二区域厚。第一厚度t1可在大约至大约的范围内，第二厚度t2可在大约至大约的范围内，第二厚度t2可在第一厚度t1的值的大约1/4至大约7/8的范围内。厚度差g1(即第一厚度t1和第二厚度t2之间的差)可在大约至大约的范围内，厚度差g1可在第一厚度t1的值的大约1/8至大约3/4的范围内。
半导体151形成在栅极绝缘层140上。半导体151可由氢化非晶硅或多晶硅等制成。半导体151沿垂直方向或主要沿垂直方向延伸，并包括朝栅极124延伸的多个沟道部分154(凸出)。多个欧姆接触带161和欧姆接触岛165形成在半导体151上。
欧姆接触带161具有朝向半导体151的沟道部分154延伸的多个凸出部分163，凸出部分163和欧姆接触岛165形成一对且设置在半导体带151的沟道部分154上。多条数据线171和多个漏极175形成在欧姆接触层161和165及栅极绝缘层140上。
数据线171传输数据信号并沿垂直方向或主要沿垂直方向延伸，并与栅极线121交叉。每条数据线171朝向栅极124延伸并包括多个源极173。漏极175与数据线171分离并朝向源极173的一部分延伸。例如，当源极173为U形时，漏极175可在U形源极173的中间朝上部延伸。包括源极173的数据线171和漏极175具有上层171r、173r和175r及下层171p、173p和175p的双层结构。
上层171r、173r和175r包含铜(Cu)或铜合金，下层171p、173p和175p包含钛(Ti)或钛合金。由于上层171r、173r和175r的宽度比下层171p、173p和175p的宽度窄，所以下层171p、173p和175p的上部暴露。下层171p、173p和175p的大约15％至大约70％的区域没有被上层171r、173r和175r覆盖，而是暴露的。在图15中，下层的被暴露一侧的宽度d1可在大约0.3μm至大约2.0μm的宽度范围内。
数据线171和漏极175的下层171p、173p和175p可具有大约至大约的厚度，上层171r、173r和175r可具有大约至大约的厚度。数据线171和漏极175的下层171p、173p和175p及上层171r、173r和175r均可具有锥形侧部，并可相对于基板110以30°至80°的角度倾斜。
在数据线171与栅极线121交叉的同时为防止断裂，数据线171的锥角可以比栅极线的锥角大。欧姆接触层161、163和165可以仅在半导体151与下层171p、173p和175p之间存在，数据线171和漏极175在欧姆接触层161、163和165上，从而降低半导体151与下层171p、173p和175p之间的接触电阻。此外，欧姆接触层161、163和165可以具有与数据线171和漏极175的下层171p、173p和175p的平面图案基本相同的平面图案。例如，可使用同一掩模同时蚀刻欧姆接触层161、163和165及下层171p、173p和175p。
在半导体151的沟道部分154中，存在源极173和漏极175之间的部分及数据线171和漏极175之间的部分。半导体151可具有与除了沟道部分154的暴露部分的欧姆接触层161和165的平面图案基本相同的平面图案。例如，可通过利用同一掩模同时蚀刻半导体151和欧姆接触层161、163和165。
在本发明的至少一个实施例中，可用一个掩模来蚀刻半导体151、欧姆接触层161、163和165、数据线171、源极173和漏极175。结果，半导体151、欧姆接触层161、163和165、数据线171的下层171p、173p和175p、源极173及漏极175具有与除了沟道部分154的暴露部分的欧姆接触层161和165的平面图案基本相同的平面图案。一个栅极124、一个源极173和一个漏极175与半导体151的沟道部分154一起形成一个薄膜晶体管(TFT)，薄膜晶体管的沟道形成在源极173和漏极175之间的沟道部分154处。钝化层180形成在数据线171、漏极175和沟道部分154部分上。
钝化层180可由诸如氮化硅或氧化硅的无机绝缘体、有机绝缘体、低介电绝缘体等制成。在钝化层180上，形成暴露漏极175的端部的多个接触孔185。多个像素电极191形成在钝化层180上。
像素电极191通过接触孔185物理连接且电连接到漏极175，并施加有来自漏极175的数据电压。施加有数据电压的像素电极191与施加有共电压的共电极(未示出)一起形成电场。共电极可形成在面对的显示面板中或薄膜晶体管阵列面板中，从而确定共电极和像素电极之间的液晶层(未示出)中的液晶分子的取向。像素电极191和共电极形成电容器(以下，称为液晶电容器)，以在薄膜晶体管截止之后保持施加的电压。像素电极191可通过与存储电极线(未示出)叠置来形成存储电容器。可通过存储电极线来增大液晶电容器的电压保持能力。像素电极191可由诸如ITO或IZO的透明导体制成。
参照图15和图16至图25的根据本发明示例性实施例的制造薄膜晶体管阵列面板的方法详细描述图1和图15中示出的薄膜晶体管阵列面板。在执行回蚀工艺之后，根据图16至图25的制造薄膜晶体管阵列面板的方法蚀刻第一非晶硅层150和第二非晶硅层160。结果，仅在半导体151之下存在栅极绝缘层140的具有较大厚度的部分。
图16至图25是示出根据本发明的示例性实施例的薄膜晶体管阵列面板的制造方法的剖视图和沿图1中的线II-II截取的剖视图。如图16所示，在绝缘基板110(例如，由透明玻璃或塑料制成)上形成钛(Ti)或钛(Ti)合金层，并在钛(Ti)或钛(Ti)合金层上形成铜(Cu)或铜(Cu)合金层以形成双层，执行图案化以形成具有栅极124的栅极线121。由钛(Ti)或钛(Ti)合金形成的下层121p和124p可形成为具有大约至大约的厚度的层，由铜(Cu)或铜(Cu)合金形成的上层121r和124r可形成为具有大约至大约的厚度的层。
之后，形成感光膜(未示出)层并图案化，通过将图案化的感光膜用作掩模来用蚀刻剂蚀刻下层121p和124p及上层121r和124r。所用的蚀刻剂可以是能够同时蚀刻下层121p和124p及上层121r和124r的蚀刻剂。例如，可使用包含氟(F)组分的非过氧化氢(即不包括H2O2)的蚀刻剂。蚀刻剂的示例包括上述的第一蚀刻剂和第二蚀刻剂。
可通过利用诸如第一蚀刻剂和第二蚀刻剂的非过氧化氢类蚀刻剂同时蚀刻下层121p和124p及上层121r和124r，来形成具有大于大约0°且小于等于大约70°的角的锥形侧部。可利用相同的蚀刻剂同时蚀刻上层121r和124r及下层121p和124p，但取决于蚀刻剂的蚀刻速率，锥角可以不同。
尽管提供了将栅极线121和栅极124形成为具有钛和铜的双层的示例，本发明的实施例不限于此。例如，可用除了钛和铜之外的金属来形成栅极线121和栅极124，并且，栅极线121和栅极124可形成为单层或诸如三层或更多层的多层。
之后，如图17所示，在栅极线121和栅极124上，形成栅极绝缘层140、第一非晶硅层150、第二非晶硅层160、第一金属层170p和第二金属层170r。第一非晶硅层150不包含杂质，第二非晶硅层160掺杂有导电杂质，第一金属层170p由钛或钛合金形成，第二金属层170r由铜或铜合金形成。栅极绝缘层140可形成为具有大于等于大约且小于等于大约的厚度，第一金属层170p可形成为具有大约至大约的厚度的层，第二金属层170r可形成为具有大约至大约的厚度的层。
在上述结构上形成感光膜(指光致抗蚀剂)，然后，进行图案化以形成感光膜图案50。感光膜图案50具有第一部分50a和第二部分50b，其中第一部分50a比第二部分50b厚(例如实质上)。可通过利用掩模控制照射的光的强度或通过利用回流方法来得到感光膜图案50的不同厚度。在控制光的强度时，可在掩模上形成狭缝图案或格子图案或半透明层。形成具有较小厚度的第二部分50b以与将形成薄膜晶体管的沟道区的位置对应。
之后，如图18所示，可通过利用能够将感光膜图案50用作掩模同时蚀刻第一金属层170p和第二金属层170r的蚀刻剂来蚀刻第一金属层170p和第二金属层170r。使用的蚀刻剂可以是蚀刻由纯钛和纯铜形成的双层布线的第一蚀刻剂和第二蚀刻剂(参照蚀刻栅极线121的下层121p和124p及上层121r和124r的描述)。
如上所述，第一蚀刻剂或第二蚀刻剂包括作为非过氧化氢类蚀刻剂的氟(F)组分。此外，第一蚀刻剂和第二蚀刻剂可用于蚀刻由纯钛和纯铜形成的双层的布线，在合金的情况下，根据增加的材料，它们可不被蚀刻。根据本发明的至少一个示例性实施例，用于蚀刻栅极线121的蚀刻剂可以与用于蚀刻第一金属层170p和第二金属层170r的蚀刻剂相同。
如图18所示，如果利用蚀刻剂来蚀刻第一金属层170p和第二金属层170r，则利用蚀刻剂的各向异性的蚀刻特性来蚀刻没有被感光膜图案50覆盖的第一金属层170p和第二金属层170r及感光膜图案50的下部的一部分。蚀刻第一金属层170p和第二金属层170r的蚀刻剂不蚀刻栅极绝缘层140、第一非晶硅层150和第二非晶硅层160。
之后，如图19所示，通过回蚀去除具有较小厚度的第二部分50b。可同时蚀刻第一部分50a以减小它们的宽度和高度，以形成图19中的第二感光膜图案51。第二感光膜图案51形成在区域B’和C’中，区域B’和C’比在图16中形成感光膜图案50的区域B和C窄。第二感光膜图案51覆盖第一金属层170r的除了区域A’的区域。
之后，参照图20，通过将感光膜图案51用作掩模来蚀刻第一非晶硅层150和第二非晶硅层160。区域A’没有被第二感光膜图案51覆盖，而是用第二金属层170r覆盖，从而A’区域不被蚀刻。
之后，如图21所示，通过将第二感光膜图案51用作掩模并用蚀刻剂仅蚀刻第二金属层170r。这里使用的蚀刻剂应与在图16和图18中使用的蚀刻剂不同。例如，在图16和图18中，蚀刻剂既可蚀刻铜也可蚀刻钛，但在图21中，使用仅可蚀刻铜的蚀刻剂。图21中使用的蚀刻剂为非过氧化氢类蚀刻剂，但不包括氟(F)组分。使用的蚀刻剂的示例包括图8中使用的蚀刻剂。通过图21中的工艺，第一金属层170p的上侧被暴露。根据示例性实施例，第一金属层170p的暴露部分的宽度可改变。
之后，如图22和图23所示，通过将第二感光膜图案51用作掩模来干法蚀刻第一金属层170p、第二非晶硅层160、第一非晶硅层150和栅极绝缘层140。图22示出了蚀刻并分离第一金属层170p的状态，图23示出了蚀刻并分离第二非晶硅层160及暴露薄膜晶体管的沟道的状态。图22示出了分离第一金属层170p且形成双层的栅极线171p和171r、源极173p和173r及漏极175p和175r。
双层中的下层171p、173p和175p具有上侧暴露于外部的区域。暴露的区域的宽度可以是整个下层171p、173p和175p的宽度的大约15％至大约70％。在图22中，下层175p的被暴露的一侧的宽度d1的值可为大约0.3μm至大约2.0μm。蚀刻没有用第二感光膜图案51覆盖的第二非晶硅层160、第一非晶硅层150和栅极绝缘层140，并且由于第二非晶硅层160和第一非晶硅层150没有暴露于第二感光膜图案51的外侧，因此第二非晶硅层160和第一非晶硅层150没有被蚀刻。在栅极绝缘层140中，仅暴露于第二感光膜图案51外部的部分被蚀刻。因此，覆盖的栅极绝缘层140具有与将没有用第一非晶硅层150覆盖的区域蚀刻的栅极绝缘层140的厚度不同的厚度。
之后，进一步执行蚀刻，如图23所示，将第二非晶硅层160分离以形成电阻接触构件161和165，并暴露形成薄膜晶体管的沟道的半导体的沟道部分154。半导体的沟道部分154可具有与用源极173和漏极175覆盖的部分的高度不同的高度。此外，在栅极绝缘层140中的厚度差增大。在图23中，厚度差g1的高度的值可在大约至大约的范围，或可为栅极绝缘层140的整个厚度的大约1/8至大约3/4。
如果使用具有不同厚度的感光膜图案，那么形成具有与数据线171、源极173和漏极175的下层171p、173p和175p的平面图案相同的平面图案的欧姆接触层161、163和165。除了漏极175和源极173之间的暴露部分，半导体151具有与数据线171、源极173和漏极175的下层171p、173p和175p相同的平面图案。
之后，如图24所示，通过灰化去除感光膜图案。图17至图24详细示出了通过用一个掩模形成感光膜图案来形成半导体层151、欧姆接触层161、163和165及数据线171、源极173和漏极175的步骤。由于通过使用一个掩模形成图案，所以除了沟道部分154及上层171r、173r和175r之外的区域具有基本相同的平面图案。在图21中，可将上层171r、173r和175r湿法蚀刻成减小了例如宽度d1的平面图案。
之后，如图25所示，通过使用有机材料或无机材料来形成钝化层180，通过使用感光膜来形成用于暴露漏极175的上层175r的接触孔185。之后，如图15所示，可通过形成诸如ITO或IZO的透明导体并将其蚀刻来形成与暴露的漏极175电接触的像素电极191。如图21，在只蚀刻第二金属层170r时的示例中，可在暴露的第一金属层170的上部形成氧化钛层170s，这示出在图26中。
如图26，如果形成暴露的氧化钛层170s，则应蚀刻氧化钛层170s。例如，如图22和图23所示，在蚀刻第一金属层170p、第二非晶硅层160和第一非晶硅层150的步骤中，去除形成在第一金属层170p的暴露的上部上的氧化钛层170s。
根据本发明的示例性实施例，使用三或四个步骤的方法以与去除氧化钛层170s的步骤一起执行图22和图23中的工艺。通过去除氧化钛层170s的第一步骤、蚀刻第一金属层170p、第二非晶硅层160和第一非晶硅层150的第二步骤及执行后处理的第三步骤来执行三个步骤的方法。可通过使用诸如SF6或CF4的包括F的气体(称为第一方式)或使用包括SF6的各种气体(例如，仅含SF6、SF6/He、SF6/N2、SF6/O2、SF6/O2/He)(称为第二方式)来去除氧化钛层170s。在第二方式中，SF6与氦(He)的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至400mT。后处理包括一种用于去除在蚀刻之后位于每层上部上的蚀刻副产物的清洗处理。
通过去除氧化钛层170s的第一步骤、去除第一金属层170p的第二步骤、蚀刻第二非晶硅层160和第一非晶硅层150的第三步骤及执行后处理的第四步骤来执行四个步骤的方法。去除氧化钛层170s的步骤可使用在三个步骤方法中去除氧化钛层170s时使用的气体。在仅去除第一金属层170p的第二步骤中，可使用包括Cl的气体(例如Cl2/He、Cl2/Ar或仅Cl2)，其中，Cl2与氦(He)的重量比可以为1∶0至1∶5，在蚀刻中使用的压强范围可以是60mT至200mT。
在图9和图10中，通过控制工艺条件蚀刻设置在第一非晶硅层150上的台阶形状的结构(在图9中称为P)。在特定蚀刻条件下，具有台阶形状的第一非晶层150不暴露于外部，在不同条件的另一示例中，台阶形状的结构保持在对应的部分上。台阶形状的结构保持在第一非晶硅层150上的示例性实施例示出在图27中。图27是示出根据本发明另一示例性实施例的薄膜晶体管阵列面板的剖视图，剖视图是沿图1中的线II-II截取的。由于在根据图3和图9制造的薄膜晶体管基板中没有满足条件，即使第一非晶硅层150构成半导体151层，图27中的结构也具有暴露于下层171p、173p和175p及欧姆接触层161、163和165的外部的台阶形状。
暴露的宽度可根据位置而改变，图27示出了暴露宽度d3和d4的半导体151。这里，d3和d4是从下层171p、173p和175p的端部开始的宽度。在图27中，半导体151的暴露区域的端部对应于栅极绝缘层140的具有较大厚度的区域的边界。然而，根据示例性实施例，半导体151的暴露区域的端部可通过将其设置在距离栅极绝缘层140的厚部分的边界处预定距离的位置中来形成。例如，在如图27的示例性实施例中，通过将感光膜图案形成为掩模来形成半导体层151、电阻接触构件161、163和165、数据线171、源极173及漏极175，但由于半导体层151具有暴露的区域，所以半导体151不会具有与电阻接触构件161、163和165、数据线171、源极173及漏极175基本相同的平面图案。这可取决于半导体151的暴露的台阶区域的尺寸和暴露的宽度。例如，不能说在暴露的半导体层151的台阶区域设置为与栅极绝缘层140的厚部分的边界分开的示例中，半导体151具有与电阻接触构件161、163和165、数据线171、源极173及漏极175基本相同的平面图案。然而，如果暴露的半导体层151的台阶区域不设置为与栅极绝缘层140的厚部分的边界分开，或者如图27所示，暴露的半导体层151的台阶区域与栅极绝缘层140的厚部分的边界对应，则可具有基本相同的平面图案。
在本发明的实施例中，当形成由钛(Ti)合金(例如钼-钛(Mo-Ti)合金)形成的下层时，如果通过利用非过氧化氢蚀刻剂执行湿法蚀刻，则蚀刻速率很高，且可能难以将其与包含铜的上层一起蚀刻。因此，在本示例中，下层和上层可分开蚀刻。
根据示例性实施例，滤色器或挡光构件(未示出)可形成在薄膜晶体管上，例如，形成在基于薄膜晶体管的下部区域的上部区域上。
用于阐述本发明的示例性实施例公开了具有钛和铜的双层的栅极线。然而，具有半导体层及钛(或钛合金)和铜(或铜合金)的双层的数据线层被蚀刻，栅极线可由单层或多层形成，且栅极线可由除了铜和钛之外的诸如钼、铝、铬、金、银和钽(Ta)的其他金属形成。
尽管已经描述了利用钛合金或钛形成布线的一层，但可仅利用纯钛而不用钛合金来形成布线的一层。由纯钛形成的布线层可具有大约4.5g/cm3的密度、大约1940K的熔点、大约1.54的电负性、在20℃大约0.42μΩ·m的电阻率、在大约300K的大约21.9W·K-1·m-1的热导率和在25℃的大约8.6×10-6·K-1的热膨胀系数。
已经描述了本发明的示例性实施例，应该理解，本发明不限于公开的实施例，而是相反，意图覆盖包括在本公开的精神和范围内的各种修改和等同布置。

Claims (24)

1.一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板包括：
栅极线；
栅极绝缘层，覆盖栅极线；
半导体层，设置在栅极绝缘层上；
数据线和漏极，设置在半导体层上；
钝化层，覆盖数据线和漏极，并具有暴露漏极的一部分的接触孔；
像素电极，通过接触孔电连接到漏极，
其中，数据线和漏极均具有包括钛的下层和铜的上层的双层，
下层比上层宽，且下层具有暴露的区域，
其中，栅极绝缘层具有第一部分和第二部分，第一部分具有第一厚度，第二部分具有比第一厚度小的第二厚度，所述第一部分比半导体层宽。
2.如权利要求1所述的薄膜晶体管阵列面板，其中，下层的暴露的区域的宽度为整个下层的宽度的15％至70％。
3.如权利要求1所述的薄膜晶体管阵列面板，其中，第一厚度和第二厚度之差为第一厚度的1/8至3/4。
4.如权利要求1所述的薄膜晶体管阵列面板，其中，栅极线具有包括钛的下层和铜的上层的双层。
5.如权利要求1所述的薄膜晶体管阵列面板，其中，接触孔暴露漏极的上层以使漏极的上层与像素电极接触。
6.如权利要求1所述的薄膜晶体管阵列面板，其中，所述薄膜晶体管阵列面板还包括设置在半导体层及数据线和漏极之间的欧姆接触层。
7.如权利要求1所述的薄膜晶体管阵列面板，其中，栅极绝缘层具有台阶形状。
8.一种制造薄膜晶体管阵列面板的方法，所述方法包括如下步骤：
在绝缘基板上形成包括栅极的栅极线；
形成覆盖栅极线的栅极绝缘层；
在栅极绝缘层上形成半导体层；
在半导体层上形成包含钛的第一金属层和包含铜的第二金属层，使得第二金属层在第一金属层之上；
通过去除第一金属层和第二金属层的一部分来形成数据线和漏极，使得第一金属层比第二金属层宽，第一金属层具有暴露的区域，
其中，形成数据线和漏极的步骤包括：
在第二金属层上形成第一感光膜图案，第一感光膜图案具有第一部分和具有比第一部分的厚度厚的厚度的第二部分；
通过将第一感光膜图案用作掩模来同时蚀刻第二金属层和第一金属层；
通过将第一感光膜图案用作掩模来蚀刻半导体层；
通过回蚀将第一感光膜图案变为第二感光膜图案；
将第二感光膜图案用作掩模，通过湿法蚀刻仅蚀刻第二金属层来形成数据线和漏极的上层；
将第二感光膜图案用作掩模，通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层。
9.如权利要求8所述的方法，所述方法还包括如下步骤：
在数据线和漏极上形成钝化层，其中，钝化层包括用于在去除第二感光膜图案之后暴露漏极的一部分的接触孔；
在钝化层上形成通过接触孔连接到漏极的像素电极。
10.如权利要求8所述的方法，其中，同时蚀刻第二金属层和第一金属层的步骤通过利用包含氟组分的非过氧化氢类蚀刻剂来执行湿法蚀刻。
11.如权利要求8所述的方法，其中，仅蚀刻第二金属层的步骤通过利用不包含氟组分的非过氧化氢类蚀刻剂来执行湿法蚀刻。
12.如权利要求8所述的方法，其中，对没有被第二感光膜图案覆盖的第一金属层、半导体层和栅极绝缘层执行干法蚀刻直至没有被覆盖的半导体层全部被去除。
13.如权利要求8所述的方法，其中，形成栅极线的步骤包括：形成具有包括钛的下层和铜的上层的双层的栅极线；通过利用包含氟组分的非过氧化氢类蚀刻剂执行湿法蚀刻。
14.如权利要求8所述的方法，其中，半导体层由第一非晶硅层和第二非晶硅层形成，第一非晶硅层不包含杂质，第二非晶硅层掺杂有导电杂质并设置在第一非晶硅层上，其中，通过蚀刻第一非晶硅层来形成薄膜晶体管的沟道部分，通过蚀刻第二非晶硅层来形成欧姆接触层。
15.如权利要求8所述的方法，其中，将第二感光膜图案用作掩模通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层的步骤还包括去除没有被第二金属层覆盖且设置在第一金属层上的氧化钛层的步骤。
16.如权利要求8所述的方法，其中，将第二感光膜图案用作掩模通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层的步骤还包括去除氧化钛层的第一步骤、蚀刻第一金属层和半导体层的第二步骤及执行后处理的第三步骤。
17.如权利要求16所述的方法，其中，去除氧化钛层的第一步骤使用包括氟和SF6中的一种的气体。
18.如权利要求17所述的方法，其中，当使用包括SF6和氦的气体来去除氧化钛层时，SF6与氦的重量比为1:0至1:5，在蚀刻中使用的压强范围是60mT至400mT。
19.如权利要求8所述的方法，其中，
将第二感光膜图案用作掩模通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层的步骤还包括去除氧化钛层的第一步骤、去除第一金属层的第二步骤、蚀刻半导体层的第三步骤及执行后处理的第四步骤。
20.如权利要求19所述的方法，其中，在第二步骤中，使用包括Cl2和氦的气体，Cl2与氦的重量比为1:0至1:5，在蚀刻中使用的压强范围是60mT至200mT。
21.如权利要求19所述的方法，其中，去除氧化钛层的第一步骤使用包括氟和SF6中的一种的气体。
22.如权利要求21所述的方法，其中，所述气体包括SF6和氦，SF6与氦的重量比为1:0至1:5，在蚀刻中使用的压强范围是60mT至400mT。
23.如权利要求8所述的方法，其中，形成数据线和漏极的步骤包括：
在第二金属层上形成第一感光膜图案，第一感光膜图案具有第一部分和具有比第一部分的厚度厚的厚度的第二部分；
通过将第一感光膜图案用作掩模来同时蚀刻第二金属层和第一金属层；
通过回蚀将第一感光膜图案变为第二感光膜图案；
通过将第二感光膜图案用作掩模来蚀刻半导体层；
将第二感光膜图案用作掩模，通过湿法蚀刻仅蚀刻第二金属层来形成数据线和漏极的上层；
将第二感光膜图案用作掩模，通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层。
24.一种制造薄膜晶体管阵列面板的方法，所述方法包括如下步骤：
在栅极绝缘层上形成半导体层；
在半导体层上形成包含钛的第一金属层和包含铜的第二金属层，使得第二金属层在第一金属层之上；
在第二金属层上形成第一感光膜图案，第一感光膜图案具有第一部分和具有比第一部分的厚度厚的厚度的第二部分；
通过将第一感光膜图案用作掩模来同时蚀刻第二金属层和第一金属层；
执行步骤(1)和步骤(2)之一，其中，步骤(1)为通过将第一感光膜图案用作掩模来蚀刻半导体层并通过回蚀将第一感光膜图案变为第二感光膜图案，步骤(2)为通过回蚀将第一感光膜图案变为第二感光膜图案并通过将第二感光膜图案用作掩模来蚀刻半导体层；
将第二感光膜图案用作掩模，通过湿法蚀刻仅蚀刻第二金属层来形成数据线和漏极的上层；
将第二感光膜图案用作掩模，通过干法蚀刻第一金属层、半导体层和栅极绝缘层来形成数据线和漏极的下层、半导体层及具有不同厚度的栅极绝缘层。
CN201010570119.4A 2009-12-04 2010-12-02 薄膜晶体管阵列面板及其制造方法 Active CN102104049B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090119992A KR101582946B1 (ko) 2009-12-04 2009-12-04 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2009-0119992 2009-12-04

Publications (2)

Publication Number Publication Date
CN102104049A CN102104049A (zh) 2011-06-22
CN102104049B true CN102104049B (zh) 2015-02-25

Family

ID=44081155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010570119.4A Active CN102104049B (zh) 2009-12-04 2010-12-02 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (2) US8865528B2 (zh)
JP (1) JP2011119707A (zh)
KR (1) KR101582946B1 (zh)
CN (1) CN102104049B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20110123025A (ko) * 2010-05-06 2011-11-14 삼성전자주식회사 금속 배선 식각액 및 이를 이용한 금속 배선 형성 방법
KR20120028050A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US9087749B2 (en) * 2010-12-27 2015-07-21 Sharp Kabushiki Kaisha Active matrix substrate, and display panel
KR101770754B1 (ko) * 2011-06-21 2017-08-24 주식회사 동진쎄미켐 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
CN102983141B (zh) 2011-09-02 2015-07-01 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
KR102030797B1 (ko) * 2012-03-30 2019-11-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 제조 방법
KR20130139438A (ko) 2012-06-05 2013-12-23 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6006558B2 (ja) * 2012-07-17 2016-10-12 株式会社半導体エネルギー研究所 半導体装置及びその製造方法
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
CN103295970B (zh) * 2013-06-05 2015-04-29 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
KR101527117B1 (ko) * 2013-06-27 2015-06-09 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 금속 배선 제조 방법 및 박막 트랜지스터 기판 제조방법
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR102295611B1 (ko) * 2013-12-27 2021-08-30 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
WO2015134456A1 (en) 2014-03-07 2015-09-11 H.C. Starck Inc. Etch chemistries for metallization in electronic devices
US20170278879A1 (en) * 2014-09-03 2017-09-28 Sharp Kabushiki Kaisha Method for manufacturing metal lamination film, method for manufacturing semiconductor device, and method for manufacturing liquid crystal display device
KR102331036B1 (ko) 2014-10-10 2021-11-26 삼영순화(주) 에칭액 조성물 및 이를 이용하는 다층막의 에칭 방법
CN106611794B (zh) * 2015-10-22 2019-10-25 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制作方法
CN105428419B (zh) * 2015-12-22 2018-06-22 华南理工大学 一种电阻栅薄膜晶体管及其制备方法
CN105514125B (zh) * 2016-02-02 2019-07-12 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
JP6425676B2 (ja) * 2016-03-17 2018-11-21 三菱電機株式会社 表示装置の製造方法
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN106816410B (zh) * 2017-03-22 2019-05-31 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法
US10459300B2 (en) * 2017-05-18 2019-10-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrate and a method for fabricating the same, a liquid crystal display panel
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
CN110459474B (zh) * 2019-06-27 2021-04-02 惠科股份有限公司 一种薄膜晶体管的制作方法和显示装置
CN110780497A (zh) * 2019-10-22 2020-02-11 深圳市华星光电技术有限公司 一种显示面板的走线结构、显示面板走线方法及显示面板
KR20210052696A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치, 패턴 형성 방법 및 표시 장치의 제조 방법
US11398437B2 (en) * 2019-12-13 2022-07-26 Semiconductor Components Industries, Llc Power device including metal layer
KR20220004847A (ko) * 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113611699A (zh) * 2021-07-20 2021-11-05 深圳市华星光电半导体显示技术有限公司 显示面板
CN113782548B (zh) * 2021-09-09 2022-08-23 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN114185209B (zh) * 2022-02-17 2022-05-27 成都中电熊猫显示科技有限公司 阵列基板、显示面板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1495851A (zh) * 2002-07-19 2004-05-12 ���ǵ�����ʽ���� 薄膜晶体管阵列板及其制造方法
CN1614490A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1623117A (zh) * 2002-04-04 2005-06-01 三星电子株式会社 用于显示装置的薄膜晶体管阵列板的制造方法
CN1893116A (zh) * 2005-06-30 2007-01-10 三星电子株式会社 薄膜晶体管板及其制造方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234133A (ja) 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置
JPH0541390A (ja) 1991-08-05 1993-02-19 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH05206079A (ja) 1992-01-27 1993-08-13 Matsushita Electric Ind Co Ltd 薄膜のドライエッチング方法
JP3974305B2 (ja) 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
JP2002341373A (ja) 2001-05-17 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリクス基板
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR101090249B1 (ko) 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR101122228B1 (ko) * 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20070092455A (ko) * 2006-03-10 2007-09-13 삼성전자주식회사 표시 장치 및 그 제조 방법
KR20070117079A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR101373735B1 (ko) * 2007-02-22 2014-03-14 삼성디스플레이 주식회사 신호선의 제조 방법, 박막 트랜지스터 표시판 및 그의 제조방법
KR101345171B1 (ko) * 2007-11-14 2013-12-27 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5411528B2 (ja) * 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
CN101740631B (zh) * 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
KR101571803B1 (ko) * 2009-06-09 2015-11-26 삼성디스플레이 주식회사 어레이 기판 및 이의 제조 방법
KR101582946B1 (ko) 2009-12-04 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1623117A (zh) * 2002-04-04 2005-06-01 三星电子株式会社 用于显示装置的薄膜晶体管阵列板的制造方法
CN1495851A (zh) * 2002-07-19 2004-05-12 ���ǵ�����ʽ���� 薄膜晶体管阵列板及其制造方法
CN1614490A (zh) * 2003-11-04 2005-05-11 Lg.菲利浦Lcd株式会社 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1893116A (zh) * 2005-06-30 2007-01-10 三星电子株式会社 薄膜晶体管板及其制造方法
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法

Also Published As

Publication number Publication date
KR101582946B1 (ko) 2016-01-08
US20110133193A1 (en) 2011-06-09
CN102104049A (zh) 2011-06-22
US9443881B2 (en) 2016-09-13
JP2011119707A (ja) 2011-06-16
KR20110063055A (ko) 2011-06-10
US8865528B2 (en) 2014-10-21
US20150053984A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN102104049B (zh) 薄膜晶体管阵列面板及其制造方法
US6335290B1 (en) Etching method, thin film transistor matrix substrate, and its manufacture
US8354288B2 (en) Etchant and method of manufacturing an array substrate using the same
JP5111790B2 (ja) エッチング液及びこれを用いた配線形成方法
KR101895421B1 (ko) 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
KR101122228B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130021607A (ko) 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR20230037016A (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR101774992B1 (ko) 표시 기판 및 이의 제조 방법
US10910412B2 (en) Etchant composition, and method for manufacturing metal pattern and array substrate using the same
WO2003036377A1 (en) A etchant for wires, a method for manufacturing the wires using the etchant, a thin film transistor array substrate and a method for manufacturing the same including the method
KR20200068131A (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 어레이 기판의 제조 방법
US20120064678A1 (en) Manufacturing method of thin film transistor array panel
KR102435551B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR102323942B1 (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
CN107488856A (zh) 蚀刻液组合物及使用它的薄膜晶体管显示面板的制造方法
KR102028578B1 (ko) 박막 트랜지스터의 어레이 형성 방법
KR102353679B1 (ko) 식각액 조성물 및 이를 이용한 배선 기판의 제조 방법
KR101964826B1 (ko) 금속 패턴의 형성 방법 및 이를 포함하는 표시 기판의 제조 방법
KR20220097853A (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판의 제조 방법
KR20060126167A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판
TW202141732A (zh) 半導體裝置與其製造方法
CN104733383A (zh) 薄膜晶体管阵列的制备方法
CN114203814A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant