KR20060126167A - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판 Download PDFInfo
- Publication number
- KR20060126167A KR20060126167A KR1020050047872A KR20050047872A KR20060126167A KR 20060126167 A KR20060126167 A KR 20060126167A KR 1020050047872 A KR1020050047872 A KR 1020050047872A KR 20050047872 A KR20050047872 A KR 20050047872A KR 20060126167 A KR20060126167 A KR 20060126167A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- film transistor
- gate
- transparent conductive
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 70
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000002161 passivation Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 239000012044 organic layer Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 claims 2
- 239000010703 silicon Substances 0.000 claims 2
- 229910004205 SiNX Inorganic materials 0.000 abstract description 3
- 239000002356 single layer Substances 0.000 abstract description 3
- 239000007769 metal material Substances 0.000 abstract description 2
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 18
- 239000004020 conductor Substances 0.000 description 15
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 239000011651 chromium Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 7
- 230000001681 protective effect Effects 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- -1 acryl Chemical group 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판을 제공한다. 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법은 박막 트랜지스터가 형성되어 있는 절연 기판에 단차 구조를 갖는 유기막을 형성한 후 투명 도전층을 컨포말하게 형성하고, 포토레지스트층에 의해 평탄화한 다음, 투명 도전층의 적어도 일부가 노출될 때까지 포토레지스트층을 식각하고, 노출된 투명 도전층을 식각하여 화소 전극을 형성한다.
박막 트랜지스터 기판, 유기막, 단차, 화소 전극
Description
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 레이아웃도이다.
도 2는 도 1을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.
도 3a, 4a, 5a 및 6a는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 레이아웃도이다.
도 3b는 도 3a에서 Ⅲb- Ⅲb' 선을 따라 절단한 단면도이고,
도 4b는 도 4a에서 Ⅳb-Ⅳb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이다.
도 5b는 도 5a에서 Ⅴb-Ⅴb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이다.
도 6b는 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 도시한 단면도이다.
도 7 내지 도 11은 도 6a에서 Ⅵb-Ⅵb' 선을 따라 잘라 도시한 도면으로서 도 6b의 다음 단계를 순차적으로 도시한 단면도들이다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 레이아웃도이다.
도 13은 도 12를 ⅩⅢ- ⅩⅢ' 선을 따라 잘라 도시한 단면도이다.
도 14 내지 도 18은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
10: 기판 70: 보호층
75: 유기막 72, 74, 76, 78: 콘택홀
82: 화소 전극 90: 포토레지스트층
95: 포토레지스트 패턴
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그에 의해 제조된 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되 는 광의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이다. 박막 트랜지스터가 형성되어 있는 기판에는 박막 트랜지스터 외에도 주사 신호를 전달하는 게이트선 및 화상 신호를 전달하는 데이터선을 포함하는 배선, 외부로부터 주사 신호 또는 화상 신호를 인가받아 게이트선 및 데이터선으로 각각 전달하는 게이트 패드 및 데이터 패드가 형성되어 있으며, 게이트선과 데이터선이 교차하여 정의되는 화소 영역에는 박막 트랜지스터와 전기적으로 연결되어 있는 화소 전극이 형성되어 있다.
일반적으로 박막 트랜지스터 기판의 패턴을 형성하기 위해서 마스크를 사용한다. 박막 트랜지스터 제조 공정에서 마스크 수를 줄이는 문제는 원가 절감뿐 아니라 공정 단순화에 의한 생산성 향상과도 관련이 있다. 따라서, 마스크 개수를 줄이기 위한 많은 노력이 기울여지고 있다.
본 발명이 이루고자 하는 기술적 과제는 공정을 단순화시켜 원가 절감 및 생산성 향상을 도모할 수 있는 박막 트랜지스터 기판의 제조 방법을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기한 바와 같은 제조 방법에 의해 제조된 박막 트랜지스터 기판을 제공하고자 하는 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 박막 트랜지스터가 형성되어 있는 절연 기판 전면에 유기막을 형성하는 단계, 상기 유기막에 상기 박막 트랜지스터의 드레인 전극을 노출시키는 컨택홀을 형성하고, 상기 컨택홀과 전기적으로 연결되는 화소 전극의 형성 영역을 정의하는 화소 영역의 높이보다 상기 화소 영역 이외의 투명 도전층 제거 영역의 높이가 실질적으로 높게 형성된 단차 구조를 갖는 유기막을 형성하는 단계, 상기 유기막 상에 투명 도전층을 컨포말하게 형성하는 단계, 상기 결과물 상에 포토레지스트층을 형성하여 평탄화하는 단계, 상기 투명 도전층의 적어도 일부가 노출될 때까지 상기 포토레지스트층을 식각하는 단계 및 상기 노출된 투명 도전층을 식각하여 화소 전극을 형성하는 단계를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 박막 트랜지스터 기판의 제조 방법은 박막 트랜지스터가 형성된 절연 기판의 전면에 보호층을 형성하는 단계, 상기 보호층 상에 상기 박막 트랜지스터의 드레인 전극을 노출시키는 컨택홀을 형성하고, 상기 컨택홀과 전기적으로 연결되는 화소 전극의 형성 영역을 정의하는 화소 영역 이외의 투명 도전층 제거 영역에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴이 형성된 기판 전면에 투명 도전층을 컨포말하게 형성하는 단계, 상기 결과물 상에 포토레지스트층을 형성하여 평탄화하 는 단계, 상기 투명 도전층의 적어도 일부가 노출될 때까지 상기 포토레지스트층을 식각하는 단계 및 상기 노출된 투명 도전층을 식각하여 화소 전극을 형성하는 단계를 포함한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판상에 형성된 박막 트랜지스터, 상기 박막 트랜지스터의 드레인 전극을 노출하는 콘택홀, 상기 콘택홀과 상기 박막 트랜지스터의 드레인 전극을 전기적으로 접촉시키는 화소 전극이 형성되는 화소 영역 및 상기 화소 영역보다 실질적으로 높게 형성된 투명 도전층 제거 영역을 포함하는 유기막 및 상기 유기막의 상기 콘택홀과 상기 화소 영역 및 상기 화소 영역과 상기 투명 도전층 제거 영역의 경계에 컨포말하게 형성된 화소 전극을 포함한다.
상기 또 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 절연 기판상에 형성된 박막 트랜지스터, 상기 박막 트랜지스터의 드레인 전극을 노출하는 콘택홀, 상기 콘택홀과 상기 박막 트랜지스터의 드레인 전극을 접촉시키는 화소 전극이 형성되는 화소 영역 및 상기 화소 영역과 인접한 투명 도전층 제거 영역을 포함하는 보호층 및 상기 보호층의 콘택홀과 상기 화소 영역에 컨포말하게 형성되고, 상기 화소 영역과 상기 투명 도전층 제거 영역의 경계에서 돌출되어 형성된 화소 전극을 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
우선, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 레이아웃도이고, 도 2는 도 2는 도 1을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 저저항을 가지는 알루미늄 계열의 금속 물질을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
게이트 배선(22, 24, 26)은 알루미늄(Al) 계열의 단일막으로 형성할 수도 있고, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 후술하는 화소 전극 또는 기판 등의 다른 물질과의 접촉 특성이 좋은 크롬(Cr) 또는 몰리브덴(Mo) 계열 등의 물질로 형성할 수 있다.
기판(10) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있으며, 게이트 절연막(30)은 이후에 형성되는 보호막(70)과 함께 게이트 패드(24)를 드러내는 콘택홀(74)을 가진다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어지며 게이트 전극(26)을 중심으로 두 부분으로 분리된 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 이루어진 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(55, 56)의 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소오스 전극(64)과 분리되어 있으며 게이트 전극(26)에 대하여 소오스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 한편, 데이터 배선은 게이트선(22)과 중첩되어 유지 용량을 확보하기 위한 유지 전기용 도전체 패턴(64)을 포함할 수 있다.
데이터 배선(62, 64, 65, 66, 68)도 알루미늄 또는 알루미늄 합금의 단일막 으로 형성할 수 있으며, 이중층 이상으로 형성할 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만들 수 있다. 그 예로는 크롬(Cr)/알루미늄(Al)(또는 알루미늄 합금) 또는 알루미늄(Al)/몰리브덴(Mo) 등을 들 수 있으며, 이때, 크롬막은 알루미늄막 또는 알루미늄 합금 막이 반도체층(40) 및 저항 접촉층(55, 56)으로 확산되는 것을 방지하는 기능을 가지는 동시에 데이터 배선(62, 64, 65, 66, 68)과 이후의 화소 전극(82) 사이의 접촉 특성을 확보하기 위한 접촉부의 기능을 가진다.
데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)과 평탄화 특성과 낮은 유전율을 가지는 아크릴계의 감광성 유기 물질로 이루어진 유기막(75)이 형성되어 있다. 보호막(70)에는 유지 축전기용 도전체 패턴(64), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 콘택홀(72, 76, 78)이 각각 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 콘택홀(74)이 형성되어 있다. 또한, 보호막(70) 상에 형성되어 있는 유기막(75)은 보호막(70)에 형성되어 있는 콘택홀(72, 74, 76, 78)과 실질적으로 동일한 위치에 콘택홀(72, 74, 76, 78)을 포함한다. 또한, 유기막(75)은 콘택홀(76)을 통하여 드레인 전극(66)과 연결되어 있는 화소 전극(82)이 형성되는 영역(이하, 화소 영역(P)), 콘택홀(74, 78)을 통하여 각각 게이트 패드(24) 및 데이터 패드(68)와 연결되어 있는 보조 게이트 패드(84) 및 보조 데이터 패드(88)가 형성되는 영역(이하, 보조 패드 영역(A))을 제외한 영역(이하, 투명 도전층 제거 영역(E))이 실질적으로 화소 영역(P)과 보조 패드 영역(A)보다 더 높게 형성 되어 단차 구조를 갖는다. 이와 같은 단차 구조를 갖는 이유에 대해서는 후술하는 액정 표시 장치용 박막 트랜지스터의 제조 방법에서 설명하기로 한다.
유기막(75) 중 화소 영역(P), 보조 패드 영역(A)에는 각각 투명한 도전 물질인 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 이루어진 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)로 구성된 화소 배선이 형성되어 있다.
여기서, 화소 전극(82)은 도 1 및 도 2에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 게이트 배선(22, 24, 26)과 분리되어 있는 별도의 유지용 량용 배선을 추가할 수도 있다.
그러면, 이러한 본 발명의 일 실시예에 따른 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 11을 참조하여 상세히 설명한다.
먼저, 도 3a 및 3b에 도시한 바와 같이 기판(10) 위에 다른 물질과 접촉 특성이 우수한 도전 물질 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금과 같이 저항을 가지는 도전 물질을 적층하고 패터닝하여 게이트선(22), 게이트 전극(26) 및 게이트 패드(24)를 포함하는 게이트 배선을 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 게이트 절연막(30), 비정질 실리콘으로 이루어진 반도체층(40), 도핑된 비정질 실리콘층(50)의 삼층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 반도체층(40)과 도핑된 비정질 실리콘 층(50)을 패터닝하여 게이트 전극(24)과 마주하는 게이트 절연막(30) 상부에 반도체층(40)과 저항 접촉층(50)을 형성한다.
다음, 도 5a 내지 도 5b에 도시한 바와 같이, 크롬 또는 몰리브덴 또는 몰리브덴 합금 또는 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금의 도전 물질을 적층한 후, 마스크를 이용한 사진 공정으로 패터닝하여 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68), 소오스 전극(65)과 분리되어 있으며 게이트 전극(26)을 중심으로 소오스 전극(66)과 마주하는 드레인 전극(66) 및 게이트선(22)과 중첩하는 유지 축전기용 도전체 패턴(64)을 포함하는 데이터 배선을 형성한다.
이어, 데이터 배선(62, 64, 65, 66, 68)으로 가리지 않는 도핑된 비정질 실리콘층 패턴(50)을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 실리콘층(55, 56) 사이의 반도체층(40)을 노출시킨다.
이어서, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시할 수 있다.
다음으로, 도 6a 및 도 6b에 도시한 바와 같이, 질화 규소로 이루어진 보호막(70)을 2,000Å 이하, 예를 들어 1,000Å 이하의 두께로 적층하고 그 상부에 감광성을 가지는 유기 절연 물질로 이루어진 유기막(75)을 2 내지 4㎛ 범위 두께로 형성한다. 우선, 마스크를 이용한 사진 공정으로 유기막(75)만을 노광, 현상하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패 드(68)의 상부에 콘택홀(72, 74, 76, 78)을 형성함과 동시에 투명 도전층 제거 영역(E)에서의 유기막(75)의 높이가 화소 영역(P), 보조 패드 영역(A)에서의 유기막(75)의 높이보다 상대적으로 더 높은 단차 구조를 갖도록 한다. 이때, 마스크는 각 콘택홀(72, 74, 76, 78) 영역이 정의된 제 1 노광 영역과, 화소 영역(P) 및 보조 패드 영역(A)이 정의된 제 2 노광 영역으로 구성된다. 마스크의 제 1 노광 영역은 완전히 개방된 개구 형태이고, 제 2 노광 영역은 광 투과량이 줄어들도록 하는 슬릿(slit)이나 격자 형태의 패턴 또는 반투명막 형태를 갖는다. 따라서, 상기한 바와 같은 마스크를 사용하여 유기막(75)을 노광, 현상하게 되면, 제 2 노광 영역에 의해 정의되는 화소 영역(P) 및 보조 패드 영역(A)의 유기막(75)의 두께가 투명 도전층 제거 영역(E)의 유기막(75) 두께보다 실질적으로 더 얇게 형성된다. 즉, 유기막(75)은 화소 영역(P) 및 보조 패드 영역(A)과 투명 도전층 제거 영역(E)의 높이가 서로 다르게 형성된 단차 구조를 갖게 된다. 이때, 화소 영역(P) 및 보조 패드 영역(A)과 투명 도전층 제거 영역(E)의 단차는 적어도 화소 전극(도 2의 82의 참조), 보조 게이트 패드(도 2의 84 참조) 또는 보조 데이터 패드(도 2의 88 참조)의 두께보다는 더 커야한다.
이어서, 도 7에서 보는 바와 같이, 유기막(75)을 식각 마스크로 사용하여 콘택홀(72, 74, 76, 78)을 통하여 드러난 보호막(70) 및 게이트 절연막(30)을 식각하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러낸다. 여기서, 보호막(70)을 식각하는 방법은 예를 들어 건식 식각 을 사용할 수 있다. 건식 식각 기체로는 SF6 + O2 또는 CF4 + O2 등을 사용할 수 있다.
다음으로 도 8에 도시한 바와 같이, 투명 도전 물질, 예를 들어 ITO 또는 IZO 등을 이용하여, 단차가 형성되어 있는 유기막(75)에 컨포말한 투명 도전층(80)을 형성한다.
계속해서, 도 9에 도시한 바와 같이 유기막(75)의 단차를 따라 컨포말하게 형성된 투명 도전층(80) 전면에 포토레지스트층(90)을 형성하여 단차를 평탄화한다.
이어서, 도 10에 도시한 바와 같이 투명 도전층(80)의 적어도 일부가 노출될 때까지 포토레지스트층(90)을 건식 식각한다. 즉, 투명 도전층 제거 영역(E)에 형성되어 있는 투명 도전층(80)이 노출될 때까지 건식 식각한다. 건식 식각 기체로는 예를 들어 O2, N2 등을 사용할 수 있다.
계속해서, 도 11에 도시한 바와 같이 포토레지스트층(90)의 식각에 의해 일부 노출된 투명 도전체층(80)을 습식 식각에 의해 제거한다. 즉, 투명 도전층 제거 영역(E)에 존재하는 투명 도전층(80)을 선택적으로 식각함으로써, 화소 영역(P)에 해당하는 영역에는 콘택홀(72, 76)을 통하여 유지 축전기용 도전체 패턴(64) 및 드레인 전극(66)과 연결되는 화소 전극(82)과 보조 패드 영역(A)에 해당하는 영역에는 콘택홀(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 투명 도전체층이 ITO로 구성된 경우에는 예를 들어 HCl + HNO₃+ H₂O, HCl + FeCl, HBr, HI 등의 화합물을 포함하는 에천트를 사용하여 습식 식각을 할 수 있고, IZO로 구성된 경우에는 예를 들어 Ce(NH₄)₂(NO₃)6 + HNO₃+ H₂O 들의 화합물을 포함하는 에천트를 사용하여 습식 식각을 할 수 있다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이 포토레지스트층(90)을 스트립(strip)하여 잔여의 포토레지스트층(90)을 제거하여, 액정 표시 장치용 박막 트랜지스터 기판을 완성한다.
본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 상기한 바와 같이 화소 영역 및 보조 패드 영역과 투명 도전층 제거 영역에서 유기막의 높이가 서로 상이한 단차 구조를 포함함으로써, 화소 전극과 보조 게이트 전극 및 보조 데이터 전극을 형성하기 위한 별도의 마스크 공정 없이도 화소 배선을 형성하는 것을 가능하게 함으로써 공정이 단순화 된다.
계속해서, 도 12 및 도 13을 참조하여 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 12는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 레이아웃도이고, 도 13은 도 12를 ⅩⅢ- ⅩⅢ' 선을 따라 잘라 도시한 단면도이다. 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 유기막을 포함하지 않는다는 것을 제외하고는 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판과 동일하므로, 설명의 편의상 중복되는 부분에 대 해서는 생략한다.
절연 기판(10) 위에 게이트 배선이 형성되어 있고, 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.
기판(10) 위에는 질화 규소(SiNx) 등으로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24, 26)을 덮고 있으며, 게이트 절연막(30)은 이후에 형성되는 보호막(70)과 함께 게이트 패드(24)를 드러내는 콘택홀(74)을 가진다.
게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 실리콘 등의 반도체로 이루어진 반도체층(40)이 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 물질로 만들어지며 게이트 전극(26)을 중심으로 두 부분으로 분리된 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항 접촉층(55, 56) 및 게이트 절연막(30) 위에는 데이터 배선(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항 접촉층(54)의 상부까지 연장되어 있는 소오스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 소오스 전극(64)과 분리되어 있으며 게이트 전극(26)에 대하여 소오스 전극(65)의 반대쪽 저항 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 한편, 데이터 배선 은 게이트선(22)과 중첩되어 유지 용량을 확보하기 위한 유지 전기용 도전체 패턴(64)을 포함할 수 있다.
데이터 배선(62, 64, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 질화 규소로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)에는 유지 축전기용 도전체 패턴(64), 드레인 전극(66) 및 데이터 패드(68)를 각각 드러내는 콘택홀(72, 76, 78)이 각각 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 콘택홀(74)이 형성되어 있다.
상기한 바와 같은 결과물 상에 투명 전극 제거 영역에 해당하는 부분을 제외하고 투명한 도전 물질인 ITO 또는 IZO로 이루어진 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(88)로 구성된 화소 배선이 컨포말하게 형성되어 있다. 또한, 투명 전극 제거 영역(E)과 화소 영역(P), 투명 전극 제거 영역(E)과 보조 패드 영역(A)의 경계에는 ITO 또는 IZO가 소정 높이로 갖는 돌출부 형상을 갖는다. 이때, 돌출부의 높이는 적어도 화소 전극(82), 보조 게이트 패드(84) 또는 보조 데이터 패드(88)의 두께보다는 높아야 한다.
여기서, 화소 전극(82)은 도 12 및 도 13에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 게이트 배선(22, 24, 26)과 분리되어 있는 별도의 유지용 량용 배선을 추가할 수도 있다.
그러면, 도 12 및 13의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 제조하기 위한 방법에 대하여 도 12 및 도 13과 도 14 내지 도 18을 참조하여 설명하기로 한다. 보호막 형성 단계까지는 도 3a 내지 도 6b에 도시된 바와 같은 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법과 동일하므로, 중복되는 부분에 대해서는 설명의 편의상 생략하기로 한다.
도 14를 참조하면, 보호막(70)까지 형성된 결과물 상부에 포토레지스트를 도포한다. 우선, 일 실시예에서 사용한 마스크와 동일한 마스크를 이용한 사진 공정으로 포토레지스트만을 노광, 현상하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)의 상부에 콘택홀(72, 74, 76, 78) 영역과 투명 도전층 제거 영역을 정의하는 포토레지스트 패턴(95)을 형성한다. 이어서, 포토레지스트 패턴(95)을 식각 마스크로 사용하여 콘택홀(72, 74, 76, 78)을 통하여 드러난 보호막(70) 및 게이트 절연막(30)을 식각하여 유지 축전기용 도전체 패턴(64), 게이트 패드(24), 드레인 전극(66) 및 데이터 패드(68)를 드러낸다. 동시에, 포토레지스트 패턴(95)도 투명 전극 제거 영역(E)을 제외하고는 모두 제거한다. 따라서, 투명 전극 제거 영역(E)에서 보호막(70)에 대해 돌출된 형태의 포토레지스트 패턴(95)만이 남게된다. 여기서, 보호막(70) 및 포토레지스트 패턴(95)을 식각하는 방법은 예를 들어 건식 식각을 사용할 수 있고, 보호막(70)과 포토레지스트 패턴(95) 사에에 식각 선택비를 가지는 식각 조건을 적용해야 한다. 건식 식각 기체로는 예를 들어 HCl(Cl2) + SF6 + He +O2 가스를 사용할 수 있다.
다음으로 도 15에 도시한 바와 같이 단차가 형성되어 있는 표면을 투명 도전 물질, 예를 들어 ITO 또는 IZO 등을 이용하여 컨포말한 투명 도전층(80)을 형성한 다.
계속해서, 도 16에 도시한 바와 같이 단차를 따라 컨포말하게 형성된 투명 도전층(80) 상에 포토레지스트층(90)을 형성하여 단차를 평탄화한다.
이어서, 도 17에 도시한 바와 같이 투명 도전층(80)의 적어도 일부가 노출될때까지 포토레지스트층(90)을 건식 식각 한다. 즉, 투명 도전층 제거 영역(E)에 형성되어 있는 투명 도전층(80)이 노출될 때까지 건식 식각한다. 건식 식각 기체로는 예를 들어 O2, N2 등을 사용할 수 있다.
계속해서, 도 18에 도시한 바와 같이 포토레지스트층(90)의 식각에 의해 일부 노출된 투명 도전체층(80)을 습식 식각에 의해 제거한다. 즉, 투명 도전층 제거 영역(E)에 존재하는 투명 도전층(80)을 선택적으로 식각함으로써, 화소 영역(P)에 해당하는 영역에는 콘택홀(72, 76)을 통하여 유지 축전기용 도전체 패턴(64) 및 드레인 전극(66)과 연결되는 화소 전극(82)과 콘택홀(74, 78)을 통하여 게이트 패드(24) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(88)를 각각 형성한다. 투명 도전체층이 ITO로 구성된 경우에는 예를 들어 HCl + HNO₃+ H₂O, HCl + FeCl, HBr, HI 등의 화합물을 포함하는 에천트를 사용하여 습식 식각을 할 수 있고, IZO로 구성된 경우에는 예를 들어 Ce(NH₄)₂(NO₃)6 + HNO₃+ H₂O 들의 화합물을 포함하는 에천트를 사용하여 습식 식각을 할 수 있다.
다음, 마지막으로 도 12 및 도 13에 도시한 바와 같이 포토레지스트층(90)과 포토레지스트 패턴(95)을 스트립(strip)하여 잔여의 포토레지스트층(90) 및 포토레 지스트 패턴(95)을 제거하여, 액정 표시 장치용 박막 트랜지스터 기판을 완성한다.
본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 상기한 바와 같이 투명 도전층 제거 영역에만 포토레지스트 패턴이 잔존하게 하여, 화소 전극과 보조 게이트 전극 및 보조 데이터 전극을 형성하기 위한 별도의 마스크 공정 없이도 화소 배선을 형성함으로써 공정을 단순화할 수 있다.
이러한 제조 공정을 통하여 완성된 액정 표시 장치용 박막 트랜지스터 기판에는 필름에 구동 집적 회로가 패키징되어 있는 TCP 또는 COF 방식을 통하여 패드부와 구동 집적 회로를 연결할 수 있으며, 구동 집적 회로를 기판의 상부에 직접 실장하는 COG 방식을 통하여 구동 집적 회로와 패드를 전기적으로 연결할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 의해 제조된 액정 표시 장치용 박막 트랜지스터 기판은 화소 전극 등을 포함하는 화소 배선 형성시 별도의 마스크 공정을 필요로 하지 않기 때문에, 공정을 단순화할 수 있고, 그에 따른 시간과 원료를 절감할 수 있다.
Claims (12)
- 박막 트랜지스터가 형성되어 있는 절연 기판 전면에 유기막을 형성하는 단계;상기 유기막에 상기 박막 트랜지스터의 드레인 전극을 노출시키는 컨택홀을 형성하고, 상기 컨택홀과 전기적으로 연결되는 화소 전극의 형성 영역을 정의하는 화소 영역의 높이보다 상기 화소 영역 이외의 투명 도전층 제거 영역의 높이가 실질적으로 높게 형성된 단차 구조를 갖는 유기막을 형성하는 단계;상기 유기막 상에 투명 도전층을 컨포말하게 형성하는 단계;상기 결과물 상에 포토레지스트층을 형성하여 평탄화하는 단계;상기 투명 도전층의 적어도 일부가 노출될때까지 상기 포토레지스트층을 식각하는 단계; 및상기 노출된 투명 도전층을 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막의 화소 영역은 다수개의 슬릿, 격자 패턴 또는 반투과막 구조를 포함하는 마스크를 이용하여 정의하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 박막 트랜지스터 형성 단계는상기 절연 기판 상에 제 1 금속층을 적층하고 패터닝하여 게이트 전극을 구비한 게이트 배선을 형성하는 단계;상기 게이트 배선이 형성된 기판 상에 절연층 및 실리콘층을 차례로 적층하고 패터닝하여 게이트 절연층 및 반도체층을 형성하는 단계; 및상기 결과물 상에 제 2 금속층을 적층하고 패터닝하여 상기 반도체층과 일부 중첩하는 소오스/드레인 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제 1 항에 있어서,상기 유기막 형성 전에 상기 박막 트랜지스터가 형성된 상기 기판 상에 보호층을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제 4 항에 있어서,상기 보호층은 상기 유기막을 식각 마스크로 하여 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 박막 트랜지스터가 형성된 절연 기판의 전면에 보호층을 형성하는 단계;상기 보호층 상에 상기 박막 트랜지스터의 드레인 전극을 노출시키는 컨택홀을 형성하고, 상기 컨택홀과 전기적으로 연결되는 화소 전극의 형성 영역을 정의하는 화소 영역 이외의 투명 도전층 제거 영역에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴이 형성된 기판 전면에 투명 도전층을 컨포말하게 형성하는 단계;상기 결과물 상에 포토레지스트층을 형성하여 평탄화하는 단계;상기 투명 도전층의 적어도 일부가 노출될때까지 상기 포토레지스트층을 식각하는 단계; 및상기 노출된 투명 도전층을 식각하여 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 박막 트랜지스터 형성 단계는상기 절연 기판 상에 제 1 금속층을 적층하고 패터닝하여 게이트 전극을 구비한 게이트 배선을 형성하는 단계;상기 게이트 배선이 형성된 기판 상에 절연층 및 실리콘층을 차례로 적층하고 패터닝하여 게이트 절연층 및 반도체층을 형성하는 단계; 및상기 결과물 상에 제 2 금속층을 적층하고 패터닝하여 상기 반도체층과 일부 중첩하는 소오스/드레인 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판 상에 형성된 박막 트랜지스터;상기 박막 트랜지스터의 드레인 전극을 노출하는 콘택홀, 상기 콘택홀과 상기 박막 트랜지스터의 드레인 전극을 전기적으로 접촉시키는 화소 전극이 형성되는 화소 영역 및 상기 화소 영역보다 실질적으로 높게 형성된 투명 도전층 제거 영역을 포함하는 유기막; 및상기 유기막의 상기 콘택홀과 상기 화소 영역 및 상기 화소 영역과 상기 투명 도전층 제거 영역의 경계에 컨포말하게 형성된 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제 8 항에 있어서,상기 박막 트랜지스터는 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 반도체층, 상기 반도체층의 일부와 중첩되어 형성된 소오스/드레인 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제 8 항에 있어서,상기 유기막 하부에 보호층을 더 포함하고, 상기 보호층은 상기 유기막의 콘택홀과 실질적으로 동일한 위치에 콘택홀을 포함하는 액정 표시 장치용 박막 트랜 지스터 기판.
- 절연 기판 상에 형성된 박막 트랜지스터;상기 박막 트랜지스터의 드레인 전극을 노출하는 콘택홀, 상기 콘택홀과 상기 박막 트랜지스터의 드레인 전극을 접촉시키는 화소 전극이 형성되는 화소 영역 및 상기 화소 영역과 인접한 투명 도전층 제거 영역을 포함하는 보호층; 및상기 보호층의 콘택홀과 상기 화소 영역에 컨포말하게 형성되고, 상기 화소 영역과 상기 투명 도전층 제거 영역의 경계에서 돌출되어 형성된 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제 11 항에 있어서,상기 박막 트랜지스터는 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연막, 상기 게이트 절연막 상에 형성된 반도체층, 상기 반도체층의 일부와 중첩되어 형성된 소오스/드레인 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050047872A KR20060126167A (ko) | 2005-06-03 | 2005-06-03 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050047872A KR20060126167A (ko) | 2005-06-03 | 2005-06-03 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060126167A true KR20060126167A (ko) | 2006-12-07 |
Family
ID=37730158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050047872A KR20060126167A (ko) | 2005-06-03 | 2005-06-03 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060126167A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160010292A (ko) * | 2014-07-17 | 2016-01-27 | 이노럭스 코포레이션 | 액정 디스플레이 및 그 엘리먼트 기판 |
| CN107492565A (zh) * | 2016-06-10 | 2017-12-19 | 三星显示有限公司 | 显示装置 |
-
2005
- 2005-06-03 KR KR1020050047872A patent/KR20060126167A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160010292A (ko) * | 2014-07-17 | 2016-01-27 | 이노럭스 코포레이션 | 액정 디스플레이 및 그 엘리먼트 기판 |
| CN107492565A (zh) * | 2016-06-10 | 2017-12-19 | 三星显示有限公司 | 显示装置 |
| CN107492565B (zh) * | 2016-06-10 | 2023-10-10 | 三星显示有限公司 | 显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100920483B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101221261B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| US20090224257A1 (en) | Thin film transistor panel and manufacturing method of the same | |
| KR101201972B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| US7811868B2 (en) | Method for manufacturing a signal line, thin film transistor panel, and method for manufacturing the thin film transistor panel | |
| US20100245735A1 (en) | Array substrate and manufacturing method thereof | |
| KR20150062540A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100348995B1 (ko) | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 | |
| KR20110114906A (ko) | 표시기판 및 그 제조방법 | |
| KR20080045502A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| KR100558714B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
| US7550767B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR101960813B1 (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20060126167A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및그에 의해 제조된 박막 트랜지스터 기판 | |
| KR101160823B1 (ko) | 박막 트랜지스터 표시판과 그 제조 방법 | |
| KR20160100035A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR102010393B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 | |
| KR102035004B1 (ko) | 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR100870009B1 (ko) | 배선의 접촉부 및 그 제조 방법과 이를 포함하는 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101960743B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20130030146A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100656913B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |