JPH05206079A - 薄膜のドライエッチング方法 - Google Patents
薄膜のドライエッチング方法Info
- Publication number
- JPH05206079A JPH05206079A JP1165092A JP1165092A JPH05206079A JP H05206079 A JPH05206079 A JP H05206079A JP 1165092 A JP1165092 A JP 1165092A JP 1165092 A JP1165092 A JP 1165092A JP H05206079 A JPH05206079 A JP H05206079A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dry etching
- etching
- atmosphere
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明はＴｉ薄膜あるいはＴｉ薄膜上に異種
金属薄膜を積層した多層薄膜のドライエッチング方法に
関するものであり，エッチング速度の制御性及び均一性
を向上させることを目的とする。 【構成】 Ｔｉ薄膜７のドライエッチング工程に於て、
まず弗素を含む雰囲気でドライエッチングを行った後
［図１(a)］，塩素を含む雰囲気でドライエッチングを
行う［図１(b)］ことによりＴｉ薄膜の表面酸化層の影
響を低減しドライエッチングの制御性および均一性を向
上させる。
金属薄膜を積層した多層薄膜のドライエッチング方法に
関するものであり，エッチング速度の制御性及び均一性
を向上させることを目的とする。 【構成】 Ｔｉ薄膜７のドライエッチング工程に於て、
まず弗素を含む雰囲気でドライエッチングを行った後
［図１(a)］，塩素を含む雰囲気でドライエッチングを
行う［図１(b)］ことによりＴｉ薄膜の表面酸化層の影
響を低減しドライエッチングの制御性および均一性を向
上させる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の配線材料と
して用いられるＴｉやＴｉを含む多層薄膜のドライエッ
チング方法に関するものであり，半導体集積回路やメモ
リー素子，あるいは液晶ディスプレイ等に応用可能な技
術である。
して用いられるＴｉやＴｉを含む多層薄膜のドライエッ
チング方法に関するものであり，半導体集積回路やメモ
リー素子，あるいは液晶ディスプレイ等に応用可能な技
術である。
【０００２】
【従来の技術】Ｔｉ配線やＴｉを含む多層配線（例えば
Ｔｉ，Ａｌの２層配線）は半導体集積回路や半導体メモ
リー，あるいは薄膜トランジスタをマトリックス状に集
積化したアクティブマトリックスアレイの配線材料とし
て用いられることが多い。以下に液晶ディスプレイに用
いられるアクティブマトリックスアレイの製造方法を例
にとって説明する。
Ｔｉ，Ａｌの２層配線）は半導体集積回路や半導体メモ
リー，あるいは薄膜トランジスタをマトリックス状に集
積化したアクティブマトリックスアレイの配線材料とし
て用いられることが多い。以下に液晶ディスプレイに用
いられるアクティブマトリックスアレイの製造方法を例
にとって説明する。
【０００３】まず（図３）(a)に示すようにガラス基板
１上にゲート電極２を所定の形状で形成する。ゲート電
極上にプラズマ気相成長法（ＰＣＶＤ）によりゲート絶
縁膜（ＳｉＮｘ層）３，活性層であるアモルファスシリ
コン膜４，およびチャネル保護膜（ＳｉＮｘ層）５を連
続成膜により形成する［（図３）(b)］。次いでチャネ
ル保護膜を所定の形状にエッチングした後ＰＣＶＤ法に
より燐をドーピングしたアモルファスシリコン膜６を形
成しソース・ドレイン配線となるＴｉ薄膜７をスパッタ
リング法により形成する［（図３）(c)］。フォトレジ
スト８を配線形状に形成した後，塩素系のガスを用いた
ドライエッチング（ここではエッチングガスとしてＣＣ
ｌ4を用いた）によりＴｉ，燐をドーピングしたアモル
ファスシリコン，活性層であるアモルファスシリコンの
３層を一括してエッチングし［（図３）(d)］，フォト
レジストを除去することにより薄膜トランジスタが完成
する［（図３）(e)］。
１上にゲート電極２を所定の形状で形成する。ゲート電
極上にプラズマ気相成長法（ＰＣＶＤ）によりゲート絶
縁膜（ＳｉＮｘ層）３，活性層であるアモルファスシリ
コン膜４，およびチャネル保護膜（ＳｉＮｘ層）５を連
続成膜により形成する［（図３）(b)］。次いでチャネ
ル保護膜を所定の形状にエッチングした後ＰＣＶＤ法に
より燐をドーピングしたアモルファスシリコン膜６を形
成しソース・ドレイン配線となるＴｉ薄膜７をスパッタ
リング法により形成する［（図３）(c)］。フォトレジ
スト８を配線形状に形成した後，塩素系のガスを用いた
ドライエッチング（ここではエッチングガスとしてＣＣ
ｌ4を用いた）によりＴｉ，燐をドーピングしたアモル
ファスシリコン，活性層であるアモルファスシリコンの
３層を一括してエッチングし［（図３）(d)］，フォト
レジストを除去することにより薄膜トランジスタが完成
する［（図３）(e)］。
【０００４】
【発明が解決しようとする課題】従来ＴｉあるいはＴｉ
を含む多層配線の形成には，例えばＣｌ2やＣＣｌ4ある
いはＢＣｌ3といった塩素系のガスを用いたドライエッ
チングが用いられることが多い。ところがＴｉは非常に
活性な材料であるために成膜やその後の熱工程により表
面付近に酸化層（ＴｉＯｘ）が形成され易い。この酸化
層は塩素系のガスに対するドライエッチング速度が小さ
いためにエッチングの制御性が悪化したりエッチング残
りが発生したりする問題点がある。
を含む多層配線の形成には，例えばＣｌ2やＣＣｌ4ある
いはＢＣｌ3といった塩素系のガスを用いたドライエッ
チングが用いられることが多い。ところがＴｉは非常に
活性な材料であるために成膜やその後の熱工程により表
面付近に酸化層（ＴｉＯｘ）が形成され易い。この酸化
層は塩素系のガスに対するドライエッチング速度が小さ
いためにエッチングの制御性が悪化したりエッチング残
りが発生したりする問題点がある。
【０００５】
【課題を解決するための手段】Ｔｉ薄膜のドライエッチ
ングにおいて，弗素を含む雰囲気でドライエッチングを
行った後に塩素を含む雰囲気でドライエッチングを行
う。
ングにおいて，弗素を含む雰囲気でドライエッチングを
行った後に塩素を含む雰囲気でドライエッチングを行
う。
【０００６】あるいはＴｉ薄膜上にＡｌを少なくとも含
む金属薄膜を積層した構成の多層薄膜のドライエッチン
グにおいては，Ｔｉ上の金属薄膜のドライエッチングが
終了した段階で弗素を含む雰囲気でドライエッチングを
行う。
む金属薄膜を積層した構成の多層薄膜のドライエッチン
グにおいては，Ｔｉ上の金属薄膜のドライエッチングが
終了した段階で弗素を含む雰囲気でドライエッチングを
行う。
【０００７】
【作用】Ｔｉ薄膜のドライエッチング工程においてエッ
チングの制御性を悪化させエッチング残りや均一性の悪
化を引き起こす要因の多くはＴｉ薄膜表面に形成される
Ｔｉの酸化層である。弗素を含む雰囲気によるドライエ
ッチングでは前記Ｔｉの酸化層に対するエッチング速度
が大きく，かつＴｉに対するエッチング速度はほぼ零で
あるためＴｉ表面の酸化層だけを選択的に除去すること
が可能である。前記弗素を含む雰囲気でのドライエッチ
ング工程によりＴｉの酸化層を除去した後に通常のＴｉ
のドライエッチング工程を行うことによりエッチングの
制御性および均一性を向上させることが可能となる。
チングの制御性を悪化させエッチング残りや均一性の悪
化を引き起こす要因の多くはＴｉ薄膜表面に形成される
Ｔｉの酸化層である。弗素を含む雰囲気によるドライエ
ッチングでは前記Ｔｉの酸化層に対するエッチング速度
が大きく，かつＴｉに対するエッチング速度はほぼ零で
あるためＴｉ表面の酸化層だけを選択的に除去すること
が可能である。前記弗素を含む雰囲気でのドライエッチ
ング工程によりＴｉの酸化層を除去した後に通常のＴｉ
のドライエッチング工程を行うことによりエッチングの
制御性および均一性を向上させることが可能となる。
【０００８】
【実施例】以下に本願第１の発明の実施例を図面を基に
説明する。
説明する。
【０００９】（図１）は本発明のドライエッチング法を
用いた薄膜トランジスタの製造方法の一例である。
用いた薄膜トランジスタの製造方法の一例である。
【００１０】基本的な薄膜トランジスタの構成は従来例
に示した（図３）に示したものと同様であるがソース・
ドレイン配線形成時のドライエッチング手法が異なって
いる。
に示した（図３）に示したものと同様であるがソース・
ドレイン配線形成時のドライエッチング手法が異なって
いる。
【００１１】まず（図１）(a)に示したように薄膜トラ
ンジスタのソース・ドレイン配線となるＴｉ薄膜をスパ
ッタリング法により形成しフォトレジスト８を配線形状
に形成する。従来の技術ではこののち塩素系のガスを用
いてドライエッチングを行うが，本発明ではまず（図
１）(a)に示すように弗素系のガスであるＣＦ4及びＣＨ
Ｆ3の混合ガスを用いてドライエッチングを行った後に
（図１）(b)に示すように塩素系のガスであるＣＣｌ4を
用いてＴｉ，燐をドーピングしたアモルファスシリコ
ン，活性層であるアモルファスシリコンの３層薄膜をド
ライエッチングして薄膜トランジスタが完成する［（図
１）(c)］。
ンジスタのソース・ドレイン配線となるＴｉ薄膜をスパ
ッタリング法により形成しフォトレジスト８を配線形状
に形成する。従来の技術ではこののち塩素系のガスを用
いてドライエッチングを行うが，本発明ではまず（図
１）(a)に示すように弗素系のガスであるＣＦ4及びＣＨ
Ｆ3の混合ガスを用いてドライエッチングを行った後に
（図１）(b)に示すように塩素系のガスであるＣＣｌ4を
用いてＴｉ，燐をドーピングしたアモルファスシリコ
ン，活性層であるアモルファスシリコンの３層薄膜をド
ライエッチングして薄膜トランジスタが完成する［（図
１）(c)］。
【００１２】弗素系のガスであるＣＦ4とＣＨＦ3による
ドライエッチングはＴｉの酸化層に対しては大きなエッ
チング速度を持つもののＴｉに対するエッチング速度は
ほぼ零である。Ｔｉに対して塩素系ガスによるドライエ
ッチングを行う前に弗素系ガスによるドライエッチング
を行うことによりＴｉの膜厚を減少させることなくＴｉ
表面の酸化層だけを選択的にエッチング可能であり続い
て行う塩素系によるドライエッチングではＴｉの酸化層
が除去されてるためエッチング速度の制御性が向上しエ
ッチング残り等の問題が解消した。
ドライエッチングはＴｉの酸化層に対しては大きなエッ
チング速度を持つもののＴｉに対するエッチング速度は
ほぼ零である。Ｔｉに対して塩素系ガスによるドライエ
ッチングを行う前に弗素系ガスによるドライエッチング
を行うことによりＴｉの膜厚を減少させることなくＴｉ
表面の酸化層だけを選択的にエッチング可能であり続い
て行う塩素系によるドライエッチングではＴｉの酸化層
が除去されてるためエッチング速度の制御性が向上しエ
ッチング残り等の問題が解消した。
【００１３】次に本願第２の発明のドライエッチング法
を用いた薄膜トランジスタの実施例を（図２）に説明す
る。
を用いた薄膜トランジスタの実施例を（図２）に説明す
る。
【００１４】本実施例に示した薄膜トランジスタの基本
構成は（図１）に示したものと同様であるがソース・ド
レイン配線がＴｉとＡｌの２層配線になっているところ
が（図１）の実施例と異なる。（図２）(a)に示すよう
にまずＡｌ薄膜部を塩素系ガス（本発明では塩素ガスを
用いた）を用いてドライエッチングし，（図２）(b)に
示すようにＡｌ薄膜のエッチングが終了した段階で弗素
系のガスであるＣＦ4とＣＨＦ3の混合ガスを用いてドラ
イエッチングを行う。最後に（図２）(c)に示すように
Ｔｉ薄膜を塩素系のガス（本発明では塩素ガスを用い
た）を用いてドライエッチングし，フォトレジストを除
去することにより薄膜トランジスタが完成する［（図
２）(d)］。本発明ではＴｉ薄膜上のＡｌ薄膜がエッチ
ングされた段階で弗素を含む雰囲気であるＣＦ4とＣＨ
Ｆ3の混合ガスによるドライエッチングを行うことでＴ
ｉ薄膜とＡｌ薄膜との界面部に存在するＴｉの酸化層を
除去することが可能となりエッチングの制御性および均
一性が向上した。
構成は（図１）に示したものと同様であるがソース・ド
レイン配線がＴｉとＡｌの２層配線になっているところ
が（図１）の実施例と異なる。（図２）(a)に示すよう
にまずＡｌ薄膜部を塩素系ガス（本発明では塩素ガスを
用いた）を用いてドライエッチングし，（図２）(b)に
示すようにＡｌ薄膜のエッチングが終了した段階で弗素
系のガスであるＣＦ4とＣＨＦ3の混合ガスを用いてドラ
イエッチングを行う。最後に（図２）(c)に示すように
Ｔｉ薄膜を塩素系のガス（本発明では塩素ガスを用い
た）を用いてドライエッチングし，フォトレジストを除
去することにより薄膜トランジスタが完成する［（図
２）(d)］。本発明ではＴｉ薄膜上のＡｌ薄膜がエッチ
ングされた段階で弗素を含む雰囲気であるＣＦ4とＣＨ
Ｆ3の混合ガスによるドライエッチングを行うことでＴ
ｉ薄膜とＡｌ薄膜との界面部に存在するＴｉの酸化層を
除去することが可能となりエッチングの制御性および均
一性が向上した。
【００１５】
【発明の効果】上記のようにＴｉ薄膜あるいはＴｉ薄膜
を含む多層薄膜のドライエッチング工程において，Ｔｉ
薄膜のドライエッチングを行う以前に弗素を含む雰囲気
でのドライエッチングを行うことによりＴｉ薄膜上の酸
化層を選択的に除去することが可能となりエッチングの
制御性および均一性が向上した。
を含む多層薄膜のドライエッチング工程において，Ｔｉ
薄膜のドライエッチングを行う以前に弗素を含む雰囲気
でのドライエッチングを行うことによりＴｉ薄膜上の酸
化層を選択的に除去することが可能となりエッチングの
制御性および均一性が向上した。
【００１６】なお本発明の実施例は薄膜トランジスタの
製造方法を例にとって説明したが，薄膜トランジスタに
限らず半導体集積回路等の配線形成にも応用可能であ
る。さらに本実施例では弗素を含む雰囲気の一例として
ＣＦ4ガスとＣＨＦ3ガスの混合雰囲気を用いたが，他の
弗素系ガスを用いても同様の効果が得られる。
製造方法を例にとって説明したが，薄膜トランジスタに
限らず半導体集積回路等の配線形成にも応用可能であ
る。さらに本実施例では弗素を含む雰囲気の一例として
ＣＦ4ガスとＣＨＦ3ガスの混合雰囲気を用いたが，他の
弗素系ガスを用いても同様の効果が得られる。
【図１】本願第１の発明のドライエッチング法を用いた
薄膜トランジスタの断面構造図である。
薄膜トランジスタの断面構造図である。
【図２】本願第２の発明のドライエッチング法を用いた
薄膜トランジスタの断面構造図である。
薄膜トランジスタの断面構造図である。
【図３】従来のドライエッチング法を用いた薄膜トラン
ジスタの断面構造図である。
ジスタの断面構造図である。
１ ガラス基板 ２ ゲート電極 ３ ゲート絶縁膜（窒化シリコン膜） ４ アモルファスシリコン膜 ５ チャネル保護膜（窒化シリコン膜） ６ 燐ドーピングしたアモルファスシリコン膜 ７ Ｔｉ薄膜 ８ フォトレジスト ９ Ａｌ薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川村 哲也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (5)
- 【請求項１】 Ｔｉ薄膜のドライエッチングにおいて，
弗素を構成元素として含む雰囲気でドライエッチングを
行った後に塩素を構成元素として含む雰囲気でドライエ
ッチングを行うことを特徴とする薄膜のドライエッチン
グ方法。 - 【請求項２】 Ｔｉ薄膜上にＡｌを少なくとも含む金属
薄膜を積層した構成の多層薄膜のドライエッチングにお
いて，Ｔｉ上の金属薄膜のドライエッチングが終了した
段階で弗素を構成元素として含む含む雰囲気でドライエ
ッチングを行うことを特徴とする薄膜のドライエッチン
グ方法。 - 【請求項３】 弗素を構成元素として含む雰囲気として
ＣＦ4雰囲気を用いることを特徴とする請求項１または
２記載の薄膜のドライエッチング方法。 - 【請求項４】 弗素を構成元素として含む雰囲気として
ＣＨＦ3雰囲気を用いることを特徴とする請求項１また
は２記載の薄膜のドライエッチング方法。 - 【請求項５】 弗素を構成元素として含む雰囲気として
ＣＦ4とＣＨＦ3の混合雰囲気を用いることを特徴とする
請求項１または２記載の薄膜のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165092A JPH05206079A (ja) | 1992-01-27 | 1992-01-27 | 薄膜のドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1165092A JPH05206079A (ja) | 1992-01-27 | 1992-01-27 | 薄膜のドライエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206079A true JPH05206079A (ja) | 1993-08-13 |
Family
ID=11783835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1165092A Pending JPH05206079A (ja) | 1992-01-27 | 1992-01-27 | 薄膜のドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206079A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075407A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
| JP2011119707A (ja) * | 2009-12-04 | 2011-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
-
1992
- 1992-01-27 JP JP1165092A patent/JPH05206079A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990075407A (ko) * | 1998-03-20 | 1999-10-15 | 윤종용 | 박막 트랜지스터 기판의 제조 방법 |
| JP2011119707A (ja) * | 2009-12-04 | 2011-06-16 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
| CN102104049A (zh) * | 2009-12-04 | 2011-06-22 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US8865528B2 (en) | 2009-12-04 | 2014-10-21 | Samsung Display Co., Ltd. | Thin film transistor substrate and the method thereof |
| US9443881B2 (en) | 2009-12-04 | 2016-09-13 | Samsung Display Co., Ltd. | Thin film transistor substrate and the method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6151878A (ja) | 表示用パネルの製造方法 | |
| US5153142A (en) | Method for fabricating an indium tin oxide electrode for a thin film transistor | |
| US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
| WO2003012838A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
| JPH11204504A (ja) | シリコン層のエッチング方法 | |
| JP2001166336A (ja) | 液晶表示装置の製造方法、及び液晶表示装置の配線形成方法 | |
| JP2558995B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05206079A (ja) | 薄膜のドライエッチング方法 | |
| JP2002110631A (ja) | 多層薄膜パターンの製造方法 | |
| JP3425925B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2692914B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0456168A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPH0823103A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH06132536A (ja) | 薄膜トランジスタ | |
| JPH05326553A (ja) | スタガ型薄膜トランジスタ及びその製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08321621A (ja) | 薄膜トランジスタ | |
| JPH07115203A (ja) | 薄膜および薄膜の製造方法およびそれを用いた薄膜トランジスタ | |
| JP2503001B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2002299627A (ja) | 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置 | |
| JPH0541390A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0645357A (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR20010060818A (ko) | 박막 트랜지스터-액정표시장치의 제조방법 |