KR20010060818A - 박막 트랜지스터-액정표시장치의 제조방법 - Google Patents

박막 트랜지스터-액정표시장치의 제조방법 Download PDF

Info

Publication number
KR20010060818A
KR20010060818A KR1019990063260A KR19990063260A KR20010060818A KR 20010060818 A KR20010060818 A KR 20010060818A KR 1019990063260 A KR1019990063260 A KR 1019990063260A KR 19990063260 A KR19990063260 A KR 19990063260A KR 20010060818 A KR20010060818 A KR 20010060818A
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
chamber
layer
electrode
Prior art date
Application number
KR1019990063260A
Other languages
English (en)
Other versions
KR100599960B1 (ko
Inventor
최대림
인태형
임승무
김현진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990063260A priority Critical patent/KR100599960B1/ko
Publication of KR20010060818A publication Critical patent/KR20010060818A/ko
Application granted granted Critical
Publication of KR100599960B1 publication Critical patent/KR100599960B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법을 개시한다. 개시된 본 발명은, 하부 기판 상부의 소정 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 하부 기판 상부에 게이트 절연막, 비정질 실리콘층 및 도핑된 비정질 실리콘층을 순차적으로 적층하는 단계; 상기 게이트 절연막, 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성한 챔버 내부를 클리닝하는 단계; 상기 챔버 내부를 비정질 실리콘막 분위기로 제 1 시즈닝하는 단계; 상기 도핑된 비정질 실리콘층 및 비정질 실리콘층을 게이트 전극을 감싸도록 소정 부분 패터닝하여, 액티브 영역을 형성하는 단계; 상기 하부 기판 결과물 상부에 금속막을 증착하는 단계; 상기 금속막을 소정 부분 패터닝하여, 소오스,드레인 전극을 형성하는 단계; 상기 소오스, 드레인 전극 사이에 노출된 도핑된 비정질 실리콘층을 패터닝하여, 비정질 실리콘층의 소정 부분을 노출시키는 단계; 상기 챔버 내부를 소정 분위기로 제 2 시즈닝하는 단계; 상기 노출된 비정질 실리콘층을 트리트먼트하는 단계; 상기 하부 기판 결과물 상부에 보호막을 형성하는 단계; 상기 드레인 전극이 노출되도록, 보호막을 패터닝하는 단계; 및 상기 노출된 드레인 전극과 콘택되도록 보호막 상부에 화소 전극을 형성하는 단계를 포함하며, 상기 제 2 시즈닝하는 단계는, 상기 챔버내 분위기를 상기 보호막 분위기로 바꾸는 것을 특징으로 한다.

Description

박막 트랜지스터-액정 표시 장치의 제조방법{METHOD FOR MANUFACTURING TFT-LCD}
본 발명은 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것으로, 보다 구체적으로 화면 품위의 저하를 방지할 수 있는 박막 트랜지스터-액정 표시 장치의 제조방법에 관한 것이다.
일반적으로, 액정 표시 장치에 있어서, 액티브 매트릭스형 액정 표시 장치는 고속 응답성을 갖고, 많은 화소의 갯수를 갖는다. 이에 따라, 디스플레이 화면의 고 화질화, 대형화, 컬러 화면화등을 실현하는 특성을 지니며, 휴대형 TV, 노트북 PC, 자동차 항법 장치등에 이용된다.
이러한 액티브 매트릭스형 액정 표시 장치에서, 화소 전극을 선택적으로 온/ 오프시키기 위하여 게이트 라인과 데이타 라인이 교차하는 점에 다이오드나 박막 트랜지스터와 같은 스위칭 소자가 배치,설계된다.
도 1은 종래의 박막 트랜지스터를 스위칭 소자로 하는 박막 트랜지스터-액정 표시 장치의 단면도이다.
도 1을 참조하여, 유리로 된 하부 기판(1) 표면에 게이트 전극용 금속층을 소정 두께로 증착한다음, 소정 부분 패터닝하여, 게이트 전극(2)을 형성한다. 이어서, 게이트 전극(2)을 포함하는 하부 기판(1) 상부에 게이트 절연막(3), 채널용 비정질 실리콘층(4) 및 오믹 콘택용 도핑된 비정질 실리콘층(5)을 PECVD(plasma enhanced chemical vapor deposition) 방식으로 순차적으로 증착한다. 이때, PECVD 방식으로 게이트 절연막(3), 채널용 비정질 실리콘층(4) 및 오믹 콘택용 도핑된 비정질 실리콘층(5)을 증착하게 되면, 하부 기판(1) 표면 뿐만 아니라, PECVD 챔버 내벽 및 기판의 뒷면에 비정상적으로 게이트 절연막(3), 채널용 비정질 실리콘층(4) 및 오믹 콘택용 도핑된 비정질 실리콘층(5)이 형성된다. 이에따라, 종래에는 이와같이 비정상적으로 형성된 막들을 제거하기 위하여, PECVD 공정에 의하여 막들을 형성한후, Ar 가스 또는 NF3가스를 이용하여 주기적으로 클리닝 공정을 실시하여 준다. 아울러, 이러한 클리닝 공정을 진행한 후, 클리닝 가스 성분인 F 성분이 공정에 영향을 미치지 않도록 하면서, 다음의 공정을 원활하게 진행할 수 있도록 챔버 분위기를 바꿔주는 공정(이하, 시즈닝 공정)을 실시한다. 일반적으로, 박막 트랜지스터 제조공정에서의 시즈닝(seasoning) 공정은 챔버 내벽 및 전극부에 비정질 실리콘층을 성막하여, 챔버 내부를 실리콘 형성 분위기로 바꿔주는 공정이다.
그후, 오믹 콘택용 도핑된 비정질 실리콘층(5)과 채널용 비정질 실리콘층(4)을 액티브 형태로 패터닝한다. 이어서, 데이타 버스 라인용 금속막을 증착한다음, 게이트 전극(2)를 중심으로 하여, 오믹 콘택용 도핑된 비정질 실리콘층(5)의 양측에 존재하도록 데이타 버스 라인용 금속막을 식각하여, 소오스, 드레인 전극(6a,6b) 및 데이타 버스 라인(6)을 형성한다. 그 다음, 소오스, 드레인 전극(6a,6b) 사이에 노출된 오믹 콘택용 도핑된 비정질 실리콘층(5)을, 소오스, 드레인 전극(6a,6b)의 형태로 패터닝한다. 이때, 오믹 콘택용 도핑된 비정질 실리콘층(5)을 패터닝하는 공정시, 하부의 채널용 비정질 실리콘층(4)이 일부 유실될 수 있다. 이에따라, 채널용 비정질 실리콘층(4)의 유실로 인한 손상을 치유하기 위하여, 오믹 콘택용 도핑된 비정질 실리콘층(5)을 패터닝한 후, 수소 플라즈마 트리트먼트 공정을 진행해 준다. 그후, 결과물 상부에 보호막(7)을 증착한다음, 드레인 전극(6b)의 소정 부분이 오픈되도록 보호막(8)의 소정 부분을 식각한다. 그 다음, 노출된 드레인 전극(6b)과 콘택되도록 보호막(7) 상부에 ITO(indium tin oxide)막을 증착한후, 습식 식각 방식으로 소정 부분 패터닝하여, 화소 전극(8)을 형성한다.
그러나, 상기와 같은 종래 기술에 따르면 다음과 같은 문제점이 발생된다.
즉, 상술한 바와 같이, 게이트 절연막(3), 채널용 비정질 실리콘층(4) 및 오믹 콘택용 도핑된 비정질 실리콘층(5)을 PECVD 방식으로 증착한다음, 챔버내를 클리닝하고, 챔버 내부를 실리콘 분위기로 시즈닝을 하게 되면, 챔버 내벽 및 챔버내 전극 표면에 비정질 실리콘막이 성막되어 진다. 그후, 채널용 비정질 실리콘층(4)의 손상을 방지하기 위한 수소 플라즈마 공정을 실시하게 되면, 이 수소 플라즈마 공정에 의하여 채널용 비정질 실리콘층(4)은 물론, 챔버 내벽 및 챔버내 전극에 형성되어 있는 비정질 실리콘막들까지 활성화되어, 하부 기판(1) 표면에 비정질 실리콘막이 재증착되어 버린다.
이와같이, 하부 기판(1) 상에 원치않는 비정질 실리콘층이 형성되면, 액정 표시 장치의 투과도가 저하됨은 물론, 색상 변이를 유발할 수도 있어, 액정 표시 장치의 화면 품위를 저하시킨다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 채널용 비정질 실리콘층의 트리트먼트 공정 진행시, 원치않는 비정질 실리콘막의 형성을 방지할 수 있는 박막-액정 표시 장치의 제조방법을 제공하는 것이다.
도 1은 종래의 박막 트랜지스터-액정 표시 장치의 단면도.
도 2a 및 도 2b는 본 발명에 따른 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 : 하부 기판 12 : 게이트 전극
13 : 게이트 절연막 14 : 비정질 실리콘층
15 : 도핑된 비정질 실리콘층 16a : 소오스 전극
16b : 드레인 전극 17 : 제 1 보호막
18 : 제 2 보호막 18 : 화소 전극
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 하부 기판 상부의 소정 부분에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 하부 기판 상부에 게이트 절연막, 비정질 실리콘층 및 도핑된 비정질 실리콘층을 순차적으로 적층하는 단계; 상기 게이트 절연막, 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성한 챔버 내부를 클리닝하는 단계; 상기 챔버 내부를 비정질 실리콘막 분위기로 제 1 시즈닝하는 단계; 상기 도핑된 비정질 실리콘층 및 비정질 실리콘층을 게이트 전극을 감싸도록 소정 부분 패터닝하여, 액티브 영역을 형성하는 단계; 상기 하부 기판 결과물 상부에 금속막을 증착하는 단계; 상기 금속막을 소정 부분 패터닝하여, 소오스,드레인 전극을 형성하는 단계; 상기 소오스, 드레인 전극 사이에 노출된 도핑된 비정질 실리콘층을 패터닝하여, 비정질 실리콘층의 소정 부분을 노출시키는 단계; 상기 챔버 내부를 소정 분위기로 제 2 시즈닝하는 단계; 상기 노출된 비정질 실리콘층을 트리트먼트하는 단계; 상기 하부 기판 결과물 상부에 보호막을 형성하는 단계; 상기 드레인 전극이 노출되도록, 보호막을 패터닝하는 단계; 및 상기 노출된 드레인 전극과 콘택되도록 보호막 상부에 화소 전극을 형성하는 단계를 포함하며, 상기 제 2 시즈닝하는 단계는, 상기 챔버내 분위기를 상기 보호막 분위기로 바꾸는 것을 특징으로 한다.
상기 챔버 내부를 클리닝하는 단계는, 상기 챔버내에 Ar 가스 또는 NF3가스를 주입하여 건식 클리닝하는 것을 특징으로 한다.
상기 보호막은 실리콘 질화막임이 바람직하고, 상기 노출된 비정질 실리콘층을 트리트먼트하는 단계는, 상기 비정질 실리콘층을 수소 플라즈마에 의하여 트리트먼트하는 것을 특징으로 한다. 아울러, 상기 챔버는 PECVD 챔버이다.
본 발명에 의하면, 박막 트랜지스터 제조 공정시, 소오스, 드레인 전극을 형성한후, 채널 손상 부위를 치유하기 위한 수소 플라즈마 트리트먼트를 진행하기 전에, 챔버 내부를 보호막 분위기로 시즈닝해준다. 이에따라, 채널 손상 부위를 치유하기 위한 수소 플라즈마 트리트먼트를 진행하여도, 기판 상부에 보호막 성분이 형성되므로, 투과도 및 색상 변이에 영향을 미치지 않는다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 및 도 2b는 본 발명에 따른 박막 트랜지스터-액정 표시 장치의 제조방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 유리로 된 하부 기판(11) 표면에 게이트 전극용 금속층을 소정 두께로 증착한다음, 소정 부분 패터닝하여, 게이트 버스 라인(도시되지 않음) 및 이로 부터 연장된 게이트 전극(12)을 형성한다. 이어서, 하부 기판을 PECVD 챔버에 장입한다음, 게이트 전극(12)을 포함하는 하부 기판(11) 상부에 게이트 절연막(13), 채널용 비정질 실리콘층(14) 및 오믹 콘택용 도핑된 비정질 실리콘층(15)을 순차적으로 적층한다. 그후, 상기 PECVD 공정으로 인하여 챔버 내벽 및 기판 뒷면에 비정상적으로 형성되는 게이트 절연막(3), 채널용 비정질 실리콘층(4) 및 오믹 콘택용 도핑된 비정질 실리콘층(5)을 제거하기 위하여, Ar 가스 또는 NF3가스를 챔버내 주입하여 건식 클리닝 공정을 실시한다. 이어서, 상기 클리닝 공정시, 클리닝 가스 성분인 F 성분이 공정에 영향을 미치지 않도록 하면서, 다음의 공정을 원활하게 진행할 수 있도록 제 1 시즈닝 공정을 진행한다. 이때, 제 1 시즈닝 공정은 챔버 내부를 비정질 실리콘막 분위기, 즉, 챔버 내벽 및 챔버내 상부 전극에는 비정질 실리콘막을 성막한다. 그후, 오믹 콘택용 도핑된 비정질 실리콘층(15)과 채널용 비정질 실리콘층(14)을 액티브 형태로 패터닝한다.
이어서, 상기 기판을 PECVD 장비로 부터 반출한다음, 스퍼터링 방식에 의하여, 기판 결과물 상부에 데이타 버스 라인용 금속막을 증착한다. 다음, 게이트 전극(12)를 중심으로 하여, 오믹 콘택용 도핑된 비정질 실리콘층(15)의 양측에 존재하도록 데이타 버스 라인용 금속막을 식각하여, 소오스, 드레인 전극(16a,16b) 및 데이타 버스 라인(16)을 형성한다. 그 다음, 소오스, 드레인 전극(16a,16b) 사이에 노출된 오믹 콘택용 도핑된 비정질 실리콘층(15)을, 소오스, 드레인 전극(16a,16b)의 형태로 패터닝한다. 이때, 오믹 콘택용 도핑된 비정질 실리콘층(15)을 패터닝하는 공정시, 하부의 채널용 비정질 실리콘층(14)이 일부 유실될 수 있다.
그후, 기판을 다시 PECVD 챔버에 장입하고, 이 챔버의 분위기를 이후 형성될 보호막 분위기로 바꿔주기 위한 제 2 시즈닝 공정을 진행한다. 즉, 챔버 내벽 및 챔버 내 전극에, 이후 보호막으로 형성되어질 막, 예를들어 실리콘 질화막을 성막한다.
그후, 채널용 비정질 실리콘층(14)의 유실로 인한 손상을 치유하기 위하여,손상된 채널용 비정질 실리콘층(14)를 수소 플라즈마 트리트먼트한다. 그러면, 수소 플라즈마 공정에 의하여, 채널용 비정질 실리콘층(14)가 활성화되어 손상이 치우됨은 물론, 챔버 내벽 및 챔버 내 전극에 성막된 보호막이 활성화되어, 하부 기판(11) 결과물 상부에 박막의 제 1 보호막(17)이 형성된다.
그 다음, 도 2b에 도시된 바와 같이, 제 1 보호막(17) 표면에 제 2 보호막(18)을 증착한다. 이때, 제 2 보호막(18)은 제 1 보호막(17)과 동일한 물질로 형성함이 바람직하다. 그리고나서, 드레인 전극(16b)의 소정 부분이 오픈되도록 제 2 및 제 1 보호막(18,17)의 소정 부분을 식각한다. 그 다음, 노출된 드레인 전극(16b)과 콘택되도록 보호막(17) 상부에 ITO막을 증착한후, 습식 식각 방식으로 소정 부분 패터닝하여, 화소 전극(19)을 형성한다.
이와같이, 에치 스톱퍼를 구비하지 않는 박막 트랜지스터에서 채널용 비정질 실리콘층의 손상을 치유하기 위한 수소 플라즈마 공정을 진행하기 전에, 챔버내의 분위기를 이후 형성될 보호막 분위기로 바꿔준다. 그러면, 수소 플라즈마 공정으로 챔버내 성막된 막들이 활성화되어 기판에 증착되더라도, 결국 기판상에 형성된 막이 보호막 성분이 되므로, 투과도에 영향을 미치지 않는다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 박막 트랜지스터 제조 공정시, 소오스, 드레인 전극을 형성한후, 채널 손상 부위를 치유하기 위한 수소 플라즈마 트리트먼트를 진행하기 전에, 챔버 내부를 보호막 분위기로 시즈닝해준다. 이에따라, 채널 손상 부위를 치유하기 위한 수소 플라즈마 트리트먼트를 진행하여도, 기판 상부에 보호막 성분이 형성되므로, 투과도 및 색상 변이에 영향을 미치지 않는다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (5)

  1. 하부 기판 상부의 소정 부분에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 하부 기판 상부에 게이트 절연막, 비정질 실리콘층 및 도핑된 비정질 실리콘층을 순차적으로 적층하는 단계;
    상기 게이트 절연막, 비정질 실리콘층 및 도핑된 비정질 실리콘층을 형성한 챔버 내부를 클리닝하는 단계;
    상기 챔버 내부를 비정질 실리콘막 분위기로 제 1 시즈닝하는 단계;
    상기 도핑된 비정질 실리콘층 및 비정질 실리콘층을 게이트 전극을 감싸도록 소정 부분 패터닝하여, 액티브 영역을 형성하는 단계;
    상기 하부 기판 결과물 상부에 금속막을 증착하는 단계;
    상기 금속막을 소정 부분 패터닝하여, 소오스,드레인 전극을 형성하는 단계;
    상기 소오스, 드레인 전극 사이에 노출된 도핑된 비정질 실리콘층을 패터닝하여, 비정질 실리콘층의 소정 부분을 노출시키는 단계;
    상기 챔버 내부를 소정 분위기로 제 2 시즈닝하는 단계;
    상기 노출된 비정질 실리콘층을 트리트먼트하는 단계;
    상기 하부 기판 결과물 상부에 보호막을 형성하는 단계;
    상기 드레인 전극이 노출되도록, 보호막을 패터닝하는 단계; 및
    상기 노출된 드레인 전극과 콘택되도록 보호막 상부에 화소 전극을 형성하는 단계를 포함하며,
    상기 제 2 시즈닝하는 단계는, 상기 챔버내 분위기를 상기 보호막 분위기로 바꾸는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 챔버 내부를 클리닝하는 단계는, 상기 챔버내에 Ar 가스 또는 NF3가스를 주입하여 건식 클리닝하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  3. 제 1 항에 있어서, 상기 보호막은 실리콘 질화막인 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  4. 제 1 항에 있어서, 상기 비정질 실리콘층을 트리트먼트하는 단계는, 상기 비정질 실리콘층을 수소 플라즈마에 의하여 트리트먼트하는 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
  5. 제 1 항에 있어서, 상기 챔버는 PECVD 챔버인 것을 특징으로 하는 박막 트랜지스터-액정 표시 장치의 제조방법.
KR1019990063260A 1999-12-28 1999-12-28 박막 트랜지스터-액정표시장치의 제조방법 KR100599960B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063260A KR100599960B1 (ko) 1999-12-28 1999-12-28 박막 트랜지스터-액정표시장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063260A KR100599960B1 (ko) 1999-12-28 1999-12-28 박막 트랜지스터-액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20010060818A true KR20010060818A (ko) 2001-07-07
KR100599960B1 KR100599960B1 (ko) 2006-07-12

Family

ID=19630619

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063260A KR100599960B1 (ko) 1999-12-28 1999-12-28 박막 트랜지스터-액정표시장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100599960B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180044214A (ko) * 2016-10-21 2018-05-02 어플라이드 머티어리얼스, 인코포레이티드 가열기 상의 알루미늄 플루오르화물 축적을 방지하기 위한 기법
CN110249406A (zh) * 2017-02-14 2019-09-17 应用材料公司 远程等离子体可流动cvd腔室的方法及设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101238233B1 (ko) 2006-06-30 2013-03-04 엘지디스플레이 주식회사 박막트랜지스터와 그 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180044214A (ko) * 2016-10-21 2018-05-02 어플라이드 머티어리얼스, 인코포레이티드 가열기 상의 알루미늄 플루오르화물 축적을 방지하기 위한 기법
CN110249406A (zh) * 2017-02-14 2019-09-17 应用材料公司 远程等离子体可流动cvd腔室的方法及设备
KR20190108173A (ko) * 2017-02-14 2019-09-23 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 유동가능 cvd 챔버의 방법 및 장치
CN110249406B (zh) * 2017-02-14 2022-05-06 应用材料公司 远程等离子体可流动cvd腔室的方法及设备

Also Published As

Publication number Publication date
KR100599960B1 (ko) 2006-07-12

Similar Documents

Publication Publication Date Title
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
US20080108226A1 (en) Method of fabricating thin film transistor substrate and thin film transistor substrate produced using the same
KR100537020B1 (ko) Ips모드박막트랜지스터용액정표시소자제조방법
US20180114864A1 (en) Thin-film transistor, method for fabricating the same, array substrate and display panel containing the same
JPH04280637A (ja) 薄膜トランジスタの製造方法
US7479415B2 (en) Fabrication method of polycrystalline silicon liquid crystal display device
KR970010774B1 (ko) 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
JP2002111004A (ja) アレイ基板の製造方法
KR100599960B1 (ko) 박막 트랜지스터-액정표시장치의 제조방법
GB2315245A (en) Etching a hole in an organic passivation layer for an LCD
US20090278127A1 (en) Thin-film transistor and method of manufacturing the same
KR20060026621A (ko) 박막트랜지스터 액정표시장치의 어레이 기판 제조방법
JP2001339065A (ja) 電気光学装置の製造方法及び電気光学装置
US7625823B1 (en) Method of patterning a metal layer in a semiconductor device
US20120081628A1 (en) Liquid crystal display device and manufacturing method thereof
KR100195253B1 (ko) 다결정실리콘-박막트랜지스터의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100476055B1 (ko) 반사형 액정표시소자의 박막트랜지스터 패널 제조방법
KR100507281B1 (ko) 액정표시장치의 비아홀 형성 방법
KR100202232B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100375734B1 (ko) 티에프티 어레이 기판의 제조방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
KR100805390B1 (ko) 챔버의 증착 방법
KR20060104146A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR0146251B1 (ko) 액정표시장치용 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140624

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 12