JP2002299627A - 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置 - Google Patents

薄膜トランジスタの製造方法及びそれを用いた液晶表示装置

Info

Publication number
JP2002299627A
JP2002299627A JP2001096559A JP2001096559A JP2002299627A JP 2002299627 A JP2002299627 A JP 2002299627A JP 2001096559 A JP2001096559 A JP 2001096559A JP 2001096559 A JP2001096559 A JP 2001096559A JP 2002299627 A JP2002299627 A JP 2002299627A
Authority
JP
Japan
Prior art keywords
semiconductor layer
thin film
film transistor
gas
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001096559A
Other languages
English (en)
Inventor
Munehiro Shibuya
宗裕 澁谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001096559A priority Critical patent/JP2002299627A/ja
Publication of JP2002299627A publication Critical patent/JP2002299627A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 チャネルエッチを行った場合であっても、移
動度の減少が生じない薄膜トランジスタの製造方法及び
当該方法により製造された薄膜トランジスタを用いる液
晶表示装置を提供する。 【解決手段】 配線を兼用するソース及びドレイン金属
層と、不純物を添加した半導体層と、不純物を添加して
いない半導体層の一部分について、同一装置内でエッチ
ングすることによって薄膜トランジスタにおけるソース
電極とドレイン電極を分離する場合に、塩素及びフッ素
の少なくともいずれか一方を含有するガスをプラズマ分
解して、プラズマ中に設置した不純物を添加していない
半導体層の一部分をエッチングし、塩素及びフッ素を含
有するガスを照射することによって、不純物を添加して
いない半導体層の一部分をエッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体工業におけ
る薄膜トランジスタの製造方法に関する。特に、アクテ
ィブマトリックス方式の液晶表示装置（ディスプレイ）
等に用いられる薄膜トランジスタ（ＴＦＴ）の製造方法
に関する。
【０００２】
【従来の技術】図７から図１１を参照しながら、非晶質
シリコンを用いた従来のアクティブマトリックス方式の
液晶表示装置で用いられている薄膜トランジスタの製造
方法について説明する。図７から図１１は、薄膜トラン
ジスタアレイ基板を５枚のフォトマスクを用いて作成す
る場合（以下、「５枚マスクプロセス」という。）にお
ける一般的な工程断面図である。なお、図１１におい
て、Ａで示す領域は薄膜トランジスタ部分を、Ｂで示す
領域は画素部分を、Ｃで示す領域は補助容量部分を、そ
れぞれ示している。
【０００３】まず、図７に示すように、ガラス等の絶縁
性基板３３上にＣｒ、Ａｌ、Ｔａ、Ｔｉ、ＡｇＰｄＣｕ
等のゲート電極となるゲート金属層１９をスパッタリン
グ法等で堆積後、フォト工程とエッチング工程によって
パターニングを行う。
【０００４】次に、図８に示すように、シリコン窒化膜
又はシリコン酸化膜等のゲート絶縁層２０、活性層とな
る不純物を添加していない高抵抗半導体層２２、コンタ
クト層となる不純物を添加した低抵抗半導体層２３をプ
ラズマＣＶＤ等によって連続して形成し、その後パター
ニングを行う。このとき薄膜トランジスタとなる部分は
お互いに分離される。
【０００５】また、図８においては、補助容量となる部
分の不純物を添加していない高抵抗半導体層２２と、不
純物を添加した低抵抗半導体層２３についても同時に除
去しているが、除去しなくても特に問題はない。
【０００６】そして、図９に示すように、ソース電極又
はドレイン電極（以下、「ソース／ドレイン電極」とい
う。）となるＣｒ、Ａｌ、Ｔａ、Ｔｉ、ＡｇＰｄＣｕ等
のソース／ドレイン金属層２４をスパッタリング法等に
よって形成し、パターニングを行うと同時に、薄膜トラ
ンジスタのチャネル上の不純物を添加した低抵抗半導体
層２３を除去（エッチング）する。このとき不純物を添
加していない高抵抗半導体層２２の一部分も同時にエッ
チングすることになる。これらの工程を、一般にはチャ
ネルエッチ工程という。
【０００７】チャネルエッチ工程によって、薄膜トラン
ジスタのソース及びドレイン部分が分離される。エッチ
ングの方法としてはＢＣｌ3、ＣＨＦ3、Ｃｌ2、ＳＦ6等
の塩素系、フッ素系のガスとＡｒ、Ｎ2、Ｏ2等のガスを
適当に混合したガスを基板と同一の真空容器内でプラズ
マ分解しエッチングする、いわゆるＲＩＥ（反応性イオ
ンエッチング）によってエッチングされる。
【０００８】次に、図１０に示すように、保護膜２１と
なるシリコン窒化膜等の絶縁層を形成し、透明導電体２
５と電気的に接触させる部分を、フォト工程とエッチン
グ工程を用いて選択的にエッチングする。図１０には示
していないが、ゲート電極を外部回路と接続するための
ゲートパッド部分と、工程中の静電気に対する耐性を高
めるためにゲート金属とソース／ドレイン金属（または
ＩＴＯ等の画素透明電極）とを電気的に接触させるため
のパッド部分にあるゲート絶縁層も同時に除去してい
る。
【０００９】さらに、図１１に示すように、ＩＴＯ等の
透明導電体２５をスパッタリング等により形成し、フォ
ト工程とエッチング工程を用いて選択的にエッチングす
る。このとき上述したパッド部分とＩＴＯ等が接触する
ことによって静電気対策を施すことが可能になる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
たような方法によって形成された薄膜トランジスタ及び
アクティブマトリックス型液晶表示装置用アレイは、Ｒ
ＩＥによるチャネルエッチが行われることによって高抵
抗非晶質シリコン層がプラズマダメージを受け、チャネ
ル上部を絶縁膜により保護してチャネルエッチを行わな
いチャネル保護型のトランジスタに比べて、薄膜トラン
ジスタの移動度が１／２程度に減少するために、液晶表
示装置の開口率を上げることができず、表示品質の向上
を図ることが困難になるという問題点があった。
【００１１】本発明は、上記問題点を解消するために、
チャネルエッチを行った場合であっても、移動度の減少
が生じない薄膜トランジスタの製造方法及び当該方法に
より製造された薄膜トランジスタを用いる液晶表示装置
を提供することを目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に本発明にかかる薄膜トランジスタの製造方法は、絶縁
基板上に少なくとも配線を兼用するゲート金属層と、ゲ
ート絶縁層と、不純物を添加していない半導体層と、不
純物を添加した半導体層と、配線を兼用するソース及び
ドレイン金属層とを有する薄膜トランジスタの製造方法
であって、配線を兼用するソース及びドレイン金属層
と、不純物を添加した半導体層と、不純物を添加してい
ない半導体層の一部分について、同一装置内でエッチン
グすることによって薄膜トランジスタにおけるソース電
極とドレイン電極を分離する工程を含み、ソース電極と
ドレイン電極を分離する工程において、塩素及びフッ素
の少なくともいずれか一方を含有するガスをプラズマ分
解して、プラズマ中に設置した不純物を添加していない
半導体層の一部分をエッチングする工程と、塩素及びフ
ッ素を含有するガスを照射することによって、不純物を
添加していない半導体層の一部分をエッチングする工程
とをさらに含むことを特徴とする。
【００１３】かかる構成により、チャネルエッチングの
工程において、ソース／ドレイン金属層を通常のＲＩＥ
によってエッチングした場合に発生する高抵抗半導体の
ダメージ層を、ＣｌＦ3ガスの化学反応によって除去す
る工程を付加しているために、薄膜トランジスタの移動
度を向上させることが可能となる。したがって、液晶表
示装置の開口率が向上することによる表示品質の向上を
図ることが可能となる。
【００１４】次に上記目的を達成するために本発明にか
かる薄膜トランジスタの製造方法は、絶縁基板上に少な
くとも配線を兼用するゲート金属層と、ゲート絶縁層
と、不純物を添加していない半導体層と、不純物を添加
した半導体層と、配線を兼用するソース及びドレイン金
属層とを有する薄膜トランジスタの製造方法であって、
配線を兼用するソース及びドレイン金属層と、不純物を
添加した半導体層と、不純物を添加していない半導体層
の一部分について、同一装置内でエッチングすることに
よって薄膜トランジスタのソース電極とドレイン電極を
分離する工程を含み、ソース電極とドレイン電極を分離
する工程において、塩素及びフッ素の少なくともいずれ
か一方を含有するガスをプラズマ分解して、プラズマ中
に設置した不純物を添加していない半導体層の一部分を
エッチングする工程と、絶縁基板と異なる場所でプラズ
マ分解したフッ素を含有するガスを照射することによっ
て、不純物を添加していない半導体層の一部分をエッチ
ングする工程とをさらに含むことを特徴とする。
【００１５】かかる構成により、チャネルエッチングの
工程において、ソース／ドレイン金属層を通常のＲＩＥ
によってエッチングした場合に発生する高抵抗半導体の
ダメージ層をＣＦ4等のフッ素系ガスとＯ2ガス等との混
合ガスを基板の設置している場所とは別の場所でプラズ
マ分解し、分解したガスを基板を設置した真空層内に導
入し、除去する工程を付加しているために、薄膜トラン
ジスタの移動度を向上させることが可能となる。したが
って、液晶表示装置の開口率が向上することによる表示
品質の向上を図ることが可能となる。
【００１６】また、本発明にかかる薄膜トランジスタの
製造方法は、塩素及びフッ素の少なくともいずれか一方
を含有するガスとしてＣｌＦ3ガスを用いることが好ま
しい。さらに、本発明にかかる薄膜トランジスタの製造
方法は、フッ素を含有するガスとしてＣＦ4ガス又はＳ
Ｆ6ガスを用いることが好ましい。
【００１７】次に上記目的を達成するために本発明にか
かる液晶表示装置は、上述したような薄膜トランジスタ
の製造方法を用いて製造した薄膜トランジスタを用いる
ことを特徴とする。
【００１８】かかる構成により、チャネルエッチングの
工程において、ソース／ドレイン金属層を通常のＲＩＥ
によってエッチングした場合に発生する高抵抗半導体の
ダメージ層をＣｌＦ3ガスの化学反応によって除去する
工程を付加していること、あるいはソース／ドレイン金
属層を通常のＲＩＥによってエッチングした場合に発生
する高抵抗半導体のダメージ層をＣＦ4等のフッ素系ガ
スとＯ2ガス等との混合ガスを基板の設置している場所
とは別の場所でプラズマ分解し、分解したガスを基板を
設置した真空層内に導入し、除去する工程を付加してい
るために、薄膜トランジスタの移動度を向上させること
が可能となる。したがって、液晶表示装置の開口率が向
上することによる表示品質の向上を図ることが可能とな
る。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態にかか
る薄膜トランジスタの製造方法について、図面を参照し
ながら説明する。本発明の実施の形態にかかる薄膜トラ
ンジスタの製造方法はにおいては、チャネルエッチング
の工程において、ソース／ドレイン金属層を通常のＲＩ
Ｅによってエッチングし、さらに不純物を添加した非晶
質シリコン層と不純物を添加していない非晶質シリコン
層の一部をエッチングする。その後ＣｌＦ3ガスを真空
層内に導入し、プラズマを発生させずに不純物を添加し
ていない非晶質シリコン層の表面をエッチングする。
【００２０】このような工程を付加することによって、
ＲＩＥ工程によって不純物を添加していない非晶質シリ
コン層に発生したダメージを除去することに本発明の特
徴点がある。こうすることで、薄膜トランジスタ及びア
クティブマトリックス型液晶表示装置用アレイにおい
て、不純物を添加していない非晶質シリコン層にＲＩＥ
によるダメージ等が発生しないことから、薄膜トランジ
スタの移動度が向上する。
【００２１】また、チャネルエッチングの工程におい
て、ソース／ドレイン金属層を通常のＲＩＥによってエ
ッチングし、さらに不純物を添加した非晶質シリコン層
と不純物を添加していない非晶質シリコン層の一部をエ
ッチングする。その後、ＣＦ4等のフッ素系ガスとＯ2ガ
ス等との混合ガスを、基板の設置している場所とは別の
場所でプラズマ分解し、分解したガスを、基板を設置し
た真空層内に導入し、不純物を添加していない非晶質シ
リコン層の表面をエッチングすることも特徴点である。
【００２２】具体的には、ガラス等の絶縁性基板上にＣ
ｒ、Ａｌ、Ｔａ、Ｔｉ、ＡｇＰｄＣｕ等のゲート電極と
なる金属をスパッタリング法等で堆積後、フォト工程と
エッチング工程によってパターニングを行う。次に、シ
リコン窒化膜又はシリコン酸化膜等のゲート絶縁層、活
性層となる不純物を添加していない高抵抗半導体層、コ
ンタクト層となる不純物を添加した低抵抗半導体層をプ
ラズマＣＶＤ等によって連続して形成し、その後パター
ニングを行う。このとき薄膜トランジスタとなる部分は
お互いに分離される。
【００２３】そして、ソース／ドレイン電極となるＣ
ｒ、Ａｌ、Ｔａ、Ｔｉ、ＡｇＰｄＣｕ等の金属をスパッ
タリング法等によって形成し、パターニングを行うと同
時に薄膜トランジスタのチャネル上の不純物を添加した
低抵抗半導体層を除去（エッチング）する。このとき、
不純物を添加していない高抵抗半導体層の一部分も同時
にエッチングする。このような工程を一般にはチャネル
エッチ工程という。この工程により、薄膜トランジスタ
のソース及びドレイン部分が分離される。
【００２４】エッチングの方法としては、ＢＣｌ3、Ｃ
ＨＦ3、Ｃｌ2、ＳＦ6等の塩素系、フッ素系のガスとＡ
ｒ、Ｎ2、Ｏ2等のガスを適当に混合したガスを、基板と
同一の真空容器内でプラズマ分解してエッチングする、
いわゆるＲＩＥ（反応性イオンエッチング）によってエ
ッチングされる。
【００２５】さらに、本実施の形態においては、不純物
を添加していない高抵抗半導体層について、プラズマを
用いることなく、ＣｌＦ3ガス等の化学反応を用いてエ
ッチングをするか、あるいはＣＦ4とＯ2の混合ガス等を
基板とは別の場所でプラズマ分解し、分解したガスを基
板に照射することによってエッチングをすることにな
る。
【００２６】次に、保護膜となるシリコン窒化膜等の絶
縁層を形成し、透明導電体と電気的に接触させる部分
を、フォト工程とエッチング工程を用いて選択的にエッ
チングする。さらに、ＩＴＯ等の透明導電体をスパッタ
リング等により形成し、フォト工程とエッチング工程を
用いて選択的にエッチングする。
【００２７】このとき、前述したパッド部分とＩＴＯ等
が接触することによって、静電気対策を施すことが可能
になる。さらに、画素電極として用いる透明電極（ＩＴ
Ｏ等）を形成し、フォト工程とエッチング工程を用いて
パターニングを行うことによって、液晶表示装置用のア
レイ基板を作成する。
【００２８】その後、液晶表示装置を形成するために、
配向膜印刷、ラビング、シール描画、ビーズ散布、導電
材塗布等の工程を経て、対向電極となるＩＴＯをパター
ニングしたガラス基板を張り合わせ、液晶注入、封口、
偏光板貼り付け等を行う。また、液晶パネルを駆動させ
るための回路等を実装して液晶表示装置を製造すること
になる。
【００２９】
【実施例】以下、図１から図６を用いて、本発明の実施
例にかかる液晶表示装置用アレイ基板の製造方法につい
て詳細に説明する。図６において、Ａの領域は薄膜トラ
ンジスタ領域を、Ｂの領域は画素領域を、Ｃの領域は補
助容量の領域を、それぞれ示している。
【００３０】ガラス等の絶縁性基板１として、コーニン
グ社製＃１７３７基板を用い、その上に、走査線を兼ね
るゲート金属２としてＴｉ／Ａｌ／Ｔｉ積層膜をスパッ
タリング法により形成した。なお、ゲート金属２として
は特に限定されるものではなく、必要な抵抗値を得るこ
とができるのであればＣｒ、Ｔａ、ＡｇＰｄＣｕ等を用
いても良い。
【００３１】Ｔｉ／Ａｌ／Ｔｉ積層膜の膜厚は、各々１
００ｎｍ、３００ｎｍ、１００ｎｍとした。膜厚につい
ても特にこれに限定されるものではなく、必要とされる
抵抗値に合わせて調整するものである。
【００３２】そして、図１に示すように、ゲート金属２
を形成した後、フォト工程とエッチング工程によってパ
ターニングを行うことになる。
【００３３】次に、ＣＶＤ法によって、ゲート絶縁層と
してのシリコン窒化膜３、活性層としての不純物を添加
していない高抵抗非晶質シリコン４、コンタクト層とし
ての不純物を添加した低抵抗非晶質シリコン５を形成し
た。ここで、高抵抗非晶質シリコン４としては、不純物
を含まない水素化非晶質シリコン層を用いた。低抵抗非
晶質シリコン５としては、燐を添加したｎ+非晶質シリ
コンを用いた。膜厚は各々３００ｎｍ、２００ｎｍ、２
０ｎｍとした。
【００３４】なお、絶縁層としてはシリコン窒化膜３に
特に限定されるものではなく、シリコン酸化膜、酸化ア
ルミニウム等絶縁性が保てる材料であれば何でも良い。
また、各層の膜厚についても、求められる薄膜トランジ
スタの特性と製造工程のバラツキを考慮した上で、適当
な値を定めるものである。
【００３５】次に、図２に示すように、フォト工程及び
ドライエッチング工程によって、高抵抗非晶質シリコン
４と低抵抗非晶質シリコン５をパターニングした。ここ
では、ＢＣｌ3ガスを主成分とするエッチングガスを用
いたＲＩＥ（反応性イオンエッチング）によって気相エ
ッチングを行った。
【００３６】そして、スパッタリング法を用いて、ソー
スドレイン金属６であるＴｉ／Ａｌ／Ｔｉ積層膜を形成
する。なお、ソースドレイン金属６としても、特にこれ
に限定されるものではなく、Ｃｒ、Ｔａ、ＡｇＰｄＣｕ
等を用いても良い。
【００３７】Ｔｉ／Ａｌ／Ｔｉ積層膜の膜厚は、各々１
００ｎｍ、３００ｎｍ、１００ｎｍとした。なお、膜厚
についても特にこれらの値に限定されるものではなく、
必要とされる抵抗値に合わせて調整するものである。
【００３８】そして、フォト工程とエッチング工程によ
ってパターニングを行った。ここでは、ＢＣｌ3ガスを
主成分とするエッチングガスを用いたＲＩＥ（反応性イ
オンエッチング）で気相エッチングを行った。図３に示
すように、気相エッチングを行う際には、薄膜トランジ
スタのチャネル領域の低抵抗非晶質シリコン５と、高抵
抗非晶質シリコン４の一部分も同時にエッチングするこ
とになる。この工程によって薄膜トランジスタのソース
及びドレイン部分が分離されることになる。
【００３９】次に、第１の方法として、不純物を添加し
ていない高抵抗半導体層を、プラズマを用いることな
く、ＣｌＦ3ガス等の化学反応を用いてエッチングをし
た。本実施例では、キャリアガスとしてＮ2を用いた。
キャリアガスの流量は、ＣｌＦ3＝３０ｃｍ3／ｍ、Ｎ2
＝１５００ｃｍ3／ｍ、圧力＝２．５Ｔｏｒｒ（２．５
×１．３３３２２×１０2Ｐａ）とした。
【００４０】また、第１の方法の代わりに第２の方法と
して、ＣＦ4とＯ2の混合ガス等をマイクロ波（２．４５
ＧＨｚ）で分解し、分解したガスを基板に照射すること
によってエッチングをした。混合ガスの流量はＣＦ4＝
１０００ｃｍ3／ｍ、Ｏ2＝３００ｃｍ3／ｍとし、圧力
＝２．０Ｔｏｒｒ（２．０×１．３３３２２×１０2Ｐ
ａ）とした。
【００４１】これらの処理によって、図４に示すよう
に、不純物を添加していない高抵抗非晶質シリコン４が
約２０ｎｍ程度エッチングされ、ＲＩＥによって生じた
ダメージ層を除去することが可能となる。
【００４２】次に、図５に示すように、薄膜トランジス
タを水分の吸着等から保護するための保護膜８を形成し
た。ここでは、３００ｎｍのシリコン窒化膜を用いた。
そして、フォト工程とエッチング工程によってパターニ
ングを行った。
【００４３】最後に、図６に示すように、画素電極用の
透明導電体９であるＩＴＯをスパッタリング法によって
形成し、フォト工程とエッチング工程によってパターニ
ングを行うことによって液晶表示装置用のアレイ基板を
作成した。
【００４４】その後、液晶表示装置を形成するために、
配向膜印刷、ラビング、シール描画、ビーズ散布、導電
材塗布等の工程を経て、対向電極となるＩＴＯをパター
ニングしたガラス基板を張り合わせ、液晶注入、封口、
偏光板貼り付け等を行った。さらに、液晶パネルを駆動
させるための回路等を実装することで液晶表示装置を製
造した。
【００４５】上述したような製造方法によって形成した
薄膜トランジスタの移動度は、第１の方法による場合は
０．６３ｃｍ2／Ｖ・ｓｅｃであり、第２の方法の場合
は０．５９ｃｍ2／Ｖ・ｓｅｃであった。
【００４６】以上のような方法用いた薄膜トランジスタ
及びアクティブマトリックス型液晶表示装置用アレイに
おいては、不純物を添加していない非晶質シリコン層に
ＲＩＥによるダメージ等が発生しないことから、薄膜ト
ランジスタの移動度が向上する。したがって、液晶表示
装置の開口率が向上することによる表示品質の向上を図
ることが可能となる。
【００４７】
【発明の効果】以上のように本発明にかかる薄膜トラン
ジスタの製造方法及び当該方法により製造された薄膜ト
ランジスタを用いる液晶表示装置によれば、チャネルエ
ッチングの工程において、ソース／ドレイン金属層を通
常のＲＩＥによってエッチングした場合に発生する高抵
抗半導体のダメージ層をＣｌＦ3ガスの化学反応によっ
て除去する工程を付加していること、あるいはソース／
ドレイン金属層を通常のＲＩＥによってエッチングした
場合に発生する高抵抗半導体のダメージ層をＣＦ 4等の
フッ素系ガスとＯ2ガス等との混合ガスを基板の設置し
ている場所とは別の場所でプラズマ分解し、分解したガ
スを基板を設置した真空層内に導入し、除去する工程を
付加しているために、薄膜トランジスタの移動度を向上
させることが可能となる。したがって、液晶表示装置の
開口率が向上することによる表示品質の向上を図ること
が可能となる。
【図面の簡単な説明】
【図１】 本発明の実施の形態にかかるアクティブマト
リックス型液晶表示装置用アレイ基板における工程断面
図
【図２】 本発明の実施の形態にかかるアクティブマト
リックス型液晶表示装置用アレイ基板における工程断面
図
【図３】 本発明の実施の形態にかかるアクティブマト
リックス型液晶表示装置用アレイ基板における工程断面
図
【図４】 本発明の実施の形態にかかるアクティブマト
リックス型液晶表示装置用アレイ基板における工程断面
図
【図５】 本発明の実施の形態にかかるアクティブマト
リックス型液晶表示装置用アレイ基板における工程断面
図
【図６】 本発明の実施の形態にかかるアクティブマト
リックス型液晶表示装置用アレイ基板における工程断面
図
【図７】 従来例における５枚マスクを用いたアクティ
ブマトリックス型液晶表示装置用アレイ基板における工
程断面図
【図８】 従来例における５枚マスクを用いたアクティ
ブマトリックス型液晶表示装置用アレイ基板における工
程断面図
【図９】 従来例における５枚マスクを用いたアクティ
ブマトリックス型液晶表示装置用アレイ基板における工
程断面図
【図１０】 従来例における５枚マスクを用いたアクテ
ィブマトリックス型液晶表示装置用アレイ基板における
工程断面図
【図１１】 従来例における５枚マスクを用いたアクテ
ィブマトリックス型液晶表示装置用アレイ基板における
工程断面図
【符号の説明】
１ 絶縁性基板 ２ ゲート金属 ３ シリコン窒化膜 ４ 高抵抗非晶質シリコン ５ 低抵抗非晶質シリコン ６ ソースドレイン金属 ８ 保護膜 ９ 透明導電体 １９ ゲート金属層 ２０ ゲート絶縁層 ２１ 保護膜 ２２ 高抵抗半導体層 ２３ 低抵抗半導体層 ２４ ソース／ドレイン金属層 ２５ 透明導電体 ３３ 絶縁性基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/3065 Ｆターム(参考） 2H092 JA26 JA34 JA37 JB57 KA12 KA18 KB24 MA05 MA08 MA13 MA18 NA07 NA29 4M104 AA09 BB08 BB13 BB14 BB17 CC05 DD37 DD65 FF13 GG20 5C094 AA13 BA03 BA43 CA19 EA04 EA07 5F004 AA06 BA03 BA09 DA00 DA01 DA04 DA11 DA16 DA18 DA23 DA25 DA26 EA28 EA34 EB08 5F110 AA01 BB01 CC07 DD02 EE03 EE04 EE06 EE15 EE44 FF01 FF02 FF03 FF30 GG02 GG15 GG24 GG35 GG45 HK03 HK04 HK06 HK09 HK16 HK21 HK22 HK25 HK33 HK35 HL07 NN02 NN24 NN72 QQ04

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に少なくとも配線を兼用する
    ゲート金属層と、ゲート絶縁層と、不純物を添加してい
    ない半導体層と、不純物を添加した半導体層と、配線を
    兼用するソース及びドレイン金属層とを有する薄膜トラ
    ンジスタの製造方法であって、 前記配線を兼用するソース及びドレイン金属層と、前記
    不純物を添加した半導体層と、前記不純物を添加してい
    ない半導体層の一部分について、同一装置内でエッチン
    グすることによって薄膜トランジスタにおけるソース電
    極とドレイン電極を分離する工程を含み、 前記ソース電極とドレイン電極を分離する工程におい
    て、塩素及びフッ素の少なくともいずれか一方を含有す
    るガスをプラズマ分解して、プラズマ中に設置した前記
    不純物を添加していない半導体層の一部分をエッチング
    する工程と、 塩素及びフッ素を含有するガスを照射することによっ
    て、前記不純物を添加していない半導体層の一部分をエ
    ッチングする工程とをさらに含むことを特徴とする薄膜
    トランジスタの製造方法。
  2. 【請求項２】 絶縁基板上に少なくとも配線を兼用する
    ゲート金属層と、ゲート絶縁層と、不純物を添加してい
    ない半導体層と、不純物を添加した半導体層と、配線を
    兼用するソース及びドレイン金属層とを有する薄膜トラ
    ンジスタの製造方法であって、 前記配線を兼用するソース及びドレイン金属層と、前記
    不純物を添加した半導体層と、前記不純物を添加してい
    ない半導体層の一部分について、同一装置内でエッチン
    グすることによって薄膜トランジスタのソース電極とド
    レイン電極を分離する工程を含み、 前記ソース電極とドレイン電極を分離する工程におい
    て、塩素及びフッ素の少なくともいずれか一方を含有す
    るガスをプラズマ分解して、プラズマ中に設置した前記
    不純物を添加していない半導体層の一部分をエッチング
    する工程と、 前記絶縁基板と異なる場所でプラズマ分解したフッ素を
    含有するガスを照射することによって、前記不純物を添
    加していない半導体層の一部分をエッチングする工程と
    をさらに含むことを特徴とする薄膜トランジスタの製造
    方法。
  3. 【請求項３】 前記塩素及びフッ素の少なくともいずれ
    か一方を含有するガスとしてＣｌＦ3ガスを用いる請求
    項１記載の薄膜トランジスタの製造方法。
  4. 【請求項４】 前記フッ素を含有するガスとしてＣＦ4
    ガス又はＳＦ6ガスを用いる請求項２記載の薄膜トラン
    ジスタの製造方法。
  5. 【請求項５】 請求項１から４のいずれか一項に記載の
    薄膜トランジスタの製造方法を用いて製造した薄膜トラ
    ンジスタを用いることを特徴とする液晶表示装置。
JP2001096559A 2001-03-29 2001-03-29 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置 Pending JP2002299627A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001096559A JP2002299627A (ja) 2001-03-29 2001-03-29 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001096559A JP2002299627A (ja) 2001-03-29 2001-03-29 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2002299627A true JP2002299627A (ja) 2002-10-11

Family

ID=18950461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001096559A Pending JP2002299627A (ja) 2001-03-29 2001-03-29 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP2002299627A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459167C (zh) * 2003-12-08 2009-02-04 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP2009081422A (ja) * 2007-09-03 2009-04-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法、及び表示装置の作製方法
JP2012248863A (ja) * 2005-09-29 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール、及び電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459167C (zh) * 2003-12-08 2009-02-04 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
JP2012248863A (ja) * 2005-09-29 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置、表示モジュール、及び電子機器
US8790959B2 (en) 2005-09-29 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796069B2 (en) 2005-09-29 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9099562B2 (en) 2005-09-29 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304962B2 (en) 2005-09-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009081422A (ja) * 2007-09-03 2009-04-16 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法、及び表示装置の作製方法
US8501554B2 (en) 2007-09-03 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor and display device
US8703560B2 (en) 2007-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Methods for manufacturing thin film transistor
KR101518794B1 (ko) * 2007-09-03 2015-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터의 제작 방법, 및 표시 장치의 제작 방법

Similar Documents

Publication Publication Date Title
US6235559B1 (en) Thin film transistor with carbonaceous gate dielectric
KR100375435B1 (ko) 박막트랜지스터의제조방법및이것을이용한액정표시장치
US7476898B2 (en) Thin film and manufacturing method of the same
US9666727B2 (en) Display device
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JP2639356B2 (ja) 薄膜トランジスタの製造方法
US6104042A (en) Thin film transistor with a multi-metal structure a method of manufacturing the same
JP2002299627A (ja) 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置
JPH1082997A (ja) アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置
JP3591061B2 (ja) 薄膜トランジスタの製造方法
JP2737982B2 (ja) 薄膜トランジスタの製造方法
US6486010B1 (en) Method for manufacturing thin film transistor panel
JP3425925B2 (ja) 薄膜トランジスタの製造方法
KR100705616B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
JP4248987B2 (ja) アレイ基板の製造方法
JPH0541390A (ja) 薄膜トランジスタの製造方法
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
KR100580397B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2913737B2 (ja) 薄膜トランジスタの製造方法
US6284576B1 (en) Manufacturing method of a thin-film transistor of a reverse staggered type
JPH05326553A (ja) スタガ型薄膜トランジスタ及びその製造方法
JPH06281957A (ja) アクティブマトリクス型液晶表示装置
JPH0918005A (ja) 液晶表示装置用薄膜トランジスター
KR20010060818A (ko) 박막 트랜지스터-액정표시장치의 제조방법
JPH0555567A (ja) Ｔｆｔマトリクスの製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109