CN1614490A - 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 - Google Patents
使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 Download PDFInfo
- Publication number
- CN1614490A CN1614490A CNA2004100888160A CN200410088816A CN1614490A CN 1614490 A CN1614490 A CN 1614490A CN A2004100888160 A CNA2004100888160 A CN A2004100888160A CN 200410088816 A CN200410088816 A CN 200410088816A CN 1614490 A CN1614490 A CN 1614490A
- Authority
- CN
- China
- Prior art keywords
- electrode
- conductive layer
- diaphragm
- line
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管基板结构。该结构包括由第一导电层形成的栅线和公共线;由第二导电层形成并与所述栅线和公共线交叉的数据线,该数据线与所述栅线和公共线通过栅极绝缘膜相互绝缘,该数据线与所述栅线的交叉限定像素区;在交叉点处的薄膜晶体管;在像素区内公共电极的延伸部分;由第三导电层形成并连接到薄膜晶体管的像素电极,其在像素区内具有延伸部分,由该像素电极和公共电极形成水平电场;并且限定多个像素孔,其中所述像素电极设置在至少一像素孔内并且连接到漏极。
Description
本申请要求享有2003年11月4日的韩国专利申请No.2003-0077665的权益,在此引用其全部作为参考。
技术领域
本发明涉及一种使用水平电场的液晶显示器件,具体涉及一种能够简化制造工序的使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法。
背景技术
通常,液晶显示(LCD)器件使用电场控制液晶的光透射比以显示图像。根据驱动液晶材料的电场方向,LCD器件主要分为垂直电场型LCD器件和水平电场型LCD器件。
垂直电场型LCD器件使用形成在彼此相对地设置在上下基板上的像素电极和公共电极之间的垂直电场驱动扭曲向列(TN)模式的液晶材料。这种垂直电场型LCD器件具有大孔径比的优点,却具有只有大约90°的窄视角的缺点。
水平电场型LCD器件使用形成在下基板上彼此平行设置的像素电极和公共电极之间的水平电场驱动共平面开关(IPS)模式的液晶材料。这种水平电场型LCD器件具有大约160°的宽视角的优点。
下面详细描述水平电场型LCD器件。水平电场型LCD器件包括彼此粘接在一起的薄膜晶体管基板(即,下基板)和滤色片基板(即,上基板),均匀保持两基板之间盒间隙的衬垫料以及填充在盒间隙中的液晶材料。所述薄膜晶体管基板包括用于形成每一像素的水平电场的多条信号线、多个薄膜晶体管以及涂覆其上排列液晶材料的定向膜。所述滤色片基板包括实现颜色的滤色片、防止光泄漏的黑矩阵以及涂覆其上排列液晶材料的定向膜。
在这种LCD器件中,薄膜晶体管基板的制造工序涉及包括多轮掩模工序的半导体工序,该复杂的制造工序导致制造成本明显增加。为了解决这一问题,已经对薄膜晶体管基板的制造工序进行了研究,以减少掩模工序的数量,例如,一轮掩模工序包括许多例如是薄膜淀积、清洗、光刻、蚀刻、光刻胶剥离和检测工序等子工序。近来,已经开发了比现有的掩模工序少一轮掩模工序的四轮掩模工序。该四轮掩模工序正在成为薄膜晶体管基板的标准掩模工序。
图1示出了采用现有技术四轮掩模工序制造的水平电场型LCD器件的薄膜晶体管基板的结构平面图,图2示出了沿图1中的I-I’线和II-II’线截取的截面图。
参照图1和图2,薄膜晶体管基板包括位于下基板45上彼此交叉的通过其间的栅极绝缘膜46彼此绝缘的栅线2和数据线4、位于栅线2和数据线4的交叉点处的薄膜晶体管6、位于通过该交叉结构限定的像素区内用于形成水平电场的像素电极14和公共电极18以及连接到公共电极18的公共线16。而且,薄膜晶体管基板包括位于像素电极14和公共线16的重叠区域的存储电容20、连接到栅线2的栅极焊盘24、连接到数据线4的数据焊盘30以及连接到公共线16的公共焊盘36。提供有栅极信号的栅线2和提供有数据信号的数据线4以交叉结构设置以限定像素区。公共线16与栅线2平行设置并在其间设有像素区。另外,公共线16提供有用于驱动液晶的参考电压。
薄膜晶体管6包括连接到栅线2的栅极8、连接到数据线4的源极10以及连接到像素电极14的漏极12。而且,薄膜晶体管6还包括与栅极8重叠并在其间设有栅极绝缘膜46的有源层48,以在源极10和漏极12之间限定一沟道。薄膜晶体管6响应来自栅线2的栅极信号,允许来自数据线4的像素信号充入并保持在像素电极14中。
有源层48还与数据线4、下数据焊盘电极32和上存储电极22重叠。在有源层48上设有欧姆接触层50,以与数据线4、源极10、漏极12和下数据焊盘电极32形成欧姆接触。像素电极14通过由贯穿保护膜52限定的第一接触孔13连接到薄膜晶体管6的漏极12并位于像素区。而且,像素电极14包括连接到漏极12并与相邻的栅线2平行的第一水平部分14A、与公共线16重叠的第二水平部分14B以及位于第一和第二水平部分14A和14B之间的延伸部分14C。公共电极18连接到公共线16并位于像素区。特别地,公共电极18在像素区与像素电极14的延伸部分14C平行设置。
因此,在通过薄膜晶体管6施加有像素信号的像素电极14和通过公共线16施加有参考电压的公共电极18之间形成水平电场。具体地说,在像素电极14的延伸部分14C和公共电极18的延伸部分之间形成水平电场。由于液晶材料的介电各向异性,位于薄膜晶体管基板和滤色片基板之间沿水平方向设置的液晶材料通过该水平电场旋转。像素区的光透射比根据液晶材料的旋转程度而不同,从而实现灰度级值。
存储电容20包括公共线16、与公共线16重叠的上存储电极22。栅极绝缘膜46、有源层48和欧姆接触层50设置在公共线16和上存储电极22之间以使其相互绝缘。像素电极14通过位于保护膜52的第二接触孔21连接到上存储电极22。存储电容20保持充入像素电极14的数据信号,直到下一数据信号充入为止。
栅线2通过栅极焊盘24连接到栅极驱动器(未示出)。栅极焊盘24包括从栅线2延伸的下栅极焊盘电极26以及通过由贯穿栅极绝缘膜46和保护膜52限定的第三接触孔27连接到下栅极焊盘电极26的上栅极焊盘电极28。数据线4通过数据焊盘30连接到数据驱动器(未示出)。数据焊盘30包括从数据线4延伸的下数据焊盘电极32以及通过由贯穿保护膜52限定的第四接触孔33连接到下数据焊盘电极32的上数据焊盘电极34。公共线16通过公共焊盘36接收来自外部参考电压源(未示出)的参考电压。公共焊盘36包括从公共线16延伸的下公共焊盘电极38以及通过由贯穿栅极绝缘膜46和保护膜52限定的第五接触孔39连接到下公共焊盘电极38的上公共焊盘电极40。
下面参照图3A到3D详细描述具有上述结构的薄膜晶体管基板使用四轮掩模工序的制造方法。
参照图3A,通过第一掩模工序,在下基板45上形成包括栅线2、栅极8、下栅极焊盘电极26、公共线16、公共电极18以及下公共焊盘电极38的栅极金属图案组。具体地说,通过例如是溅射的淀积技术,在下基板45上形成栅极金属层。然后,通过光刻和蚀刻工序,使用第一掩模对栅极金属层构图,以形成栅极金属图案组。栅极金属层由铝族金属中的一种金属,例如是铬(Cr)或钼(Mo)等形成。
参照图3B,在设有栅极金属图案组的下基板45上涂覆栅极绝缘膜46。然后,通过第二掩模工序,形成包括有源层48和欧姆接触层50的半导体图案以及包括数据线4、源极10、漏极12、下数据焊盘电极32和上存储电极22的源极/漏极金属图案组。
具体地说,通过例如是等离子体增强型化学汽相淀积(PECVD)和溅射等淀积技术或者是其它适合的技术,在具有栅极金属图案组的下基板45上顺序设置栅极绝缘膜46、非晶硅层(即有源层48)、n+非晶硅层(即欧姆接触层50)和源极/漏极金属层。栅极绝缘膜46由例如是氮化硅(SiNx)或氧化硅(SiOx)的无机绝缘材料形成。源极/漏极金属由钼(Mo)、钛(Ti)、钽(Ta)或钼合金或者其它适合的金属形成。
然后,通过光刻工序,使用第二掩模在源极/漏极金属层上形成光刻胶图案。在这种情况下,在薄膜晶体管的沟道部分具有衍射曝光部分的衍射曝光掩模用作第二掩模,从而允许在沟道部分的光刻胶图案具有比其它源极/漏极图案部分低的高度。然后,通过湿蚀刻工序,使用光刻胶图案对源极/漏极金属层构图,以形成源极/漏极金属图案组。
然后,通过干蚀刻工序,使用相同的光刻胶图案同时对n+非晶硅层(即欧姆接触层50)和非晶硅层(即有源层48)构图,以形成欧姆接触层50和有源层48。通过灰化工序从沟道部分去除具有相对低高度的光刻胶图案,然后通过干蚀刻工序对位于沟道部分的源极/漏极金属图案和欧姆接触层50进行蚀刻。这样,暴露出沟道部分的有源层48以断开源极10和漏极12的连接。然后,通过剥离工序去除剩余在源极/漏极金属图案组上的光刻胶图案。
参照图3C,通过第三掩模工序,在具有源极/漏极金属图案组的栅极绝缘膜46上形成包括第一到第五接触孔13、21、27、33和39的保护膜52。
具体地说,通过光刻和蚀刻工序,使用第三掩模对设置在栅极绝缘膜46上的保护膜52构图,以限定第一到第五接触孔13、21、27、33和39。第一接触孔13贯穿保护膜52以暴露出漏极12,第二接触孔21贯穿保护膜52以暴露出上存储电极22。第三接触孔27贯穿保护膜52和栅极绝缘膜46以暴露出下栅极焊盘电极26。第四接触孔33贯穿保护膜52以暴露出下数据焊盘电极32。第五接触孔39贯穿保护膜52和栅极绝缘膜48以暴露出下公共焊盘电极38。如果源极/漏极金属层由例如是钼(Mo)的具有大的干蚀刻比的金属形成,各第一、第二和第四接触孔13、21和33分别贯穿漏极12、上存储电极22和下数据焊盘电极32以暴露出源极/漏极金属图案组的侧面。保护膜52由与栅极绝缘膜46相同的无机材料形成,或者是由例如是丙烯酸有机化合物、BCB(苯并环丁烯)或PFCB(全氟环丁烷)等具有小介电常数的有机材料形成。
参照图3D,通过第四掩模工序,在保护膜52上形成包括像素电极14、上栅极焊盘电极28、上数据焊盘电极34和上公共焊盘电极40的透明导电膜图案组。具体地说,通过例如是溅射的淀积技术或者其它适合的技术,在保护膜52上涂覆透明导电膜。然后,通过光刻和蚀刻工序,使用第四掩模对透明导电膜构图以形成透明导电图案组。像素电极14通过第一接触孔13电连接到漏极12,并通过第二接触孔21电连接到上存储电极22。上栅极焊盘电极28通过第三接触孔27电连接到下栅极焊盘电极26。上数据焊盘电极34通过第四接触孔33电连接到下数据焊盘电极32。上公共焊盘电极40通过第五接触孔39电连接到下公共焊盘电极38。透明导电膜由氧化铟锡(ITO)、氧化铟(TO)或氧化铟锌(IZO)或者其它适合的材料形成。
上述的现有技术水平电场型LCD器件的薄膜晶体管基板及其制造方法采用了四轮掩模工序,从而与使用五轮掩模工序制造的这种薄膜晶体管基板相比,减少了制造工序的数量并降低了制造成本。然而,由于该四轮掩模工序仍然需要复杂的制造工序并且在降低成本方面也有限度,仍需要更进一步简化制造工序以节约制造成本的方案。
发明内容
因此,本发明在于提供一种使用水平电场型LCD器件的薄膜晶体管基板及其制造方法,基本上克服了由于现有技术的局限和缺点而产生的一个或多个问题。
本发明的目的在于提供一种包括通过至少一剥离剂渗透路径增强的掀离工序的三轮掩模工序,其能够明显简化掩模工序、降低制造成本并提高产量。
下面的描述阐明本发明的其它特点和优点,一部分可以通过说明书清晰得到,或者通过实施本发明而得到。本发明的目的和其它优点可以通过说明书及其权利要求以及附图指出的结构实现和获得。
为了实现这些和其它优点,并根据本发明的目的,一种使用水平电场型LCD器件的薄膜晶体管基板结构包括在基板上彼此平行设置的栅线和公共线,其中该栅线和公共线由第一导电层形成;在所述基板上与所述栅线和公共线交叉的数据线,该数据线与所述栅线和公共线通过设置其间的栅极绝缘膜相互绝缘,所述数据线和栅线的交叉限定像素区,其中该数据线由第二导电层形成;在所述数据线和栅线交叉点处的薄膜晶体管,该薄膜晶体管连接到该栅线和数据线;具有从所述公共线延伸到像素区的部分并且由所述第一导电层形成的公共电极;设置在所述第一导电层和第二导电层之间的栅极绝缘膜,该栅极绝缘膜在像素区具有比其它区域相对较薄的厚度;位于所述栅线、公共线、数据线、公共电极以及薄膜晶体管之上的保护膜;以及由贯穿所述保护膜和栅极绝缘膜限定并与所述公共电极平行的像素孔;具有延伸到像素区的部分并连接到所述薄膜晶体管的像素电极,其中该像素电极由第三导电层形成并与所述公共电极形成水平电场,该像素电极形成在所述像素孔内。
按照另一方面,一种使用水平电场型液晶显示器件的薄膜晶体管基板结构的制造方法,包括如下步骤:在基板上由第一导电层形成栅线、连接到该栅线的栅极、平行于该栅线的公共线以及从该公共线延伸到像素区的公共电极;在设有所述栅线、公共线和公共电极的基板上形成栅极绝缘膜;在所述栅极绝缘膜上形成包括有源层和欧姆接触层的半导体图案;在所述半导体图案上由第二导电层形成数据线、源极和漏极,其中该数据线与所述栅线和公共线交叉,该源极连接到该数据线并且该漏极与该源极相对形成;在没有所述第二导电层的部分减小所述栅极绝缘膜的厚度;在设置有所述半导体图案和第二导电层的基板上形成保护膜;以及对设置在该基板上的保护膜和栅极绝缘膜构图,以形成平行于所述公共电极设置的像素孔,其中部分所述漏极暴露在该像素孔内;由第三导电层形成连接到所述漏极的像素电极,其中该像素电极设置在所述孔内。
按照另一方面,一种使用水平电场型液晶显示器件的薄膜晶体管基板结构的制造方法,该方法包括:第一掩模工序,在基板上由第一导电层形成栅线、连接到该栅线的栅极、平行于该栅线的公共线以及从该公共线延伸到像素区的公共电极;第二掩模工序,在设置有所述栅线、栅极、公共线和公共电极的基板上形成栅极绝缘膜,在该栅极绝缘膜上形成包括有源层和欧姆接触层的半导体图案,在该半导体图案上由第二导电层形成数据线、源极和漏极,减小在没有所述第二导电层部分的栅极绝缘膜的厚度,其中该数据线与所述栅线和公共线交叉,该源极连接到该数据线并且该漏极与该源极相对形成;第三掩模工序,在设置有所述第二导电层和半导体图案的基板上形成保护膜,并且对该保护膜和栅极绝缘膜构图以形成与所述公共电极平行形成的像素孔,以及在该象素孔内由第三导电层形成像素电极,其中该像素电极连接到通过该像素孔暴露出的部分所述漏极。
应该理解,上面的概述和下面的详细描述都是示例性和解释性的,意欲对要求保护的本发明提供进一步的解释。
附图说明
所包括的用于进一步理解本发明并且作为说明书一部分的附图表示了本发明的实施例,并且连同说明书一起用来解释本发明的原理。在附图中:
图1所示为现有技术水平电场型LCD器件的薄膜晶体管基板结构的平面图;
图2所示为沿图1中I-I’和II-II’线截取的薄膜晶体管基板的截面图;
图3A至3D所示为用于说明图2中薄膜晶体管基板的分步制造方法的截面图;
图4所示为按照本发明实施例水平电场型LCD器件的薄膜晶体管基板结构的平面图;
图5所示为沿图4中III-III’、IV-IV’、V-V’、VI-VI’和VII-VII’线截取的薄膜晶体管基板的截面图;
图6A和图6B所示为用于解释本发明实施例中薄膜晶体管基板制造方法的第一掩模工序的平面图和截面图;
图7A和图7B所示为用于解释本发明实施例中薄膜晶体管基板制造方法的第二掩模工序的平面图和截面图;
图8A至图8E所示为用于详细解释本发明实施例中薄膜晶体管基板的制造方法的第二掩模工序的截面图;
图9A和图9B所示为用于解释本发明实施例中薄膜晶体管基板的制造方法的第三掩模工序的平面图和截面图;以及
图10A至图10D所示为用于详细解释本发明实施例中薄膜晶体管基板的制造方法的第三掩模工序的截面图。
具体实施方式
现在详细地描述本发明的优选实施例,其中的例子在附图中示出。
下面将参照图4到图10D详细地描述本发明的优选实施例。
图4示出了按照本发明实施例水平电场型LCD器件的薄膜晶体管基板结构的平面图,图5所示为沿图4中III-III’、IV-IV’、V-V’和VII-VII’线截取的薄膜晶体管基板的截面图。
参照图4和图5,薄膜晶体管基板包括设置在下基板145上彼此交叉的、其间设有栅极绝缘膜146的栅线102和数据线104,设置在栅线102和数据线104交叉处的薄膜晶体管106,设置在由交叉结构所限定的像素区域内用于形成水平电场的像素电极114和公共电极118,以及与公共电极118相连接的公共线116。薄膜晶体管基板还包括上存储电极122、与栅线102相连接的栅极焊盘125、与数据线104相连接的数据焊盘131、与公共线116相连接的公共焊盘135以及与栅线102的一部分重叠的存储电容120。
提供有栅极信号的栅线102和提供有数据信号的数据线104设置成交叉结构以限定像素区域。栅线102由第一导电层形成(即,栅极金属层),而数据线104由第二导电层形成(即,源极/漏极金属层)。
公共线116和公共电极118提供用于驱动液晶材料的参考电压。公共线116包括设置在显示区域内且与栅线102平行的内公共线116A,以及在非显示区域共同连接到内公共线116A的外公共线116B。公共电极118具有从内公共线116A延伸到像素区内的延伸部分。公共线116和公共电极118由与栅线102相同的第一导电层材料形成。
薄膜晶体管106将来自数据线104的像素信号充入并保持到像素电极114上。薄膜晶体管106包括与栅线102相连接的栅极108、与数据线104相连接的源极110、与像素电极114相连接的漏极112,漏极112与源极110相对设置、与栅极108重叠并在其间设有栅极绝缘膜146的有源层148,以在源极110和漏极112之间限定一沟道、以及欧姆接触层150,其设置在除沟道部分外的有源层148上,以与源极110及漏极112形成欧姆接触。此外,有源层148和欧姆接触层150与源极110和漏极112以及由第二导电层形成的数据线104、下数据焊盘电极130和上存储电极122重叠。
像素电极114和公共电极118在像素区形成水平电场。像素电极114与薄膜晶体管106的漏极112相连接。更具体地说,像素电极114包括与栅线102平行设置、并与漏极112相连接的水平部分114A,和从水平部分114A延伸到像素区内并与公共电极118的延伸部分平行设置的延伸部分114B。像素电极114由第三导电层形成(即,透明导电层或者Ti层)并且设置在像素区内由贯穿保持膜152和栅极绝缘膜146限定的像素孔164内。从而消除像素电极114和公共电极118之间的阶梯覆层。
像素电极114的水平部分114A与通过像素孔164暴露出的部分漏极112相连接。因此,在通过薄膜晶体管106施加有像素信号的像素电极114和通过公共线116施加有参考电压的公共电极118之间形成水平电场。具体地说,在像素电极114的延伸部分和公共电极118的延伸部分之间形成水平电场。由于液晶的介电各向异性,在水平电场的作用下,在薄膜晶体管基板和滤色片基板之间水平排列的液晶材料发生旋转。像素区的光透射比根据液晶材料的旋转程度发生变化,从而实现灰度级值。
存储电容包括形成第一下存储电极的部分栅线102、形成第二下存储电极的部分内公共线116A以及与第一和第二下存储电极重叠、其间设置有栅极绝缘膜146、有源层148和欧姆接触层150的上存储电极122。上存储电极122连同数据线104、源极110和漏极112一起由第二导电层形成。而且,上存储电极122延伸到像素电极114内的部分通过像素孔164暴露出来,从而将上存储电极122与像素电极114的延伸部分114B相连接。存储电容使充入到像素电极114内的像素信号一直保持到下一像素信号充入。
栅线102通过栅极焊盘125与栅极驱动器(未示出)相连接。栅极焊盘125包括从栅线102延伸出来的下栅极焊盘电极124,和通过由贯穿栅极绝缘膜146和保护膜152限定的第一接触孔166与下栅极焊盘电极124相连接的上栅极焊盘电极128。公共线116通过公共焊盘135接收来自外部参考电压源(未示出)的参考电压。公共焊盘135包括从公共线116延伸出来的下公共焊盘电极136,和通过由贯穿栅极绝缘膜146和保护膜152限定的第二接触孔170与下公共焊盘电极136相连接的上公共焊盘电极140。数据线104通过数据焊盘131与数据驱动器(未示出)相连接。数据焊盘131包括从数据线104延伸出来的下数据焊盘电极130以及通过由贯穿保护膜152限定的第三接触孔168与下数据焊盘电极130相连接的上数据焊盘电极134。
在所述薄膜晶体管基板中,上栅极焊盘电极128、上数据焊盘电极134和上公共焊盘电极140以及像素电极114由第三导电层形成。第三导电层通过去除设置在保护膜152和栅极绝缘膜146上的光刻胶图案的掀离工序进行构图。因而,构图后的第三导电层与保护膜152接触。按照本发明实施例的薄膜晶体管基板通过掀离工序构图第三导电层可以减少一轮掩膜工序。在这种情况下,像素孔164和第一到第三接触孔166、170和168可以用作剥离剂渗透路径,以提高光刻胶图案的掀离能力。
此外,设置在像素区的像素电极114和栅极绝缘膜146相对较薄地形成,从而在图5中的边缘E上,像素电极114具有低阶梯覆层。这是因为:当像素电极114的边缘E具有高阶梯覆层时(例如,当像素电极在由贯穿保护膜和相对较厚的栅极绝缘膜限定的像素孔内形成时),高阶梯覆层导致对准误差从而产生漏光。按照本发明实施例,像素电极114的边缘E具有低阶梯覆层,可以防止所述漏光错误。同时,设置在薄膜晶体管106上的栅极绝缘膜146、数据线104和栅线102相对较厚地形成,以防止绝缘损坏。
下面将详细描述按照本发明实施例的具有上述优点的薄膜晶体管制造方法。图6A和图6B所示为用于解释按照本发明实施例的水平电场型LCD器件的薄膜晶体管基板制造方法的第一掩模工序的平面图和截面图。
如图6A和图6B所示,通过第一掩模工序在下基板145上设置包括栅线102、栅极108、下栅极焊盘电极124、公共线116、公共电极118和下公共焊盘电极136的第一导电图案组。具体地说,第一导电层通过诸如溅射的淀积技术在下基板145上形成。然后,利用第一掩模、通过光刻法和蚀刻工序对第一导电层进行构图以形成第一导电图案组。第一导电图层由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)、或者其它合适的材料形成。
图7A和图7B所示为用于解释按照本发明实施例的水平电场型LCD器件的薄膜晶体管基板的制造方法中的第二掩模工序的平面图和截面图。图8A至图8E所示为用于详细解释第二掩模工序的截面图。
首先,通过诸如等离子体增强型化学汽相淀积(PECVD)、溅射等淀积技术以及其它合适的技术在具有第一导电图案组的下基板145上形成栅极绝缘膜146。栅极绝缘膜146由诸如氮化硅(SiNx)或者氧化硅(SiOx)的无机绝缘材料形成。
如图7A和图7B所示,在栅极绝缘膜146上设置包含有源层148和欧姆接触层150的半导体图案;此后通过第二掩模工序设置包括数据线104、源极110、漏极112、下数据焊盘电极130和上存储电极122的第二导电图案组(即,源极/漏极图案组)。更具体地说,如图8A所示,通过诸如等离子体增强型化学汽相淀积(PECVD)和溅射等淀积技术或者其它合适的技术在栅极绝缘膜146上依次形成非晶硅层148A、n+非晶硅层150A和第二导电层156。第二导电层156由Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)、或者其它合适的材料形成。
接着,如图8A所示,在第二导电层156上整个涂覆光刻胶膜,并且利用第二掩模通过光刻法形成光刻胶图案158。光刻胶图案158使用包含在第二掩模中的局部曝光掩模在第二导电层156上形成阶梯覆层。在这种情况下,具有衍射曝光部分(或者半透射或透射反射部分)的局部曝光掩模设置在要形成薄膜晶体管沟道的部分上。从而对应于第二掩模的衍射曝光部分(或者半透射部分)的光刻胶图案158的高度比对应于第二掩模的透射部分(或者遮蔽部分)的光刻胶图案158的高度相对低。换句话说,在沟道部分的光刻胶图案158具有比在源极/漏极金属图案部分的光刻胶图案158相对要低的高度。
接着,如图8B所示,利用光刻图案158作为掩模、通过湿蚀刻工序对第二导电层156进行构图,以形成包括数据线104、薄膜晶体管的源极110、与源极110一体的漏极112、下数据焊盘电极130和上存储电极122的第二导电图案组。部分上存储电极122与形成第一下存储电极的部分栅线102和形成第二下存储电极的内公共线116A重叠。利用相同的光刻胶图案158作为掩模通过干蚀刻工序对n+非晶硅层150A和非晶硅层148A同时构图以在第二导电图案组上形成欧姆接触层150和有源层148。
此外,如图8C所示,执行使用光刻胶图案158作为掩模的干蚀刻工序,以减小栅极绝缘膜146的厚度。在不存在光刻胶图案158的部分,栅极绝缘膜146的厚度被减小。因而,在第二导电图案组部分的栅极绝缘膜146具有相对更高的厚度,以防止绝缘损坏(即,薄膜晶体管106、数据线104和栅线102等等的交叉部分),而在像素区具有相对薄的厚度。因此,设置在像素区内的像素电极贯穿栅极绝缘膜146形成,以保留低阶梯覆层。
然后,如图8D所示,通过灰化工序使用氧(O2)等离子体去除在沟道部分具有相对较低高度的光刻胶图案158。设置在其它第二导电图案组上的具有相对较高高度的光刻胶图案158被保留下来。如图8D所示,利用保留下来的光刻胶图案158通过干蚀刻工序从沟道形成部分蚀刻欧姆接触层150和第二导电层,从而使源极110与漏极112断开连接,并且暴露出有源层148。因此,由有源层148构成的沟道被限定在源极110和漏极112之间。此外,如图8E所示,通过剥离工序全部去除在第二导电图案组部分上的光刻胶图案158的残留部分。
图9A和图9B所示分别为用于解释按照本发明实施例的水平电场型LCD器件的薄膜晶体管基板的制造方法中的第三掩模工序的平面图和截面图,以及图10A到图10D所示为详细解释第三掩模工序的截面图。
如图9A和9B所示,通过第三掩模工序,对保护膜152和栅极绝缘膜146进行构图并且形成包括像素电极114、上栅极焊盘电极128、上数据焊盘电极134和上公共焊盘电极140的第三导电图案组。第三导电图案组与构图后的保护膜152相接触但没有重叠部分。更具体地说,如图10A所示,在具有第二导电图案组的栅极绝缘膜146上整个形成保护膜152。保护膜152可以由与形成栅极绝缘膜146相似的无机绝缘材料或者有机绝缘材料形成。此后,在保护膜152需要保留的部分上利用第三掩模通过光刻法形成光刻胶图案160。
接着,如图10B所示,利用光刻胶图案160通过干蚀刻工序对保护膜152和栅极绝缘膜146进行构图。设置由或者贯穿保护膜152或者贯穿保护膜152和栅极绝缘膜146限定的多个像素孔164和第一到第三接触孔166、170和168。更具体地说,在要形成像素电极的部分形成像素孔164。至少在一像素孔内,对保护膜152和厚度相对较薄的栅极绝缘膜146进行蚀刻,以暴露出部分漏极112和部分上存储电极122。此外,由贯穿保护膜152和厚度相对较薄的栅极绝缘膜146限定的第一和第二接触孔166和170分别暴露出下栅极焊盘电极124和下公共焊盘电极136。由贯穿保护膜152限定的第三接触孔168暴露出下数据焊盘电极。
接着,如图10C所示,在设置有光刻胶图案160的薄膜晶体管基板上整个形成第三导电层172,其中第三导电层172通过诸如溅射等淀积技术形成。第三导电层172由诸如氧化铟锡(ITO)、氧化锡(TO)或者氧化铟锌(IZO)及其它合适材料形成。另外,第三导电膜172可以由具有高抗腐蚀性和高强度特性的诸如钛(Ti)或者钨(W)的金属及其它合适的材料形成。
通过掀离工序,同时去除光刻胶图案160及其上的第三导电层172,以对第三导电层172进行构图。如图10D所示,在像素孔164和第一到第三接触孔166、170和168内分别设置像素电极114、上栅极焊盘电极128、上公共焊盘电极140和上数据焊盘电极134。
在这种情况下,在不存在光刻胶图案160的部分形成像素孔164和第一到第三接触孔166、170和168。因而,可以将像素孔164和第一到第三接触孔166、170和168作为剥离剂渗透路径,从而使图10C中的大量剥离剂A渗入到光刻胶图案160和保护膜152之间的接触部分。所以,由于剥离剂A的作用,光刻胶图案160和第三导电层172与保护膜152容易地分离。这是因为:由于保护膜152的过蚀刻,在设置像素孔164和第一到第三接触孔166、170和168的部分,光刻胶图案160的边缘比保护膜152的边缘具有更突出的形状(未示出)。进而,由于第三导电层172在光刻胶图案160的边缘和保护膜开口的边缘之间线性淀积,或者通过光刻胶图案160突出边缘相对较薄淀积,从而使剥离剂A容易渗入。
如上所述,通过掀离工序去除第三导电层172不需要的部分和光刻胶图案160,从而使第三导电图案组与保护膜152相接触。更具体地说,像素电极114设置在像素孔164内,以与部分漏极112和部分上存储电极122相连接。上栅极焊盘电极128、上公共焊盘电极140和上数据焊盘电极134分别设置在相应的接触孔166、170和168内,以分别与下栅极焊盘电极124、下公共焊盘电极136和下数据焊盘电极130相连接。
特别是,像素电极114设置在由贯穿保护膜152和厚度相对较薄的栅极绝缘膜146限定的像素孔164内,使图10D中的边缘E具有低阶梯覆层。从而,可以防止由于像素电极114的高阶梯覆层所引起的漏光误差。此外,如果用钛(Ti)作为第三导电层172,可以防止通过像素电极114的漏光误差并且防止焊盘部分的电化学腐蚀、断裂或者其它缺陷。
如上所述,按照本发明的实施例,采用掀离工序以减少掩模工序的总量。因此,通过三轮掩模工序制造薄膜晶体管基板,以简化掩模工序、降低制造成本以及提高产量。此外,由贯穿保护膜限定的像素孔和第一到第三接触孔被用作剥离剂渗透路径,从而提高在去除覆盖有第三导电层的光刻胶图案时的掀离能力。而且,在像素孔内设置像素电极,从而使像素电极具有低阶梯覆层。因此可以防止漏光误差。
本领域的技术人员应了解,在不脱离本发明的精神或范围的前提下,还可以对本发明的水平电场型LCD器件的薄膜晶体管基板进行各种改进和变化。因此,本发明的各种改进和变化包括在由所附权利要求书及其等同物限定的本发明的范围内。
Claims (30)
1、一种使用水平电场型液晶显示器件的薄膜晶体管基板结构,包括:
在基板上彼此平行设置的栅线和公共线,其中该栅线和公共线由第一导电层形成;
在所述基板上与所述栅线和公共线交叉的数据线,该数据线与所述栅线和公共线通过设置其间的栅极绝缘膜相互绝缘,并且所述数据线和栅线的交叉限定像素区,其中该数据线由第二导电层形成;
在所述数据线和栅线交叉点处的薄膜晶体管,该薄膜晶体管连接到该栅线和数据线;
具有从所述公共线延伸到像素区的部分并且由所述第一导电层形成的公共电极;
设置在所述第一导电层和第二导电层之间的栅极绝缘膜,该栅极绝缘膜在像素区具有比其它区域相对较薄的厚度;
位于所述栅线、公共线、数据线、公共电极以及薄膜晶体管之上的保护膜;以及
由贯穿所述保护膜和栅极绝缘膜限定并与所述公共电极平行的像素孔;
具有延伸到像素区的部分并连接到所述薄膜晶体管的像素电极,其中该像素电极由第三导电层形成并与所述公共电极形成水平电场,该像素电极形成在所述像素孔内。
2、按照权利要求1所述的薄膜晶体管基板结构,还进一步包括:
栅极焊盘,该栅极焊盘包括
从所述栅线延伸的下栅极焊盘电极,
暴露出部分该下栅极焊盘电极的第一接触孔,以及
由所述第三导电层形成在该第一接触孔内的上栅极焊盘电极,使得该上栅极焊盘电极在所述保护膜的上表面不存在。
3、按照权利要求2所述的薄膜晶体管基板结构,还进一步包括:
公共焊盘,该公共焊盘包括
从所述公共线延伸的下公共焊盘电极,
暴露出部分该下公共焊盘电极的第二接触孔,以及
由所述第三导电层形成在该第二接触孔内的上公共焊盘电极,使得该上公共焊盘电极在所述保护膜的上表面不存在。
4、按照权利要求3所述的薄膜晶体管基板结构,还进一步包括:
数据焊盘,该数据焊盘包括
从所述数据线延伸的下数据焊盘电极,
由贯穿所述保护膜限定的以暴露出部分该下数据焊盘电极的第三接触孔,以及
由所述第三导电层形成在该第三接触孔内的上数据焊盘电极,使得该上数据焊盘电极在所述保护膜的上表面不存在。
5、按照权利要求4所述的薄膜晶体管基板结构,其特征在于,所述像素电极、上栅极焊盘电极、上公共焊盘电极和上数据焊盘电极在各自的接触孔内与所述保护膜相接触。
6、按照权利要求1所述的薄膜晶体管基板结构,还进一步包括:
存储电容,该存储电容包括
连接到所述栅线的第一下存储电容,
连接到所述公共线并在该栅线附近设置的第二下存储电容,以及
连接到所述像素电极的上存储电极,其中该上存储电极与所述第一和第二上存储电极通过其间设置的栅极绝缘膜相互绝缘。
7、按照权利要求6所述的薄膜晶体管基板结构,其特征在于,一有源层和欧姆接触层与所述数据线、上存储电极和下数据焊盘电极重叠。
8、按照权利要求6所述的薄膜晶体管基板结构,其特征在于,所述栅极绝缘膜在与所述薄膜晶体管、数据线、下数据焊盘电极和上存储电极重叠的区域具有更大的厚度。
9、一种使用水平电场型液晶显示器件的薄膜晶体管基板结构的制造方法,包括如下步骤:
在基板上由第一导电层形成栅线、连接到该栅线的栅极、平行于该栅线的公共线以及从该公共线延伸到像素区的公共电极;
在设有所述栅线、公共线和公共电极的基板上形成栅极绝缘膜;
在所述栅极绝缘膜上形成包括有源层和欧姆接触层的半导体图案;
在所述半导体图案上由第二导电层形成数据线、源极和漏极,其中该数据线与所述栅线和公共线交叉,该源极连接到该数据线并且该漏极与该源极相对形成;
在没有所述第二导电层的部分减小所述栅极绝缘膜的厚度;
在设有所述半导体图案和第二导电层的基板上形成保护膜;以及
对设置在该基板上的保护膜和栅极绝缘膜构图,以形成平行于所述公共电极设置的像素孔,其中部分所述漏极暴露在该像素孔内;
由第三导电层形成连接到所述漏极的像素电极,其中该像素电极设置在所述孔内。
10、按照权利要求9所述的方法,其特征在于,所述减小栅极绝缘膜厚度的步骤包括:
在光刻胶图案没有在所述第二导电层上的区域蚀刻掉部分该栅极绝缘膜。
11、按照权利要求9所述的方法,其特征在于,所述形成半导体图案以及形成数据线、源极和漏极的步骤包括:
在所述栅极绝缘膜上形成有源层、欧姆接触层和第二导电层;
在该第二导电层上形成通过部分透射掩模形成的光刻胶图案;
使用该光刻胶图案对该第二导电层、有源层和欧姆接触层构图;
灰化该光刻胶图案以去除具有相对薄厚度的光刻胶图案和部分第二导电层,从而将所述源极从漏极断开;以及
去除剩余在所述半导体图案上的光刻胶图案。
12、按照权利要求9所述的方法,其特征在于,所述对保护膜构图的步骤包括:
使用掩模在所述保护膜上形成光刻胶图案;以及
使用该光刻胶图案蚀刻所述保护膜和栅极绝缘膜。
13、按照权利要求12所述的方法,其特征在于,所述形成像素电极的步骤包括:
在剩余在构图的保护膜上的光刻胶图案上形成第三导电层;以及
通过掀离工序去除所述光刻胶图案和部分第三导电层。
14、按照权利要求9所述的方法,还进一步包括如下步骤:
由所述第一导电层形成从所述栅线延伸的下栅极焊盘电极;
形成由贯穿所述保护膜和栅极绝缘膜限定以暴露出部分该下栅极焊盘电极的第一接触孔;以及
形成由所述第三导电层形成在该第一接触孔内的上栅极焊盘电极,其中该上栅极焊盘电极连接到所述下栅极焊盘电极,使得该上栅极焊盘电极在所述保护膜的整个上表面不存在。
15、按照权利要求9所述的方法,还进一步包括如下步骤:
由所述导电层形成从所述公共线延伸的下公共焊盘电极;
形成由贯穿所述保护膜和栅极绝缘膜限定以暴露出部分该下公共焊盘电极的第二接触孔;以及
由所述第三导电层形成在该第二接触孔内的上公共焊盘电极,其中该上公共焊盘电极连接到所述下公共焊盘电极,使得该上公共焊盘电极在所述保护膜的整个上表面不存在。
16、按照权利要求9所述的方法,还进一步包括如下步骤:
由所述第二导电层形成从所述数据线延伸的下数据焊盘电极;
形成由贯穿所述保护膜限定以暴露出部分该下数据焊盘电极的第三接触孔;以及
由所述第三导电层形成在该第三接触孔内的上数据焊盘电极,其中该上数据焊盘电极连接到所述下数据焊盘电极,使得该上数据焊盘电极在所述保护膜的整个上表面不存在。
17、按照权利要求9所述的方法,还进一步包括如下步骤:
形成与部分所述栅线和部分所述公共线重叠的上存储电极,其中该上存储电极连接到所述像素电极,并且该上存储电极与部分所述栅线和部分所述公共线通过其间的栅极绝缘膜和半导体图案相互绝缘。
18、一种使用水平电场型液晶显示器件的薄膜晶体管基板结构的制造方法,该方法包括:
第一掩模工序,在基板上由第一导电层形成栅线、连接到该栅线的栅极、平行于该栅线的公共线以及从该公共线延伸到像素区的公共电极;
第二掩模工序,在设置有所述栅线、栅极、公共线和公共电极的基板上形成栅极绝缘膜,在该栅极绝缘膜上形成包括有源层和欧姆接触层的半导体图案,在该半导体图案上由第二导电层形成数据线、源极和漏极,减小在没有所述第二导电层部分的栅极绝缘膜的厚度,其中
该数据线与所述栅线和公共线交叉,该源极连接到该数据线并且该漏极与该源极相对形成;
第三掩模工序,在设有所述第二导电层和半导体图案的基板上形成保护膜,并且对该保护膜和栅极绝缘膜构图以形成与所述公共电极平行形成的像素孔,以及在该象素孔内由第三导电层形成像素电极,其中该像素电极连接到通过该像素孔暴露出的部分所述漏极。
19、按照权利要求18所述的方法,其特征在于,所述第二掩模工序包括如下步骤:
在所述栅极绝缘膜上形成半导体层和所述第二导电层;
在所述第二导电层上形成通过部分透射掩模形成的光刻胶图案;
对没有所述光刻胶图案的部分所述第二导电层和半导体层构图;
通过所述光刻胶图案蚀刻所述栅极绝缘膜以减小其厚度;
灰化该光刻胶图案以去除相对薄的所述光刻胶图案和部分第二导电层,从而将所述源极从漏极断开;以及
去除剩余在所述半导体图案上的光刻胶图案。
20、按照权利要求18所述的方法,其特征在于,所述第三掩模工序包括如下步骤:
形成保护膜;
在该保护膜上使用掩模形成光刻胶图案;
在没有所述光刻胶图案的区域蚀刻所述保护膜和部分相对薄的栅极绝缘膜;
在剩余在所述蚀刻的保护膜上的光刻胶图案上形成所述第三导电层;以及
通过掀离工序去除所述光刻胶图案和部分第三导电层。
21、按照权利要求20所述的方法,其特征在于,所述第一掩模工序还进一步包括形成从所述栅线延伸的下栅极焊盘电极的步骤,以及
所述第三掩模工序还进一步包括形成由贯穿所述保护膜和栅极绝缘膜限定以暴露出部分该下栅极焊盘电极的第一接触孔,并且形成由所述第三导电层形成在该第一接触孔内的上栅极焊盘电极,其中该上栅极焊盘电极连接到该下栅极焊盘电极,使得该上栅极焊盘电极在所述保护膜的整个上表面不存在。
22、按照权利要求21所述的方法,其特征在于,所述第一掩模工序还进一步包括形成从所述公共线延伸的下公共焊盘电极的步骤,以及
所述第三掩模工序还进一步包括形成由贯穿所述保护膜和栅极绝缘膜限定以暴露出部分该下公共焊盘电极的第二接触孔,并且形成由所述第三导电层形成在该第二接触孔内的上公共焊盘电极,其中该上公共焊盘电极连接到该下公共焊盘电极,使得该上公共焊盘电极在所述保护膜的整个表面上不存在。
23、按照权利要求22所述的方法,其特征在于,所述第二掩模工序还进一步包括形成从所述数据线延伸并与所述半导体图案重叠的下数据焊盘电极,以及
所述第三掩模工序还进一步包括形成由贯穿所述保护膜限定以暴露出部分该下数据焊盘电极的第三接触孔,并且形成由所述第三导电层形成在该第三接触孔内的上数据焊盘电极,其中该上数据焊盘电极连接到该下数据焊盘电极,使得该上数据焊盘电极在所述保护膜的整个表面上不存在。
24、按照权利要求18所述的方法,其特征在于,所述第二掩模工序还进一步包括形成与部分所述栅线和部分所述公共线重叠的上存储电极,其中该上存储电极连接到所述像素电极并且与所述部分栅线和部分公共线通过设在其间的栅极绝缘膜和半导体图案相互绝缘。
25、按照权利要求9所述的方法,其特征在于,所述第三导电层材料包括透明导电材料、钛和钨中的至少一种。
26、按照权利要求18所述的方法,其特征在于,所述第三导电层材料包括透明导电材料、钛和钨中的至少一种。
27、按照权利要求16所述的方法,其特征在于,所述公共电极、像素电极、上栅极焊盘电极、上公共焊盘电极和上数据焊盘电极与各自接触孔内的保护膜相接触。
28、按照权利要求23所述的方法,其特征在于,所述公共电极、像素电极、上栅极焊盘电极、上公共焊盘电极和上数据焊盘电极与各自接触孔内的保护膜相接触。
29、按照权利要求16所述的方法,其特征在于,任一第一、第二和第三接触孔都用作剥离剂渗透路径,以去除对所述保护膜构图的光刻胶图案。
30、按照权利要求23所述的方法,其特征在于,任一第一、第二和第三接触孔都用作剥离剂渗透路径,以去除对所述保护膜构图的光刻胶图案。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030077665A KR100560405B1 (ko) | 2003-11-04 | 2003-11-04 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
KR10-2003-0077665 | 2003-11-04 | ||
KR1020030077665 | 2003-11-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1614490A true CN1614490A (zh) | 2005-05-11 |
CN100368920C CN100368920C (zh) | 2008-02-13 |
Family
ID=34545740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100888160A Expired - Fee Related CN100368920C (zh) | 2003-11-04 | 2004-11-04 | 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7428032B2 (zh) |
KR (1) | KR100560405B1 (zh) |
CN (1) | CN100368920C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100499085C (zh) * | 2006-11-17 | 2009-06-10 | 友达光电股份有限公司 | 像素结构的制造方法 |
CN102104049A (zh) * | 2009-12-04 | 2011-06-22 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
CN103163701A (zh) * | 2011-12-16 | 2013-06-19 | 上海中航光电子有限公司 | 网状公共电极结构液晶显示器件及其制造方法 |
CN107924096A (zh) * | 2015-09-08 | 2018-04-17 | 株式会社Lg化学 | 制造光学装置的方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100617290B1 (ko) * | 2003-12-30 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
KR101121620B1 (ko) * | 2004-06-05 | 2012-02-28 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100614323B1 (ko) * | 2004-12-30 | 2006-08-21 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
KR101107269B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 |
KR101107270B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
KR101108004B1 (ko) * | 2005-04-08 | 2012-01-25 | 엘지디스플레이 주식회사 | 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법 |
KR101211245B1 (ko) * | 2005-05-31 | 2012-12-11 | 엘지디스플레이 주식회사 | 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법 |
KR20070000893A (ko) * | 2005-06-28 | 2007-01-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 |
KR101136282B1 (ko) * | 2005-06-30 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정표시장치 |
EP2270583B1 (en) * | 2005-12-05 | 2017-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
US8592262B2 (en) * | 2006-11-16 | 2013-11-26 | Au Optronics Corporation | Residue isolation process in TFT LCD fabrication |
KR101499226B1 (ko) * | 2008-07-25 | 2015-03-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
TW201222114A (en) * | 2010-11-16 | 2012-06-01 | Chunghwa Picture Tubes Ltd | Pixel structure and dual gate pixel structure |
CN102832226B (zh) | 2011-10-06 | 2016-06-01 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
CN103715202B (zh) * | 2013-12-23 | 2015-04-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
CN104749845A (zh) * | 2015-04-17 | 2015-07-01 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法、显示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
KR100556345B1 (ko) | 1998-11-24 | 2006-04-21 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시소자의 제조방법 |
US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
KR100493869B1 (ko) * | 1999-12-16 | 2005-06-10 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그 제조방법 |
TW498178B (en) * | 2000-05-02 | 2002-08-11 | Hannstar Display Corp | Manufacturing method and structure for in-plane switching mode liquid crystal display unit |
KR100695299B1 (ko) * | 2000-05-12 | 2007-03-14 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 |
JP4718712B2 (ja) * | 2001-04-17 | 2011-07-06 | Nec液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
KR20020091705A (ko) | 2001-05-31 | 2002-12-06 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시소자의 제조방법 |
KR100476366B1 (ko) | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100874647B1 (ko) * | 2002-09-17 | 2008-12-17 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조 방법 |
KR100566816B1 (ko) * | 2003-11-04 | 2006-04-03 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
-
2003
- 2003-11-04 KR KR1020030077665A patent/KR100560405B1/ko not_active IP Right Cessation
-
2004
- 2004-11-02 US US10/978,523 patent/US7428032B2/en active Active
- 2004-11-04 CN CNB2004100888160A patent/CN100368920C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100499085C (zh) * | 2006-11-17 | 2009-06-10 | 友达光电股份有限公司 | 像素结构的制造方法 |
CN102104049A (zh) * | 2009-12-04 | 2011-06-22 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
US8865528B2 (en) | 2009-12-04 | 2014-10-21 | Samsung Display Co., Ltd. | Thin film transistor substrate and the method thereof |
CN102104049B (zh) * | 2009-12-04 | 2015-02-25 | 三星显示有限公司 | 薄膜晶体管阵列面板及其制造方法 |
US9443881B2 (en) | 2009-12-04 | 2016-09-13 | Samsung Display Co., Ltd. | Thin film transistor substrate and the method thereof |
CN103163701A (zh) * | 2011-12-16 | 2013-06-19 | 上海中航光电子有限公司 | 网状公共电极结构液晶显示器件及其制造方法 |
CN103163701B (zh) * | 2011-12-16 | 2015-09-30 | 上海中航光电子有限公司 | 网状公共电极结构液晶显示器件及其制造方法 |
CN107924096A (zh) * | 2015-09-08 | 2018-04-17 | 株式会社Lg化学 | 制造光学装置的方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20050042646A (ko) | 2005-05-10 |
KR100560405B1 (ko) | 2006-03-14 |
US7428032B2 (en) | 2008-09-23 |
CN100368920C (zh) | 2008-02-13 |
US20050094079A1 (en) | 2005-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN100557492C (zh) | 液晶显示器件及其制造方法 | |
CN100538999C (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
CN1244953C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1614490A (zh) | 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN100428037C (zh) | 液晶显示器件及其制造方法 | |
CN1614487A (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN103033999B (zh) | 薄膜晶体管基板和制造薄膜晶体管基板的方法 | |
CN100449388C (zh) | 液晶显示器件及其制造方法 | |
CN100368918C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 | |
CN100350319C (zh) | 液晶显示板及其制造方法 | |
CN1612344A (zh) | 用于显示器件的薄膜晶体管基板及其制造方法 | |
CN1794076A (zh) | 水平电场施加型薄膜晶体管基板及其制造方法 | |
CN1794077A (zh) | 液晶显示器件及其制造方法 | |
CN1794078A (zh) | 液晶显示器件及其制造方法 | |
CN1707343A (zh) | 液晶显示装置及其制造方法 | |
CN1713057A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1797158A (zh) | 液晶显示器件及其制造方法 | |
CN1797163A (zh) | 液晶显示器件及其制造方法 | |
CN1940650A (zh) | 液晶显示装置 | |
CN100345053C (zh) | 利用水平电场的薄膜晶体管基板及其制造方法 | |
CN1797150A (zh) | 液晶显示器件及其制作方法 | |
CN1841150A (zh) | 面内切换型液晶显示装置的阵列基板及其制造方法 | |
CN1707342A (zh) | 液晶显示器件及其制造方法 | |
CN100529926C (zh) | 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee |
Owner name: LG DISPLAY CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD. |
|
CP01 | Change in the name or title of a patent holder |
Address after: Seoul, South Kerean Patentee after: LG Display Co., Ltd. Address before: Seoul, South Kerean Patentee before: LG Philips LCD Co., Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080213 Termination date: 20171104 |
|
CF01 | Termination of patent right due to non-payment of annual fee |