CN100499085C - 像素结构的制造方法 - Google Patents

Abstract

本发明公开了一种像素结构的制造方法，其先在基板上形成栅极、扫描扫描线以及至少一第一辅助图案。接着在基板上形成闸绝缘层，覆盖住栅极以及扫描线，且露出第一辅助图案以及部分扫描线。之后在栅极上方的栅绝缘层上形成沟道层。接着形成源极、漏极、数据线、上电极以及至少一第二辅助图案，其中数据线会与露出来的第一辅助图案电性连接，且第二辅助图案会与露出来的扫描线电性连接。之后，形成保护层以覆盖住源极、漏极、数据线、第二辅助图案以及上电极。然后在保护层上形成像素电极，像素电极会与漏极以及上电极电性连接。

Description

像素结构的制造方法

技术领域

本发明涉及一种像素结构的制造方法，特别是涉及一种有利于大尺寸显示面板的像素结构的制造方法。

背景技术

当今社会多媒体技术相当发达，主要是受益于半导体组件或显示装置的进步。就显示器而言，具有高画质、空间利用率高、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid CrystalDisplay，TFT-LCD)已逐渐成为市场的主流，使薄膜晶体管被广泛的运用在薄膜晶体管液晶显示器中。

一般而言，薄膜晶体管液晶显示器是由多个像素结构所构成，且每一像素结构是由一数据线以及一扫描线所驱动。当液晶显示器向大尺寸发展时，其数据线与扫描线的长度也会随之增长。而数据线与扫描线长度的增加会使其电阻值增大；面板分辨率的增加也会使这些线路中的寄生电容增高，进而导致电阻电容延迟效应更加的明显。也就是说，靠近信号输入端与远离信号输入端的像素结构其充电的时间将会有明显差异。如此一来，将会产生显示器闪烁、灰度不均或充电率不一的情形，使得显示质量降低。

发明内容

本发明的目的在于提供一种像素结构，来解决大尺寸显示面板因扫描线与数据线增长会有电阻值增加而导致的种种问题。

本发明的目的在于提供一种像素结构的制造方法，以使扫描线与数据线的电阻值降低，从而解决大尺寸显示面板因扫描线与数据线增长会有电阻值增加而导致的种种问题。

为了实现上述目的，本发明提供了一种像素结构的制造方法，此方法首先在一基板上形成一栅极、与栅极连接的一扫描线以及至少一第一辅助图案。接着，依序形成一绝缘层、一半导体层、一欧姆接触层以及一光刻胶层。之后一次曝光显影光刻胶层，以形成一第一部份以及一第二部份并暴露出位于扫描线及第一辅助图案上的欧姆接触层，其中第一部份覆盖住位于栅极上方及部分扫描线上方的欧姆接触层，第二部分覆盖住其它未被第一部份覆盖以及未暴露出的部分。接着，移除未被光刻胶层覆盖住的欧姆接触层与半导体层，并暴露出部分的绝缘层。然后移除光刻胶层的第二部分。再移除未被第一部份覆盖住的半导体层并且移除被暴露出的绝缘层，而形成沟道层与栅绝缘层。之后再移除光刻胶层的第一部分。接着在该欧姆接触层形成一源极与一漏极、位于该第一辅助图案上的与源极电性连接的一数据线以及在该扫描线上方形成至少一第二辅助图案，其中数据线会与第一辅助图案并联，且第二辅助图案会与扫描线并联。之后，移除源极与漏极间的欧姆接触层以完成一薄膜晶体管。之后形成一保护层及一像素电极，其中像素电极会与薄膜晶体管电性连接。在本发明的一实施例中，在移除源极与漏极间的欧姆接触层的步骤中还包括移除半导体层的部分厚度。

为了实现上述目的，本发明还提供一种像素结构的制造方法，此方法首先在一基板上形成一栅极、与栅极连接的一扫描线以及至少一第一辅助图案。接着，依序形成一绝缘层、一半导体层、一欧姆接触层以及一光刻胶层。然后一次曝光显影光刻胶层，以形成一第一部份以及一第二部份，第一部份会覆盖住位于部分的扫描线以及部分的栅极上方的欧姆接触层，第二部分与第一部份邻接。接着，移除未被光刻胶层覆盖的欧姆接触层与半导体层，暴露出部分的绝缘层。然后移除光刻胶层的第二部分。再移除未被第一部份覆盖住的半导体层的部分厚度且移除被暴露出的绝缘层，以形成沟道层与栅绝缘层。之后移除光刻胶层的第一部分。接着形成一源极、一漏极、至少一第二辅助图案以及与源极连接的一数据线以完成一薄膜晶体管，其中数据线与第一辅助图案并联，第二辅助图案与扫描线并联。再形成一保护层及一像素电极，像素电极经保护层与薄膜晶体管电性连接。

在本发明的一实施例中，上述的绝缘层、半导体层以及欧姆接触层是连续的形成。

在本发明的一实施例中，当在基板上形成栅极、扫描线以及第一辅助图案时，还包括在基板上形成一下电极线。之后所形成的光刻胶层的第一部份会覆盖住部分的下电极线上方的欧姆接触层。而当形成源极、漏极、数据线以及第二辅助图案时，还包括在下电极线的上方形成一上电极，以构成一储存电容器。

依照本发明的一实施例中，在形成保护层之后，还包括在保护层中形成接触窗开口，这样当在保护层上形成像素电极之后，像素电极可通过接触窗开口而与漏极以及上电极电性连接。

在本发明的一实施例中，在形成栅极、扫描线以及第一辅助图案时，还包括在基板上形成与扫描线电性连接的一扫描线端子部，且在基板上形成一第一导电图案。而且，上述所形成的栅绝缘层还包括暴露出部分的扫描线端子部以及部分的第一导电图案。另外，当形成源极、漏极、数据线以及第二辅助图案时，还包括形成与数据线电性连接的一数据线端子部以及一第二导电图案，其中数据线端子部会与暴露出的第一导电图案电性连接，且第二导电图案会与暴露出的扫描线端子部电性连接。

在本发明的一实施例中，当形成像素电极时，还包括在数据线端子部以及第二导电图案上方分别形成一第一接触图案以及一第二接触图案，其中第一接触图案会与数据线端子部电性连接，第二接触图案会与第二导电图案电性连接。

在本发明的一实施例中，上述具有第一部份与第二部分的光刻胶光刻胶层是利用一半色调掩模(halftone mask)或是一狭缝型掩模(slit mask)进行曝光而形成。

在本发明的一实施例中，上述的保护层包括一无机介电层、一有机平坦层或是其组合。

在本发明的一实施例中，上述的光刻胶层的第一部份的厚度大于第二部分的厚度。

本发明在数据线的下方形成第一辅助图案且在扫描线的上方形成第二辅助图案，因此可以使扫描线与数据线的电阻值降低。因此，本发明可以解决大尺寸面板因扫描线及数据线增长所导致的问题。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一较佳实施例的一种像素结构的示意图；

图1A为图1的A-A’剖面图；

图1B为图1的B-B’剖面图；

图1C为图1的C-C’剖面图；

图2为本发明一较佳实施例的一种像素结构的示意图；

图2A为图2的A-A’剖面图；

图2B为图2的B-B’剖面图；

图2C为图2的C-C’剖面图；

图3为本发明一较佳实施例的一种像素结构的示意图；

图3A为图3的A-A’剖面图；

图3B为图3的B-B’剖面图；

图3C为图3的C-C’剖面图；

图4为本发明一较佳实施例的一种像素结构的示意图；

图4A为图4的A-A’剖面图；

图4B为图4的B-B’剖面图；

图4C为图4的C-C’剖面图；

图5为本发明一较佳实施例的一种像素结构的示意图；

图5A为图5的A-A’剖面图；

图5B为图5的B-B’剖面图；

图5C为图5的C-C’剖面图；

图6为本发明一较佳实施例的一种像素结构的示意图(图6中的剖面线A-A’，B-B’，C-C’与图5相同)；

图6A为图6的A-A’剖面图；

图6B为图6的B-B’剖面图；

图6C为图6的C-C’剖面图；

图7为本发明一较佳实施例的一种像素结构的示意图(图7中的剖面线A-A’，B-B’，C-C’与图5相同)；

图7A为图7的A-A’剖面图；

图7B为图7的B-B’剖面图；

图7C为图7的C-C’剖面图；

图8A至图8B是依照本发明一较佳实施例在扫描线端子部处的制造流程剖面示意图；

图9为本发明另一较佳实施例的一种像素结构的示意图；

图9A为图9的A-A’剖面图；

图9B为图9的B-B’剖面图；

图9C为图9的C-C’剖面图；

图10为本发明另一较佳实施例的一种像素结构的示意图；

图10A为图10的A-A’剖面图；

图10B为图10的B-B’剖面图；

图10C为图10的C-C’剖面图；

图11为本发明另一较佳实施例的一种像素结构的示意图；

图11A为图11的A-A’剖面图；

图11B为图11的B-B’剖面图；

图11C为图11的C-C’剖面图；

图12为本发明另一较佳实施例的一种像素结构的示意图；

图12A为图12的A-A’剖面图；

图12B为图12的B-B’剖面图；

图12C为图12的C-C’剖面图；

图13为本发明另一较佳实施例的一种像素结构的示意图(图13中的剖面线A-A’，B-B’，C-C’与图12相同)；

图13A为图13的A-A’剖面图；

图13B为图13的B-B’剖面图；

图13C为图13的C-C’剖面图；

图14为本发明另一较佳实施例的一种像素结构的示意图(图14中的剖面线A-A’，B-B’，C-C’与图12相同)；

图14A为图14的A-A’剖面图；

图14B为图14的B-B’剖面图；

图14C为图14的C-C’剖面图。

其中，附图标记：

100 基板

102 扫描线

103 扫描线端子部

104 栅极

105 下电极线端子部

106 下电极线

107、130、132 导电图案

108、124 辅助图案

110、110a、110e 绝缘层

112、112a、112b、112e 半导体层

114、114a、114b、114c、114e 欧姆接触层

116、116a、116b、216、216a、216b 光刻胶层

118 源极

120 漏极

122 数据线

126 上电极

128 数据线端子部

140 保护层

142、144、146 接触窗开口

150 像素电极

152、154、156 接触图案

具体实施方式

第一实施例，图1至图7是依照本发明一较佳实施例的一种像素结构的制造方法的俯视图，其中在各俯视图中的A-A’剖面绘示于图1A至图7A中，B-B’剖面绘示于图1B至图7B中，C-C’剖面绘示于图1C至图7C中。首先，请参考图1、图1A、图1B以及图1C，在一基板100上形成一扫描线102、与扫描线102连接的一栅极104以及至少一第一辅助图案108。在一较佳实施例中，上述的步骤还包括在基板100上形成一下电极线106。在又一较佳实施例中，上述的步骤还包括在基板100上形成与扫描线102连接的扫描线端子部103。另外，还包括在基板100上形成与下电极线106连接的下电极端子部105。此外，还包括在后续预定形成数据线端子部之处形成一第一导电图案107。上述各构件的形成方法，例如可为先在基板100上沉积一导电层(图中未示)，之后进行一光刻工艺以及一刻蚀工艺以图案化导电层，而在基板100上定义出上述各构件。值得一提的是，第一辅助图案108是形成在后续预定会形成数据线的位置，而且第一辅助图案108在扫描线102与下电极线106交会处会断开，而不会与扫描线102与下电极线106连接在一起。

接着，请参考图2、图2A、图2B以及图2C，在基板上依序沉积一绝缘层110、一半导体层112以及一欧姆接触层114。之后，在欧姆接触层114上形成一光刻胶层116，其中光刻胶层116露出于扫描线102以及第一辅助图案108上方的欧姆接触层114，且光刻胶层116具有一第一部份116a以及一第二部分116b，第一部份116a的厚度大于第二部分116b的厚度，且第一部份116a会覆盖住位于栅极104上方、部分的下电极线106上方以及部分的扫描线102上方的欧姆接触层114，而第二部分116b是覆盖住上述其它未被第一部份116a覆盖以及未被光刻胶层116暴露出的部分。在一较佳实施例中，上述光刻胶层116是利用一半色调掩模(halftone mask)或是一狭缝型掩模(slit mask)进行一次曝光工艺以及一次显影工艺而形成。

之后，以光刻胶层116为一刻蚀罩进行一第一刻蚀工艺，以移除未被光刻胶层116覆盖住的欧姆接触层114及半导体层112，暴露出部分的绝缘层110。然后，移除光刻胶层116的第二部分116b，留下第一部份116a，而形成如图3、图3A、图3B以及图3C所示的结构。接着，再以光刻胶层的第一部份116a为一刻蚀罩进行一第二刻蚀工艺，以移除被暴露出的绝缘层110，再移除未被第一部份116a覆盖住的欧姆接触层114a与半导体层112a，然后，移除第一部份116a，而形成如图4、图4A、图4B以及图4C所示的结构。此时，所形成的栅绝缘层110a会暴露出部分的扫描线102以及第一辅助图案108。在一较佳实施例中，栅绝缘层110a还可露出扫描线端子部103、下电极线端子部105以及第一导电图案107。同时，还在栅极104上方形成了半导体材质的沟道层112b，以及位于沟道层112b上方的欧姆接触层114b。另外，在扫描线102与后续预定形成数据线之处的交会处还会留下半导体层112b与欧姆接触层114b，在下电极线106与后续预定形成数据线之处的交会处还会留下半导体层112b与欧姆接触层114b。

之后，请参考图5、图5A、图5B以及图5C，在欧姆接触层114b上形成一源极118与一漏极120，且形成与源极118电性连接的一数据线122、位于下电极线106上方的栅绝缘层110a上的一上电极126以及至少一第二辅助图案124，其中数据线122会与暴露出来的第一辅助图案108电性连接，且第二辅助图案124会与暴露出来的扫描线102电性连接。在一较佳实施例中，上述的步骤还包括形成与数据线122连接的一数据线端子部128，其与暴露出来的第一导电图案107电性连接。另外，还包括在扫描线端子部103上形成一第二导电图案130，且其与暴露出来的扫描线端子部103接触。且还包括在下电极线端子部105上形成与其电性连接的一第三导电图案132。在一实施例中，形成上述各构件的方法包括先沉积一导电层，之后进行一光刻工艺以及一刻蚀工艺，以图案化导电层，而定义出上述各构件。特别是，在定义出源极118以及漏极120之后，还包括移除源极118与漏极120之间的欧姆接触层114b。在一较佳实施例中，上述的步骤还包括移除半导体层112b的部分厚度，而形成一薄膜晶体管，内含用以使金属与半导体接触的欧姆接触层114c。另外，上电极126以及下电极线106分别作为一存储电容器的两电极，而位于两电极之间的栅绝缘层110a是作为一电容介电层。

值得一提的是，数据线122会与位于其底下的第一辅助图案108接触而彼此电性连接从而构成并联的结构，因而可以降低数据线122的电阻值。而数据线122与扫描线102交会之处除了有栅绝缘层110a之外，还有半导体层112b以电性隔绝两导线。同样的，在数据线122与下电极线106交会之处除了有栅绝缘层110a之外，还有半导体层112b以电性隔绝两导线。此外，所形成的第二辅助图案124会与其底下的扫描线102接触而彼此电性连接从而构成并联的结构，因而可以降低扫描线102的电阻值。

另外，在扫描线端子部之处的剖面如图8A所示，由于扫描线端子部103会被栅绝缘层110a暴露出来，因此当在扫描线端子部103上形成第二导电图案130之后，两者会直接接触而彼此电性连接。同样的，在数据线端子部128与其底下的第一导电图案107以及下电极线端子部105与其上方的第三导电图案132此时也都彼此电性连接。在传统的像素结构的制造方法中，其端子部与导电图案之间必须在后续通过接触窗(Contact window)工艺以及另一导电层才能彼此电性连接。因此，传统中往往必须在接触窗工艺之后才能对端子部电性合格率作检测。然而，本发明的方法在此时即可以使端子部与导电图案电性连接，因此本发明的方法可以在此时即对端子部电性连接的合格率作检测，以实时发现端子部或扫描、数据线是否有异常或无法正常运行的情形。

之后，请参考图6、图6A、图6B以及图6C(图6中的剖面线A-A’，B-B’，C-C’与图5相同)，形成一保护层140，覆盖住上述所形成的构件，其包括源极118、漏极120、数据线122、第二辅助图案124以及上电极126等等。在一实施例中，保护层140包括一无机介电层、一有机平坦层或由一无机介电层与一有机平坦层构成。接着，在保护层140中形成第一接触窗开口142以及第二接触窗开口144，分别暴露出漏极120以及上电极126。在一实施例中，还包括形成接触窗开口146，暴露出端子部(包括数据线端子部、扫描线端子部以及下电极线端子部)。

接着，请参考图7、图7A、图7B以及图7C(图7中的剖面线A-A’，B-B’，C-C’与图5相同)，在保护层140上形成一像素电极150，其中像素电极150会与漏极120以及上电极126电性连接。也就是说，像素电极150是通过第一接触窗开口142以及第二接触窗开口144而与漏极120以及上电极126电性连接。在一实施例中，在形成像素电极150时，还包括在数据线端子部128、第二导电图案130以及第三导电图案132上方分别形成第一接触图案152、第二接触图案154以及第三接触图案156，第一接触图案152会与数据线端子部128电性连接，第二接触图案154会与第二导电图案130电性连接，第三接触图案156会与第三导电图案132电性连接。以扫描线端子部为例，如图8B所示，其为扫描线端子部处的剖面示意图，形成在保护层140中的接触窗开口146暴露出第二导电图案130，而第二接触图案154会填入接触窗开口146中而与第二导电图案130电性连接，因而与扫描线端子部103电性连接。

而在形成像素电极之后，就完成了像素结构的制作。之后，可以再继续形成其它膜层，如配向膜等等。

第二实施例，图9至图14是依照本发明另一较佳实施例的一种像素结构的制造方法的俯视图，其中在各俯视图中的A-A’剖面绘示于图9A至图14A中，B-B’剖面绘示于图9B至图14B中，C-C’剖面绘示于图9C至图14C中。首先，请参照图9、图9A、图9B以及图9C，在一基板100上形成一扫描线102、与扫描线102连接的一栅极104以及至少一第一辅助图案108。在一较佳实施例中，上述的步骤还包括在基板100上形成一下电极线106。在又一较佳实施例中，上述的步骤还包括在基板100上形成与扫描线102连接的扫描线端子部103。另外，还包括在基板100上形成与下电极线106连接的下电极端子部105。此外，还包括在后续预定形成数据线端子部之处形成一第一导电图案107。此步骤与上述实施例的图1的步骤相同或相似，因此在此不再赘述。

接着，请参考图10、图10A、图10B以及图10C，在基板上依序沉积一绝缘层110、一半导体层112以及一欧姆接触材质114。之后，在欧姆接触层114上形成一光刻胶层216，其中216光刻胶层具有一第一部份216a与一第二部分216b，第一部份216a的厚度会大于第二部分216b的厚度，且第一部份216a会覆盖住位于部分的扫描线102、部分的下电极线106以及部分的栅极104上方的欧姆接触层114，第二部分216b会邻接第一部份216a。之后，以光刻胶层216作为一刻蚀罩，进行一第一刻蚀工艺，以移除未被光刻胶层216覆盖的欧姆接触层114与半导体层122，暴露出部分的绝缘层110。紧接着移除光刻胶层216的第二部分216b，留下第一部份216a。再进行一第二刻蚀工艺，以移除未被第一部份216a覆盖住的欧姆接触层114，还移除半导体层112的部分厚度；且移除被暴露出的绝缘层110，而形成欧姆接触层114e、沟道层112e与栅绝缘层110e。然后移除第一部分216a之后，就形成如图11、图11A、图11B以及图11C所示的结构。

在此实施例中，所使用的光刻胶层216与第一实施例的光刻胶层116具有不相同的图案。因此，在移除光刻胶层216后所形成的结构(图11)会与第一实施例中在移除光刻胶层116之后的结构(图4)略有不同。在本实施例(图11)的结构中，多处的绝缘层110会被移除，而使基板100表面暴露出来。而在前面实施例的图4的结构中，基板100表面仍被绝缘层100所覆盖。

接着，请参考图12、图12A、图12B以及图12C，在欧姆接触层114e上形成一源极118与一漏极120，且形成与源极118电性连接的一数据线122、位于下电极线106上方的栅绝缘层110e上的一上电极126以及至少一第二辅助图案124，其中数据线122会与暴露出来的第一辅助图案108电性连接，且第二辅助图案124会与暴露出来的扫描线102电性连接。在一较佳实施例中，上述的步骤还包括形成与数据线122连接的一数据线端子部128，其与暴露出来的第一导电图案107电性连接。另外，还包括在扫描线端子部103上形成一第二导电图案130，且其与暴露出来的扫描线端子部103接触。且还包括在下电极线端子部105上形成与其电性连接的一第三导电图案132。另外，上电极126以及下电极线106分别作为一储存电容器的两电极，而位于两电极之间的栅绝缘层110e是作为一电容介电层。而此步骤与前面实施例的图5的步骤相同或相似，因此不再赘述。

值得一提的是，数据线122会与位于其底下的第一辅助图案108接触而形成并联的结构，因而可以降低数据线122的电阻值。而数据线122与扫描线102交会之处除了有栅绝缘层110e之外，还有半导体层112e以电性隔绝两导线。同样的，在数据线122与下电极线106交会之处除了有栅绝缘层110e之外，还有半导体层112e以电性隔绝两导线。此外，所形成的第二辅助图案124会与其底下的扫描线102接触而形成并联的结构，因而可以降低扫描线102的电阻值。

之后，请参考图13、图13A、图13B以及图13C(图13中的剖面线A-A’，B-B’，C-C’与图12相同)，形成一保护层140，覆盖住上述所形成的构件，其包括源极118、漏极120、数据线122、第二辅助图案124以及上电极126等等。在一实施例中，保护层140的材质与前述实施例相同。接着，在保护层140中形成第一接触窗开口142以及第二接触窗开口144，分别暴露出漏极120以及上电极126。在一实施例中，还包括形成接触窗开口146，暴露出端子部(包括数据线端子部、扫描线端子部以及下电极线端子部)。

接着，请参考图14、图14A、图14B以及图14C(图14中的剖面线A-A’，B-B’，C-C’与图12相同)，在保护层140上形成一像素电极150，其中像素电极150会与漏极120以及上电极126电性连接。也就是说，像素电极150是分别通过第一接触窗开口142以及第二接触窗开口144而与漏极120以及上电极126电性连接。在一实施例中，在形成像素电极150时，还包括在数据线端子部128、第二导电图案130以及第三导电图案132上方分别形成第一接触图案152、第二接触图案154以及第三接触图案156，第一接触图案152会与数据线端子部128电性连接，第二接触图案154会与第二导电图案130电性连接，第三接触图案156会与第三导电图案132电性连接。此步骤与前面图7的步骤相似，因此不再赘述。

同样的，在形成像素电极之后，即完成像素结构的制作。之后，可以再继续形成其它膜层，如配向膜等等。

综上所述，由于本发明在数据线的下方形成第一辅助图案且在扫描线的上方形成第二辅助图案，借助第一辅助图案与数据线电性连接且第二辅助图案与扫描线电性连接，可以使得扫描线与数据线的电阻值降低。因此，本发明可以解决大尺寸面板因扫描线及数据线增长所导致的显示器闪烁、灰度不均或充电率不一等等问题，进而改善显示器的显示质量。

特别是，本发明采用半色调掩模或狭缝型掩模以形成特殊的光刻胶层图案，并利用镶嵌双层导电层的方式以达到降低扫描线与数据线的电阻的目的，因而大尺寸面板仍可以以单边驱动的方式来实现。

另外，本发明使用半色调掩模或狭缝型掩模以及金属镶嵌工艺以增加扫描线与数据线交叉处的工艺容差度，并减少扫描线与数据线产生短路的机率，而且还能降低该处的高度断差(step height)，以防止后续工艺处理不均而有显示异常(mura)的现象产生。

此外，因本发明的方法在数据线端子部与扫描线端子部的制作中，这些端子部与其它导电图案之间的电性连接不需要等到后续的接触窗工艺以及导电层完成之后才可电性连接，因此本发明可以在接触窗工艺之前，就进行端子部的电性合格率检测，这样可以实时发现是否有端子部电性接触不良的问题产生。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (19)

1、一种像素结构的制造方法，其特征在于，包括：

在一基板上形成一栅极、至少一第一辅助图案以及与该栅极连接的一扫描线；

依序形成一绝缘层、一半导体层、一欧姆接触层以及一光刻胶层；

一次曝光显影该光刻胶层，以形成一第一部份以及一第二部份，暴露出位于该扫描线及该第一辅助图案上的该欧姆接触层，其中该第一部份覆盖住位于该栅极上方及部分该扫描线上方的该欧姆接触层，该第二部分覆盖住其它未被该第一部份覆盖以及未暴露出的部分；

移除暴露出的该欧姆接触层与该半导体层，以暴露出部分的该绝缘层，以及移除该第二部分；

移除暴露出的该绝缘层、该欧姆接触层与该半导体层，以形成一栅绝缘层及一沟道层，以及移除该第一部分；

在该欧姆接触层形成一源极以及一漏极，在该扫描线上方形成至少一第二辅助图案以及形成位于该第一辅助图案上的与该源极连接的一数据线，其中该数据线与该第一辅助图案并联，该第二辅助图案与该扫描线并联；

移除该源极与该漏极间的该欧姆接触层以完成一薄膜晶体管；以及

形成一保护层及一像素电极，该像素电极经该保护层与该薄膜晶体管电性连接。

2、根据权利要求1所述的像素结构的制造方法，其特征在于，该绝缘层、该半导体层以及该欧姆接触层是连续的形成。

3、根据权利要求1所述的像素结构的制造方法，其特征在于，在该基板上形成该栅极、该扫描线以及该第一辅助图案时，还包括在该基板上形成一下电极线；

该光刻胶层的该第一部份覆盖住部分的该下电极线上方的该欧姆接触层；以及

在形成该源极、该漏极、该数据线以及该第二辅助图案时，还包括在该下电极线的上方形成一上电极，以构成一存储电容器。

4、根据权利要求3所述的像素结构的制造方法，其特征在于，在形成该保护层之后，还包括在该保护层中形成一第一接触窗开口与一第二接触窗开口，这样当在该保护层上形成该像素电极之后，该像素电极可通过该第一接触窗开口与该第二接触窗开口而分别与该漏极以及该上电极电性连接。

5、根据权利要求1所述的像素结构的制造方法，其特征在于，在该基板上形成该栅极、该扫描线以及该第一辅助图案时，还包括在该基板上形成与该扫描线电性连接的一扫描线端子部，且在该基板上形成一第一导电图案；

还包括该栅绝缘层暴露出部分的该扫描线端子部以及部分的该第一导电图案；以及

在形成该源极、该漏极、该数据线以及该第二辅助图案时，还包括形成与该数据线电性连接的一数据线端子部以及一第二导电图案，其中该数据线端子部与暴露出的该第一导电图案电性连接，且该第二导电图案与暴露出的该扫描线端子部电性连接。

6、根据权利要求5所述的像素结构的制造方法，其特征在于，在形成该像素电极时，还包括在该数据线端子部以及该第二导电图案上方分别形成一第一接触图案以及一第二接触图案，该第一接触图案与该数据线端子部电性连接，该第二接触图案与该第二导电图案电性连接。

7、根据权利要求1所述的像素结构的制造方法，其特征在于，具有该第一部份与第二部分的该光刻胶层是利用一半色调掩模或是一狭缝型掩模进行曝光而形成。

8、根据权利要求1所述的像素结构的制造方法，其特征在于，该保护层包括一无机介电层、一有机平坦层或是其组合。

9、根据权利要求1所述的像素结构的制造方法，其特征在于，该光刻胶层的该第一部份的厚度大于该第二部分的厚度。

10、根据权利要求1所述的像素结构的制造方法，其特征在于，移除该源极与该漏极间的该欧姆接触层的步骤还包括移除该半导体层的部分厚度。

11、一种像素结构的制造方法，其特征在于，包括：

在一基板上形成一栅极、与该栅极连接的一扫描线以及至少一第一辅助图案；

依序形成一绝缘层、一半导体层、一欧姆接触层以及一光刻胶层；

一次曝光显影该光刻胶层，以形成一第一部份以及一第二部份，该第一部份覆盖住位于部分的该扫描线以及部分的该栅极上方的该欧姆接触层，该第二部份与该第一部份邻接；

移除未被该光刻胶层覆盖的该欧姆接触层与该半导体层，暴露出部分的该绝缘层，以及移除该第二部分；

移除未被该第一部份覆盖住的该欧姆接触层与该半导体层的部分厚度且移除被暴露出的该绝缘层，以形成一沟道层与一栅绝缘层，以及移除该第一部分；

在该欧姆接触层形成一源极以及一漏极，在该扫描线上方形成至少一第二辅助图案以及形成位于该第一辅助图案上的与该源极连接的一数据线以完成一薄膜晶体管，其中该数据线与该第一辅助图案并联，该第二辅助图案与该扫描线并联；以及

形成一保护层及一像素电极，该像素电极经该保护层与该薄膜晶体管电性连接。

12、根据权利要求11所述的像素结构的制造方法，其特征在于，该绝缘层、该半导体层以及该欧姆接触层是连续的形成。

13、根据权利要求11所述的像素结构的制造方法，其特征在于，在该基板上形成该栅极、该扫描线以及该第一辅助图案时，还包括在该基板上形成一下电极线；

该光刻胶层的该第一部份覆盖住部分的该下电极线上方的该欧姆接触层；以及

在形成该源极、该漏极、该数据线以及该第二辅助图案时，还包括在该下电极线的上方形成一上电极，以构成一存储电容器。

14、根据权利要求13所述的像素结构的制造方法，其特征在于，在形成该保护层之后，还包括在该保护层中形成一第一接触窗开口与一第二接触窗开口，这样当在该保护层上形成该像素电极之后，该像素电极可通过该第一接触窗开口与该第二接触窗开口而分别与该漏极以及该上电极电性连接。

15、根据权利要求11所述的像素结构的制造方法，其特征在于，在该基板上形成该栅极、该扫描线、该第一辅助图案时，还包括在该基板上形成与该扫描线电性连接的一扫描线端子部，且在该基板上形成一第一导电图案；

还包括该栅绝缘层暴露出部分的该扫描线端子部以及部分的该第一导电图案；以及

在形成该源极、该漏极、该数据线以及该第二辅助图案时，还包括形成与该数据线电性连接的一数据线端子部以及一第二导电图案，其中该数据线端子部与暴露出的该第一导电图案电性连接，且该第二导电图案与暴露出的该扫描线端子部电性连接。

16、根据权利要求15所述的像素结构的制造方法，其特征在于，在形成该像素电极时，还包括在该数据线端子部以及该第二导电图案上方分别形成一第一接触图案以及一第二接触图案，该第一接触图案与该数据线端子部电性连接，该第二接触图案与该第二导电图案电性连接。

17、根据权利要求11所述的像素结构的制造方法，其特征在于，具有该第一部份与第二部分的该光刻胶层是利用一半色调掩模或是一狭缝型掩模进行曝光而形成。

18、根据权利要求11所述的像素结构的制造方法，其特征在于，该保护层包括一无机介电层、一有机平坦层或是其组合。

19、根据权利要求11所述的像素结构的制造方法，其特征在于，该光刻胶层的该第一部份的厚度大于该第二部分的厚度。

Images