JPH02210420A - 液晶パネルの製造方法 - Google Patents
液晶パネルの製造方法Info
- Publication number
- JPH02210420A JPH02210420A JP1029795A JP2979589A JPH02210420A JP H02210420 A JPH02210420 A JP H02210420A JP 1029795 A JP1029795 A JP 1029795A JP 2979589 A JP2979589 A JP 2979589A JP H02210420 A JPH02210420 A JP H02210420A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- anodic oxidation
- gate wirings
- liquid crystal
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 10
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 8
- 238000007743 anodising Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract description 7
- 238000007689 inspection Methods 0.000 abstract description 4
- 238000006243 chemical reaction Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野］
本発明は液晶表示装置、特にアモルファスシリコン（ａ
−８ｉ）薄膜トランジスタ（ＴＰＴ）アクティブマトリ
クス駆動液晶表示装置の製造などに有効な電極部の製造
方法に関する。 【従来の技術１ 特願昭６３−２３６４０３に、ゲート電極を陽極酸化可
能な金属とし、これを陽極酸化して得られる絶縁膜をゲ
ート絶縁膜に用いた薄膜トランジスタを形成し、これを
即動回路に用いた液晶表示パネルが提案されている。 このパネルで使用される薄膜トランジスタの例を第２図
に示す。 同図において２１は絶縁性基板、２２はＡＱ等の陽極酸
化可能な金属からなるゲート電極、２３はゲート電極を
陽極酸化して得られるゲート＃Ｉ！！ｍ膜（例えばＡＱ
２０３）、２４はプラズマＳｉＮ膜。 ２５は非結晶半導体膜（例えばａ−８ｉ）、２６はｎ形
ドーパント（例えばリン）を含む非結晶半導体膜（例え
ばａ−８ｉ （ｎ＋））、２７はＣｒやＡΩよりなるド
レイン電極（信号配線）、２８はＣｒ・やＡＱや透明電
極（例えばＩＴｏ）よりなるソース電極（画素電極）で
ある。 【発明が解決しようとする課題】 このような薄膜トランジスタを形成するためにはゲート
電極を陽極酸化する工程が必要であり、特にトランジス
タがアレイ状に配置されている場合には特別の工夫が要
る。簡単には各ゲート配線をただ単にパスラインで共通
接続し陽極酸化のためのいわゆる化成電圧を印加すれば
よい。 この場合の問題点について以下に説明する。陽極酸化の
ためだけであれば上記の方法でよいが、工程途中でゲー
ト配線の断線やゲート配線間の短絡を検査しようとした
場合、このような結線では各ゲート配線が共通接続され
ているために検査することができない。つまり、ゲート
断線や短絡があってもパスラインを切り離す最終工程ま
で不良が検査できないということになる。陽極酸化を行
った後、パスラインを切り離すことは可能であるが、こ
れにはホトエツチングプロセスが必要となる。、これは
工程が増加し、コストの点で不利である。 このように、上記従来技術はゲート配線間の短絡あるい
は断線の検査ついては配慮がなされておらず、歩留、コ
ストの面で問題があった。 本発明はこれらの問題を解決する技術を提供することを
目的とする。 ［課題を解決するための手段］ 上記目的を達成するために、本発明においては、前記複
数本のゲート配線を隣接するゲート線が同一のグループ
とならないように複数のグループに分け、上記複数のグ
ループに対応して形成した複数個の陽極酸化電極者々に
化成電圧を印加して前記陽極酸化を行う。 【作用） 本発明による陽極酸化のためのゲート配線及びパスライ
ンパターンによれば、互いに隣合うゲト線が電気的に切
り離されており、パスラインに接続されている状態でも
ゲーレ配線の断線や短絡が検査できるようになる。 ［実施例］ 以下、本発明を実施例を用いて詳細に説明する。 実施例１ 第１図で、１１はゲート配線（ゲート電極）、１２は奇
数番目に位置するゲート配線を陽極酸化するための第１
のパスライン、１３は偶数番目に位置するゲート配線を
陽極酸化するための第２のパスライン、１４．１５は外
部電源（陽極側）と接続するためのパッドである。Ｇｌ
、Ｇ２゜Ｇｎはゲート線を駆動するためのゲート端子、
Ｇ１’、Ｇ２’、・・・、Ｇｎ”はゲート断線や短絡を
検査するための検査用端子である。鎖線Ａ−Ａ ’鎖線
Ｂ−Ｂ’は最終的にパスラインを切り離す位−置を示す
。 細線で示す領域１６は陽極酸化領域を示す。この領域内
の配線のみが化成液に触れ、酸化される。 その他の端子部は化成液に触れないよう例えばレジスト
等で被覆する。 一 このようにゲート配線を奇数番と偶数番との２つにグル
ープ分けしそれぞれを異なるパスラインに接続すること
によりパスラインに接続された状態でゲート配線の断線
や短絡が検査することが可能となる。 第１図を用いて製作方法を説明する。 絶縁性基板上にＡＱを２５００人抵抗加熱蒸着もしくは
スパッタ蒸着により形成し、パターン化して、ゲート配
線１１、ゲート端子Ｇｌ、Ｇ２゜、検査用端子Ｇｌ ’
、 Ｇ２ ’、・・・、パスライン１２．１３、パッド
１４．１５を形成する。次いでレジスト（膜厚１ないし
４μｍ）塗布し、領域１６内の部分とパッド領域１７の
部分のレジストを除去する。 この状態でパッドが液面から外にでるようにして化成液
に浸し、パッドに最大７２Ｖから１４４Ｖの直流電圧を
印加する。印加の仕方は定電流になるように徐々に昇圧
することが望ましい。化成液としては３％酒石酸をエチ
レングリコールもしくはプロピレングリコオール液で希
釈し、アンモニアによりＰＨ７，０±０．５に調整した
溶液を用いる。 レジストを除去した後、第２図に示した如き薄膜トラン
ジスタを以下の方法で形成する。 全面にプラズマＣＶＤ法により、５ｉＮ２４を２０００
人形成する。材料ガスとしてはＳｉＨ４゜ＮＨ３を主た
る成分とするガスを使用する。 その上に、非晶質シリコン（ａ−８ｉ）を２００−２０
００人、リンを０．６−２．５％ドーピングした非晶質
シリコン（ａ−８ｉ （ｎ＋） ）を２００−５００人
堆積する。この時基板温度としては１５０−３００℃と
する。材料ガスとしてはａ−８ｉはＳ ｉ、Ｈ４を主た
る成分とするガスを、ａ−８ｊ （ｎ＋）にはＳｉＨ４
とＰＨ３との混合ガスを使用する。 その後、非晶質シリコンををパターン化してアレイ状に
する。プラズマ膜のエッチにはＣＦ４ガスによるドライ
エッチ法を用いる。薄膜トランジスタのドレイン電極（
信号配線）用のＣｒ／ＡＱを１０００人、３５００人を
スパッタにて形成し、パターン化する。ドレイン電極を
マスクとしてドライエッチすることによってａ−８ｉ
（ｎ＋）をエッチする。画素電極用の透明電極として酸
化インジウムを１０００人スパッタ蒸着し加工して画素
電極を形成する。最後に、保護膜としてＳ］Ｎを１μｍ
形成し端子部上のＳｉＮを除去してパネルが完成する。 ここではゲート絶縁膜にＡＱ、０３とＳｉＮの２層膜を
使ったがＳｉＮ膜は必ずしも必要ではない。 また、ＳｉＮ膜の代わりにＳｉＣ２を使用することもで
きる。ＡＱの代わりにＳｉやＰｄを含んだＡＱやＴａ、
Ｔｉなどを使ってもよい。Ｃｒ ／ ＡＱの他にＡＱや
他の導電材料が使えることは勿論である。また、ゲート
配線パターンとしては第３図、第４図に示すような種々
のものがある。 実施例２ 第５図を用いて実施例２を説明する。これは実施例１で
述べたパネルを１枚の絶縁性基板１０上に４枚形成でき
るようにした場合の例である。符号は実施例１と同じで
ある。また、製作方法も同じであり説明は省略する。 図中の点線で囲んだ領域が１枚のパネルとなる。 化成液に浸す場合には基板の片側のみが液面から出るこ
とになる。このように、互いに同じ位置にあるパスライ
ンを接続することにより１度の陽極酸化で複数枚のパネ
ルを製造することができる。 第５図では左列と右列それぞれにパッドを設けたが、−
緒にしてもよいことは勿論である。 実施例３ 第６図を用いて実施例３を説明する。この例は実施例２
と全く同様の効果をもつものである。複数枚取りの基板
の場合、同じパターンを繰返して露光する方法が多用さ
れる。第６図に示すようにこの例では同じパターンを繰
り返すことによりパネル間のパスラインを相互に接続す
ることができる。パネルの製造方法は実施例１と同様で
ある。 【発明の効果１ 本発明の製造方法によれば、陽極酸化のためのパスライ
ンが接続されている状態でもゲート配線の断線や短絡が
検査でき、歩留、コストの面での改善ができた。
−８ｉ）薄膜トランジスタ（ＴＰＴ）アクティブマトリ
クス駆動液晶表示装置の製造などに有効な電極部の製造
方法に関する。 【従来の技術１ 特願昭６３−２３６４０３に、ゲート電極を陽極酸化可
能な金属とし、これを陽極酸化して得られる絶縁膜をゲ
ート絶縁膜に用いた薄膜トランジスタを形成し、これを
即動回路に用いた液晶表示パネルが提案されている。 このパネルで使用される薄膜トランジスタの例を第２図
に示す。 同図において２１は絶縁性基板、２２はＡＱ等の陽極酸
化可能な金属からなるゲート電極、２３はゲート電極を
陽極酸化して得られるゲート＃Ｉ！！ｍ膜（例えばＡＱ
２０３）、２４はプラズマＳｉＮ膜。 ２５は非結晶半導体膜（例えばａ−８ｉ）、２６はｎ形
ドーパント（例えばリン）を含む非結晶半導体膜（例え
ばａ−８ｉ （ｎ＋））、２７はＣｒやＡΩよりなるド
レイン電極（信号配線）、２８はＣｒ・やＡＱや透明電
極（例えばＩＴｏ）よりなるソース電極（画素電極）で
ある。 【発明が解決しようとする課題】 このような薄膜トランジスタを形成するためにはゲート
電極を陽極酸化する工程が必要であり、特にトランジス
タがアレイ状に配置されている場合には特別の工夫が要
る。簡単には各ゲート配線をただ単にパスラインで共通
接続し陽極酸化のためのいわゆる化成電圧を印加すれば
よい。 この場合の問題点について以下に説明する。陽極酸化の
ためだけであれば上記の方法でよいが、工程途中でゲー
ト配線の断線やゲート配線間の短絡を検査しようとした
場合、このような結線では各ゲート配線が共通接続され
ているために検査することができない。つまり、ゲート
断線や短絡があってもパスラインを切り離す最終工程ま
で不良が検査できないということになる。陽極酸化を行
った後、パスラインを切り離すことは可能であるが、こ
れにはホトエツチングプロセスが必要となる。、これは
工程が増加し、コストの点で不利である。 このように、上記従来技術はゲート配線間の短絡あるい
は断線の検査ついては配慮がなされておらず、歩留、コ
ストの面で問題があった。 本発明はこれらの問題を解決する技術を提供することを
目的とする。 ［課題を解決するための手段］ 上記目的を達成するために、本発明においては、前記複
数本のゲート配線を隣接するゲート線が同一のグループ
とならないように複数のグループに分け、上記複数のグ
ループに対応して形成した複数個の陽極酸化電極者々に
化成電圧を印加して前記陽極酸化を行う。 【作用） 本発明による陽極酸化のためのゲート配線及びパスライ
ンパターンによれば、互いに隣合うゲト線が電気的に切
り離されており、パスラインに接続されている状態でも
ゲーレ配線の断線や短絡が検査できるようになる。 ［実施例］ 以下、本発明を実施例を用いて詳細に説明する。 実施例１ 第１図で、１１はゲート配線（ゲート電極）、１２は奇
数番目に位置するゲート配線を陽極酸化するための第１
のパスライン、１３は偶数番目に位置するゲート配線を
陽極酸化するための第２のパスライン、１４．１５は外
部電源（陽極側）と接続するためのパッドである。Ｇｌ
、Ｇ２゜Ｇｎはゲート線を駆動するためのゲート端子、
Ｇ１’、Ｇ２’、・・・、Ｇｎ”はゲート断線や短絡を
検査するための検査用端子である。鎖線Ａ−Ａ ’鎖線
Ｂ−Ｂ’は最終的にパスラインを切り離す位−置を示す
。 細線で示す領域１６は陽極酸化領域を示す。この領域内
の配線のみが化成液に触れ、酸化される。 その他の端子部は化成液に触れないよう例えばレジスト
等で被覆する。 一 このようにゲート配線を奇数番と偶数番との２つにグル
ープ分けしそれぞれを異なるパスラインに接続すること
によりパスラインに接続された状態でゲート配線の断線
や短絡が検査することが可能となる。 第１図を用いて製作方法を説明する。 絶縁性基板上にＡＱを２５００人抵抗加熱蒸着もしくは
スパッタ蒸着により形成し、パターン化して、ゲート配
線１１、ゲート端子Ｇｌ、Ｇ２゜、検査用端子Ｇｌ ’
、 Ｇ２ ’、・・・、パスライン１２．１３、パッド
１４．１５を形成する。次いでレジスト（膜厚１ないし
４μｍ）塗布し、領域１６内の部分とパッド領域１７の
部分のレジストを除去する。 この状態でパッドが液面から外にでるようにして化成液
に浸し、パッドに最大７２Ｖから１４４Ｖの直流電圧を
印加する。印加の仕方は定電流になるように徐々に昇圧
することが望ましい。化成液としては３％酒石酸をエチ
レングリコールもしくはプロピレングリコオール液で希
釈し、アンモニアによりＰＨ７，０±０．５に調整した
溶液を用いる。 レジストを除去した後、第２図に示した如き薄膜トラン
ジスタを以下の方法で形成する。 全面にプラズマＣＶＤ法により、５ｉＮ２４を２０００
人形成する。材料ガスとしてはＳｉＨ４゜ＮＨ３を主た
る成分とするガスを使用する。 その上に、非晶質シリコン（ａ−８ｉ）を２００−２０
００人、リンを０．６−２．５％ドーピングした非晶質
シリコン（ａ−８ｉ （ｎ＋） ）を２００−５００人
堆積する。この時基板温度としては１５０−３００℃と
する。材料ガスとしてはａ−８ｉはＳ ｉ、Ｈ４を主た
る成分とするガスを、ａ−８ｊ （ｎ＋）にはＳｉＨ４
とＰＨ３との混合ガスを使用する。 その後、非晶質シリコンををパターン化してアレイ状に
する。プラズマ膜のエッチにはＣＦ４ガスによるドライ
エッチ法を用いる。薄膜トランジスタのドレイン電極（
信号配線）用のＣｒ／ＡＱを１０００人、３５００人を
スパッタにて形成し、パターン化する。ドレイン電極を
マスクとしてドライエッチすることによってａ−８ｉ
（ｎ＋）をエッチする。画素電極用の透明電極として酸
化インジウムを１０００人スパッタ蒸着し加工して画素
電極を形成する。最後に、保護膜としてＳ］Ｎを１μｍ
形成し端子部上のＳｉＮを除去してパネルが完成する。 ここではゲート絶縁膜にＡＱ、０３とＳｉＮの２層膜を
使ったがＳｉＮ膜は必ずしも必要ではない。 また、ＳｉＮ膜の代わりにＳｉＣ２を使用することもで
きる。ＡＱの代わりにＳｉやＰｄを含んだＡＱやＴａ、
Ｔｉなどを使ってもよい。Ｃｒ ／ ＡＱの他にＡＱや
他の導電材料が使えることは勿論である。また、ゲート
配線パターンとしては第３図、第４図に示すような種々
のものがある。 実施例２ 第５図を用いて実施例２を説明する。これは実施例１で
述べたパネルを１枚の絶縁性基板１０上に４枚形成でき
るようにした場合の例である。符号は実施例１と同じで
ある。また、製作方法も同じであり説明は省略する。 図中の点線で囲んだ領域が１枚のパネルとなる。 化成液に浸す場合には基板の片側のみが液面から出るこ
とになる。このように、互いに同じ位置にあるパスライ
ンを接続することにより１度の陽極酸化で複数枚のパネ
ルを製造することができる。 第５図では左列と右列それぞれにパッドを設けたが、−
緒にしてもよいことは勿論である。 実施例３ 第６図を用いて実施例３を説明する。この例は実施例２
と全く同様の効果をもつものである。複数枚取りの基板
の場合、同じパターンを繰返して露光する方法が多用さ
れる。第６図に示すようにこの例では同じパターンを繰
り返すことによりパネル間のパスラインを相互に接続す
ることができる。パネルの製造方法は実施例１と同様で
ある。 【発明の効果１ 本発明の製造方法によれば、陽極酸化のためのパスライ
ンが接続されている状態でもゲート配線の断線や短絡が
検査でき、歩留、コストの面での改善ができた。
第１図は本発明の一実施例を説明するゲート配線の平面
図、第２図は薄膜トランジスタの構造を説明する断面図
、第３図、第４図はゲート配線パターンの例を示す平面
図、第５図、第６図は本発明の他の実施例を説明する図
、第６図は第３の実施例を説明□するゲート配線の平面
図である。 符号の説明
図、第２図は薄膜トランジスタの構造を説明する断面図
、第３図、第４図はゲート配線パターンの例を示す平面
図、第５図、第６図は本発明の他の実施例を説明する図
、第６図は第３の実施例を説明□するゲート配線の平面
図である。 符号の説明
Claims (1)
- 【特許請求の範囲】 １、複数本のゲート配線と、複数本の信号配線と、複数
個の薄膜トランジスタを有する液晶表示パネルの製造方
法であって、前記ゲート配線の陽極酸化工程を有し、前
記複数本のゲート配線を隣接するゲート線が同一のグル
ープとならないように複数のグループに分け、上記複数
のグループに対応して形成した複数個の陽極酸化電極各
々に化成電圧を印加して前記陽極酸化を行うことを特徴
とする液晶パネルの製造方法。 ２、１枚の基板で前記液晶パネルを複数個製造する製造
方法において、各パネル中の各々対応する上記グループ
同志をパネル間で電気的に接続し、陽極酸化を行うこと
を特徴とする請求項第１項記載の液晶パネルの製造方法
。 ３、前記ゲート配線がＡＱを主成分としていることを特
徴とする請求項第１項、第２項記載の液晶パネルの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2979589A JP2741883B2 (ja) | 1989-02-10 | 1989-02-10 | 液晶パネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2979589A JP2741883B2 (ja) | 1989-02-10 | 1989-02-10 | 液晶パネルの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02210420A true JPH02210420A (ja) | 1990-08-21 |
| JP2741883B2 JP2741883B2 (ja) | 1998-04-22 |
Family
ID=12285934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2979589A Expired - Lifetime JP2741883B2 (ja) | 1989-02-10 | 1989-02-10 | 液晶パネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741883B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
| WO1994024604A1 (en) * | 1993-04-09 | 1994-10-27 | Citizen Watch Co., Ltd. | Liquid crystal display |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| JPH08338973A (ja) * | 1994-10-06 | 1996-12-24 | Samsung Electron Co Ltd | 液晶表示素子の静電気防止回路 |
| US5849604A (en) * | 1995-03-13 | 1998-12-15 | Semiconductor Energy Laboratory Co. | Method of manufacturing a semiconductor device |
| US5861326A (en) * | 1995-03-24 | 1999-01-19 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing semiconductor integrated circuit |
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5880038A (en) * | 1995-03-07 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US6111620A (en) * | 1995-09-06 | 2000-08-29 | Sharp Kabushiki Kaisha | Active matrix substrate |
-
1989
- 1989-02-10 JP JP2979589A patent/JP2741883B2/ja not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
| US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
| US5576868A (en) * | 1993-04-09 | 1996-11-19 | Citizen Watch Co., Ltd. | Liquid crystal display having IC driving circuits formed on first and second substrates |
| WO1994024604A1 (en) * | 1993-04-09 | 1994-10-27 | Citizen Watch Co., Ltd. | Liquid crystal display |
| JPH08338973A (ja) * | 1994-10-06 | 1996-12-24 | Samsung Electron Co Ltd | 液晶表示素子の静電気防止回路 |
| US5880038A (en) * | 1995-03-07 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5849604A (en) * | 1995-03-13 | 1998-12-15 | Semiconductor Energy Laboratory Co. | Method of manufacturing a semiconductor device |
| KR100309630B1 (ko) * | 1995-03-13 | 2002-06-20 | 야마자끼 순페이 | 반도체장치제조방법 |
| CN1092840C (zh) * | 1995-03-13 | 2002-10-16 | 株式会社半导体能源研究所 | 制造半导体器件的方法 |
| US5861326A (en) * | 1995-03-24 | 1999-01-19 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing semiconductor integrated circuit |
| US6111620A (en) * | 1995-09-06 | 2000-08-29 | Sharp Kabushiki Kaisha | Active matrix substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2741883B2 (ja) | 1998-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244449B1 (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same) | |
| JP2755376B2 (ja) | 電気光学素子の製造方法 | |
| KR960011942B1 (ko) | 박막트랜지스터(tft)패널 제조방법 | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US5555112A (en) | Liquid crystal display device having multilayer gate busline composed of metal oxide and semiconductor | |
| US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR920005512B1 (ko) | 비정질 실리콘 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| JPH02210420A (ja) | 液晶パネルの製造方法 | |
| KR100841613B1 (ko) | 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시장치 | |
| US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
| KR101069632B1 (ko) | 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법 | |
| KR100356113B1 (ko) | 액정표시장치의 제조방법 | |
| JPH08286212A (ja) | 表示装置の作製方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| KR0161325B1 (ko) | 박막트랜지스터 어레이 및 액정표시장치 | |
| KR20110076654A (ko) | 액정표시장치 제조 방법 | |
| CN100499085C (zh) | 像素结构的制造方法 | |
| JP2001343659A (ja) | アクティブマトリクス型液晶表示パネルおよびその製造方法 | |
| JPH0457114B2 (ja) | ||
| KR100614459B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| JPH0695150A (ja) | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 | |
| JPS62219662A (ja) | アモルフアスシリコン薄膜トランジスタマトリクスアレイ | |
| JPS5995514A (ja) | 液晶表示装置の製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| KR20020014596A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 12 |