JPH0695150A - 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 - Google Patents
薄膜トランジスタ基板及び液晶表示装置及びその製造方法Info
- Publication number
- JPH0695150A JPH0695150A JP24452192A JP24452192A JPH0695150A JP H0695150 A JPH0695150 A JP H0695150A JP 24452192 A JP24452192 A JP 24452192A JP 24452192 A JP24452192 A JP 24452192A JP H0695150 A JPH0695150 A JP H0695150A
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- gate
- film
- liquid crystal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 信頼性が高く、製造が容易な薄膜トランジス
タ基板の端子部を得ること。 【構成】 薄膜トランジスタ基板の端子部を透明導電膜
１７のみで構成し、ゲート配線１２との電気的な接続を
確保する為、クロム導電層１１を介在させた。
タ基板の端子部を得ること。 【構成】 薄膜トランジスタ基板の端子部を透明導電膜
１７のみで構成し、ゲート配線１２との電気的な接続を
確保する為、クロム導電層１１を介在させた。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタ（以下
ＴＦＴと略す）を使用したアクティブマトリクス駆動型
のＴＦＴ基板および液晶表示装置に関する。
ＴＦＴと略す）を使用したアクティブマトリクス駆動型
のＴＦＴ基板および液晶表示装置に関する。
【０００２】
【従来の技術】非晶質シリコン（以下、ａ−Ｓｉと略
す）ＴＦＴを用い、ゲート配線、ゲート電極をＡｌとし
て、これを陽極酸化して得られるＡｌ2Ｏ3膜をゲート絶
縁膜の１部としたＴＦＴ基板の例を図２を用いて説明す
る。図２（ａ）（ｂ）（ｃ）は各々ＴＦＴ基板の等価回
路図、平面図、断面図を示す。Ｇ1、Ｇ2はゲート端子、
Ｇ1′、Ｇ2′はゲート配線、Ｄ1、Ｄ2はドレイン端子、
Ｔ11、Ｔ12はＴＦＴ、ＬＣは液晶、Ｃａｄｄは付加容
量、１７ｂはカラーフイルタ基板側に設けられる共通電
極を示す。また、１０は基板、１１はゲート端子のＣ
ｒ、１２はＡｌ、Ａはゲート端子のＣｒとゲート配線の
Ａｌとの接続部分、１３はＡｌ2Ｏ3、１４はＳｉＮ、１
７はＩＴＯ透明電極（画素電極）、１５はノンドープａ
−Ｓｉ（ｉ）、１６はリンをドープした非晶質シリコン
（以下、ａ−Ｓｉ（ｎ＋）と略す）、１８は信号配線、
１８′はソース電極でありＴＦＴと画素電極とを接続し
ている。図２中、境界線ｌ1は陽極酸化する領域とそう
でない領域との境界を示すもので、境界線ｌ1より右の
領域は陽極酸化する。ＰＡＤは陽極酸化に必要な電流を
供給するための端子であり、Ｌは全てのゲート端子を共
通接続するためのバスラインであり、境界線ｌ2はＴＦ
Ｔ基板完成の後、切断する部分を示す。このような技術
は、特開平３−２３２２７４号公報に開示されている。
す）ＴＦＴを用い、ゲート配線、ゲート電極をＡｌとし
て、これを陽極酸化して得られるＡｌ2Ｏ3膜をゲート絶
縁膜の１部としたＴＦＴ基板の例を図２を用いて説明す
る。図２（ａ）（ｂ）（ｃ）は各々ＴＦＴ基板の等価回
路図、平面図、断面図を示す。Ｇ1、Ｇ2はゲート端子、
Ｇ1′、Ｇ2′はゲート配線、Ｄ1、Ｄ2はドレイン端子、
Ｔ11、Ｔ12はＴＦＴ、ＬＣは液晶、Ｃａｄｄは付加容
量、１７ｂはカラーフイルタ基板側に設けられる共通電
極を示す。また、１０は基板、１１はゲート端子のＣ
ｒ、１２はＡｌ、Ａはゲート端子のＣｒとゲート配線の
Ａｌとの接続部分、１３はＡｌ2Ｏ3、１４はＳｉＮ、１
７はＩＴＯ透明電極（画素電極）、１５はノンドープａ
−Ｓｉ（ｉ）、１６はリンをドープした非晶質シリコン
（以下、ａ−Ｓｉ（ｎ＋）と略す）、１８は信号配線、
１８′はソース電極でありＴＦＴと画素電極とを接続し
ている。図２中、境界線ｌ1は陽極酸化する領域とそう
でない領域との境界を示すもので、境界線ｌ1より右の
領域は陽極酸化する。ＰＡＤは陽極酸化に必要な電流を
供給するための端子であり、Ｌは全てのゲート端子を共
通接続するためのバスラインであり、境界線ｌ2はＴＦ
Ｔ基板完成の後、切断する部分を示す。このような技術
は、特開平３−２３２２７４号公報に開示されている。
【０００３】このように従来、ＴＦＴ基板の端子部には
Ｃｒと透明電極（インジュウム酸化膜、以下ＩＴＯと略
す）との積層膜が用いられていた。また、ゲート電極や
ゲート配線にＡｌ金属を用いる場合、材料としては純Ａ
ｌや不純物としてＰｄやＳｉなどを添加したＡｌが用い
られていた。
Ｃｒと透明電極（インジュウム酸化膜、以下ＩＴＯと略
す）との積層膜が用いられていた。また、ゲート電極や
ゲート配線にＡｌ金属を用いる場合、材料としては純Ａ
ｌや不純物としてＰｄやＳｉなどを添加したＡｌが用い
られていた。
【０００４】ＴＦＴ基板において端子部をＣｒとＩＴＯ
との積層膜を用いる理由を説明する。ＴＦＴ基板は端子
部において駆動するための外部回路と接続し使用され
る。このため端子部は大気にさらされる。したがって、
水分による腐食での断線や、酸化による接触不良などが
生じるお恐れがあり、このようなことがない材料である
必要がある。このような点でＣｒとＩＴＯとの組合せが
良く、多用されている。一方、Ａｌは変質しやすく端子
部には不適当と考えられていた。
との積層膜を用いる理由を説明する。ＴＦＴ基板は端子
部において駆動するための外部回路と接続し使用され
る。このため端子部は大気にさらされる。したがって、
水分による腐食での断線や、酸化による接触不良などが
生じるお恐れがあり、このようなことがない材料である
必要がある。このような点でＣｒとＩＴＯとの組合せが
良く、多用されている。一方、Ａｌは変質しやすく端子
部には不適当と考えられていた。
【０００５】
【発明が解決しようとする課題】上記従来技術は端子部
だけのためにＣｒ膜が必要であり、これを形成パターン
化するための工程が必要でありコストや歩留の点で問題
があった。
だけのためにＣｒ膜が必要であり、これを形成パターン
化するための工程が必要でありコストや歩留の点で問題
があった。
【０００６】本発明の第１の目的はこのＣｒ膜を不要に
することによって、低コスト、高歩留のＴＦＴ基板を提
供することにある。本発明の第２の目的は、このＴＦＴ
基板を用いた液晶表示パネルを提供することにある。本
発明の第３の目的は、上記の液晶表示パネルを用いた液
晶表示装置を提供することにある。
することによって、低コスト、高歩留のＴＦＴ基板を提
供することにある。本発明の第２の目的は、このＴＦＴ
基板を用いた液晶表示パネルを提供することにある。本
発明の第３の目的は、上記の液晶表示パネルを用いた液
晶表示装置を提供することにある。
【０００７】
【課題を解決するための手段】上記第１の目的は、
（１）絶縁性基板上に形成された複数本のゲート端子と
それに延在する複数本のゲート配線と、これと交差して
配置された複数本の信号配線と、前記ゲート配線と信号
配線との交点に薄膜トランジスタを配置してなる薄膜ト
ランジスタ基板において、前記ゲート端子が、酸化イン
ジュウム膜だけで構成され、且つ、その先端部において
Ｃｒ膜を介して前記ゲート配線と電気的に接続されてい
ることを特徴とする薄膜トランジスタ基板、（２）前記
ゲート配線がＡｌ合金からなることを特徴とする（１）
記載の薄膜トランジスタ基板、（３）前記Ａｌ合金がＴ
ａ、Ｔｉのすくなくとも何れかを含むことを特徴とする
（１）（２）記載の薄膜トランジスタ基板、（４）前記
薄膜トランジスタのゲート絶縁膜が前記Ａｌ合金の陽極
酸化膜を含むことを特徴とする（１）（２）（３）記載
の薄膜トランジスタ基板で達成でき、（５）前記ゲート
端子及び画素電極の形成工程が、酸化インジュウム膜と
その上に形成されたＣｒ膜の２層構造膜でパターン化を
行いその後上記Ｃｒ膜を除去して酸化インジュウム膜の
みにする工程を有することを特徴とする方法で製造でき
る。上記第２の目的は（１）（２）（３）（４）記載の
薄膜トランジスタ基板を有することを特徴とする液晶表
示パネルにより達成できる。上記第３の目的は前記液晶
表示パネルと、該液晶表示パネルに映像信号を与えるた
めの映像信号駆動回路と、走査信号を与えるための走査
回路と、該映像信号駆動回路及び該走査回路に液晶表示
パネル用の情報を与えるための制御回路とを有すること
を特徴とする液晶表示装置により達成できる。
（１）絶縁性基板上に形成された複数本のゲート端子と
それに延在する複数本のゲート配線と、これと交差して
配置された複数本の信号配線と、前記ゲート配線と信号
配線との交点に薄膜トランジスタを配置してなる薄膜ト
ランジスタ基板において、前記ゲート端子が、酸化イン
ジュウム膜だけで構成され、且つ、その先端部において
Ｃｒ膜を介して前記ゲート配線と電気的に接続されてい
ることを特徴とする薄膜トランジスタ基板、（２）前記
ゲート配線がＡｌ合金からなることを特徴とする（１）
記載の薄膜トランジスタ基板、（３）前記Ａｌ合金がＴ
ａ、Ｔｉのすくなくとも何れかを含むことを特徴とする
（１）（２）記載の薄膜トランジスタ基板、（４）前記
薄膜トランジスタのゲート絶縁膜が前記Ａｌ合金の陽極
酸化膜を含むことを特徴とする（１）（２）（３）記載
の薄膜トランジスタ基板で達成でき、（５）前記ゲート
端子及び画素電極の形成工程が、酸化インジュウム膜と
その上に形成されたＣｒ膜の２層構造膜でパターン化を
行いその後上記Ｃｒ膜を除去して酸化インジュウム膜の
みにする工程を有することを特徴とする方法で製造でき
る。上記第２の目的は（１）（２）（３）（４）記載の
薄膜トランジスタ基板を有することを特徴とする液晶表
示パネルにより達成できる。上記第３の目的は前記液晶
表示パネルと、該液晶表示パネルに映像信号を与えるた
めの映像信号駆動回路と、走査信号を与えるための走査
回路と、該映像信号駆動回路及び該走査回路に液晶表示
パネル用の情報を与えるための制御回路とを有すること
を特徴とする液晶表示装置により達成できる。
【０００８】本発明においては、端子をＩＴＯで構成
し、さらにＩＴＯの先端部でＣｒ膜を介してＡｌゲート
配線とを電気的に接続する。この端子形成を画素電極形
成と同時に行うことによって、工程の短縮化が可能とな
る。この場合使用するＡｌ材料としては耐腐食性から不
純物としてＴａ、Ｔｉを添加した材料（以下、Ａｌ−Ｔ
ａ，Ａｌ−Ｔｉ，Ａｌ−Ｔａ−Ｔｉと記す）を適用す
る。添加する濃度としては０．５原子％から２．５原子
％が望ましい。この理由は本材料が耐熱性が良く、ま
た、良質の陽極酸化膜Ａｌ2Ｏ3が得られるためである。
し、さらにＩＴＯの先端部でＣｒ膜を介してＡｌゲート
配線とを電気的に接続する。この端子形成を画素電極形
成と同時に行うことによって、工程の短縮化が可能とな
る。この場合使用するＡｌ材料としては耐腐食性から不
純物としてＴａ、Ｔｉを添加した材料（以下、Ａｌ−Ｔ
ａ，Ａｌ−Ｔｉ，Ａｌ−Ｔａ−Ｔｉと記す）を適用す
る。添加する濃度としては０．５原子％から２．５原子
％が望ましい。この理由は本材料が耐熱性が良く、ま
た、良質の陽極酸化膜Ａｌ2Ｏ3が得られるためである。
【０００９】
【作用】上記技術は次の作用がある。
【００１０】ゲート端子はゲート配線と電気的に接続し
て使用される。ゲート端子をＩＴＯとしゲート配線をＡ
ｌとした場合次に示すような注意が必要である。
て使用される。ゲート端子をＩＴＯとしゲート配線をＡ
ｌとした場合次に示すような注意が必要である。
【００１１】（１）それはＡｌの上にＩＴＯを積層した
場合、ＩＴＯとＡｌとの界面反応により、間に絶縁膜で
あるＡｌ2Ｏ3膜ができ、このため下地のＡｌとＩＴＯと
が接触不良になることである。図３にこの例を示す。特
性Ｃ2、Ｃ3、Ｃ4はＡｌとＩＴＯとを積層しその間に流
れる電流の電圧依存性の３例を示すものである。一方、
Ｃ1はＣｒとＩＴＯとを接触した例を示す。このように
Ｃｒ／ＩＴＯに比べて、ＡｌとＩＴＯとは接触抵抗が高
くバラツキも大きく問題である。したがって、ＩＴＯと
Ａｌとを接続する場合はＣｒ膜を介在する必要があっ
た。
場合、ＩＴＯとＡｌとの界面反応により、間に絶縁膜で
あるＡｌ2Ｏ3膜ができ、このため下地のＡｌとＩＴＯと
が接触不良になることである。図３にこの例を示す。特
性Ｃ2、Ｃ3、Ｃ4はＡｌとＩＴＯとを積層しその間に流
れる電流の電圧依存性の３例を示すものである。一方、
Ｃ1はＣｒとＩＴＯとを接触した例を示す。このように
Ｃｒ／ＩＴＯに比べて、ＡｌとＩＴＯとは接触抵抗が高
くバラツキも大きく問題である。したがって、ＩＴＯと
Ａｌとを接続する場合はＣｒ膜を介在する必要があっ
た。
【００１２】（２）本発明のＴＦＴ基板ではゲートのＡ
ｌを陽極酸化してＡｌ2Ｏ3膜にする工程がある。この陽
極酸化を行うには全てのゲート配線を共通接続して電圧
を印加する。この共通接続を何で行うかが問題となる。
本発明ではゲートのＩＴＯを利用した。
ｌを陽極酸化してＡｌ2Ｏ3膜にする工程がある。この陽
極酸化を行うには全てのゲート配線を共通接続して電圧
を印加する。この共通接続を何で行うかが問題となる。
本発明ではゲートのＩＴＯを利用した。
【００１３】（３）ＴＦＴ工程に必要なホトエッチング
プロセス用のマスク数はできるだけ少ないことが望まれ
る。本発明ではゲート端子と画素電極とが同時に形成出
来るようなプロセスを提供している。これにより、従来
よりマスク数を１枚低減している。
プロセス用のマスク数はできるだけ少ないことが望まれ
る。本発明ではゲート端子と画素電極とが同時に形成出
来るようなプロセスを提供している。これにより、従来
よりマスク数を１枚低減している。
【００１４】以上の説明から明らかなように、本技術に
よりＩＴＯ端子で、陽極酸化が可能で、しかもホトマス
ク数が少なくて済むＴＦＴが提供できる。これによりＴ
ＦＴ基板の低コスト化、歩留向上が実現できた。
よりＩＴＯ端子で、陽極酸化が可能で、しかもホトマス
ク数が少なくて済むＴＦＴが提供できる。これによりＴ
ＦＴ基板の低コスト化、歩留向上が実現できた。
【００１５】
【実施例】以下、本発明を実施例を用いて詳細に説明す
る。
る。
【００１６】図１（ａ）は本発明の一実施例のＴＦＴ基
板の平面図、（ｂ）はその断面図である。図４は工程説
明のための各部の説明図である。図２と同一又は均等部
分は、同じ符号で表してある。まず、このＴＦＴの基板
の製造方法を述べる。基板１０の上にＩＴＯ膜（１７）
を１４００Åスパッタ蒸着で形成する。連続してその上
にＣｒ（１１）を１０００Åスパッタにより形成する。
ホトエッチングによりゲート端子Ｇ１，Ｇ２および画素
電極（１７）のパターンを形成する。この時Ｃｒ膜とＩ
ＴＯ膜とは連続して同時に行う。順序はＣｒをエッチン
グし、ＩＴＯをエッチングし、もう一度Ｃｒをエッチン
グして断面形状を整える（図４（ａ）参照）。Ａｌ−Ｔ
ａ（Ｔａの添加量１．５原子％）１２を約３０００Åの
厚みにスパッタリングにより蒸着し、ホトエッチングに
よりＡｌ（Ｔａ）のゲート配線Ｇ１´，Ｇ２´、付加容
量Ｃａｄｄ、ゲート電極のパターンを形成する。このＡ
ｌ（Ｔａ）パターンをマスクとしてＣｒ膜をエッチング
する。この工程で画素部のＣｒと端子部の一部のＣｒが
除去される。引き続きＡｌ（Ｔａ）のスライトエッチン
グを行い断面形状を整える。このエッチングは、Ａｌ
（Ｔａ）の端面がＣｒの端面より張り出しているのを除
去し、いわゆるオーバーハングをなくす為に行う。その
後、陽極酸化する部分（図中境界線ｌ1より右）と化成
ＰＡＤとを除いてホトレジストで被覆する。この時、ゲ
ート配線パターンとホトレジストパターンとは直交させ
る。この状態で陽極酸化を行う。陽極酸化方法は、化成
パッドＰＡＤが液面から外に出るようにして化成液に浸
し、化成パッドＰＡＤに最大７２Ｖから１４４Ｖの直流
電圧を印加して行う。印加の方法は定電流０．５〜５ｍ
Ａ／ｃｍ2になるように徐々に０Ｖから昇圧する。最初
から高い電圧を印加した場合、大電流が流れるため、Ａ
ｌ線が溶けゲート線が断線する。化成液としては３％酒
石酸をアンモニアよりＰＨ７±０．５に調整した溶液を
エチレングリコール液で１：９に希釈したものを用い
る。電流が０．５ｍＡ／ｃｍ2の場合、約１０分間で化
成電圧が１４４Ｖになる。この時形成されたＡｌ2Ｏ
3（図１（ｂ）の１３および図４（ｂ）参照）の厚みは
２０００Åである。このＡｌ2Ｏ3はゲート絶縁膜及び付
加容量の誘電体として利用する。なお、１４４Ｖになり
定電圧酸化が行われるようになってから、数分〜数１０
分間そのままの状態に保持する事が望ましい。これは均
一なＡｌ2Ｏ3膜を得る上で大事なことである。
板の平面図、（ｂ）はその断面図である。図４は工程説
明のための各部の説明図である。図２と同一又は均等部
分は、同じ符号で表してある。まず、このＴＦＴの基板
の製造方法を述べる。基板１０の上にＩＴＯ膜（１７）
を１４００Åスパッタ蒸着で形成する。連続してその上
にＣｒ（１１）を１０００Åスパッタにより形成する。
ホトエッチングによりゲート端子Ｇ１，Ｇ２および画素
電極（１７）のパターンを形成する。この時Ｃｒ膜とＩ
ＴＯ膜とは連続して同時に行う。順序はＣｒをエッチン
グし、ＩＴＯをエッチングし、もう一度Ｃｒをエッチン
グして断面形状を整える（図４（ａ）参照）。Ａｌ−Ｔ
ａ（Ｔａの添加量１．５原子％）１２を約３０００Åの
厚みにスパッタリングにより蒸着し、ホトエッチングに
よりＡｌ（Ｔａ）のゲート配線Ｇ１´，Ｇ２´、付加容
量Ｃａｄｄ、ゲート電極のパターンを形成する。このＡ
ｌ（Ｔａ）パターンをマスクとしてＣｒ膜をエッチング
する。この工程で画素部のＣｒと端子部の一部のＣｒが
除去される。引き続きＡｌ（Ｔａ）のスライトエッチン
グを行い断面形状を整える。このエッチングは、Ａｌ
（Ｔａ）の端面がＣｒの端面より張り出しているのを除
去し、いわゆるオーバーハングをなくす為に行う。その
後、陽極酸化する部分（図中境界線ｌ1より右）と化成
ＰＡＤとを除いてホトレジストで被覆する。この時、ゲ
ート配線パターンとホトレジストパターンとは直交させ
る。この状態で陽極酸化を行う。陽極酸化方法は、化成
パッドＰＡＤが液面から外に出るようにして化成液に浸
し、化成パッドＰＡＤに最大７２Ｖから１４４Ｖの直流
電圧を印加して行う。印加の方法は定電流０．５〜５ｍ
Ａ／ｃｍ2になるように徐々に０Ｖから昇圧する。最初
から高い電圧を印加した場合、大電流が流れるため、Ａ
ｌ線が溶けゲート線が断線する。化成液としては３％酒
石酸をアンモニアよりＰＨ７±０．５に調整した溶液を
エチレングリコール液で１：９に希釈したものを用い
る。電流が０．５ｍＡ／ｃｍ2の場合、約１０分間で化
成電圧が１４４Ｖになる。この時形成されたＡｌ2Ｏ
3（図１（ｂ）の１３および図４（ｂ）参照）の厚みは
２０００Åである。このＡｌ2Ｏ3はゲート絶縁膜及び付
加容量の誘電体として利用する。なお、１４４Ｖになり
定電圧酸化が行われるようになってから、数分〜数１０
分間そのままの状態に保持する事が望ましい。これは均
一なＡｌ2Ｏ3膜を得る上で大事なことである。
【００１７】再び図１に戻って説明する。ホトレジスト
を除去した後、全面にプラズマＣＶＤ法により、ＳｉＮ
１４を２０００Å形成する。材料ガスとしてはＳｉ
Ｈ4，ＮＨ3を主たる成分とするガスを使用する。その上
に、ａ−Ｓｉ（ｉ）１５を２０００Å、リンを２．５％
ドーピングしたａ−Ｓｉ（ｎ＋）１６を３００Å堆積す
る。この時基板温度としては３００℃とする。材料ガス
としてはａ−ＳｉはＳｉＨ4を主たる成分とするガス
を、ａ−Ｓｉ（ｎ＋）にはＳｉＨ4とＰＨ3との混合ガス
を使用する。その後、ａ−Ｓｉをパターン化してアレイ
状にする。プラズマ膜のエッチングにはＳＦ6ガスによ
るドライエッチ法を用いる。このとき図４（ｃ）のよう
に端子付近のＩＴＯと画素電極のＩＴＯ膜が露出するよ
うにＳｉＮを除去しておくことが必要である。この上に
ＴＦＴのドレイン電極を兼ねる信号配線１８、ソース電
極用のＣｒ／Ａｌ−Ｔａ（Ｔａの濃度１．５原子％）を
それぞれ１０００Å、４０００Åの厚みにスパッタリン
グにて形成し、パターン化する。この時図４（ｄ）のよ
うになる。この後ドレイン電極をマスクとしてａ−Ｓｉ
（ｎ＋）１６をドライエッチングする。最後に、保護膜
としてＳｉＮを１μｍ形成し端子部上のＳｉＮを除去し
て後、化成バスラインＬとゲート端子Ｇ１，Ｇ２との間
を機械的に切断して、ＴＦＴ基板が完成する（図４
（ｅ）参照）。
を除去した後、全面にプラズマＣＶＤ法により、ＳｉＮ
１４を２０００Å形成する。材料ガスとしてはＳｉ
Ｈ4，ＮＨ3を主たる成分とするガスを使用する。その上
に、ａ−Ｓｉ（ｉ）１５を２０００Å、リンを２．５％
ドーピングしたａ−Ｓｉ（ｎ＋）１６を３００Å堆積す
る。この時基板温度としては３００℃とする。材料ガス
としてはａ−ＳｉはＳｉＨ4を主たる成分とするガス
を、ａ−Ｓｉ（ｎ＋）にはＳｉＨ4とＰＨ3との混合ガス
を使用する。その後、ａ−Ｓｉをパターン化してアレイ
状にする。プラズマ膜のエッチングにはＳＦ6ガスによ
るドライエッチ法を用いる。このとき図４（ｃ）のよう
に端子付近のＩＴＯと画素電極のＩＴＯ膜が露出するよ
うにＳｉＮを除去しておくことが必要である。この上に
ＴＦＴのドレイン電極を兼ねる信号配線１８、ソース電
極用のＣｒ／Ａｌ−Ｔａ（Ｔａの濃度１．５原子％）を
それぞれ１０００Å、４０００Åの厚みにスパッタリン
グにて形成し、パターン化する。この時図４（ｄ）のよ
うになる。この後ドレイン電極をマスクとしてａ−Ｓｉ
（ｎ＋）１６をドライエッチングする。最後に、保護膜
としてＳｉＮを１μｍ形成し端子部上のＳｉＮを除去し
て後、化成バスラインＬとゲート端子Ｇ１，Ｇ２との間
を機械的に切断して、ＴＦＴ基板が完成する（図４
（ｅ）参照）。
【００１８】図１では各画素が列をなすように配置した
場合を示したが、半ピッチずれた配置でも良い。また、
付加容量Ｃａｄｄがない場合でも全く同様に製作できる
ことは勿論である。ここではＡｌ材料としてＡｌにＴａ
を添加した合金を使用したがＴｉやＴａとＴｉを同時に
添加した合金でも良い。この場合添加する量は１．５原
子％以下が抵抗やエッチング残渣の点から望ましい。
場合を示したが、半ピッチずれた配置でも良い。また、
付加容量Ｃａｄｄがない場合でも全く同様に製作できる
ことは勿論である。ここではＡｌ材料としてＡｌにＴａ
を添加した合金を使用したがＴｉやＴａとＴｉを同時に
添加した合金でも良い。この場合添加する量は１．５原
子％以下が抵抗やエッチング残渣の点から望ましい。
【００１９】次に、対向電極及び青、赤、緑のカラーフ
イルタアレーを持つ透光性基板と、上記により製造した
ＴＦＴ基板とを厚み７．３μｍのスペーサを用いて貼り
あわせ、間に液晶を封止し、液晶表示パネルを完成し
た。以下その構造を簡単に説明する。
イルタアレーを持つ透光性基板と、上記により製造した
ＴＦＴ基板とを厚み７．３μｍのスペーサを用いて貼り
あわせ、間に液晶を封止し、液晶表示パネルを完成し
た。以下その構造を簡単に説明する。
【００２０】図５にカラー液晶表示パネルの断面全体構
造を示す。液晶ＬＣを基準に下部には透明ガラス基板１
０上にＴＦＴ等を形成したＴＦＴ基板が配置され、上部
にはカラーフイルタＦＩＬ，遮光用ブラックマトリクス
ＢＭ等が形成された透明ガラス基板１０ｂが配置されて
いる。
造を示す。液晶ＬＣを基準に下部には透明ガラス基板１
０上にＴＦＴ等を形成したＴＦＴ基板が配置され、上部
にはカラーフイルタＦＩＬ，遮光用ブラックマトリクス
ＢＭ等が形成された透明ガラス基板１０ｂが配置されて
いる。
【００２１】図５の中央部分は１画素部分の断面を示
し、左側は透明ガラス基板１０及び１０ｂの左側縁部分
で外部引出線の存在する部分の断面を示し、右側は透明
ガラス基板及び１０ｂの右側縁部で外部引出線の存在し
ない部分の断面を示している。図５の左側、右側のそれ
ぞれに示すシール材ＳＬは、液晶ＬＣを封止するように
構成されており、液晶封入口（図示していない）を除く
透明ガラス基板１０及び１０ｂの縁周囲全体に沿って形
成されている。シール材ＳＬは、例えば、エポキシ樹脂
で形成されている。
し、左側は透明ガラス基板１０及び１０ｂの左側縁部分
で外部引出線の存在する部分の断面を示し、右側は透明
ガラス基板及び１０ｂの右側縁部で外部引出線の存在し
ない部分の断面を示している。図５の左側、右側のそれ
ぞれに示すシール材ＳＬは、液晶ＬＣを封止するように
構成されており、液晶封入口（図示していない）を除く
透明ガラス基板１０及び１０ｂの縁周囲全体に沿って形
成されている。シール材ＳＬは、例えば、エポキシ樹脂
で形成されている。
【００２２】前記上部透明ガラス基板１０ｂ側の共通透
明画素電極１７ｂは、少なくとも１個所において、銀ペ
ースト材ＳＩＬによって、下部透明ガラス基板１０側に
形成された外部引出線１７´に接続されている。この外
部引出線は、前述したゲート電極、ソース電極、ドレイ
ン電極のそれぞれと同一製造工程で形成される。
明画素電極１７ｂは、少なくとも１個所において、銀ペ
ースト材ＳＩＬによって、下部透明ガラス基板１０側に
形成された外部引出線１７´に接続されている。この外
部引出線は、前述したゲート電極、ソース電極、ドレイ
ン電極のそれぞれと同一製造工程で形成される。
【００２３】配向膜ＯＲＩ１及びＯＲＩ２、透明電極１
７、共通透明画素電極１７ｂ、保護膜２０及び２０ｂ、
絶縁膜であるＳｉＮ１４のそれぞれの層は、シール材Ｓ
Ｌの内側に形成される。偏光板ＰＯＬ１，ＰＯＬ２は、
下部透明ガラス基板１０、上部透明ガラス基板１０ｂの
それぞれの外側の表面に形成されている。
７、共通透明画素電極１７ｂ、保護膜２０及び２０ｂ、
絶縁膜であるＳｉＮ１４のそれぞれの層は、シール材Ｓ
Ｌの内側に形成される。偏光板ＰＯＬ１，ＰＯＬ２は、
下部透明ガラス基板１０、上部透明ガラス基板１０ｂの
それぞれの外側の表面に形成されている。
【００２４】液晶ＬＣは、液晶分子の向きを設定する下
部配向膜ＯＲＩ１及びＯＲＩ２の間に封入され、シール
材ＳＬによってシールされている。
部配向膜ＯＲＩ１及びＯＲＩ２の間に封入され、シール
材ＳＬによってシールされている。
【００２５】下部配向膜ＯＲＩ１は、下部透明ガラス基
板１０側の保護膜２０の上部に形成されている。
板１０側の保護膜２０の上部に形成されている。
【００２６】上部透明ガラス基板１０ｂの内側（液晶
側）の表面には、遮光膜ＢＭ、カラーフイルタＦＩＬ、
保護膜２０ｂ、共通透明画素電極１７ｂ及び上部配向膜
ＯＲＩ２が順次積層して設けられている。
側）の表面には、遮光膜ＢＭ、カラーフイルタＦＩＬ、
保護膜２０ｂ、共通透明画素電極１７ｂ及び上部配向膜
ＯＲＩ２が順次積層して設けられている。
【００２７】図６に液晶表示装置の一実施例を示す。こ
の装置は、液晶表示パネル８１と、該液晶表示パネルに
映像信号を与えるための映像信号駆動回路８３と、該液
晶表示パネルに走査信号を与えるための走査回路８４
と、該映像信号駆動回路及び走査回路にＴＦＴ情報を与
えるための制御回路８２を有する。制御回路８２は電源
回路、上位演算処理装置からの情報をＴＦＴ情報に変換
する回路等を含む。前記実施例で得た液晶表示パネルを
それぞれ用いてこの装置に組み込んだところ、何れも質
の高い画像が得られた。
の装置は、液晶表示パネル８１と、該液晶表示パネルに
映像信号を与えるための映像信号駆動回路８３と、該液
晶表示パネルに走査信号を与えるための走査回路８４
と、該映像信号駆動回路及び走査回路にＴＦＴ情報を与
えるための制御回路８２を有する。制御回路８２は電源
回路、上位演算処理装置からの情報をＴＦＴ情報に変換
する回路等を含む。前記実施例で得た液晶表示パネルを
それぞれ用いてこの装置に組み込んだところ、何れも質
の高い画像が得られた。
【００２８】
【発明の効果】本発明により、ＴＦＴ基板の製造工程を
１２％短縮でき、さらに歩留を約５％向上でき、コスト
低減を図ることができた。
１２％短縮でき、さらに歩留を約５％向上でき、コスト
低減を図ることができた。
【図１】本発明の一実施例を示す図。
【図２】従来技術の説明図。
【図３】ＡｌとＩＴＯとの接触性を示す図。
【図４】本発明の各部分の詳細を説明するための図。
【図５】本発明のＴＦＴ基板を用いた液晶表示パネルの
実施例を示す図。
実施例を示す図。
【図６】本発明のＴＦＴ基板を用いた液晶表示装置の実
施例を示す図。
施例を示す図。
１０，１０ｂ・・・基板、１１・・・Ｃｒ、１２・・・
Ａｌ−Ｔａ合金材料、１３・・・Ａｌ2Ｏ3、１４・・・
ＳｉＮ、１５・・・ａ−Ｓｉ（ｉ）、１６・・・ａ−Ｓ
ｉ（ｎ＋）、１７・・・透明電極、１７ｂ・・・共通透
明画素電極、１８・・・信号配線、１８´・・・ソース
電極、２０，２０ｂ・・・保護膜、８１・・・液晶表示
パネル、８２・・・制御回路、８３・・・映像信号駆動
回路、８４・・・走査回路、Ｇ1，Ｇ2・・・ゲート端
子、Ｇ1′，Ｇ2′・・・ゲート配線、Ｄ1，Ｄ2・・・ド
レイン端子、Ｌ・・・化成バスライン、ｌ2・・・切断
線、ｌ1・・・化成境界線、Ｃａｄｄ・・・付加容量、
ＰＡＤ・・・化成端子、ＯＲＩ１，ＯＲＩ２・・・配向
膜、ＰＯＬ１，ＰＯＬ２・・・偏光板、ＦＩＬ・・・カ
ラーフイルタ、ＬＣ・・・液晶、ＢＭ・・・ブラックマ
トリクス、ＢＬ・・・バックライト。
Ａｌ−Ｔａ合金材料、１３・・・Ａｌ2Ｏ3、１４・・・
ＳｉＮ、１５・・・ａ−Ｓｉ（ｉ）、１６・・・ａ−Ｓ
ｉ（ｎ＋）、１７・・・透明電極、１７ｂ・・・共通透
明画素電極、１８・・・信号配線、１８´・・・ソース
電極、２０，２０ｂ・・・保護膜、８１・・・液晶表示
パネル、８２・・・制御回路、８３・・・映像信号駆動
回路、８４・・・走査回路、Ｇ1，Ｇ2・・・ゲート端
子、Ｇ1′，Ｇ2′・・・ゲート配線、Ｄ1，Ｄ2・・・ド
レイン端子、Ｌ・・・化成バスライン、ｌ2・・・切断
線、ｌ1・・・化成境界線、Ｃａｄｄ・・・付加容量、
ＰＡＤ・・・化成端子、ＯＲＩ１，ＯＲＩ２・・・配向
膜、ＰＯＬ１，ＰＯＬ２・・・偏光板、ＦＩＬ・・・カ
ラーフイルタ、ＬＣ・・・液晶、ＢＭ・・・ブラックマ
トリクス、ＢＬ・・・バックライト。
Claims (9)
- 【請求項１】絶縁性基板上に形成された複数本のゲート
端子とそれに延在する複数本のゲート配線と、これと交
差して配置された複数本の信号配線と、前記ゲート配線
と信号配線との交点に薄膜トランジスタを配置してなる
薄膜トランジスタ基板において、前記ゲート端子が、透
明導電膜だけで構成され、且つ、その先端部においてＣ
ｒ膜を介して前記ゲート配線と電気的に接続されている
ことを特徴とする薄膜トランジスタ基板。 - 【請求項２】前記ゲート配線がＡｌ合金からなることを
特徴とする請求項１記載の薄膜トランジスタ基板。 - 【請求項３】前記Ａｌ合金がＴａ、Ｔｉのすくなくとも
何れかを含むことを特徴とする請求項１又は請求項２記
載の薄膜トランジスタ基板。 - 【請求項４】前記薄膜トランジスタのゲート絶縁膜が前
記Ａｌ合金の陽極酸化膜を含むことを特徴とする請求項
１、２、３の何れかに記載の薄膜トランジスタ基板。 - 【請求項５】上記透明導電膜は酸化インジュウム膜であ
ることを特徴とする請求項１，２，３，４の何れかに記
載の薄膜トランジスタ基板。 - 【請求項６】前記ゲート端子及び画素電極の形成工程
が、透明導電膜とその上に形成されたＣｒ膜の２層構造
膜でパターン化を行いその後上記Ｃｒ膜を除去して透明
導電膜のみにする工程と前記透明導電からなる端子に電
流を通じることによって前記陽極酸化を行う工程とを有
することを特徴とする請求項１、２、３、４の何れかに
記載の薄膜トランジスタ基板の製造方法。 - 【請求項７】請求項１ないし４の何れかに記載の薄膜ト
ランジスタ基板を有することを特徴とする液晶表示パネ
ル。 - 【請求項８】請求項７記載の液晶表示パネルと、該液晶
表示パネルに映像信号を与えるための映像信号駆動回路
と、走査信号を与えるための走査回路と、該映像信号駆
動回路及び該走査回路に液晶表示パネル用の情報を与え
るための制御回路とを有することを特徴とする液晶表示
装置。 - 【請求項９】上記透明導電膜は、酸化インジュウム膜で
あることを特徴とする請求項６記載の薄膜トランジスタ
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24452192A JPH0695150A (ja) | 1992-09-14 | 1992-09-14 | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24452192A JPH0695150A (ja) | 1992-09-14 | 1992-09-14 | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0695150A true JPH0695150A (ja) | 1994-04-08 |
Family
ID=17119926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24452192A Pending JPH0695150A (ja) | 1992-09-14 | 1992-09-14 | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695150A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230382A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
| KR100357218B1 (ko) * | 1999-03-16 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 액정표시장치 |
| US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| WO2016195039A1 (ja) * | 2015-06-05 | 2016-12-08 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置 |
-
1992
- 1992-09-14 JP JP24452192A patent/JPH0695150A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09230382A (ja) * | 1996-02-28 | 1997-09-05 | Nec Corp | 薄膜トランジスタアレイ基板の製造方法 |
| US7532292B2 (en) | 1996-10-22 | 2009-05-12 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US6933996B2 (en) | 1996-10-22 | 2005-08-23 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7158205B2 (en) | 1996-10-22 | 2007-01-02 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7184105B2 (en) | 1996-10-22 | 2007-02-27 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device having the same |
| US7324171B2 (en) | 1996-10-22 | 2008-01-29 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7868961B2 (en) | 1996-10-22 | 2011-01-11 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8107049B2 (en) | 1996-10-22 | 2012-01-31 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8358396B2 (en) | 1996-10-22 | 2013-01-22 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8525968B2 (en) | 1996-10-22 | 2013-09-03 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| US8749748B2 (en) | 1996-10-22 | 2014-06-10 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| KR100357218B1 (ko) * | 1999-03-16 | 2002-11-18 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 액정표시장치 |
| WO2016195039A1 (ja) * | 2015-06-05 | 2016-12-08 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5585290A (en) | Method of manufacturing a thin film transistor substrate | |
| US5285301A (en) | Liquid crystal display device having peripheral dummy lines | |
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| KR100238795B1 (ko) | 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법 | |
| US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
| JP3059487B2 (ja) | 液晶表示装置 | |
| JPH10270710A (ja) | 液晶表示装置及びその製造方法 | |
| JP3152193B2 (ja) | 薄膜トランジスタアレイ基板およびその製造方法 | |
| US7982837B2 (en) | Liquid crystal display device and its manufacturing method | |
| JPH0695150A (ja) | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 | |
| JP3125411B2 (ja) | 液晶表示装置 | |
| JP4381691B2 (ja) | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 | |
| JP3362413B2 (ja) | 液晶表示装置 | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH06160877A (ja) | 薄膜配線構造及びそれを用いた液晶表示装置 | |
| JPH08262491A (ja) | 液晶表示素子およびその製造方法 | |
| JP2002190600A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002270847A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH05232517A (ja) | 液晶表示装置用基板およびその製造方法 | |
| WO1996030801A1 (fr) | Affichage a cristaux liquides | |
| JP2002190603A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH07253593A (ja) | 液晶表示装置の製造方法 | |
| JP2001217426A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH06104435A (ja) | 薄膜トランジスタ基板の製造方法 |