JPH09230382A - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JPH09230382A JPH09230382A JP4104996A JP4104996A JPH09230382A JP H09230382 A JPH09230382 A JP H09230382A JP 4104996 A JP4104996 A JP 4104996A JP 4104996 A JP4104996 A JP 4104996A JP H09230382 A JPH09230382 A JP H09230382A
- Authority
- JP
- Japan
- Prior art keywords
- light
- etching
- film transistor
- array substrate
- providing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000011521 glass Substances 0.000 claims abstract description 7
- 230000007547 defect Effects 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000001035 drying Methods 0.000 abstract description 2
- 238000009751 slip forming Methods 0.000 abstract description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract 1
- 238000001312 dry etching Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010027146 Melanoderma Diseases 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133509—Filters, e.g. light shielding masks
- G02F1/133512—Light shielding layers, e.g. black matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】製造工程を増加すること無しに明点欠陥の少な
いＴＦＴアレイ基板を製造することにある。 【解決手段】本発明によるＴＦＴアレイ基板は、第２の
配線群６と透明電極膜４間のスペースに遮光パターン２
を形成した場合に、薄膜トランジスタを構成する半導体
層であるａ−Ｓｉ膜３を故意に残すことで、遮光膜を表
出させることなく明点欠陥を減少させることが可能な絶
縁膜トレンチ５を形成している。
いＴＦＴアレイ基板を製造することにある。 【解決手段】本発明によるＴＦＴアレイ基板は、第２の
配線群６と透明電極膜４間のスペースに遮光パターン２
を形成した場合に、薄膜トランジスタを構成する半導体
層であるａ−Ｓｉ膜３を故意に残すことで、遮光膜を表
出させることなく明点欠陥を減少させることが可能な絶
縁膜トレンチ５を形成している。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配
置された配線群と薄膜トランジスタで構成される薄膜ト
ランジスタアレイ基板の製造方法に関する。
置された配線群と薄膜トランジスタで構成される薄膜ト
ランジスタアレイ基板の製造方法に関する。
【０００２】
【従来の技術】近年、ガラス等の大型基板表面に形成し
たスイッチングアレイよりなるアクティブマトリクス液
晶パネルが実用化され、ＣＲＴに代る薄型軽量表示装置
として脚光を浴びている。マトリクス状に配置されるス
イッチング用アクティブ素子ならびにそれらを結ぶ配線
の搭載されるアクティブマトリクスアレイ基板は、半導
体薄膜、絶縁性薄膜や導電性薄膜をガラス基板の片側表
面全体に堆積、パターン化することを順次繰返すことで
形成される。
たスイッチングアレイよりなるアクティブマトリクス液
晶パネルが実用化され、ＣＲＴに代る薄型軽量表示装置
として脚光を浴びている。マトリクス状に配置されるス
イッチング用アクティブ素子ならびにそれらを結ぶ配線
の搭載されるアクティブマトリクスアレイ基板は、半導
体薄膜、絶縁性薄膜や導電性薄膜をガラス基板の片側表
面全体に堆積、パターン化することを順次繰返すことで
形成される。
【０００３】スイッチング用アクティブ素子としては薄
膜トランジスタ（以下ＴＦＴと略す）が用いられてい
る。ＴＦＴは複数の行及び列のマトリクス状に配置され
ている。同一の行に配列されているＴＦＴはそのゲート
電極同士が第１の配線群（以下ゲート配線と略す）で接
続されており、この配線はゲート駆動信号を受ける為の
ゲート電極端子に導出接続される。また、同一の列に配
列されているＴＦＴはそのドレイン電極同士が第２の配
線群（以下ドレイン配線と略す）で接続されており、こ
の配線はドレイン信号を受ける為のドレイン電極端子に
導出接続されている。各ＴＦＴのソース電極には透明導
体（以下画素電極と略す）が接続されている。
膜トランジスタ（以下ＴＦＴと略す）が用いられてい
る。ＴＦＴは複数の行及び列のマトリクス状に配置され
ている。同一の行に配列されているＴＦＴはそのゲート
電極同士が第１の配線群（以下ゲート配線と略す）で接
続されており、この配線はゲート駆動信号を受ける為の
ゲート電極端子に導出接続される。また、同一の列に配
列されているＴＦＴはそのドレイン電極同士が第２の配
線群（以下ドレイン配線と略す）で接続されており、こ
の配線はドレイン信号を受ける為のドレイン電極端子に
導出接続されている。各ＴＦＴのソース電極には透明導
体（以下画素電極と略す）が接続されている。
【０００４】近年、液晶表示装置の低消費電力化が求め
られ、液晶パネルでは光透過率を向上する事が必要とな
ってきている。光透過率を向上させる方法として、ゲー
トおよびドレイン配線の細線化、ドレイン配線と画素電
極間スペースの縮小、ＴＦＴアレイ基板と対向基板（カ
ラーフィルター等）の重ね合わせマージンの縮小等が考
慮されるがいずれの場合も製造歩留まりとのトレードオ
フ関係にある。
られ、液晶パネルでは光透過率を向上する事が必要とな
ってきている。光透過率を向上させる方法として、ゲー
トおよびドレイン配線の細線化、ドレイン配線と画素電
極間スペースの縮小、ＴＦＴアレイ基板と対向基板（カ
ラーフィルター等）の重ね合わせマージンの縮小等が考
慮されるがいずれの場合も製造歩留まりとのトレードオ
フ関係にある。
【０００５】薄膜トランジスタアレイ基板では、パネル
光透過率を大きくする目的で画素電極を大きくするため
に、ゲート及びドレイン配線と画素電極のスペースは極
力小さくされていた。特にドレイ配線と画素電極は同一
の層に形成されるので、エッチング残渣による短絡を起
こし易く画素欠陥の原因となっていた。ＴＦＴを構成す
るａ−Ｓｉ膜の残渣によって短絡される場合は、ａ−Ｓ
ｉの高抵抗状態で接続される為に、透明電極にかかる電
位が不安定となり明点欠陥となる。
光透過率を大きくする目的で画素電極を大きくするため
に、ゲート及びドレイン配線と画素電極のスペースは極
力小さくされていた。特にドレイ配線と画素電極は同一
の層に形成されるので、エッチング残渣による短絡を起
こし易く画素欠陥の原因となっていた。ＴＦＴを構成す
るａ−Ｓｉ膜の残渣によって短絡される場合は、ａ−Ｓ
ｉの高抵抗状態で接続される為に、透明電極にかかる電
位が不安定となり明点欠陥となる。
【０００６】これに対してドレイン配線や画素電極を形
成する導電体エッチング残渣による短絡で発生する画素
欠陥は、ドレイン配線の電極がそのまま画素電極に印加
されるために暗点（黒点欠陥）と呼ばれる欠陥となっ
た。
成する導電体エッチング残渣による短絡で発生する画素
欠陥は、ドレイン配線の電極がそのまま画素電極に印加
されるために暗点（黒点欠陥）と呼ばれる欠陥となっ
た。
【０００７】このうち明点欠陥をなくすための従来の技
術としては、ドレイン配線と画素電極間のスペースに、
コンタクトホール工程時にトレンチを設ける構造があ
る。トレンチを設けることで、ドレイン配線と画素電極
との間に薄膜トランジスタを構成するａ−Ｓｉパターン
の残渣が存在した場合でも、その後のコンタクトホール
エッチングをドライエッチングで実行することで、ａ−
Ｓｉ残渣が切断される。これによって明点欠陥が修正さ
れていた。
術としては、ドレイン配線と画素電極間のスペースに、
コンタクトホール工程時にトレンチを設ける構造があ
る。トレンチを設けることで、ドレイン配線と画素電極
との間に薄膜トランジスタを構成するａ−Ｓｉパターン
の残渣が存在した場合でも、その後のコンタクトホール
エッチングをドライエッチングで実行することで、ａ−
Ｓｉ残渣が切断される。これによって明点欠陥が修正さ
れていた。
【０００８】しかるに図３の断面図に示すように、遮光
パターン２を追加した場合、この部分にａ−Ｓｉ膜残渣
を切断する目的のトレンチを設けると、遮光パターン上
の絶縁膜が除去されることになり遮光パターンは表出す
ることになる。よって、後工程でドレイン配線のエッチ
ングにさらされることになり、遮光パターンがエッチン
グされる為に遮光の目的は果たすことが出来ない。そこ
で従来は遮光パターンを設ける場合には、図３で示され
る様に薄膜トランジスタ保護膜（ＳｉＮｘ：０．２μ
ｍ）１３にトレンチを設け、エッチングをドライエッチ
ングとすることで、遮光パターンを表出すること無しに
ａ−Ｓｉ膜残渣を切断することが実施されていた。
パターン２を追加した場合、この部分にａ−Ｓｉ膜残渣
を切断する目的のトレンチを設けると、遮光パターン上
の絶縁膜が除去されることになり遮光パターンは表出す
ることになる。よって、後工程でドレイン配線のエッチ
ングにさらされることになり、遮光パターンがエッチン
グされる為に遮光の目的は果たすことが出来ない。そこ
で従来は遮光パターンを設ける場合には、図３で示され
る様に薄膜トランジスタ保護膜（ＳｉＮｘ：０．２μ
ｍ）１３にトレンチを設け、エッチングをドライエッチ
ングとすることで、遮光パターンを表出すること無しに
ａ−Ｓｉ膜残渣を切断することが実施されていた。
【０００９】
【発明が解決しようとする課題】従来の技術に示したト
レンチ挿入は、ａ−Ｓｉ膜残渣を切断し明点欠陥を減少
させる効果を有していた。また、遮光パターンを有する
素子においてトレンチを設ける方法は、ａ−Ｓｉ膜残渣
を切断するためのエッチングをドライエッチングで行う
必要があった。しかし、薄膜トランジスタ保護膜のエッ
チング工程は大量一括処理が可能なウエットプロセスで
行える工程である。それをドライプロセスで行うことは
大量処理が行えないためにローディング増加等の問題が
発生する。
レンチ挿入は、ａ−Ｓｉ膜残渣を切断し明点欠陥を減少
させる効果を有していた。また、遮光パターンを有する
素子においてトレンチを設ける方法は、ａ−Ｓｉ膜残渣
を切断するためのエッチングをドライエッチングで行う
必要があった。しかし、薄膜トランジスタ保護膜のエッ
チング工程は大量一括処理が可能なウエットプロセスで
行える工程である。それをドライプロセスで行うことは
大量処理が行えないためにローディング増加等の問題が
発生する。
【００１０】本発明が解決しようとする課題は、ＴＦＴ
アレイ基板に遮光パターンを設けた場合においても、ト
レンチを設けることを可能とし、ＴＦＴアレイ基板の製
造工程ローディングを増加させること無く明点欠陥の原
因となる半導体層のエッチング残渣を切断することにあ
る。
アレイ基板に遮光パターンを設けた場合においても、ト
レンチを設けることを可能とし、ＴＦＴアレイ基板の製
造工程ローディングを増加させること無く明点欠陥の原
因となる半導体層のエッチング残渣を切断することにあ
る。
【００１１】
【課題を解決するための手段】本発明によればガラス基
板上に、平行に配置形成されたゲート電極を構成する第
１の配線群と同一面上に遮光用パターンとを設ける工程
と、この第１配線群と遮光用パターンを覆う様に第１の
絶縁膜を設ける工程と、所望ＴＦＴ領域と前記遮光用パ
ターンを少なくとも覆う領域にａ−Ｓｉを設ける工程
と、ａ−Ｓｉの残渣をエッチング除去する領域をエッチ
ングする工程と、薄膜トランジスタのソース電極、ドレ
イン電極を構成する第２の配線群を設ける工程と、前記
ソース電極と接続され表示電極を構成する透明電極膜を
設ける工程とを有することを特徴とする薄膜トランジス
タアレイ基板の製造方法が得られる。なお、ドレイン電
極を構成する第２の配線群は、遮光用パターンを覆うよ
うに設けるａ−Ｓｉと重ならないように設けられてい
る。
板上に、平行に配置形成されたゲート電極を構成する第
１の配線群と同一面上に遮光用パターンとを設ける工程
と、この第１配線群と遮光用パターンを覆う様に第１の
絶縁膜を設ける工程と、所望ＴＦＴ領域と前記遮光用パ
ターンを少なくとも覆う領域にａ−Ｓｉを設ける工程
と、ａ−Ｓｉの残渣をエッチング除去する領域をエッチ
ングする工程と、薄膜トランジスタのソース電極、ドレ
イン電極を構成する第２の配線群を設ける工程と、前記
ソース電極と接続され表示電極を構成する透明電極膜を
設ける工程とを有することを特徴とする薄膜トランジス
タアレイ基板の製造方法が得られる。なお、ドレイン電
極を構成する第２の配線群は、遮光用パターンを覆うよ
うに設けるａ−Ｓｉと重ならないように設けられてい
る。
【００１２】
【発明の実施の形態】以下、図面により本発明の実施の
形態を詳細に説明する。図１は本発明による薄膜トラン
ジスタアレイ基板の製造工程を示す断面図である。図２
は、図１の製造方法によって形成された薄膜トランジス
タアレイ基板の断面図である。まず、図１（ａ）に示す
ように、ガラス基板上に、金属膜（例：Ｃｒ約０．１４
μｍ）で第１の配線群（ゲート電極）１を形成する。こ
の時、遮光パターン２を同一の工程において形成する。
次にプラズマＣＶＤ等で絶縁膜９（例：ＳｉＮｘ約０．
５μｍ）とａ−Ｓｉ膜（例：ａ−Ｓｉ約０．４μｍ）を
連続的に成膜し、ＰＲ工程を経て薄膜トランジスタを形
成するａ−Ｓｉ膜１０を形成し、さらに本発明の特徴で
あるａ−Ｓｉ残し膜３を同時に形成する。次に、図１
（ｂ）に示すように、第１の配線群１と上層金属との接
続をとるためのコンタクトホールを形成する為のＰＲ工
程でレジスト塗布、露光、現像を行う。フォトレジスト
１１にはａ−Ｓｉ層を切断する目的でトレンチ用スリッ
トがあけられている。この基板をドライエッチング装置
によってエッチングを行う。図３（ｃ）は、ドライエッ
チングを行いレジスト１１を剥離した状態を示す断面図
である。この図３（ｃ）において、スリットを設けた部
分の絶縁膜９とａ−Ｓｉ残し膜３はエッチィングされる
が、ａ−Ｓｉ残し膜３が形成されている部分は、ａ−Ｓ
ｉ残し膜をエッチングした後、絶縁膜９をエッチングす
るので、絶縁膜９の膜厚に合わせてエッチング時間を設
定された装置を使用する場合は、図のように絶縁膜９が
約０．３μｍ残ることになり遮光パターン２は表出する
ことは無い。
形態を詳細に説明する。図１は本発明による薄膜トラン
ジスタアレイ基板の製造工程を示す断面図である。図２
は、図１の製造方法によって形成された薄膜トランジス
タアレイ基板の断面図である。まず、図１（ａ）に示す
ように、ガラス基板上に、金属膜（例：Ｃｒ約０．１４
μｍ）で第１の配線群（ゲート電極）１を形成する。こ
の時、遮光パターン２を同一の工程において形成する。
次にプラズマＣＶＤ等で絶縁膜９（例：ＳｉＮｘ約０．
５μｍ）とａ−Ｓｉ膜（例：ａ−Ｓｉ約０．４μｍ）を
連続的に成膜し、ＰＲ工程を経て薄膜トランジスタを形
成するａ−Ｓｉ膜１０を形成し、さらに本発明の特徴で
あるａ−Ｓｉ残し膜３を同時に形成する。次に、図１
（ｂ）に示すように、第１の配線群１と上層金属との接
続をとるためのコンタクトホールを形成する為のＰＲ工
程でレジスト塗布、露光、現像を行う。フォトレジスト
１１にはａ−Ｓｉ層を切断する目的でトレンチ用スリッ
トがあけられている。この基板をドライエッチング装置
によってエッチングを行う。図３（ｃ）は、ドライエッ
チングを行いレジスト１１を剥離した状態を示す断面図
である。この図３（ｃ）において、スリットを設けた部
分の絶縁膜９とａ−Ｓｉ残し膜３はエッチィングされる
が、ａ−Ｓｉ残し膜３が形成されている部分は、ａ−Ｓ
ｉ残し膜をエッチングした後、絶縁膜９をエッチングす
るので、絶縁膜９の膜厚に合わせてエッチング時間を設
定された装置を使用する場合は、図のように絶縁膜９が
約０．３μｍ残ることになり遮光パターン２は表出する
ことは無い。
【００１３】次に、図１（ｄ）に示すように、第２の配
線群６及び薄膜トランジスタ部ソース電極１２、ドレイ
ン電極７（例：Ｃｒ０．１４μｍ）、透明電極４（例：
ＩＴＯ０．０４μｍ）を形成する。この後チャンネルエ
ッチングを行う。最後に図１（ｅ）に示すように、薄膜
トランジスタ保護膜１３（例：ＳｉＮｘ０．２μｍ）を
形成してＴＦＴアレイ基板が完成する。図２は、この完
成したＴＦＴアレイ基板を示している。
線群６及び薄膜トランジスタ部ソース電極１２、ドレイ
ン電極７（例：Ｃｒ０．１４μｍ）、透明電極４（例：
ＩＴＯ０．０４μｍ）を形成する。この後チャンネルエ
ッチングを行う。最後に図１（ｅ）に示すように、薄膜
トランジスタ保護膜１３（例：ＳｉＮｘ０．２μｍ）を
形成してＴＦＴアレイ基板が完成する。図２は、この完
成したＴＦＴアレイ基板を示している。
【００１４】
【発明の効果】本発明は、第１の配線群（ゲート電極）
と同一の工程で形成する遮光パターンを持つ画素におい
ても、製造工程をなんら変更すること無く、ａ−ＳｉＰ
Ｒ時に遮光パターン上に覆うようにパターンを残すこと
によって、明点欠陥の原因となるａ−Ｓｉエッチング残
渣を切断するトレンチを設けることが可能となり、明点
欠陥のない薄膜トランジスタアレイ基板を提供すること
ができる。
と同一の工程で形成する遮光パターンを持つ画素におい
ても、製造工程をなんら変更すること無く、ａ−ＳｉＰ
Ｒ時に遮光パターン上に覆うようにパターンを残すこと
によって、明点欠陥の原因となるａ−Ｓｉエッチング残
渣を切断するトレンチを設けることが可能となり、明点
欠陥のない薄膜トランジスタアレイ基板を提供すること
ができる。
【図１】（ａ）〜（ｅ）は本発明の実施の形態を示す薄
膜トランジスタアレイ基板の製造工程の断面図である。
膜トランジスタアレイ基板の製造工程の断面図である。
【図２】図１の製造方法によって形成された薄膜トラン
ジスタアレイ基板の断面図である。
ジスタアレイ基板の断面図である。
【図３】従来実施されていた製造方法による薄膜トラン
ジスタアレイ基板の断面図である。
ジスタアレイ基板の断面図である。
１ 第１の配線群（ゲート電極） ２ 遮光パターン ３ ａ−Ｓｉ残し膜 ４ 透明電極（画素電極）膜 ５ 絶縁膜トレンチ ６ 第２の配線群 ７ ドレイン電極 ８ ガラス基板 ９ 絶縁膜 １０ 薄膜トランジスタ部ａ−Ｓｉ膜 １１ フォトレジスト １２ ソース電極 １３ 薄膜トランジスタ保護膜 １４ 薄膜トランジスタ保護膜部トレンチ
Claims (2)
- 【請求項１】 ガラス基板上に、平行に配置形成された
ゲート電極を構成する第１の配線群と同一面上に遮光用
パターンとを設ける工程と、この第１配線群と遮光用パ
ターンを覆う様に第１の絶縁膜を設ける工程と、所望Ｔ
ＦＴ領域と前記遮光用パターンを少なくとも覆う領域に
ａ−Ｓｉを設ける工程と、ａ−Ｓｉの残渣をエッチング
除去する領域をエッチングする工程と、薄膜トランジス
タのソース電極、ドレイン電極を構成する第２の配線群
を設ける工程と、前記ソース電極と接続され表示電極を
構成する透明電極膜を設ける工程とを有することを特徴
とする薄膜トランジスタアレイ基板の製造方法。 - 【請求項２】 前記遮光用パターンを覆う様に設けるａ
−Ｓｉと重ならない様に第２の配線群を設けることを特
徴とする請求項１記載の薄膜トランジスタアレイ基板の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104996A JP2776360B2 (ja) | 1996-02-28 | 1996-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
| KR1019970005816A KR100241579B1 (ko) | 1996-02-28 | 1997-02-25 | 박막 트랜지스터 어레이기판 제조방법 |
| US08/806,987 US5824564A (en) | 1996-02-28 | 1997-02-26 | Method of manufacturing thin-film transistor array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104996A JP2776360B2 (ja) | 1996-02-28 | 1996-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09230382A true JPH09230382A (ja) | 1997-09-05 |
| JP2776360B2 JP2776360B2 (ja) | 1998-07-16 |
Family
ID=12597557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4104996A Expired - Lifetime JP2776360B2 (ja) | 1996-02-28 | 1996-02-28 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5824564A (ja) |
| JP (1) | JP2776360B2 (ja) |
| KR (1) | KR100241579B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014149410A (ja) * | 2013-02-01 | 2014-08-21 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板およびその製造方法 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9153632B2 (en) | 2013-03-27 | 2015-10-06 | Samsung Display Co., Ltd. | Organic light emitting device display and manufacturing method thereof |
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738289B2 (ja) * | 1993-12-30 | 1998-04-08 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| KR100646780B1 (ko) * | 1999-08-12 | 2006-11-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100759977B1 (ko) * | 2001-08-20 | 2007-09-18 | 삼성전자주식회사 | 빛샘 방지 구조를 가지는 박막 트랜지스터 기판 |
| CN104992948B (zh) * | 2015-06-03 | 2018-07-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制作方法 |
| CN105448936B (zh) * | 2016-01-04 | 2019-07-23 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN111682030A (zh) * | 2020-06-22 | 2020-09-18 | 成都中电熊猫显示科技有限公司 | 修补后的阵列基板及修补方法、显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695150A (ja) * | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
| JPH06138487A (ja) * | 1992-10-29 | 1994-05-20 | Hitachi Ltd | 半導体装置と液晶表示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810705B2 (ja) * | 1986-11-21 | 1996-01-31 | 株式会社日立製作所 | 集積回路装置 |
| US5231039A (en) * | 1988-02-25 | 1993-07-27 | Sharp Kabushiki Kaisha | Method of fabricating a liquid crystal display device |
| JP2624797B2 (ja) * | 1988-09-20 | 1997-06-25 | 株式会社日立製作所 | アクティブマトリクス基板の製造方法 |
| US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
| KR950012702A (ko) * | 1993-10-21 | 1995-05-16 | 이헌조 | 박막트랜지스터 제조방법 |
| KR0184095B1 (ko) * | 1993-12-07 | 1999-04-15 | 사토 후미오 | 표시소자 및 그 제조방법 |
-
1996
- 1996-02-28 JP JP4104996A patent/JP2776360B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-25 KR KR1019970005816A patent/KR100241579B1/ko not_active IP Right Cessation
- 1997-02-26 US US08/806,987 patent/US5824564A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695150A (ja) * | 1992-09-14 | 1994-04-08 | Hitachi Ltd | 薄膜トランジスタ基板及び液晶表示装置及びその製造方法 |
| JPH06138487A (ja) * | 1992-10-29 | 1994-05-20 | Hitachi Ltd | 半導体装置と液晶表示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2014149410A (ja) * | 2013-02-01 | 2014-08-21 | Mitsubishi Electric Corp | 薄膜トランジスタアレイ基板およびその製造方法 |
| US9153632B2 (en) | 2013-03-27 | 2015-10-06 | Samsung Display Co., Ltd. | Organic light emitting device display and manufacturing method thereof |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5824564A (en) | 1998-10-20 |
| KR100241579B1 (ko) | 2000-02-01 |
| JP2776360B2 (ja) | 1998-07-16 |
| KR970063765A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7115913B2 (en) | Array substrate used for a display device and a method of making the same | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US6327443B1 (en) | Liquid crystal display device | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| CN101359634A (zh) | 薄膜晶体管阵列基板制造方法 | |
| KR20000076864A (ko) | 능동 소자 어레이 기판의 제조 방법 | |
| JP2776360B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| US5466620A (en) | Method for fabricating a liquid crystal display device | |
| CN113948532A (zh) | 阵列基板及其制作方法和显示面板 | |
| US8421096B2 (en) | Pixel structure and display panel | |
| CN101621038B (zh) | 有源元件阵列基板的制造方法 | |
| US5523866A (en) | Liquid-crystal display device having slits formed between terminals or along conductors to remove short circuits | |
| KR101268388B1 (ko) | 액정표시소자 제조방법 | |
| KR100707009B1 (ko) | 박막 트랜지스터 액정표시소자 | |
| JP2002111001A (ja) | 配線基板及び配線基板の製造方法 | |
| JPH08248430A (ja) | 液晶表示装置，液晶表示装置の基板およびその基板の分割方法 | |
| KR100232178B1 (ko) | 액정표시장치의 제조방법 | |
| KR101002470B1 (ko) | 액정표시장치 제조방법 | |
| KR100527082B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR20000002472A (ko) | 액정표시장치 제조방법 | |
| KR100595311B1 (ko) | 액정표시 소자의 제조방법 | |
| KR20030058327A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR20070072204A (ko) | 액정표시소자 및 제조방법 | |
| JP2550692B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH08106107A (ja) | 薄膜トランジスタマトリクスの製造方法及び薄膜トランジスタマトリクス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980331 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080501 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090501 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100501 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110501 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120501 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130501 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |