CN111682030A - 修补后的阵列基板及修补方法、显示面板 - Google Patents

修补后的阵列基板及修补方法、显示面板 Download PDF

Info

Publication number
CN111682030A
CN111682030A CN202010572562.9A CN202010572562A CN111682030A CN 111682030 A CN111682030 A CN 111682030A CN 202010572562 A CN202010572562 A CN 202010572562A CN 111682030 A CN111682030 A CN 111682030A
Authority
CN
China
Prior art keywords
array substrate
passivation layer
pixel region
pixel
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010572562.9A
Other languages
English (en)
Inventor
前昌弘
蒋雷
杨宇丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN202010572562.9A priority Critical patent/CN111682030A/zh
Publication of CN111682030A publication Critical patent/CN111682030A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种修补后的阵列基板及修补方法、显示面板。本发明提供的修补后的阵列基板，包括衬底基板和设置在衬底基板上的数据线、扫描线及薄膜晶体管，数据线和扫描线纵横交错排布并限定出多个像素区域，每个像素区域内均设有薄膜晶体管；薄膜晶体管包括设置在衬底基板上并与扫描线连接的栅极、覆盖栅极的栅绝缘层、设置在栅绝缘层上的有源岛以及覆盖有源岛的钝化层；其中，具有缺陷点的像素区域内的钝化层中设有凹槽，凹槽内填充有不透光涂层，以通过不透光涂层使具有缺陷点的像素区域呈现暗点状态。本发明提供的修补后的阵列基板适用于修补各生产工艺步骤中产生的辉点缺陷，且修补结构和修补工艺较为简单。

Description

修补后的阵列基板及修补方法、显示面板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种修补后的阵列基板及修补方法、显示面板。
背景技术
液晶显示面板通常由相对设置的阵列基板、彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶层组成，通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶层中的液晶分子旋转，从而将背光模组的光线折射出来产生画面。
液晶显示面板中，阵列基板由横纵交错的多条数据线和扫描线分割形成多个阵列排布的像素区域，每个像素区域内均设有薄膜晶体管(Thin Film Transistor，简称：TFT)，扫描线为TFT提供开关信号，可控制半导体层使得源极和漏极导通，使源极信号流向像素电极。当像素区域内的显示状态由于一些原因不受该像素区域内的TFT控制时，将会使得该像素区域成为常亮点，即辉点，液晶显示器在显示画面时，该辉点一直存在，成为液晶显示器上的一个点缺陷，从而影响液晶显示器的显示效果。目前，针对辉点缺陷，通常的修复方法是：首先切断该像素区域内漏极与TFT的电连接，然后在阵列基板的过孔处通过激光熔融工艺将像素电极与存储电容线电连接，使得像素电极和存储电容线处于同一电位，将辉点黑点化，从而解决由于TFT出现缺陷无法控制像素区域的显示状态而产生辉点的问题。
然而，在阵列基板制作过程中，可能会在不同工艺步骤中产生辉点缺陷，采用上述修复方法存在无法修复辉点缺陷的情况。
发明内容
本发明提供一种修补后的阵列基板及修补方法、显示面板，适用于修补各生产工艺步骤中产生的辉点缺陷，且修补结构和修补工艺较为简单。
第一方面，本发明提供一种修补后的阵列基板，该阵列基板包括衬底基板和设置在衬底基板上的数据线、扫描线及薄膜晶体管，数据线和扫描线纵横交错排布并限定出多个像素区域，每个像素区域内均设有薄膜晶体管；
薄膜晶体管包括设置在衬底基板上并与扫描线连接的栅极、覆盖栅极的栅绝缘层、设置在栅绝缘层上的有源岛以及覆盖有源岛的钝化层；
其中，具有缺陷点的像素区域内的钝化层中设有凹槽，凹槽内填充有不透光涂层，以通过不透光涂层使具有缺陷点的像素区域呈现暗点状态。
在一种可能的实施方式中，钝化层包括无机绝缘层，凹槽设置在无机绝缘层中。
在一种可能的实施方式中，无机绝缘层的厚度为2-4μm。
在一种可能的实施方式中，钝化层包括依次层叠在栅绝缘层上的无机绝缘层和有机绝缘层，凹槽设置在有机绝缘层中。
在一种可能的实施方式中，无机绝缘层的厚度为3000-4000埃，有机绝缘层的厚度为2-4μm。
在一种可能的实施方式中，不透光涂层为黑色涂层。
在一种可能的实施方式中，该阵列基板还包括设置在钝化层上的像素电极；其中，没有缺陷点的像素区域内，像素电极通过接触孔与有源岛中的漏极连接；具有缺陷点的像素区域内，像素电极被隔离在不透光涂层上。
第二方面，本发明提供一种阵列基板的修补方法，该修补方法包括如下步骤：
在衬底基板上形成钝化层后，确定缺陷点所在的像素区域；
在具有缺陷点的像素区域内的钝化层上形成凹槽，并在凹槽内填充不透光涂层；
在钝化层上形成像素电极；其中，没有缺陷点的像素区域内，像素电极通过接触孔与位于钝化层下方的有源岛中的漏极连接；具有缺陷点的像素区域内，像素电极被隔离在不透光涂层上。
在一种可能的实施方式中，在具有缺陷点的像素区域内的钝化层上形成凹槽，并在凹槽内填充不透光涂层，具体包括：
在具有缺陷点的像素区域内，通过激光去除至少部分钝化层，以在钝化层上形成凹槽；
在凹槽内喷墨涂布不透光液体，不透光液体固化形成不透光涂层。
第三方面，本发明提供一种显示面板，该显示面板包括彩膜基板、阵列基板和夹设在彩膜基板和阵列基板之间的液晶分子层，阵列基板为如上任一项所述的修补后的阵列基板。
本发明提供一种修补后的阵列基板及修补方法、显示面板，修补后的阵列基板针对具有缺陷点的像素区域，通过在钝化层中设置凹槽，并在凹槽内填充不透光涂层，进而通过不透光涂层的遮光作用，将该具有缺陷点的像素区域由辉点状态转变为暗点状态，提高显示面板的显示效果；其中，通过在钝化层中设置不透光涂层的方式，可以对阵列基板在各生产工艺过程中产生的辉点缺陷进行修补，可扩大修补缺陷的范围，在一定程度上提高了修补自由度，并且该修补结构及修补方式简单有效，可以提高修补效率。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为像素区域内产生缺陷的示意图；
图2为现有技术中将图1所示缺陷进行暗点化修复的示意图；
图3为对图2所示的结构进行切断数据线的示意图；
图4为对图3所示的结构进行数据线修补的示意图；
图5为本发明实施例一提供的阵列基板的结构示意图；
图6为本发明实施例一提供的修补后的阵列基板的结构示意图；
图7为本发明实施例二提供的阵列基板的修补方法的流程示意图；
图8为本发明实施例二提供的在有源岛上形成无机绝缘层的结构示意图；
图9为本发明实施例二提供的在无机绝缘层上形成有机绝缘层的结构示意图；
图10为本发明实施例二提供的在有机绝缘层中形成凹槽的结构示意图；
图11为本发明实施例二提供的在凹槽中填充不透光涂层的结构示意图；
图12为本发明实施例二提供的在有机绝缘层上形成像素电极的结构示意图。
附图标记说明：
1-衬底基板；2-数据线；21-切断点；22-修补线；3-扫描线；4-薄膜晶体管；41-栅极；42-栅绝缘层；43-有源岛；431-源极；432-半导体层；433-漏极；44-钝化层；441-无机绝缘层；442-有机绝缘层；443-凹槽；444-接触孔；5-不透光涂层；6-像素电极；7-存储电容线；8-像素区域。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
液晶显示面板包括彩膜基板、阵列基板以及夹设在彩膜基板和阵列基板之间的液晶层，其中，彩膜基板的面向阵列基板的一侧表面上设置有公共电极，与之相应的，阵列基板的面向彩膜基板的一侧表面上设置有像素电极，像素电极与阵列基板的每个像素区域对应。通常公共电极与像素电极之间会形成电压差，通过该电压差来驱动液晶层中的液晶分子发生偏转，从而使液晶显示面板显示画面。
图1为像素区域内产生缺陷的示意图；图2为现有技术中将图1所示缺陷进行暗点化修复的示意图；图3为对图2所示的结构进行切断数据线的示意图；图4为对图3所示的结构进行数据线修补的示意图。
针对液晶显示面板中的阵列基板，阵列基板中阵列排布有多个像素区域8，每个像素区域8内均设置有薄膜晶体管4(Thin Film Transistor，简称：TFT)，通过薄膜晶体管4对该像素区域8的显示状态进行控制。
其中，TFT包括栅极41以及与栅极41之间绝缘隔离设置的源极431、漏极433和半导体层432，源极431和漏极433分别连接在半导体层432两侧，像素电极6与漏极433连接。通过栅极41为TFT提供开关信号，控制半导体层432将源极431和漏极433导通，使源极431的电信号传递至像素电极6，进而使像素电极6和公共电极之间产生电压差，控制显示面板显示画面。
若某个像素区域8内的TFT产生缺陷，例如，如图1所示，金属残留导致漏极433与源极431之间发生泄漏，使得TFT无法对该像素区域8的显示状态进行控制，这会使该像素区域8产生辉点缺陷，即在TFT处于开启的状态下，无论液晶显示面板显示何种亮度的画面，或切换显示画面，该像素区域8始终处于常亮状态，这会对显示面板的显示效果造成影响。
针对像素区域8内产生的辉点缺陷，现有技术中，通常的修补方法是：如图2所示，首先通过激光熔融将漏极433和与栅极41同层的存储电容线7连接在一起，使得漏极433和存储电容线7处于同一电位，进而与漏极433连接的像素电极6与存储电容线7处于同一电位。
存储电容线7作为保持输入像素电极6的电荷的配线，其通常与公共电极具有同样的电位，因此，当像素电极6与存储电容线7处于同一电位时，像素电极6与公共电极之间没有电压差，无法驱使液晶层中的液晶分子发生偏转，以致该像素区域8常显示黑态，从而使得本来为常亮状态的像素区域8永远呈现暗点状态，以实现像素区域8的暗点化修正，尽可能保证液晶显示面板的显示效果。
如图3所示，在对显示异常的像素区域8进行了暗点化修正后，由于将漏极433和存储电容线7进行了连接，因而再通过激光切断数据线2位于漏电点两侧的部位，以将漏电点部位的数据线2分离出来，消除数据线2和存储电容线7之间的漏电现象；如图4所示，最后在数据线2的切断点21的两侧连接修补线22，从而通过修补线22避开漏电部位的数据线2而重新导通数据线2。
然而，在阵列基板的制作过程中，在不同的制作工艺过程中均有可能产生辉点缺陷，仅采用上述修补方法存在无法修补的辉点缺陷。
因此，本实施例提供一种修补后的阵列基板及修补方法、显示面板，以对现有技术中的辉点修补方法无法修补的辉点缺陷进行修补。
实施例一
图5为本发明实施例一提供的阵列基板的结构示意图；图6为本发明实施例一提供的修补后的阵列基板的结构示意图。
如图5和图6所示，本实施例提供一种阵列基板及修补后的阵列基板，该阵列基板包括衬底基板1和设置在衬底基板1上的数据线2、扫描线3以及薄膜晶体管4。
结合图1至图4，阵列基板首先包括一衬底基板1，衬底基板1作为阵列基板的基础承载结构，阵列基板的其他功能层均形成在衬底基板1上。示例性的，衬底基板1可以为玻璃基板或石英基板。
衬底基板1上布置有多条数据线2和扫描线3，各数据线2之间相互平行且间隔固定距离设置，同样的，各扫描线3之间亦相互平行且间隔固定距离设置，数据线2与扫描线3之间相互垂直交错。例如，以阵列基板的形状为矩形为例，数据线2可以沿阵列基板的宽度方向设置，扫描线3可以沿阵列基板的长度方向设置。
每相邻两条数据线2和相邻两条扫描线3之间围成一个像素区域8，多条数据线2和多条扫描线3可形成多个阵列排布的像素区域8，所有像素区域8构成液晶显示面板的有效显示区域。
如图5和图6所示，薄膜晶体管4包括衬底基板1上设置的栅极41、栅绝缘层42、有源岛43及钝化层44。其中，多条扫描线3可以直接形成在衬底基板1上，栅极41可以和扫描线3同时形成，并且栅极41可以为连接在扫描线3上的对应位于每个像素区域8内的分支。
另外，衬底基板1上与栅极41同层还形成有存储电容线7，存储电容线7用于保持输入像素电极6的电荷。
栅绝缘层42形成在扫描线3和栅极41上，并且栅绝缘层42覆盖衬底基板1以及扫描线3和栅极41，通过栅绝缘层42绝缘隔离栅极41以及位于栅极41上方的有源岛43，其中，有源岛43包括与数据线2连接的源极431、漏极433以及连接在源极431和漏极433之间的半导体层432。
通过栅绝缘层42隔离在栅极41和半导体层432之间，便于栅极41提供薄膜晶体管4的开关信号。扫描线3中的电信号可以传递至栅极41，栅极41中通入电信号后，可以将半导体层432导体化，从而控制半导体层432导通源极431和漏极433，进而可以使源极431信号传递至漏极433。
进一步的，阵列基板中还设置有像素电极6，并且像素电极6与薄膜晶体管4的漏极433连接，传递至漏极433的电信号，可以通过漏极433进一步传递至像素电极6，进而使像素电极6和位于彩膜基板上的公共电极之间产生电压差，从而控制液晶显示面板显示图像。
其中，有源岛43直接形成在栅绝缘层42上。具体的，数据线2形成在栅绝缘层42上，源极431和漏极433和数据线2同步形成，并且源极431和数据线2连接，漏极433与源极431间隔设置，半导体层432连接在源极431与漏极433之间。通过数据线2直接将电信号传递至源极431，当半导体层432由于栅极41中通入电信号而导体化后，通过半导体层432将源极431中的电信号传递至漏极433，再通过漏极433将电信号传递至像素电极6。
本实施例中，通过栅绝缘层42绝缘隔离在栅极41和有源岛43之间，不仅提供了栅极41控制半导体层432导体化的条件，并且栅绝缘层42可保护半导体层432不受栅极41中金属离子的影响，进而保护半导体层432的半导体特性。
本实施例的薄膜晶体管4中，在有源岛43的上方还覆盖有钝化层44，钝化层44具体也起到绝缘层的作用。像素电极6设置在钝化层44上方，钝化层44中对应漏极433的部位开设有接触孔444，像素电极6的部分结构位于接触孔444内并与漏极433接触。通过钝化层44隔离在像素电极6和有源岛43之间，可以保护有源岛43中的半导体层432不受像素电极6中的金属离子影响，以保护半导体层432的半导体特性。
另外，与衬底基板1相对的，钝化层44可以位于阵列基板的另一侧的外表面，这样钝化层44可以对整个阵列基板进行保护。例如，钝化层44可以隔离外界的水汽，避免水汽进入阵列基板内对薄膜晶体管4造成影响。
由于有源岛43包括半导体层432和连接在半导体层432两侧的源极431、漏极433，通常源极431与半导体层432之间以及漏极433与半导体层432之间都要有一定的重叠区域，因而有源岛43通常会形成类似岛状的结构，这会导致这层的结构不平整。而在有源岛43上再形成具有一定厚度的钝化层44，钝化层44的表面的平整度较好，因而可以提高阵列基板表面的平整度，具有一定的平坦化作用。
需要说明的是，在具体应用中，位于有源岛43上方的钝化层44以及位于栅极41和有源岛43之间的栅绝缘层42可以由相同或性质类似的材料制作而成，例如，钝化层44和栅绝缘层42均可以包括SiOx层或SiNx层。与钝化层44同样的，栅绝缘层42也可以隔离来自阵列基板外部或来自衬底基板1的水汽，避免水汽进入有源岛43所在层，而对有源岛43造成影响。
如图5所示，本实施例提供的阵列基板中，对于没有缺陷的像素区域8，如前所述，阵列基板包括衬底基板1、直接形成在衬底基板1上的扫描线3和栅极41、形成在衬底基板1上并覆盖扫描线3和栅极41的栅绝缘层42、形成在栅绝缘层42上的有源岛43、覆盖栅绝缘层42及有源岛43的钝化层44以及形成在钝化层44上的像素电极6；其中，钝化层44中对应漏极433的部位设有接触孔444，接触孔444贯穿钝化层44，像素电极6通过接触孔444与漏极433接触。
如图6所示，本实施例中，对于阵列基板中存在有缺陷的像素区域8，即存在有辉点缺陷的像素区域8，还提供了一种修补后的阵列基板。其中，针对具有缺陷点的像素区域8，本实施例通过对钝化层44的结构进行改进，以修补辉点缺陷，将辉点暗点化，以弱化该像素区域8对液晶显示面板的显示效果的影响。
具体的，针对具有缺陷点的像素区域8，在与该像素区域8对应的钝化层44的相应区域中设置凹槽443，即去除至少部分该像素区域8内的钝化层44，使该像素区域8内的钝化层44相对其他像素区域8内的钝化层44朝向衬底基板1一侧凹陷，并在钝化层44的凹槽443内填充不透光涂层5。
通过设置不透光涂层5，不透光涂层5可以遮盖该具有缺陷点的像素区域8形成的辉点，从而将该像素区域8暗点化。即在薄膜晶体管4开启的状态下，不论液晶显示面板显示怎样的画面，或者切换不同的画面，该像素区域8始终常显示黑态，从而使得本来为常亮状态的像素区域8永远呈现暗点状态，以实现对具有辉点缺陷的像素区域8暗点化的修正，尽可能保证液晶显示面板具有较好的显示效果。
本实施例中，为了使修补后的阵列基板具有较好的显示效果，在一种可能的实施方式中，对于具有缺陷点的像素区域8，钝化层44上开设的凹槽443的边界可以与该像素区域8的有效显示区域相匹配。
以数据线2和扫描线3围成的区域内整个为该像素区域8的有效显示区域，则凹槽443的边缘最大可以与数据线2和扫描线3的对应该像素区域8的内边沿重合，这样该像素区域8内的整个区域均填充有不透光涂层5，不透光涂层5覆盖整个像素区域8，因而可以较为完整的遮盖该像素区域8形成的辉点，对改善液晶显示面板的显示效果具有较好的作用。
需要说明的是，如图6所示，针对具有缺陷点的像素区域8，由于是对该像素区域8进行暗点化修复，修复后的该像素区域8常显示黑态，也就是说，该像素区域8仍然不会像其他像素区域8一样正常工作，因而该像素区域8内的像素电极6可以不和漏极433接触。
并且，本实施例是通过在钝化层44的凹槽443中填充不透光涂层5而使该像素区域8暗点化，对于该像素区域8，像素电极6设置在不透光涂层5上，通过不透光涂层5的隔离作用，该像素区域8的像素电极6整体被隔离在不透光涂层5上，而不与漏极433接触。
对此，在阵列基板的制作过程中，形成钝化层44后，在具有缺陷点的像素区域8内，首先在钝化层44上形成凹槽443，然后在凹槽443内填充形成不透光涂层5，之后再在钝化层44上形成像素电极6，以将像素电极6隔离在不透光涂层5上。
另外，应理解，本实施例中，仅需在钝化层44的凹槽443内填充不透光涂层5即可，即不透光涂层5可以仅位于钝化层44内，这样就能够保证不透光涂层5可遮盖具有缺陷点的像素区域8内形成的辉点。然而，如图6所示，通常在阵列基板的制作过程中，会同步在各像素区域8内对应漏极433的部位形成接触孔444，因而具有缺陷点的像素区域8内也可同步形成连通至漏极433的接触孔444，这样不仅钝化层44中的凹槽443内填充有不透光涂层5，与凹槽443连通的接触孔444内也会填充有不透光涂层5。
对于不透光涂层5，具体的，不透光涂层5可以为黑色涂层。这样在具有缺陷点的像素区域8内，由于不透光涂层5本身的颜色，该像素区域8显示为黑色，这样对该像素区域8的暗点化处理的效果较好，可以进一步提升液晶显示面板的显示效果。
或者，不透光涂层5也可以为深灰色、深蓝色或深茶色等其他与黑色较为接近的颜色，如此也可保证不透光涂层5具有较暗的颜色，能够保证液晶显示面板的显示效果，本实施例对此不作具体限制。
在一种可能的实施方式中，钝化层44可以包括无机绝缘层441，凹槽443设置在无机绝缘层441中。如前所述，钝化层44主要用于保护薄膜晶体管4，通常钝化层44中均包括无机绝缘层441，通过无机绝缘层441来保护薄膜晶体管4具有稳定的特性。
例如，无机绝缘层441包括SiOx层、SiNx层等。SiOx层中含有较多的O原子，若薄膜晶体管4中的半导体层432由于受金属层影响而损失O原子的话，SiOx层中的O原子可以扩散至半导体层432，补充半导体层432中的O原子，保护半导体层432的半导体层432特性；而SiNx层则具有良好的防水性，可以很好的隔离水汽，防止由此对半导体层432造成影响。
因此，本实施例中，钝化层44可以仅包括无机绝缘层441，在具有缺陷点的像素区域8内，凹槽443设置在无机绝缘层441中。其中，由于要设置凹槽443，并且需要在凹槽443中填充具有一定厚度的不透光涂层5，因而无机绝缘层441需要保证具有足够的厚度。具体的，无机绝缘层441的厚度可以为2-4μm，这样可以保证在无机绝缘层441的凹槽443内填充1.5-2μm厚的不透光涂层5，以保证不透光涂层5的遮光效果。
在具体应用中，无机绝缘层441通常通过等离子体增强化学气相沉积(PlasmaEnhanced Chemical Vapor Deposition，简称：PECVD)设备进行真空成膜形成，若将不透光涂层5填充在无机绝缘层441中，至少要保证沉积形成2-3μm厚的无机绝缘层441，这样会增大阵列基板的生产成本。
因此，本实施例中，还可以在无机绝缘层441上层叠一层有机绝缘层442，利用有机绝缘层442来填充不透光涂层5，即在有机绝缘层442中设置凹槽443，在有机绝缘层442的凹槽443内填充不透光涂层5。这样可以将无机绝缘层441的厚度控制在通常的3000-4000埃之间，而有机绝缘层442则可以通过涂布和固化工艺形成在无机绝缘层441上，形成有机绝缘层442的成本较低，因而可以将有机绝缘层442的厚度设置在2-4μm的范围内，既保证可以填充足够厚度的不透光涂层5，并且可以有效降低阵列基板的生产成本。
另外，在无机绝缘层441上层叠设置有机绝缘层442，增大了像素电极6与栅极41或像素电极6与源极431之间的距离，因而可以增大阵列基板中寄生电容的容量，且有机绝缘层442的透明度通常较好，因而设置有机绝缘层442可以提高阵列基板的开口率。
本实施例提供的修补后的阵列基板针对具有缺陷点的像素区域，通过在钝化层中设置凹槽，并在凹槽内填充不透光涂层，进而通过不透光涂层的遮光作用，将该具有缺陷点的像素区域由辉点状态转变为暗点状态，提高显示面板的显示效果；其中，通过在钝化层中设置不透光涂层的方式，可以对阵列基板在各生产工艺过程中产生的辉点缺陷进行修补，可扩大修补缺陷的范围，在一定程度上提高了修补自由度，并且该修补结构及修补方式简单有效，可以提高修补效率。
实施例二
图7为本发明实施例二提供的阵列基板的修补方法的流程示意图；图8为本发明实施例二提供的在有源岛上形成无机绝缘层的结构示意图；图9为本发明实施例二提供的在无机绝缘层上形成有机绝缘层的结构示意图；图10为本发明实施例二提供的在有机绝缘层中形成凹槽的结构示意图；图11为本发明实施例二提供的在凹槽中填充不透光涂层的结构示意图；图12为本发明实施例二提供的在有机绝缘层上形成像素电极的结构示意图。
如图7至图12所示，本实施例提供一种阵列基板的修补方法，该修补方法用于对阵列基板中具有缺陷点的像素区域8进行修补，以形成实施例一中所述的修补后的阵列基板。具体的，如图7所示，该修补方法包括如下步骤：
S1、在衬底基板1上形成钝化层44后，确定缺陷点所在的像素区域8。
具体的，如图8所示，首先在衬底基板1上形成栅极41(栅极41与扫描线3同步形成)。其中，首先在衬底基板1上沉积栅极金属层，然后通过光刻工艺使栅极41金属层形成图形化的栅极41(包括与栅极41连接的扫描线3)。
对栅极金属层进行光刻工艺形成栅极41，具体过程可以为：先在栅极金属层上涂覆一层光刻胶层，在栅极金属层上方设置掩模版，掩模版上设置有透光区和不透光区，紫外光通过掩模版照射到光刻胶层表面，引起光刻胶层的曝光区域的光刻胶发生化学反应，再通过显影技术溶解去除曝光区域的光刻胶(正性光刻胶)或未曝光区域的光刻胶(负性光刻胶)；如此光刻胶层中剩余的光刻胶仅覆盖栅极金属层中对应栅极41(和扫描线3)的区域，栅极金属层的其他区域均暴露出来，此时再对暴露出来的栅极金属层的区域进行刻蚀，最终仅保留栅极41(和扫描线3)，最后再清除覆盖栅极41(和扫描线3)的光刻胶，便可在基板上形成栅极41(和扫描线3)。
可以理解的是，利用紫外光通过掩模版照射向光刻胶层，以使掩模版上的掩模图形转移到光刻胶层形成光刻胶层图形的曝光和显影工艺，以及形成光刻胶层图形后对未被光刻胶层覆盖的区域进行刻蚀的工艺，与上述工艺流程相同或类似，对于本实施例之后出现的曝光显影及刻蚀过程，不再一一赘述。
在衬底基板1上形成栅极41(和扫描线3)后，在衬底基板1上沉积形成栅绝缘层42，栅绝缘层42覆盖栅极41(和扫描线3)；然后在栅绝缘层42上沉积半导体金属层，并通过光刻工艺形成半导体层432；之后在栅绝缘层42上沉积形成源极金属层，并通过光刻工艺形成源极431(以及与源极431连接的数据线2)和漏极433，源极431和漏极433连接在半导体层432两侧；最后在栅绝缘层42上沉积形成钝化层44，钝化层44覆盖源极431、半导体层432和漏极433。
如图8和图9所示，在栅绝缘层42上沉积形成钝化层44，包括在栅绝缘层42上先沉积一层无机绝缘层441，还可以在无机绝缘层441上沉积一层有机绝缘层442。
沉积形成钝化层44后，通过外观检查确定阵列基板是否存在缺陷点，若存在缺陷点，则确定出缺陷点的具体位置，即确定出缺陷点所在的像素区域8。其中，可以在形成钝化层44后进行外观检查；或者，可以在形成有源岛43后进行外观检查，确定出缺陷点所在的像素区域8后，再沉积形成钝化层44。
S2、在具有缺陷点的像素区域8内的钝化层44上形成凹槽443，并在凹槽443内填充不透光涂层5。
具体的，如图10和图11所示，首先在具有缺陷点的像素区域8内，通过激光去除至少部分钝化层44，以在钝化层44上形成凹槽443；然后在凹槽443内喷涂不透光液体，不透光液体固化形成不透光涂层5。
本实施例中，可以通过激光来去除具有缺陷点的像素区域8内的至少部分钝化层44，在该像素区域8内的钝化层44上形成凹槽443，然后在凹槽443内通过喷墨涂布工艺填充不透光液体，待不透光液体固化后即形成所需的不透光涂层5。
S3、在钝化层44上形成像素电极6；其中，没有缺陷点的像素区域8内，像素电极6通过接触孔444与位于钝化层44下方的有源岛43中的漏极433连接；具有缺陷点的像素区域8内，像素电极6被隔离在不透光涂层5上。
如图12所示，形成钝化层44后，首先在钝化层44中对应漏极433的部位刻蚀接触孔444，然后在钝化层44上沉积形成透明导电层，并通过光刻工艺形成像素电极6；其中，没有缺陷点的像素区域8内，由于接触孔444直接暴露在钝化层44中，像素电极6可通过接触孔444与钝化层44下方的漏记链接；而有缺陷点的像素区域8内，由于钝化层44中形成的凹槽443内填充了不透光涂层5，不透光涂层5封堵了接触孔444，并将像素电极6隔离在其上方，使得像素电极6无法与漏极433接触。
本实施例提供的阵列基板的修补方法，通过在具有缺陷点的像素区域内的钝化层中形成凹槽，并在凹槽内填充不透光涂层，进而通过不透光涂层的遮光作用，将该具有缺陷点的像素区域由辉点状态转变为暗点状态，提高显示面板的显示效果；其中，通过在钝化层中设置不透光涂层的方式，可以对阵列基板在各生产工艺过程中产生的辉点缺陷进行修补，可扩大修补缺陷的范围，在一定程度上提高了修补自由度，并且该修补结构及修补方式简单有效，可以提高修补效率。
实施例三
本实施例提供一种显示面板，该显示面板包括彩膜基板、阵列基板和夹设在彩膜基板和阵列基板之间的液晶分子层，阵列基板为实施例一所述的没有缺陷点的阵列基板或者是具有缺陷点的修补后的阵列基板。
其中，没有缺陷点的阵列基板及具有缺陷点且修补后的阵列基板的结构、功能以及工作原理在实施例一中进行了详细说明，并且，针对具有缺陷点的阵列基板的修补方法可以参照实施例二所述的方法，此处不再赘述。
本实施例的另一方面还提供一种显示装置，包括上述显示面板，显示装置可以为柔性显示装置，其中，本实施例中，显示装置可以为电子纸、平板电脑、液晶显示器、液晶电视、数码相框、手机等任何具有显示功能的部件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种修补后的阵列基板，其特征在于，包括衬底基板和设置在所述衬底基板上的数据线、扫描线及薄膜晶体管，所述数据线和所述扫描线纵横交错排布并限定出多个像素区域，每个所述像素区域内均设有所述薄膜晶体管；
所述薄膜晶体管包括设置在所述衬底基板上并与所述扫描线连接的栅极、覆盖所述栅极的栅绝缘层、设置在所述栅绝缘层上的有源岛以及覆盖所述有源岛的钝化层；
其中，具有缺陷点的所述像素区域内的所述钝化层中设有凹槽，所述凹槽内填充有不透光涂层，以通过所述不透光涂层使所述具有缺陷的所述像素区域呈现暗点状态。
2.根据权利要求1所述的修补后的阵列基板，其特征在于，所述钝化层包括无机绝缘层，所述凹槽设置在所述无机绝缘层中。
3.根据权利要求2所述的修补后的阵列基板，其特征在于，所述无机绝缘层的厚度为2-4μm。
4.根据权利要求1所述的修补后的阵列基板，其特征在于，所述钝化层包括依次层叠在所述栅绝缘层上的无机绝缘层和有机绝缘层，所述凹槽设置在所述有机绝缘层中。
5.根据权利要求4所述的修补后的阵列基板，其特征在于，所述无机绝缘层的厚度为3000-4000埃，所述有机绝缘层的厚度为2-4μm。
6.根据权利要求1-5任一项所述的修补后的阵列基板，其特征在于，所述不透光涂层为黑色涂层。
7.根据权利要求1-5任一项所述的修补后的阵列基板，其特征在于，还包括设置在所述钝化层上的像素电极；其中，没有所述缺陷点的像素区域内，所述像素电极通过接触孔与所述有源岛中的漏极连接；具有所述缺陷点的像素区域内，所述像素电极被隔离在所述不透光涂层上。
8.一种阵列基板的修补方法，其特征在于，包括如下步骤：
在衬底基板上形成钝化层后，确定缺陷点所在的像素区域；
在具有所述缺陷点的像素区域内的所述钝化层上形成凹槽，并在所述凹槽内填充不透光涂层；
在所述钝化层上形成像素电极；其中，没有所述缺陷点的像素区域内，所述像素电极通过接触孔与位于所述钝化层下方的有源岛中的漏极连接；具有所述缺陷点的像素区域内，所述像素电极被隔离在所述不透光涂层上。
9.根据权利要求8所述的阵列基板的修补方法，其特征在于，所述在具有所述缺陷点的像素区域内的所述钝化层上形成凹槽，并在所述凹槽内填充不透光涂层，具体包括：
在具有所述缺陷点的像素区域内，通过激光去除至少部分所述钝化层，以在所述钝化层上形成凹槽；
在所述凹槽内喷墨涂布不透光液体，所述不透光液体固化形成所述不透光涂层。
10.一种显示面板，其特征在于，包括彩膜基板、阵列基板和夹设在所述彩膜基板和所述阵列基板之间的液晶分子层，所述阵列基板为权利要求1-7任一项所述的修补后的阵列基板。
CN202010572562.9A 2020-06-22 2020-06-22 修补后的阵列基板及修补方法、显示面板 Pending CN111682030A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010572562.9A CN111682030A (zh) 2020-06-22 2020-06-22 修补后的阵列基板及修补方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010572562.9A CN111682030A (zh) 2020-06-22 2020-06-22 修补后的阵列基板及修补方法、显示面板

Publications (1)

Publication Number Publication Date
CN111682030A true CN111682030A (zh) 2020-09-18

Family

ID=72436305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010572562.9A Pending CN111682030A (zh) 2020-06-22 2020-06-22 修补后的阵列基板及修补方法、显示面板

Country Status (1)

Country Link
CN (1) CN111682030A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185891A (zh) * 2020-09-28 2021-01-05 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824564A (en) * 1996-02-28 1998-10-20 Nec Corporation Method of manufacturing thin-film transistor array substrate
US20040229387A1 (en) * 2003-05-15 2004-11-18 Yushi Jinno Display panel and manufacturing method of display panel
CN1881009A (zh) * 2005-06-13 2006-12-20 Lg.菲利浦Lcd株式会社 液晶显示面板及其修理方法
CN101833204A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
CN105093747A (zh) * 2015-08-11 2015-11-25 武汉华星光电技术有限公司 低温多晶硅阵列基板的修补方法
CN107145019A (zh) * 2017-07-03 2017-09-08 京东方科技集团股份有限公司 显示基板的修复方法、修复系统、显示基板及显示面板
CN107561769A (zh) * 2017-09-14 2018-01-09 京东方科技集团股份有限公司 对盒基板及其制造方法、显示装置和亮点的修复方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824564A (en) * 1996-02-28 1998-10-20 Nec Corporation Method of manufacturing thin-film transistor array substrate
US20040229387A1 (en) * 2003-05-15 2004-11-18 Yushi Jinno Display panel and manufacturing method of display panel
CN1881009A (zh) * 2005-06-13 2006-12-20 Lg.菲利浦Lcd株式会社 液晶显示面板及其修理方法
CN101833204A (zh) * 2009-03-13 2010-09-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶面板
CN104122694A (zh) * 2013-06-06 2014-10-29 深超光电（深圳）有限公司 液晶显示器的阵列基板及其制造方法
CN105093747A (zh) * 2015-08-11 2015-11-25 武汉华星光电技术有限公司 低温多晶硅阵列基板的修补方法
CN107145019A (zh) * 2017-07-03 2017-09-08 京东方科技集团股份有限公司 显示基板的修复方法、修复系统、显示基板及显示面板
CN107561769A (zh) * 2017-09-14 2018-01-09 京东方科技集团股份有限公司 对盒基板及其制造方法、显示装置和亮点的修复方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112185891A (zh) * 2020-09-28 2021-01-05 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

Similar Documents

Publication Publication Date Title
US9618816B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
EP1480072B1 (en) Production method of a high quality and ultra large screen liquid crystal display device
KR101335276B1 (ko) 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
KR100262227B1 (ko) 액정표시장치
US7115913B2 (en) Array substrate used for a display device and a method of making the same
JP5243664B2 (ja) 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
KR101255307B1 (ko) 액정표시장치 및 이의 제조방법
KR980010538A (ko) 액정 표시 장치 및 그 제조 방법
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
KR20010082161A (ko) 액정표시패널 및 그 제조방법
US8077275B2 (en) Display substrate and a method of manufacturing the same
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20110016242A (ko) 액정표시장치
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JPWO2007063649A1 (ja) アクティブマトリクス基板とそのアクティブマトリクス基板を備えた表示装置及び液晶パネルとその液晶パネルを備えた表示装置並びにテレビ受像器及びアクティブマトリクス基板の修正方法と液晶パネルの修正方法及びアクティブマトリクス基板の製造方法と液晶パネルの製造方法
CN111682030A (zh) 修补后的阵列基板及修补方法、显示面板
KR20070076458A (ko) 전기 광학 장치, 그 제조 방법, 및 전자 기기
JP4497049B2 (ja) 電気光学装置の製造方法
CN113325647B (zh) 显示面板和显示装置
KR100686235B1 (ko) 액정 표시 장치용 기판
KR101327836B1 (ko) 액정표시장치
JP2010181474A (ja) 薄膜トランジスタアレイ基板、反射型液晶表示装置及びその製造方法
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20070079821A (ko) 액정표시장치 및 그 제조방법
US20040105056A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200918