KR20020014596A - 액정표시장치의 제조방법 - Google Patents
액정표시장치의 제조방법 Download PDFInfo
- Publication number
- KR20020014596A KR20020014596A KR1020000047963A KR20000047963A KR20020014596A KR 20020014596 A KR20020014596 A KR 20020014596A KR 1020000047963 A KR1020000047963 A KR 1020000047963A KR 20000047963 A KR20000047963 A KR 20000047963A KR 20020014596 A KR20020014596 A KR 20020014596A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- data
- short circuit
- lines
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 229910003087 TiOx Inorganic materials 0.000 claims abstract description 10
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims description 39
- 238000007789 sealing Methods 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 239000002184 metal Substances 0.000 abstract description 28
- 229910052751 metal Inorganic materials 0.000 abstract description 28
- 238000009413 insulation Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 239000010949 copper Substances 0.000 description 32
- 238000005530 etching Methods 0.000 description 17
- 239000011241 protective layer Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
가. 청구범위에 기재된 발명이 속한 기술분야 :
Cu/Ti을 배선금속으로 하는 액정표시장치의 제조방법
나. 발명이 해결하려고 하는 기술적 과제 :
종래의 액정표시장치용 어레이패널에서는, 배선금속물질로서 Al보다 견고하고 저저항 금속인 Cu을 기판과의 접착력을 높이기 위해, Cu/Ti의 이중금속으로 하여 이용하였다.
그러나, 액정표시장치용 어레이패널의 단락배선의 커트영역을 갖는 브릿지의 상기 커트영역의 Cu/Ti층을 제거하는 공정에 있어서, 상기 두 금속층을 각각 제거해야하므로, 공정이 길어져 제품불량 및 제조비용을 증가시키는 문제점이 있었다.
다. 그 발명의 해결방법의 요지 :
상기 문제점을 해결하기 위하여, 본 발명에서는 상기 Cu/Ti층으로 이루어진 커트영역의 하부층을 이루는 250~350Å의 Ti층을 200~230℃에서 2~3시간 열처리하여 200Ω에서 0.1~2MΩ의 절연특성이 뛰어난 TiOx로 옥사이드화(Oxidation)하는 것으로, 이때 상기 열처리는 별도의 공정없이 액정패널의 열처리공정을 통해 형성되는 것이다.
즉, 본 발명에 의하면, 공정의 추가없이 Cu금속의 장점을 살릴 수 있고, 공정 안정화를 꾀할 수 있으며, 공정단순화로 제조비용을 줄일 수 있는 장점이 있다.
Description
본 발명은 액정표시장치의 제조방법에 관한 것으로, 좀 더 상세하게는 Cu/Ti를 게이트, 데이터 배선금속으로 하는 액정표시장치의 제조공정을 단순화하는 방법에 관한 것이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것이다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 상기 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터(Thin Film Transistor ; TFT)와 상기 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정 표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정 표시장치를 구성하는 기본적인 부품인 액정 패널의 구조를살펴보면 다음과 같다.
도 1은 일반적인 액정패널의 단면을 도시한 단면도이다.
도시한 바와 같이, 상기 액정패널(16)은 서로 대향하며 일정간격 이격된 상, 하부기판(4,2)과 상기 상, 하부기판(4,2)에 충진된 액정(10)으로 크게 분류할 수 있다.
상기 상부기판(4)은 색을 구현하는 컬러필터층(8)과, 상기 컬러필터층(8)을 덮는 공통전극(12)이 형성되어 있다. 상기 공통전극(12)은 액정(10)에 전압을 인가하는 한쪽 전극의 역할을 한다. 상기 하부기판(2)은 스위칭 소자(S)와, 상기 스위칭 소자(S)로부터 신호를 인가받고, 상기 액정(10)으로 전압을 인가하는 다른 한쪽의 전극역할을 하는 화소전극(14)으로 구성된다.
상기 화소전극(14)이 형성된 부분을 화소부(P)라고 한다.
그리고, 상기 상부기판(4)과 하부기판(2)의 사이에 주입되는 액정(10)의 누설을 방지하기 위해, 상기 상부기판(4)과 하부기판(2)의 가장자리에는 실(seal : 6)재로 봉인되어 있다.
상기 하부기판은 상부기판에 비해 다수의 공정을 거쳐 제작되며, 상기 하부 어레이패널을 제작하는데는, 다수의 물질을 복합적으로 적층하는 공정인 증착(deposition), 포토리소그라피(photolithography), 식각(etching)공정이 여러 번 반복된다.
상기 하부 어레이패널을 형성하기 위해서는 크게 절연물질과, 반도체물질과, 도전성금속이 사용되고, 각 단계별로 별도의 마스크(mask)를 제작하고, 포토리소그라피(photolithography)과정을 거친 후, 식각을 통하여, 임의의 형태로 각 층(절연층, 반도체층, 도전성금속층 등)을 패턴화하게 된다.
도 2는 종래의 액정표시장치용 하부 어레이패널의 일부 화소를 도시한 확대 평면도이다.
도시한 바와 같이, 다수개의 게이트 배선(18) 및 상기 다수개의 게이트 배선(18)의 홀수번째 배선을 연결하는 게이트 제 1 단락배선(28)과 짝수번째 배선을 연결하는 게이트 제 2 단락배선(44)이 형성되어 있다.
상기 게이트 배선(18)상부에 상기 게이트 배선(18)과 교차하는 다수개의 데이터 배선(20)과, 상기 데이터 배선(20)의 홀수번째 배선을 연결하는 데이터 제 1 단락배선(42)과 짝수번째 배선을 연결하는 데이터 제 2 단락배선(30)이 형성되어 있다.
또한, 상기 게이트 배선(18)과 데이터 배선(20)이 교차되는 영역으로 정의되는 화소부(P)와, 상기 게이트 배선(18) 및 데이터 배선(20)과 연결되어 형성되는 박막 트랜지스터(S)가 형성되어 있다.
일반적으로, 액정표시장치용 어레이패널의 기판은 공정중 발생하는 정전기 특히, 액티브층 형성단계나, 보호층 식각단계에서 발생하기 쉬운 정전기가 기판과 어레이 패턴간에 국소적으로 존재하게 되어, 상기 국소적인 영역에서 전압이 매우 높아져 박막 트랜지스터와 같은 민감한 소자들에 데미지(damage)를 입힐 수 있으므로, 이를 방지하기 위해, 단락배선의 초기 형성단계에서는 홀수번째 라인과 짝수번째 라인을 모두 제 1 단락배선과 연결시킨다.
그리고, 어레이패널의 패드전극 형성단계에서 제 1, 2 단락배선에 각각 홀수번째 배선과 짝수번째 배선을 나누어 연결하여, 배선의 단선 또는 전기적 테스트(IPT 방식)을 수행하게 되며, 이러한 전기적 테스트가 끝난 후의 상기 단락배선들은 기판으로부터 제거된다.
상기 게이트 및 데이터 제 1 단락배선(28,42)은 게이트 및 데이터 배선(18,20)을 이루는 금속의 형성단계에서 각각 형성되며, 게이트 제 2 단락배선(44)은 데이터 배선(20)을 형성하는 공정에서, 데이터 제 2 단락배선(30)은 게이트 배선(18)을 형성하는 공정에서 형성된다.
다음은, 게이트 배선부의 단락배선과 게이트 배선의 연결구조에 대해서 상세히 설명하겠다.
상기 단락배선과 게이트 배선이 실질적으로 연결되는 부위는, 단락배선의 브릿지(bridge)와 게이트 배선의 끝단에 소정의 면적을 가지고 형성된 게이트 패드(24)의 접촉에 의해서이다.
즉, 게이트 제 1 단락배선(28)은 홀수번째 게이트 패드(24a)와 연결되는 제 1 브릿지(26a)과 짝수번째 게이트 패드(24b)와 연결되는 제 2 브릿지(26b)을 포함하고 있으며, 이때, 상기 제 2 브릿지(26b)상의 커트영역(c)을 통해 상기 제 2 브릿지(26b)는 상기 짝수번째 게이트 패드(24b)와의 연결이 차단되고, 상기 짝수번째 게이트 패드(24b)는 게이트 제 2 단락배선(44)의 브릿지(40)와 전기적으로 연결되게 된다.
즉, 상기 게이트 제 2 단락배선(44)의 브릿지(40)와 전기적으로 연결되는 짝수번째 게이트 패드(24b)의 상부에는 탭본딩이 이루어지는 제 1 콘택홀(50a) 외에 상기 게이트 패드(24b)와 일정간격 오버랩되어 형성되는 브릿지(40)에 별도의 제 2 콘택홀(52a)을 형성하여, 추후 공정에서 형성하는 게이트 패드전극(54b)으로 상기 제 1, 2 콘택홀(50a,52a)을 통해, 게이트 제 2 단락배선(44)의 브릿지(40)와 짝수번째 게이트 패드(24b)가 접촉하도록 하여, 상기 게이트 패드전극(54b)을 통해, 게이트 제 2 단락배선(44)과 상기 게이트 배선(18)이 전기적으로 통하도록 한다.
그리고, 상기 게이트 제 1 단락배선(28)의 커트영역(c)을 가지는 제 2 브릿지(26b)는 제 1 브릿지(26a)에 비해, 가늘고 길게 형성되는데, 그 이유는 상기 제 2 브릿지(26b)의 커트영역(c)을 형성 후에도, 상기 커트영역(c)의 식각 후 잔여로 인해 미세하게 전기가 통할 수 있기 때문에 가늘고 길게 형성하므로써, 저항을 높여 전기가 흐르는 현상을 미연에 방지하고자 하는 것이다.
그리고, 데이터 배선부의 단락배선과 데이터 배선의 결합관계는 게이트 배선부와 같은 방법으로 적용되므로 별도의 설명은 생략하기로 한다.
또한, 제 1 단락배선과 연결되는 배선은 홀수번째 배선으로 정해진 것은 아니고, 상술한 실시예에 대한 설명의 편의상 임으로 정한 것이며, 만약 제 1 단락배선이 짝수번째 배선과 연결된다면, 홀수번째 배선은 별도의 커트영역을 가지며, 추후 공정에서 제 1 단락배선의 홀수번째 배선과의 연결이 차단되고, 제 2 단락배선이 상기 홀수번째 배선과 연결된다.
또한, 상기 액정표시장치용 어레이패널의 배선금속으로는, 대표적으로 Al계 금속을 들 수 있는데, 상기 Al은 내식성이 약하고 공정 중에 힐락(Hillock)현상이발생하며, 특히 게이트 패드부에서 Al과 패드전극재질로서 사용하는 ITO가 접촉할 시에는 ITO의 에천트와 Al이 반응하여 일부 ITO를 환원시켜버리는 단점이 있었다.
따라서, 전술한 바와 같은 문제점을 해결하기 위하여, 요즈음은, Al보다 재질이 견고하고, 저저항 금속인 Cu을 이용하는 추세이다.
이때, 상기 Cu를 액정표시장치용 어레이패널의 배선물질로 적용시, 상기 Cu는 유리기판과의 접착력이 떨어지는 문제점이 있기 때문에, 상기 Cu배선과 유리기판사이에 위치하여, Cu의 접착특성을 높여주는 Ti를 포함하는 Cu/Ti이중금속을 배선금속으로 이용한다.
상기 Cu 및 유리기판과의 접착력이 뛰어난 Ti를 상기 Cu배선과 유리기판사이에 위치하여 구리의 접착특성을 높여주기 위한 구조인,
상기 Cu 및 유리기판사이에 Ti를 위치하여, Cu의 접착특성을 높여주기 위한 구조인 Cu/Ti이중금속을 배선금속으로 이용한다.
이때, 상기 Cu/Ti 이중금속은 상술한 장점에도 불구하고, 식각공정에서 상기 두 금속을 한꺼번에 제거하는 것이 어려우므로, 각각 제거하므로써 공정이 추가되는 문제점을 가지고 있다.
이하, 상기 게이트 및 데이터 제 1 단락배선(28,42)의 제 2 브릿지(26b,41b)의 커트영역(c)의 제거공정에 대해서 설명하기 위해서, 게이트 및 데이터 패드(24,38)와 제 2 브릿지(26b,41b)의 제조공정를 중심으로 설명하도록 하겠다.
도 3a 내지 3g는 도 2의 절단선 I-I', II-II'를 절단하여 공정순서에 따라 도시한 공정단면도로서, I-I'영역은 짝수번째 게이트 패드와 게이트 제 1 단락배선의 제 2 브릿지의 단면도에 관한 것이고, II-II'영역은 짝수번째 데이터 패드와 데이터 제 1 단락배선의 제 2 브릿지의 커트영역상의 단면도에 관한 것이다.
도 3a에서는, 먼저 기판(1)에 이물질이나 유기성 물질을 제거하고, 증착될 게이트 물질의 금속박막과 투명기판의 접촉성(adhesion)을 좋게 하기 위하여 세정을 실시한 후, 스퍼터링(sputtering)에 의하여 Cu/Ti를 연속으로 증착한 후 패터닝하여, 게이트 패드(24b) 및 게이트 제 1 단락배선(도 2의 28)의 제 2브릿지(26b)를 형성하는 단계를 도시하였다.
도 3b에서는, 상기 게이트 패드(24b)와 제 2 브릿지(26b)이 형성된 기판전면에 실리콘 질화막(SiNx)과 같은 게이트 절연막(32) 및 반도체물질을 연속으로 증착한 후,상기 반도체물질은 박막 트랜지스터(도 2의 S)의 액티브층(미도시)을 형성하고, 나머지 부분에서는 식각된다.
도 3c에서는, 상기 게이트 절연막(32)이 형성된 기판에 Cu/Ti로 이루어진 금속을 증착한 후, 데이터 패드(38b)와 데이터 제 1 단락배선(도 2의 42)의 제 2 브릿지(41b)를 형성하는 단계를 도시하였다.
도 3d에서는, 상기 게이트 패드(24b)와 데이터 패드(38b)가 형성된 기판에 보호층(46)을 증착한 후, 상기 게이트 패드(24b)를 노출시키는 콘택홀(50a)과 데이터 패드(38b)를 노출시키는 콘택홀(50b) 및 게이트 패드(24b)의 제 2 브릿지(26b) 및 데이터 패드(38b)의 제 2 브릿지(41b)의 일부를 식각공정을 통해 노출시킨다.
이때, 상기 데이터 패드(38b)는 게이트 절연막(32)상에 형성되므로, 보호층(46) 식각공정에서 게이트 패드부에서는, 상기 게이트 패드 콘택홀(50a)을형성하기 위해, 보호층(46)과 게이트 절연막(32)이 식각되는 동안, 상기 데이터 패드(38b)에서는 게이트 패드부와 같은 식각비로 보호층(46)만 식각되게 된다.
이때, 상기 게이트, 데이터 패드(24b, 38b)의 각각의 제 2 브릿지(26b,41b)의 상기 게이트 절연막(32) 및 보호층(46)을 식각하여 상기 제 2 브릿지(26b,41b)를 노출시키는 영역은 각각 커트영역(c)에 해당된다.
도 3e에서는, 상기 게이트, 데이터 패드의 콘택홀(50a,50b)상에 상기 게이트, 데이터 패드(24b,38b)와 접촉하도록 화소전극물질을 형성한 후, 게이트 및 데이터 패드전극(54b,56b)을 형성하는 단계를 도시하였다.
상기 화소전극물질로는 바람직하기로는 ITO를 들 수 있다.
도 3f에서는, 상기 제 2 브릿지(26b, 41b)의 Cu로 이루어진 상부층을 제거하는 단계를 도시하였다.
이때, 상기 제 2 브릿지(26b, 41b)의 Cu는 일반적으로 습식식각으로 제거된다.
상기 단계에서, ITO의 에천트(etchant)로 왕수계(Aqua regia-(HCl+HNO3+H20))를 사용하면, ITO와 함께 제 2 브릿지(26b, 41b)의 상부층을 이루는 Cu금속을 같이 식각하여, 상기 도 3f의 공정을 생략할 수 있으나, 상기 왕수계 에천트를 사용하게 되면, 식각과정에서 상기 에천트가 보호막의 미세한 핀홀(pin hole)을 통해 스며들어, 하부 금속막에 손상을 주는 문제점이 있으므로, 일반적으로 Cu의 식각공정은 ITO와 별도로 이루어진다.
도 3g에서는, 상기 제 2 브릿지(26b, 41b)의 하부층을 이루는 Ti를 제거하는 공정을 도시하였다.
이때, 상기 Ti층은 일반적으로 건식식각공정을 통해 제거된다.
상술한, 액정표시장치용 어레이패널의 게이트 및 데이터 패드와 상기 게이트 및 데이터 패드의 제 2 브릿지의 제조단계를 살펴본 결과, 상기 브릿지의 제거공정이 2차에 걸쳐 이루어지므로써, 공정이 상당히 길어진다.
즉, 마스크 공정 외에 상기 제 2 브릿지를 절단하기 위해 식각공정을 두번이나 거치게 되면, 다른 중요소자(박막 트랜지스터, 또는 패드부)등에 데미지(damage)를 줄 수 있는 문제점이 있다.
상술한 종래의 문제점을 해결하기 위하여, 본 발명에서는 게이트 및 데이터 단락배선의 커트영역을 가지는 브릿지의, 상기 커트영역의 금속층을 제거하는 공정을 단순화시키는 것을 목적으로 한다.
즉, 본 발명에서는 별도의 공정없이 액정표시장치용 어레이패널의 열처리공정을 통해 상기 커트영역의 금속층의 물성을 변화시켜 절연특성을 갖게하여, 커트영역을 형성하는 것이다.
도 1은 일반적인 액정패널의 단면을 도시한 단면도.
도 2는 종래의 액정표시장치용 하부 어레이패널의 일부 화소를 도시한 확대 평면도.
도 3a 내지 3g는 도 2의 절단선 I-I', II-II'를 절단하여 공정순서에 따라 도시한 공정단면도.
도 4는 본 발명의 액정표시장치용 하부 어레이패널의 일부 화소를 도시한 확대 평면도.
도 5a 내지 5g는 도 4의 절단선 III-III', IV-IV'를 절단하여 공정순서에 따라 도시한 공정단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 게이트 배선 104 : 게이트 패드
106a, 106b,107a : 게이트 브릿지 108 : 게이트 제 1 단락배선
110 : 데이터 제 2 단락배선 116 : 데이터 배선
118 : 데이터 패드 107b, 121a, 121b : 데이터 브릿지
134 : 게이트 패드전극 136 : 데이터 패드전극
C : 커트영역
상기 목적을 달성하기 위하여, 본 발명에서는 제 1, 2기판을 준비하는 단계와; 상기 제 1 기판 상에 Cu/Ti 이중층으로 다수개의 게이트 배선 및 상기 다수개의 게이트 배선의 홀수번째 배선에서 연장된 제 1 브릿지군과, 짝수번째 배선에서 연장된 제 2 브릿지군에 동시에 연결되는 게이트 제 1 단락배선을 형성하는 단계와; 상기 게이트 배선 상부에 상기 게이트 배선과 교차하는 Cu/Ti 이중층으로 하는 다수개의 데이터 배선과, 상기 데이터 배선의 홀수번째 배선에서 연장된 제 1 브릿지군과, 짝수번째 배선에서 연장된 제 2 브릿지군에 동시에 연결되는 데이터 제 1 단락배선을 형성하는 단계와; 상기 짝수번째 게이트 배선과 연결되는 게이트 제 2 단락배선을 상기 게이트 제 1 단락배선의 바깥쪽에 상기 게이트 제 1 단락배선과 일정간격 이격되며 평행하게 형성하는 단계와; 상기 짝수번째 데이터 배선과 연결되는 데이터 제 2 단락배선을 상기 데이터 제 1 단락배선의 바깥쪽에 상기 데이터 제 1 단락배선과 일정간격 이격되며 평행하게 형성하는 단계와; 상기 제 2 브릿지군의 Cu층을 제거하여, 하부의 Ti층을 노출하는 단계와; 상기 노출된 Ti층을 소정의 온도에서 열처리하여, 절연특성을 가진 TiOx로 옥사이드(oxide)화 시키는 단계와; 상기 각 게이트 배선 및 데이터 배선과 연결된 박막 트랜지스터를 제조하는 단계와; 상기 제 2 기판을 준비하는 단계와; 제 1, 2 기판을 실링(sealing)하고 합착하여 그 사이 액정을 주입하는 단계를 포함하는 액정표시장치의 제조방법을 제공한다.
상기 열처리는 상기 제 1 기판과 제 2 기판을 실링하여 경화하는 과정에서 이루어지는 것으로, 상기 열처리는 상기 Ti를 200~230℃에서 2~3시간 열처리하는것을 특징으로 한다.
또한, 상기 Ti의 두께는 300Å이고, 상기 TiOx의 저항값은 0.1~2MΩ임을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 액정표시장치용 하부 어레이패널의 일부화소를 도시한 개략적인 평면도이다.
도시한 바와 같이, 다수개의 게이트 배선(102) 및 상기 다수개의 게이트 배선(102)의 홀수번째 배선을 연결하는 게이트 제 1 단락배선(108)과 짝수번째 배선을 연결하는 게이트 제 2 단락배선(124)이 형성되어 있다.
상기 게이트 배선(102)상부에 상기 게이트 배선(102)과 교차하는 다수개의 데이터 배선(116)과, 상기 데이터 배선(116)의 홀수번째 배선을 연결하는 데이터 제 1 단락배선(122)과 짝수번째 배선을 연결하는 데이터 제 2 단락배선(110)이 형성되어 있다.
또한, 상기 게이트 배선(18)과 데이터 배선(20)이 교차되는 영역으로 정의되는 화소부(P)와, 상기 게이트 배선(18) 및 데이터 배선(20)과 연결되어 형성되는 박막 트랜지스터(S)가 형성되어 있다.
이때, 상기 게이트 및 데이터 배선(102, 116)과 단락배선이 실질으로 전기적으로 연결되는 부위는 단락배선의 브릿지와 게이트 및 데이터 패드부이다.
즉, 상기 게이트 제 1 단락배선(108)에는 홀수번째 게이트 패드(104a)와 연결되어 있는 제 1 브릿지(106a)와 짝수번째 게이트 패드(104b)와 연결되어 있는 제 2 브릿지(106b)를 포함하고 있다.
이때, 상기 게이트 제 1 단락배선(108)의 제 2 브릿지(106b)은 커트영역(C)이 형성되어 있어, 상기 제 2 브릿지(106b)는 짝수번째 게이트 패드(104b)와 전기적으로 차단된다.
그리고, 상기 게이트 제 2 단락배선(124)은 데이터 배선의 형성시에, 형성된 데이터 금속으로 이루어지며, 짝수번째 게이트 패드(104b)와의 연결을 위해 브릿지(120)이 형성되어 있어, 상기 브릿지(120)를 통해, 게이트 제 1 단락배선(124)과의 연결이 차단된 짝수번째 게이트 패드(104b)가 게이트 제 2 단락배선(124)과 전기적으로 연결된다.
또한, 상기 데이터 제 1 단락배선(122)에는 홀수번째 데이터 패드(118a)와 연결되어 있는 제 1 브릿지(121a)와 짝수번째 데이터 패드(118b)와 연결되어 있는 제 2 브릿지(121b)를 포함하고 있다.
그리고, 상기 데이터 제 2 단락배선(110)에는 게이트 배선의 형성시에 형성된 게이트 금속재질로, 짝수번째 데이터 패드(118b)와의 연결을 위해 브릿지(107)가 형성되어 있어, 상기 브릿지(107)를 통해, 데이터 제 1 단락배선(122)과의 연결이 차단된 짝수번째 데이터 패드(118b)는 데이터 제 2 단락배선(110)이 전기적으로 연결된다.
즉, 본 발명에서는 상기 게이트 및 데이터 배선을 Cu/Ti이중금속층으로 형성하여, 상기 게이트 및 데이터 제 1 단락배선(108,122)의 제 2 브릿지(106b,121b)의커트영역(C)에서의 상기 이중금속층을 제거함에 있어서, 상기 Ti층을 별도의 식각공정없이 어레이패널의 열처리공정에서 상기 Ti를 TiOx로 옥사이드화시켜 절연특성을 갖게 하므로써, 상기 제 2 브릿지(106b, 121b)와 짝수번째 게이트 및 데이터 패드(104b, 118b)을 전기적으로 차단한다.
도 5a 내지 5b는 도 4의 절단선 I-I', II-II'에 따른 공정단계를 도시한 공정단면도로서, I-I'영역은 짝수번째 게이트 패드와 게이트 제 1 단락배선의 제 2 브릿지의 커트영역 단면도에 관한 것이고, II-II'영역은 짝수번째 데이터 패드와 데이터 제 1 단락배선의 제 2 브릿지의 커트영역의 단면도에 관한 것이다.
도 5a에서는, 절단선 I-I' 영역인 게이트 패드부에서는, 투명한 기판상에 게이트 패드와 게이트 절연막과 보호층이 증착, 패터닝, 식각공정을 통해 적층되어 있고, 상기 보호층의 식각공정을 통해 게이트 패드를 노출시키는 콘택홀(130a)을 통해 화소전극물질로 이루어진 게이트 패드전극(134)이 형성되어 있다.
그리고, 상기 게이트 패드부와 일정간격 이격되어 있는 게이트 제 1 단락배선의 제 2 브릿지(106b)의 커트영역(C)에는 상기 게이트 패드전극(134)의 형성후에 제 2 브릿지의 상부층을 제거한 상태를 도시하였다.
이때, Cu층은 습식식각방법을 이용하여 제거된다.
절단선 II-II'영역인 데이터 패드부에서는, 투명한 기판상의 게이트 절연막(112)상에 데이터 패드(118b)와 보호층(126)이 증착, 패터닝, 식각공정을 통해 적층되어 있고, 상기 보호층(126)의 식각단계에서 데이터 패드(118b)를 노출시키는 콘택홀(130b)을 형성하여, 상기 콘택홀(130b)을 통해 상기 데이터 패드(118b)와 접촉하고, 상기 게이트 패드전극(134)과 동일한 물질로 이루어진 데이터 패드전극(136)이 형성되어 있다.
그리고, 상기 데이터 패드부와 일정간격 이격되어 있는 데이터 제 1 단락배선의 제 2 브릿지(121b)의 커트영역(C)에는 상기 데이터 패드전극(136)의 형성 후에 제 2 브릿지(121b)의 Cu로 이루어진 상부층을 제거한 상태를 도시하였다.
이때, Cu층은 습식식각방법을 이용하여 제거된다.
상기 커트영역(C)의 범위는, 상기 게이트 및 데이터 패드(104b, 118b)와 전기적으로 차단될 수 있는 제 2 브릿지(106b,121b)형성범위에서 자유롭게 정할 수 있다.
도 5b에서는, 상기 제 2 브릿지(106b, 121b)의 하부층을 이루는 Ti를 제거하는 공정을 도시한 것으로, 이때, 300Å의 두께에 200Ω의 저항값을 갖는 Ti층에 대해서, 200~230℃에서 2~3시간의 열처리를 통해, 공기중의 수분과 결합하여 0.1~2MΩ의 저항값을 갖는, 절연특성이 뛰어난 TiOx로 옥사이드화(oxidation)된다.
상기 열처리공정은 별도로 공정이 아니라, 액정표시장치의 상, 하부 기판의 합착에 필요한 실(seal)재(도 1의 6)의 경화시에나, 상, 하부기판의 내부면에 형성하는 배향막을 이루는 PI(Poly Imide)의 수분을 제거하는 소성처리과정의 열공정에서 상기 Ti를 TiOx로 옥사이드화시킬 수 있다.
즉, 본 발명에서는 상기 제 2 브릿지(106b,121b)의 커트영역(C)의 이중금속층을 제거하는 공정에 있어서, 상기 이중금속층의 하부층을 이루는 Ti층을 별도의 식각공정없이 액정표시장치용 패널의 제조공정에 포함되는 열처리과정과 동시에 절연특성을 띄는 TiOx로 물성을 바꾸어 배선과 단락배선과의 전기적 연결을 차단할 수 있도록 한다.
이때, 상기 Cu/Ti는 게이트 또는 데이터 배선 중 어느 하나의 배선을 이루는 금속층으로 할 수도 있다.
이상에서 설명한 것은 본 발명에 따른 액정표시장치용 어레이패널의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자가라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
상술한 바와 같이, 본 발명의 Cu/Ti를 배선금속으로 하는 액정표시장치용 어레이패널은, 제 1 단락배선의 게이트 및 데이터 패드와 연결되는 브릿지 중 커트영역을 갖는 브릿지의 상기 커트영역의 Ti층을 액정표시장치의 열처리공정을 통해, 0.1~2MΩ절연특성을 갖는 TiOx로 옥사이드화하여, 별도의 제거공정없이, 상기 영역이 절연특성을 갖도록 하므로, Cu/Ti이중층의 사용시의 문제점을 해결하여, 상기 Cu를 효율적으로 이용할 수 있으며, 또한 제조불량 및 제조비용의 절감할 수 있고, 공정안정화를 꾀할 수 있는 효과가 있다.
Claims (4)
- 제 1, 2기판을 준비하는 단계와;상기 제 1 기판 상에 Cu/Ti 이중층으로 다수개의 게이트 배선 및 상기 다수개의 게이트 배선의 홀수번째 배선에서 연장된 제 1 브릿지군과, 짝수번째 배선에서 연장된 제 2 브릿지군에 동시에 연결되는 게이트 제 1 단락배선을 형성하는 단계와;상기 게이트 배선 상부에 상기 게이트 배선과 교차하는 Cu/Ti 이중층으로 하는 다수개의 데이터 배선과, 상기 데이터 배선의 홀수번째 배선에서 연장된 제 1 브릿지군과, 짝수번째 배선에서 연장된 제 2 브릿지군에 동시에 연결되는 데이터 제 1 단락배선을 형성하는 단계와;상기 짝수번째 게이트 배선과 연결되는 게이트 제 2 단락배선을 상기 게이트 제 1 단락배선의 바깥쪽에 상기 게이트 제 1 단락배선과 일정간격 이격되며 평행하게 형성하는 단계와;상기 짝수번째 데이터 배선과 연결되는 데이터 제 2 단락배선을 상기 데이터 제 1 단락배선의 바깥쪽에 상기 데이터 제 1 단락배선과 일정간격 이격되며 평행하게 형성하는 단계와;상기 제 2 브릿지군의 Cu층을 제거하여, 하부의 Ti층을 노출하는 단계와;상기 노출된 Ti층을 소정의 온도에서 열처리하여, 절연특성을 가진 TiOx로 옥사이드(oxide)화 시키는 단계와;상기 각 게이트 배선 및 데이터 배선과 연결된 박막 트랜지스터를 제조하는 단계와;상기 제 2 기판을 준비하는 단계와;제 1, 2 기판을 실링(sealing)하고 합착하여 그 사이 액정을 주입하는 단계를 포함하는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 열처리는 상기 제 1 기판과 제 2 기판을 실링하여 경화하는 과정에서 이루어지는 액정표시장치의 제조방법.
- 제 1 항에 있어서,상기 Ti의 두께는 300Å이고, 상기 TiOx의 저항값은 0.1~2MΩ인 액정표시장치의 제조방법.
- 제 3 항에 있어서,상기 열처리는 상기 Ti를 200~230℃에서 2~3시간 열처리하는 액정표시장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000047963A KR20020014596A (ko) | 2000-08-18 | 2000-08-18 | 액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000047963A KR20020014596A (ko) | 2000-08-18 | 2000-08-18 | 액정표시장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020014596A true KR20020014596A (ko) | 2002-02-25 |
Family
ID=19683896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000047963A KR20020014596A (ko) | 2000-08-18 | 2000-08-18 | 액정표시장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020014596A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044326B1 (ko) * | 2008-09-05 | 2011-06-29 | (주)디아이티엔지 | 캐비넷 조립용 랙 및 이를 이용하여 조립되는 캐비넷 |
| CN103513454A (zh) * | 2013-08-29 | 2014-01-15 | 京东方科技集团股份有限公司 | 阵列基板及其检测方法和制备方法 |
| WO2020062516A1 (zh) * | 2018-09-30 | 2020-04-02 | 惠科股份有限公司 | 阵列基板和显示面板 |
| US10895771B2 (en) | 2018-09-30 | 2021-01-19 | HKC Corporation Limited | Array substrate and display panel |
-
2000
- 2000-08-18 KR KR1020000047963A patent/KR20020014596A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044326B1 (ko) * | 2008-09-05 | 2011-06-29 | (주)디아이티엔지 | 캐비넷 조립용 랙 및 이를 이용하여 조립되는 캐비넷 |
| CN103513454A (zh) * | 2013-08-29 | 2014-01-15 | 京东方科技集团股份有限公司 | 阵列基板及其检测方法和制备方法 |
| WO2015027615A1 (zh) * | 2013-08-29 | 2015-03-05 | 京东方科技集团股份有限公司 | 阵列基板及其检测方法和制备方法 |
| CN103513454B (zh) * | 2013-08-29 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板及其检测方法和制备方法 |
| US10490109B2 (en) | 2013-08-29 | 2019-11-26 | Boe Technology Group Co., Ltd. | Array substrate and testing method and manufacturing method thereof |
| WO2020062516A1 (zh) * | 2018-09-30 | 2020-04-02 | 惠科股份有限公司 | 阵列基板和显示面板 |
| US10895771B2 (en) | 2018-09-30 | 2021-01-19 | HKC Corporation Limited | Array substrate and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760092B2 (en) | Method for fabricating an array substrate for a liquid crystal display with an insulating stack made from TFT layers between crossed conductors | |
| US7072004B2 (en) | Array substrate for a liquid crystal display device and method for fabricating thereof having vertical pattern | |
| US6400425B1 (en) | TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same | |
| JP2008107849A (ja) | 液晶表示装置及びその製造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100690001B1 (ko) | 액정표시소자 및 그 제조방법 | |
| EP2398008A1 (en) | Connection terminal and display device with the connection terminal | |
| US7245342B2 (en) | Array substrate for liquid crystal display device having conductive patterns and fabricating method thereof | |
| KR20020014596A (ko) | 액정표시장치의 제조방법 | |
| KR100776507B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100741896B1 (ko) | 액정 디스플레이 패널 제조 방법 | |
| KR100621533B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR20020050021A (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| KR101012495B1 (ko) | 액정표시장치용 어레이 기판 제조 방법 | |
| KR100806802B1 (ko) | Ｔｆｔ 기판의 패드 구조 및 그 제조방법 | |
| KR100631369B1 (ko) | 액정표시장치용 어레이패널 및 그의 제조방법 | |
| KR0145898B1 (ko) | 액정 표시장치의 패드 형성방법 및 구조 | |
| KR100467176B1 (ko) | 액정표시장치용 어레이패널 및 그 제조방법 | |
| KR100591900B1 (ko) | 액정 표시장치 | |
| KR100591899B1 (ko) | 액정 표시장치 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| KR100658977B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| KR100781596B1 (ko) | 액정 표시장치 | |
| KR100236614B1 (ko) | 액정표시장치의 제조방법 | |
| KR20010064044A (ko) | 액정 표시장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |