JPS5995514A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPS5995514A JPS5995514A JP57207184A JP20718482A JPS5995514A JP S5995514 A JPS5995514 A JP S5995514A JP 57207184 A JP57207184 A JP 57207184A JP 20718482 A JP20718482 A JP 20718482A JP S5995514 A JPS5995514 A JP S5995514A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- gate
- crystal display
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、液晶表示装置に関するもので、特にマ） Ｉ
Ｊソクス型液晶表示に於ける各表示絵素に薄膜トランジ
スタ（以下ＴＰＴと略す）を付加した液晶表示装置の電
極形成法に関するものである。
Ｊソクス型液晶表示に於ける各表示絵素に薄膜トランジ
スタ（以下ＴＰＴと略す）を付加した液晶表示装置の電
極形成法に関するものである。
〈従来技術〉
ＴＰＴを用いたマトリックス型液晶表示装置は、１９７
３年に米国ウェスチングハウス（Ｗｅｓｔｉｎｇｈｏｕ
ｓｅ ）社から発表されている。これは、液晶表示パネ
ル内に薄膜で構成したトランジスタ及びコンデンサを組
み込むことにより、チューティー比の小さい即ち多ライ
ンのマルチプレックス駆動を行なっても高コントラスト
表示を可能にする方法である。詳細な内容については［
ＩＥＥＥ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
、 ＥＤ−２０゜Ｐ９５５゜（１９７３）；Ｔ、Ｐ、
Ｂ ｒｏｄｙ ｅｔ ａｌ ；“Ａ６″Ｘ６″２
０１ｉｎｅｓ／ｉｎ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
Ｄｉｓｐｌａｙ Ｐａｎｎｅビ°に報告されている。以
下、この液晶表示パネルについて等価回路図（第１図）
及び模式構成図（第２図）を用いて簡単に説明する。
３年に米国ウェスチングハウス（Ｗｅｓｔｉｎｇｈｏｕ
ｓｅ ）社から発表されている。これは、液晶表示パネ
ル内に薄膜で構成したトランジスタ及びコンデンサを組
み込むことにより、チューティー比の小さい即ち多ライ
ンのマルチプレックス駆動を行なっても高コントラスト
表示を可能にする方法である。詳細な内容については［
ＩＥＥＥ ｏｎＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
、 ＥＤ−２０゜Ｐ９５５゜（１９７３）；Ｔ、Ｐ、
Ｂ ｒｏｄｙ ｅｔ ａｌ ；“Ａ６″Ｘ６″２
０１ｉｎｅｓ／ｉｎ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
Ｄｉｓｐｌａｙ Ｐａｎｎｅビ°に報告されている。以
下、この液晶表示パネルについて等価回路図（第１図）
及び模式構成図（第２図）を用いて簡単に説明する。
第１図に示すように、上記マトリックス型液晶表示装置
の各絵素ｌＯには、薄膜トランジスタ１１と薄膜コンデ
ンサ１２が夫々１個づつ付加されており、薄膜コンデン
サ１２と液晶の静電容量１３とは並列に接続され、また
、薄膜トランジスタ１１と薄膜コンデンサ１２とは直列
に接続されている。
の各絵素ｌＯには、薄膜トランジスタ１１と薄膜コンデ
ンサ１２が夫々１個づつ付加されており、薄膜コンデン
サ１２と液晶の静電容量１３とは並列に接続され、また
、薄膜トランジスタ１１と薄膜コンデンサ１２とは直列
に接続されている。
上記各絵素１０の表示は、薄膜トランジスタ１１のゲー
ト電極と接続した行電極１４に走査信号を与え、上記薄
膜トランジスタ１１のソース電極と接続した列電極１５
にデータ信号を与えることにより、薄膜コンデンサ１２
の充放電を制御即ち液晶に印加される電圧を制御して行
なわれる。
ト電極と接続した行電極１４に走査信号を与え、上記薄
膜トランジスタ１１のソース電極と接続した列電極１５
にデータ信号を与えることにより、薄膜コンデンサ１２
の充放電を制御即ち液晶に印加される電圧を制御して行
なわれる。
上記の如き動作原理を有するマトリックス型液晶表示装
置としては、従来より第２図に示すようなものが一般に
知られている。第２図において、２１は薄膜トランジス
タ、２２は薄膜コンデンサ１２の一方の電極であって薄
膜トランジスタ２１のドレイン電極および表示電極を兼
ねている。２７は薄膜コンデンサ１２の他方の電極、２
４は薄膜トランジスタ２１のゲート電極と接続した行電
極、２５は上記薄膜トランジスタのソース電極と接続し
た列電極、２６は上記行電極２４と列電極２５を絶縁す
るための絶縁膜である。これら行電極２４と列電極２５
は、各絵素１０間に形成されている。
置としては、従来より第２図に示すようなものが一般に
知られている。第２図において、２１は薄膜トランジス
タ、２２は薄膜コンデンサ１２の一方の電極であって薄
膜トランジスタ２１のドレイン電極および表示電極を兼
ねている。２７は薄膜コンデンサ１２の他方の電極、２
４は薄膜トランジスタ２１のゲート電極と接続した行電
極、２５は上記薄膜トランジスタのソース電極と接続し
た列電極、２６は上記行電極２４と列電極２５を絶縁す
るための絶縁膜である。これら行電極２４と列電極２５
は、各絵素１０間に形成されている。
上記報告では、ＴＰＴの半導体材料としては、ＣｄＳｅ
を用いているが、これ以外の材料例えばＣｃｌＳ、Ｔｅ
、ＰｂＴｅ、 アモルファスシリコン（ａ−８１）、多
結晶シリコン（ｐ−３ｉ ）等の材料を用いたＴＰＴの
研究開発が現在堆し進められている。
を用いているが、これ以外の材料例えばＣｃｌＳ、Ｔｅ
、ＰｂＴｅ、 アモルファスシリコン（ａ−８１）、多
結晶シリコン（ｐ−３ｉ ）等の材料を用いたＴＰＴの
研究開発が現在堆し進められている。
ところでこれらの中のａ−３ｉを半導体膜として用いた
ＴＰＴは１０４以上の０Ｎ−ＯＦＦ比と１０１０Ω以上
（但しチャネル寸法 幅（Ｗ）−１０００μ７．長さく
Ｌ）−４０μｍ）のＲ８Ｆ、値を有している。このＲｏ
ＦＦの値は他の材料と比べ２〜３桁高抵抗である。この
ことはＲ６ＦＦ・（Ｃ５十ＣＬ。）て決定されるメモリ
一時間（Ｔｍｅｍｏｒｙ）を得るのに（Ｃ５＋ＣＬθの
値をＶ／Ｉｏｏ−Ｈｏｏｏとしても良いことになり、ウ
ェスチングハウス社等で報告された液晶セルと並列に接
続されているメモリー用コンテンサＣｓを省略すること
ができる。このことはパネル製作工程の軽減化ひいては
低コスト化が可能であることを意味する。又、上記報告
では、行電極２４１列電極２５の電極材料としてＡ４２
．Ａｕ等の金属材料を用いている。これらの金属電極は
光を透過しないため明るい表示を行なうには、電極幅を
狭くすることが必要となるか、エツチング精度、歩留ま
り等の制約を受けるため一定の限界が生しる。この問題
の解決策としては、行電極２４１列電極２５の電極材料
にＡｕ、Ａｌ１等の金属材料ではなく透明導電膜（ＩＴ
Ｏ）を用いることが有効であり、特願昭５７−９］８９
号にて出願されている。この特許出願のＴＰＴは、ゲー
ト絶縁膜に蒸着法により形成した１００ＯＡ程度のＳｉ
Ｏ又は５ｉ０２膜を用いている。しかしながら、ＴＰＴ
の動作原理を考慮するとゲート絶縁膜としては極力跡い
方が低電圧駆動の観点より望ましい。ところがこのよう
な絶縁膜を蒸着法やＣＶＤ法によりピンホール７リーで
簿く形成することは極めて困難である。一方、陽極酸化
法を利用すれば、その形成原理から考えてピンホールフ
リーの絶縁膜を形成することが可能であり、この絶縁膜
をＴＰＴのゲート絶縁膜に適用すれば極めて有効となる
。その詳細については絶縁膜を形成したＴＰＴを表示の
各絵素に付加し且つ、行・列電極を透明導電膜で形成し
たＸＹマトリックス型液晶表示パネルの構造について記
載されているか、透明導電膜よりなる行電極を用いて表
面を陽極酸化処理したゲート電極を連結した電極構造を
有するゲート・行電極をいかなる方法によって形成する
かについては明らかにされていない。陽極酸化処理する
には第３図（Ａ）（Ｂ）に示すように、陽極酸化処理す
る金属薄膜３１を形成した蒸着基板３２を４％程度の濃
度を持つ酒石酸アンモニウム電解液３３中に浸漬し定電
流化成・定電圧化成の順序で直流電圧を印加することに
より金属表面が酸化され＠極酸化膜３６か形成される。
ＴＰＴは１０４以上の０Ｎ−ＯＦＦ比と１０１０Ω以上
（但しチャネル寸法 幅（Ｗ）−１０００μ７．長さく
Ｌ）−４０μｍ）のＲ８Ｆ、値を有している。このＲｏ
ＦＦの値は他の材料と比べ２〜３桁高抵抗である。この
ことはＲ６ＦＦ・（Ｃ５十ＣＬ。）て決定されるメモリ
一時間（Ｔｍｅｍｏｒｙ）を得るのに（Ｃ５＋ＣＬθの
値をＶ／Ｉｏｏ−Ｈｏｏｏとしても良いことになり、ウ
ェスチングハウス社等で報告された液晶セルと並列に接
続されているメモリー用コンテンサＣｓを省略すること
ができる。このことはパネル製作工程の軽減化ひいては
低コスト化が可能であることを意味する。又、上記報告
では、行電極２４１列電極２５の電極材料としてＡ４２
．Ａｕ等の金属材料を用いている。これらの金属電極は
光を透過しないため明るい表示を行なうには、電極幅を
狭くすることが必要となるか、エツチング精度、歩留ま
り等の制約を受けるため一定の限界が生しる。この問題
の解決策としては、行電極２４１列電極２５の電極材料
にＡｕ、Ａｌ１等の金属材料ではなく透明導電膜（ＩＴ
Ｏ）を用いることが有効であり、特願昭５７−９］８９
号にて出願されている。この特許出願のＴＰＴは、ゲー
ト絶縁膜に蒸着法により形成した１００ＯＡ程度のＳｉ
Ｏ又は５ｉ０２膜を用いている。しかしながら、ＴＰＴ
の動作原理を考慮するとゲート絶縁膜としては極力跡い
方が低電圧駆動の観点より望ましい。ところがこのよう
な絶縁膜を蒸着法やＣＶＤ法によりピンホール７リーで
簿く形成することは極めて困難である。一方、陽極酸化
法を利用すれば、その形成原理から考えてピンホールフ
リーの絶縁膜を形成することが可能であり、この絶縁膜
をＴＰＴのゲート絶縁膜に適用すれば極めて有効となる
。その詳細については絶縁膜を形成したＴＰＴを表示の
各絵素に付加し且つ、行・列電極を透明導電膜で形成し
たＸＹマトリックス型液晶表示パネルの構造について記
載されているか、透明導電膜よりなる行電極を用いて表
面を陽極酸化処理したゲート電極を連結した電極構造を
有するゲート・行電極をいかなる方法によって形成する
かについては明らかにされていない。陽極酸化処理する
には第３図（Ａ）（Ｂ）に示すように、陽極酸化処理す
る金属薄膜３１を形成した蒸着基板３２を４％程度の濃
度を持つ酒石酸アンモニウム電解液３３中に浸漬し定電
流化成・定電圧化成の順序で直流電圧を印加することに
より金属表面が酸化され＠極酸化膜３６か形成される。
これをゲート絶縁膜として利用する。しかし陽極酸化処
理する金属の表面に陽極酸化不可能な導電膜例えば、Ｎ
ｉ、Ａｕ、Ｉｎ２Ｏ３等が付着され且つその導電膜が直
接電解液に接すると陽極酸化を行なっても陽極酸化処理
は進行されず、陽極酸化不可能な導電膜は電解液中に溶
解・腐食されて断線を起こすため、目的とする金属表面
上に陽極酸化膜を形成することはできなくなる。従って
、従来は陽極酸化処理する金属を除いて、他の導電膜」
二にレジス） 、ＳｉＯ２といった絶縁膜を被覆した後
、陽極酸化処理を行なっていた。しかしなから、このレ
ジスト又は５１０２でピンボールフリーの膜を形成する
ことは極めて困難であり、＠極酸化処理をしたゲート電
極を透明導電膜で連結した電極構造を有するゲート・行
電極を形成することは、製作歩留り上の弊害があった。
理する金属の表面に陽極酸化不可能な導電膜例えば、Ｎ
ｉ、Ａｕ、Ｉｎ２Ｏ３等が付着され且つその導電膜が直
接電解液に接すると陽極酸化を行なっても陽極酸化処理
は進行されず、陽極酸化不可能な導電膜は電解液中に溶
解・腐食されて断線を起こすため、目的とする金属表面
上に陽極酸化膜を形成することはできなくなる。従って
、従来は陽極酸化処理する金属を除いて、他の導電膜」
二にレジス） 、ＳｉＯ２といった絶縁膜を被覆した後
、陽極酸化処理を行なっていた。しかしなから、このレ
ジスト又は５１０２でピンボールフリーの膜を形成する
ことは極めて困難であり、＠極酸化処理をしたゲート電
極を透明導電膜で連結した電極構造を有するゲート・行
電極を形成することは、製作歩留り上の弊害があった。
従って、前述の特徴を併せ備えたＸＹマトリックス型液
晶表示装置を歩留り良く完成させることはできなかった
。
晶表示装置を歩留り良く完成させることはできなかった
。
〈発明の目的〉
本発明は、以上述べたような陽極酸化膜をゲート絶縁膜
に用いたＴＰＴを液晶表示の各絵素に付加し、且つ行及
び列方向電極を透明導電膜で形成した液晶表示装置に於
いて、特にそのゲート電極・ゲート絶縁膜及び行・列電
極を歩留り良く形成する方法を提供することを目的とす
るものである。
に用いたＴＰＴを液晶表示の各絵素に付加し、且つ行及
び列方向電極を透明導電膜で形成した液晶表示装置に於
いて、特にそのゲート電極・ゲート絶縁膜及び行・列電
極を歩留り良く形成する方法を提供することを目的とす
るものである。
実施例
第４図は本発明の１実施例を適用したＸＹマトリックス
型液晶表示装置の構造図である。第５図は第４図に示す
ＸＹマトリックス型液晶表示装置を製作する各工程で形
成する各電極等のパターン図を示す。以下、このパター
ン図を参照しながら本発明の１実施例について説明する
。
型液晶表示装置の構造図である。第５図は第４図に示す
ＸＹマトリックス型液晶表示装置を製作する各工程で形
成する各電極等のパターン図を示す。以下、このパター
ン図を参照しながら本発明の１実施例について説明する
。
工程１．ゲート電極形成
カラス、石英又はセラミック等から成る基板主面に、ケ
ート電極となりしかも陽極酸化か可能である材料として
、例えばＴａを蒸着し、その後Ｔａのエツチング液（Ｈ
ＦＨＮ０３）で第５図（３）に示すパターンにエツチン
グを行ない、島状のゲート電極４１を形成する。
ート電極となりしかも陽極酸化か可能である材料として
、例えばＴａを蒸着し、その後Ｔａのエツチング液（Ｈ
ＦＨＮ０３）で第５図（３）に示すパターンにエツチン
グを行ない、島状のゲート電極４１を形成する。
工程２ ゲート連結電極の形成
全面にケート電極連結用の電極材料を蒸着し、その後第
５図（Ｂ）に示すパターンでエツチングを行ない、ゲー
ト電極４１を連結する。また同時に陽極酸化処理するゲ
ート電極４１上のゲート連結電極材料を取り除く。この
ゲート連結電極材料とし、では、■陽極酸化が可能であ
ること、■ゲート電極材料との選択エツチング性があり
・ゲート電極４１及びゲート電極４１を陽極酸化した膜
を侵すことなくゲート連結電極を除去できること、とい
った条件に合致する材料であれば良く、ゲート電極とし
てＴａを用いた場合にはゲート連結電極として、例えば
Ａｌ１が適用される。そのエツチング液としてはＮａＯ
Ｈ水溶液がある。
５図（Ｂ）に示すパターンでエツチングを行ない、ゲー
ト電極４１を連結する。また同時に陽極酸化処理するゲ
ート電極４１上のゲート連結電極材料を取り除く。この
ゲート連結電極材料とし、では、■陽極酸化が可能であ
ること、■ゲート電極材料との選択エツチング性があり
・ゲート電極４１及びゲート電極４１を陽極酸化した膜
を侵すことなくゲート連結電極を除去できること、とい
った条件に合致する材料であれば良く、ゲート電極とし
てＴａを用いた場合にはゲート連結電極として、例えば
Ａｌ１が適用される。そのエツチング液としてはＮａＯ
Ｈ水溶液がある。
工程３゜陽極酸化処理
本工程で、陽極酸化に際しては、ケート電極４Ｉ上のみ
ならずゲート連結電極上にも化成処理を行なう。この時
、従来のように陽極酸化不可能な金属が存在しないため
にレジストでカッ・−する必要がなく、従ってレジスト
に発生するピンホール等に起因する問題点も解消される
。
ならずゲート連結電極上にも化成処理を行なう。この時
、従来のように陽極酸化不可能な金属が存在しないため
にレジストでカッ・−する必要がなく、従ってレジスト
に発生するピンホール等に起因する問題点も解消される
。
工程４：ゲート連結電極除去
工程２で述べた方法でだ一ト連結電極を除去する。この
処理により陽極酸化処理を行なったゲート電極パターン
のみが残存する。ゲート連から蒸着する透明導電膜で形
成した行電極４２を重ね合せ相互に連結することにより
ゲート・行電極４６か形成される。
処理により陽極酸化処理を行なったゲート電極パターン
のみが残存する。ゲート連から蒸着する透明導電膜で形
成した行電極４２を重ね合せ相互に連結することにより
ゲート・行電極４６か形成される。
工程５、行電極２列電極及び絵素電極形成透明導電膜（
ＩＴＯ）を全面に蒸着した後、第５図（Ｃ）に示スパタ
ーンにエツチング加工し、行電極４２２列電極４３及び
絵素電極１０を形成する。
ＩＴＯ）を全面に蒸着した後、第５図（Ｃ）に示スパタ
ーンにエツチング加工し、行電極４２２列電極４３及び
絵素電極１０を形成する。
工程６：半導体膜形成
第５図ＣＤ）に示すパターンでＴＰＴの半導体膜４４を
形成する。半導体膜４４としではＣｄＳｅ。
形成する。半導体膜４４としではＣｄＳｅ。
ＣｃｌＳ 、Ｔｅ 、Ｐｂ’ｒｅ 、アモルファス又は
多結晶シリコン等種々の材料が用いられるか、本実施例
ではアモルファスシリコンを採用している。半導体膜４
４はゲート電極４１の一端上で絵素電極ＩＯの切欠隅部
に堆積される。
多結晶シリコン等種々の材料が用いられるか、本実施例
ではアモルファスシリコンを採用している。半導体膜４
４はゲート電極４１の一端上で絵素電極ＩＯの切欠隅部
に堆積される。
工程７．ソース・トレイン電極形成
第５図（Ｅ）に示すパターンで列電極４３と半導体膜４
４を連結するソース電極及び半導体膜４４り絵素電極１
０を連結するドレイン電極を形成する。このソース・ド
レイン電極４５とゲート電極４Ｉ及び半導体膜４４でＴ
ＰＴが構成される。
４を連結するソース電極及び半導体膜４４り絵素電極１
０を連結するドレイン電極を形成する。このソース・ド
レイン電極４５とゲート電極４Ｉ及び半導体膜４４でＴ
ＰＴが構成される。
以上の各工程で陽極酸化膜をケート絶縁膜に用いたＴＰ
Ｔを各絵素に対応して配置しかつ行・列電極を透明導電
膜で形成したＴＰＴ基板か作製される。このＴＦＴ基板
と絵素電極に対向する対向電極の形成された対向基板と
で液晶セルを構成し、液晶セル内に液晶層を封入するこ
とにより絵素電極１０を単位絵素とする表示を行なうマ
トリックス型液晶表示装置が作製され葛。行列電極を介
してＴＰＴを駆動することにより、ドツトマトリックス
型の表示パターンを任意に形成することかできる。
Ｔを各絵素に対応して配置しかつ行・列電極を透明導電
膜で形成したＴＰＴ基板か作製される。このＴＦＴ基板
と絵素電極に対向する対向電極の形成された対向基板と
で液晶セルを構成し、液晶セル内に液晶層を封入するこ
とにより絵素電極１０を単位絵素とする表示を行なうマ
トリックス型液晶表示装置が作製され葛。行列電極を介
してＴＰＴを駆動することにより、ドツトマトリックス
型の表示パターンを任意に形成することかできる。
〈発明の効果〉
以上説明した如＜ＴＦＴ基板を製作することにより、陽
極酸化時の問題を解消することができ、行・列電極に透
明導電膜を用いているために明るい表示が得られ、又Ｔ
ＦＴのゲート絶縁膜に陽極暉ヒ膜を用いていることより
低電圧駆動で特性の良いＴＰＴが得られる等の効果を奏
するＸＹマトリックス型等の液晶表示装置を歩留まり良
く製作することができる。
極酸化時の問題を解消することができ、行・列電極に透
明導電膜を用いているために明るい表示が得られ、又Ｔ
ＦＴのゲート絶縁膜に陽極暉ヒ膜を用いていることより
低電圧駆動で特性の良いＴＰＴが得られる等の効果を奏
するＸＹマトリックス型等の液晶表示装置を歩留まり良
く製作することができる。
第１図は従来のＸＹマトリックス型液晶表示装置の等価
回路図である。第２図は第１図のＴＰＴパターン図であ
る。第３図（３）［Ｆ］）は陽極酸化処理する方法を説
明するための説明図である。第４図は本発明の１実施例
により得られる液晶表示装置のＴＰＴパターン図である
。第５図（８）乃至（Ｅ）は本発明の１実施例を説明す
るための各製造工程で用いるパターン電極図である。 ４１・・・ゲート電極 ４２ 行電極４３・列電極
４４ 半導体膜 ４５・・・ソース・ドレイン電極 代理人 弁理士 福 士 愛 彦（他２者）第１図 第２図 第 ３ 図 （Ａ） ＝５−ｊル−ト、イし１＾こ−・−ト−ｖ ｑνＩＥイ
しｋへ２第 ３ しり （Ｅｌ） 第５図（Ｂ） 第 ５ じう（Ｃ） 第５図 （Ｄ） ＠、５図ａり
回路図である。第２図は第１図のＴＰＴパターン図であ
る。第３図（３）［Ｆ］）は陽極酸化処理する方法を説
明するための説明図である。第４図は本発明の１実施例
により得られる液晶表示装置のＴＰＴパターン図である
。第５図（８）乃至（Ｅ）は本発明の１実施例を説明す
るための各製造工程で用いるパターン電極図である。 ４１・・・ゲート電極 ４２ 行電極４３・列電極
４４ 半導体膜 ４５・・・ソース・ドレイン電極 代理人 弁理士 福 士 愛 彦（他２者）第１図 第２図 第 ３ 図 （Ａ） ＝５−ｊル−ト、イし１＾こ−・−ト−ｖ ｑνＩＥイ
しｋへ２第 ３ しり （Ｅｌ） 第５図（Ｂ） 第 ５ じう（Ｃ） 第５図 （Ｄ） ＠、５図ａり
Claims (1)
- １、基板上に薄膜トランジスタのゲート電極を形成し、
該ゲート電極と異なる陽極酸化可能な金属で該ゲート電
極相互間を連結した後、陽極酸化処理を介して前記ゲー
ト電極にゲート絶縁膜を形成する工程と、前記金属を除
去し、透明導電膜で前記ゲート電極相互間を再度連結す
る工程と、前記ゲート電極の各々に薄膜トランジスタを
形成し、前記基板をセル基板として液晶を封入する工程
と、を具備して成る液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207184A JPS5995514A (ja) | 1982-11-25 | 1982-11-25 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57207184A JPS5995514A (ja) | 1982-11-25 | 1982-11-25 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5995514A true JPS5995514A (ja) | 1984-06-01 |
| JPH035725B2 JPH035725B2 (ja) | 1991-01-28 |
Family
ID=16535632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57207184A Granted JPS5995514A (ja) | 1982-11-25 | 1982-11-25 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5995514A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148886A (ja) * | 1984-08-16 | 1986-03-10 | セイコーエプソン株式会社 | アクテイプマトリツクス基板 |
| JPS61138286A (ja) * | 1984-12-11 | 1986-06-25 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH0198263A (ja) * | 1987-10-09 | 1989-04-17 | Alps Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01237525A (ja) * | 1988-03-17 | 1989-09-22 | Seikosha Co Ltd | 薄膜トランジスタアレイの製造方法 |
| US5418636A (en) * | 1992-06-05 | 1995-05-23 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same |
-
1982
- 1982-11-25 JP JP57207184A patent/JPS5995514A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6148886A (ja) * | 1984-08-16 | 1986-03-10 | セイコーエプソン株式会社 | アクテイプマトリツクス基板 |
| JPS61138286A (ja) * | 1984-12-11 | 1986-06-25 | セイコーエプソン株式会社 | 液晶表示装置 |
| JPH0198263A (ja) * | 1987-10-09 | 1989-04-17 | Alps Electric Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01237525A (ja) * | 1988-03-17 | 1989-09-22 | Seikosha Co Ltd | 薄膜トランジスタアレイの製造方法 |
| US5418636A (en) * | 1992-06-05 | 1995-05-23 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal image display apparatus with anodized films of the same thickness and a method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035725B2 (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5995514A (ja) | 液晶表示装置の製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JPH03149884A (ja) | 薄膜トランジスタ | |
| JPH0566410A (ja) | 液晶表示装置 | |
| JP3536762B2 (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP2948436B2 (ja) | 薄膜トランジスタおよびそれを用いる液晶表示装置 | |
| JPH0743748A (ja) | 金属配線基板と薄膜ダイオードアレイ及びその製造方法 | |
| JPS59105617A (ja) | 液晶表示装置の製造方法 | |
| JP3362413B2 (ja) | 液晶表示装置 | |
| JP2002190600A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPS5942584A (ja) | マトリツクス型液晶表示装置 | |
| JP2002270847A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP3047363B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001217426A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JP2002311454A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
| JPH07104315A (ja) | 液晶表示装置 | |
| JP2002176062A (ja) | 表示装置用の基板の製造方法 | |
| JP3194291B2 (ja) | 液晶ディスプレイのスイッチング素子及びその製造方法 | |
| JPS62297892A (ja) | 表示装置用駆動回路基板 | |
| JP2716106B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3381278B2 (ja) | 液晶装置の製造方法、液晶装置、並びにその液晶装置を搭載したラップトップパソコン及び液晶テレビ | |
| JP2002076363A (ja) | 液晶表示装置 | |
| JPH05173186A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2001264812A (ja) | 液晶表示素子の製造方法 |