JPS62297892A - 表示装置用駆動回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［発明の目的］ （産業上の利用分野） 本発明は、薄膜トランジスタアレイにより液晶等を駆動
する表示装置用駆動回路基板に関する。

〈従来の技術） 近年、非晶質シリコン（ａ−８ｉ　）　ｐＪを用いた薄
膜トランジスタをスイッチング素子とした、アクティブ
マトリクス型液晶表示装置が注目されている。この液晶
表示装置は、安価なガラス基板を用いて低温膜形成技術
によりアクティブマトリクス回路が形成できること、大
面積化が容易であること、微細加工技術の適用により高
精細化も可能であること、等から、フラット型テレビジ
ョンの有力候補と考えられている。　絶縁性基板上への
薄膜トランジスタの構造には、ゲート電極を半導体薄膜
の下に置く逆スタガー型と、ゲートＮ極を半導体薄膜上
に形成するスタガー型とがある。

通富アクティブマトリクス基板では、アドレス配線をゲ
ート電極と一体的に絶縁性基板上に形成し、薄膜トラン
ジスタを逆スタガー型とする。逆スタガー型１膜トラン
ジスタを用いたアクティブマトリクス基板を形成する場
合、大面積化、高精細化のためにアドレス配線兼ゲート
電極に要求される特性は、この上に半導体薄膜やデータ
配線が重ねられるので薄くてしかも十分に低抵抗である
こと、できれば段差部にテーパがついていること、ゲー
ト絶縁膜として用いられる安定した酸化膜が表面に形成
できること、後の工程で用いられる例えば硫酸と過酸化
水素液等の洗浄液等に侵されないこと、等である。この
様な要求を満たす上で好ましいアドレス配線兼ゲート電
極材料として、従来よりタンタル（Ｔａ）が用いられて
いる。

一方、アクティブマトリクス型液晶表示装置を高精細且
つ大面積に実現する場合、用いるａ膜トランジスタの数
が非常に多くなる。例えば、アドレス４００×データ４
００の場合、素子数は１６００００となる。これだけの
多くのａｌ膜トランジスタアレイを完全に製作すること
は難しく、種々の欠陥が発生する。例えば、多層配線或
いはキャパシタの電気的短絡、配線の解放、薄膜トラン
ジスタの欠陥等である。表示装装置として点欠陥を許容
した場合、配線の解放は容易に救済することができる。

例えばアドレス線が断線しても、両端から信号を供給す
ることによりこれを救済することができる。また、信号
電圧を保持するキャパシタは、ＷＩ　Ｉｌｌ　トランジ
スタのオフ抵抗を十分に大きくし、液晶の抵抗率を大き
くすれば設ける必要がないため、この部分で致命的な画
像欠陥とならない。これに対し、配線の短絡事故は致命
的な大きい欠陥となる。例えばアドレス配線とデータ配
線が短絡すると、これらの配線に沿って線欠陥となる。

しかもこの欠陥は簡単には補修により救済することがで
きない。

この様な多層配線間の短絡を防止する方法として、アド
レス配線兼ゲート電極をＴａ−１により形成し、その表
面に陽極酸化膜を形成し、更にそ′の上に５ｉ０２膜又
はＳｉ３Ｎ＋！ｌ！を堆積する、という積層絶縁膜構造
とすることが提案されている（特公昭６０−５４４７８
号公報）。しかしこの方法では、Ｔａ膜の隔操酸化によ
りアドレス配線の抵抗が大きいものとなってしまう。例
えば、２２０Ｘ２４０画素で４４ｆｆｉｌＸ６０ｍの画
面をつくる薄膜トランジスタアレイを考える。１５００
人のＴａ膜で配線抵抗的６０にΩのアドレス配線を、表
面から約７００人酸化すると、配線抵抗は約１’ｌＯｋ
Ωになる。このように配線抵抗が大きくなると、アドレ
スパルスの遅延による波形歪みが大きくなる。この結果
アドレス配線の信号入力端部と終端部での画素への書込
みに差が生じ、画質の均一性が損われることになる。Ｔ
ａ膜の膜厚を大きくすれば配線抵抗を小さくすることが
できるが、余り厚くすると膜のはがれやごの上に形成さ
れるデータ配線の断線の原因となる。

Ｔａｇ！よりも低抵抗の配線材料としてモリブデン（〜
ｔｏ＞がある。しかし、ＭＯＩｌ！は主として、硫酸と
過酸化水素水の混液での洗浄ができないこと、表面に良
好な絶縁膜が形成できないこと、等の理由でアクティブ
マトリクス基板のアドレス配線としては特性が不十分で
ある。

（発明が解決しようとする問題点） 以上のように従来のアクティブマトリクス基板では、ア
ドレス配線兼ゲート電極の性能が大面積化、高ｆｌＩｉ
ｌ化を妨げる原因となっていた。

本発明は上記のような問題を解決した表示装置用駆動回
路基板を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は、アドレス配線とゲートＮ極を兼ねた逆スタガ
ー型ＷＪｌ！トランジスタ構造を用いて構成されるアク
ティブマトリクス基板において、アドレス配線材料とし
て、Ｔａの組成比が３０〜９５原子％であるＭｏ−Ｔａ
合金膜を用いたことを特徴とする。

（作用） 本発−明によれば、アドレス配線兼ゲート電極が極めて
低抵抗になり、従って大面積化、高精細化した場合にも
アドレス信号伝搬の遅延時間を十分小さくすることがで
きる。またアドレス配線の膜厚を余り厚くすることなく
低抵抗化でき、且つ容易にテーバエツチングもできるた
め、この上に重ねられるデータ配線の断線を防止するこ
とができる。また本発明のアドレス配線兼ゲート電極に
は良質の陽極酸化膜を形成することができる。この陽極
酸化膜と例えばＣＶＤ５　ｉ　０２ＭＡの積層絶−縁膜
構造をゲート絶縁膜とし、またアドレス配線とデータ配
線の交差部にはこの積層絶縁膜に更に薄膜トランジスタ
部に用いる半導体薄膜と同時に形成される半導体薄膜を
重ねて層間絶縁膜とすることによって、アドレス配線と
データ配線間の短絡事故を確実に防止することができる
。

（実施例） 具体的なデバイスの説明に先立ち、本発明において用い
るＭｏ−Ｔａ合金膜そのものの各種特性を他の電極材料
と比較して測定した結果を下表に示す。

なお各電極配線膜は至温でのスパッタ法により形成され
た。本発明に用いる合金膜は表から明らかなように、Ｖ
温堆積後において、Ｔｉ、Ｃｒ。

Ｔａ、ＭＯＳｉ２のいずれよりも比抵抗が小さく、特に
Ｔａが８０原子％以下ではＭＯより小さい。

堆積後、熱処理を行うことにり、更に低い比抵抗が得ら
れている。またドライエツチングによる加工性も、ＭＯ
Ｓｉ２膜と同等の優れたものであり、テーパ加工も容易
であった。Ｍｏ、Ｃｒ、Ｔｉなどは良質の熱酸化膜が形
成されないが、ＭＯ−丁ａ合金では良質の熱酸化膜が得
られている。洗浄液として広く用いられる、 Ｈ２８０４＋Ｈ２０２混液に対する耐性も優れたもので
あった。またＳｉＯ２膜との反応も少なく、Ｓｌを用い
た半導体装置との適合性が良好であることが確認されて
いる。

なお表中の、Ｏ（良好）、Δ（やや不良）、×（不良）
の評価は、加工性についてはＣＦ４系のドライエツチン
グが可能か否かにより、またテーパ加工性については同
じ＜ＣＦ４系のドライエツチングによりテーパ角度制御
ができるか否かにより行った。熱酸化膜形成については
、４００’Ｃ程度でピンホールがなく、３Ｘ１０’Ｖ／
ｃａｒ以上の耐圧、１　Ｘｌ　０−　”　’　Ａ／ｍ２
以下のリーク電流の酸化膜が得られるか否により、陽極
酸化膜形成についてはピンホールがなく、３　Ｘ　１０
’　Ｖ／ｃｔｔｒ以上の耐圧、１　Ｘ　１０−　ｌＯＡ
／１ｒｙｓ”以下のリーク電流の酸化膜が得られるか否
かにより行った。

またシリコンとのオーミック接触性については、良好な
シリサイドが界面に形成されているか否かにより、酸化
膜との非反応性については、４００℃程度の温度で反応
するか否かにより行った。

半導体装置の電極材料としては、熱酸化膜形成、陽極酸
化膜形成、強酸処理等が必要になる場合があり、従来の
ＭＯ電極では表に示すようにこれらが良好に行なわれず
、ＴａＮ極ではこれらの処理が可能であるが、比抵抗が
高いという問題がある。

この点本発明で用いるＭＯ二Ｔａ合金は、Ｔａの組成比
が３０原子％以上であれば、熱酸化膜形成、陽極酸化膜
形成、強酸処理等を行うことができ、しかもＴａ電極に
比べて比抵抗を大幅に低くし、Ｔａの組成比が９５原子
％以下であれば、ＭＯ’１極よりも低い抵抗を得ること
かできる。特に表から明らかなように、Ｔａの組成比を
７０原子％以下にすれば、熱処理を行わなくても、ＭＯ
電極より低い抵抗を得ることができる。

以下、本発明の実施例を図面を参照して説明する。

第１図は一実施例のアクティブマトリクス基板の等面回
路である。１はガラス基板であり、この上に互いに交差
する複数本ずつのアドレス配線２とデータ配線３が配設
されている。後に詳細に説明するように、アドレス配線
２はこの実施例ではＭｏ−Ｔａ合金膜により形成してい
る。アドレス配線２とデータ配線３の各交差位置にスイ
ッチングトランジスタとして薄膜トランジスタ４が形成
されている。１膜トランジスタ４のゲート電極はアドレ
ス配線２に、ソース電極はデータ配線３にそれぞれ接続
され、ドレイン電極は画素電極である表示用電極５に接
続されている。

第２図は一画素部分をより具体的に示した平面図であり
、第３図（ａ）および（ｂ）はそれぞれ第２図のＡ−Ａ
’およびＢ−Ｂ’断面図である。

これを製造工程に従って説明すると、先ずガラス基板１
上にＭｏ−Ｔａ合金膜がスパッタリングにより堆積され
、パターニングしてアドレス配線２が形成される。この
実施例ではＭＯ−Ｔａ合金膜は、ＭＯ４０原子％−Ｔａ
６０原子％の含金を用い、厚さ２００ｎｍ、配線幅３０
μ■とじた。アドレス配線２のエツジにはテーパをつけ
た。このテーパエツチングは、レジストとＣＦ４　＋０
２を用いたドライエツチングの条件の組合わせにより、
容易に可能である。ａｇＩトランジスタ４のゲート電極
４１は、アドレス配線２と同じ材料を用いこれと一体形
成される。

表示面積が２０３Ｘ１５ｃｍ　（Ａ４サイズ）の液晶表
示装置の場合、アドレス配線２の長さは約２３ａＩｉと
なる。上記条件のＭＯ−Ｔａ膜アドレス配線２の長さ２
３αの抵抗は１１．８にΩであった。

こうしてアドレス配線２およびゲート電極４１が形成さ
れた後、これらの表面に陽極酸化膜４２が形成される。

この実施例では陽極酸化は、０．０１％クエン酸水溶液
中で行なわれた。引続き全面にプラズマＣＶＤにより２
００ｎｍの５ｉＯｚｌｌ！４３が形成される。この後、
３００ｎｍのアンドープ非晶質シリコン（ａ−８ｉ　）
ｇ１４４．４４’　、５Ｑｎｍのｎ＋型ａ−３ｉｌｌ１
４５．５ＱｎｍのＭ　ｏ　ｇ！４６がこの順に堆積され
る。これら３Ｍ！は、薄膜トランジスタ部およびアドレ
ス配ｗＡ２とこの後形成されるデータ配線３の各交差部
に島状に残してエツチングされる。

この後１５０ｎｍのＩＴＯ摸により、各画素の表示用Ｉ
Ｉａｉ５が形成される。続いてＡ２膜の蒸着、パターニ
ングによりデータ配線３、このデータ配線３に連続的に
つながるソース電極４７１、およびドレイン電極４７２
が形成される。ドレイン電極４７２は表示用電極５にコ
ンタクトさせる。

こうしてこの実施例のアクティブマトリクス基板テハ、
陽極酸化ＷＡ４２とＣＶＤ５　ｉ　０２１Ｉ４３をゲー
ト絶縁膜として薄膜トランジスタが形成される。またア
ドレス配線２とデータ配線３の各交差部テハ、陽極酸化
ｅ１４２とＣＶＤ５　ｉ　０２膜４３および島状ａ−３
ｉ膜４４′の積層膜が層間絶縁膜として用いられている
。このアクティブマトリクス基板を用い、これと対向電
極基板の間に液晶層を挟めば、液晶表示装置が得られる
。

この実施例によれば、アドレス配線２の配線抵抗は非常
に小さいものとなり、従ってこの実施例の基板を大面積
表示装置用として用いて浸れた性能が得られる。アドレ
ス配線２のエツジにはテーバがついており、これにより
データ配線３の段切れが確実に防止される。アドレス配
線２のＭ　ｏ　−Ｔａ合金膜を陽極酸化して得られた陽
極酸化膜は良質であり、この陽極酸化膜を含む層間絶縁
膜を用いることによって、配線層間の短絡事故も確実に
防止される。従ってこの実施例によれば、大面積、高精
細且つ信頼性の高い表示装置が実現できる。

実施例では、Ｔａ、Ｉ酸比が６０原子％のＭ　Ｏ−Ｔａ
合金膜を用いたが、Ｔａの組成比３０〜９５原子％の範
囲で本発明は有効である。そしてこの範囲においてはこ
の合金膜の熱酸化膜も良質であり、これをゲート絶縁膜
および層間絶縁膜の一部として用いることも有用である
。更に本発明は液晶表示装置に限らず、例えばＥＬ表示
装置等の駆動回路基板としても有用である。

［発明の効果］ 以上述べたように本発明によれば、アドレス配線材料に
低抵抗のＭＯ−Ｔａ合金膜を用いることにより、表示装
置の大面積化、高精細化を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のアクティブマトリクス基板
を示す等価回路図、第２図はその要部構成を示す平面図
、第３図（ａ）、（ｂ）は第２図のＡ−Ａ’　、Ｂ−Ｂ
’断面図である。 １・・・ガラス基板、２・・・アドレス配線、３・・・
データ配線、４・・・薄膜トランジスタ、５・・・表示
用電極、４１・・・ゲート電極、４２・・・１ｍ陽極酸
化膜４３・・・ＣＶＤ５ｉ０２膜、４４．４４’・７ン
ドープａ−８ｉ膜、４５　・ｎ＋型ａ−３ｉｌ！、４６
−　ＭＯ膜、４７１・・・ソース電極、４７２・・・ド
レイン電極。

Claims (6)

【特許請求の範囲】
1. （１）絶縁性基板と、この基板上に互いに交差して複数
   本ずつ配設されたアドレス配線およびデータ配線と、各
   アドレス配線とデータ配線の交差位置に形成されゲート
   電極がアドレス配線に、ソース電極がデータ配線にそれ
   ぞれ接続された複数の薄膜トランジスタと、これら薄膜
   トランジスタのドレイン電極にそれぞれ接続された複数
   の表示用電極とを有する表示装置用駆動回路基板におい
   て、前記アドレス配線を、タンタルの組成比が３０〜９
   ５原子％であるモリブデン−タンタル合金膜により形成
   したことを特徴とする表示装置用駆動回路基板。
2. （２）前記合金はタンタルの組成比が３０〜７０原子％
   である特許請求の範囲第１項記載の表示装置用駆動回路
   基板。
3. （３）前記合金中に占めるモリブデンとタンタルの総量
   は９５原子％以上である特許請求の範囲第１項記載の表
   示装置用駆動回路基板。
4. （４）前記合金を少なくとも一層以上用いた多層配線を
   有する特許請求の範囲第１項記載の表示装置用駆動回路
   基板。
5. （５）前記薄膜トランジスタは、前記アドレス配線と一
   体形成されたゲート電極と、このゲート電極上にゲート
   電極の陽極酸化膜又は熱酸化膜を含むゲート絶縁膜を介
   して堆積された半導体薄膜と、この半導体薄膜上に前記
   データ配線と同じ導体膜により形成されたドレインおよ
   びソース電極とを有する特許請求の範囲第１項記載の表
   示装置用駆動回路基板。
6. （６）前記各アドレス配線とデータ配線の間に、アドレ
   ス配線の陽極酸化膜又は熱酸化膜を含む層間絶縁膜、お
   よび前記薄膜トランジスタに用いた半導体薄膜と同時に
   形成された半導体薄膜を介在させた特許請求の範囲第１
   項記載の表示装置用駆動回路基板。