KR940001400B1 - 박막 트랜지스터와 그것의 제조방법 - Google Patents
박막 트랜지스터와 그것의 제조방법 Download PDFInfo
- Publication number
- KR940001400B1 KR940001400B1 KR1019910005318A KR910005318A KR940001400B1 KR 940001400 B1 KR940001400 B1 KR 940001400B1 KR 1019910005318 A KR1019910005318 A KR 1019910005318A KR 910005318 A KR910005318 A KR 910005318A KR 940001400 B1 KR940001400 B1 KR 940001400B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- electrode
- thin film
- glass substrate
- film transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000011521 glass Substances 0.000 claims abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 5
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 239000010949 copper Substances 0.000 description 10
- 229910016553 CuOx Inorganic materials 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 따른 박막트랜지스터의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 2 : 게이트 전극
3 : 게이트 절연층 4 : 화소전극
5 : a-si막(비정질 실리콘막) 6 : 오믹층
7 : 드레인 전극 8 : 소오스 전극
본 발명은 평판 표시장치등에서 스위칭소자로서 사용되는 박막트랜지스터에 관한 것으로, 보다 구체적으로는 박막트랜지스터의 게이트 전극을 개량함으로써 대형표시장치에서도 화상신호가 지연되지 않고 균일한 화면을 얻을 수 있는 액정 표시소자의 스위칭소자용 박막트랜지스터와 그것의 제조방법에 관한 것이다.
일반적으로, 박막트랜지스터는 저전압으로 구동될 수 있고 소비전력이 낮고 중량이 가볍고 두께가 얇을 뿐만 아니라 화질이 좋다는 장점때문에 평판표시장치등에서 스위치 소자로서 널리 사용되고 있다. 특히 이러한 박막트랜지스터는 TV와 컴퓨터용으로 많이 사용되고 있다.
화면 크기가 소형인 예컨대 3”는 5” 액정표시소자에 채택되고 있는 박막트랜지스터에는 게이트 전극이 재질로서 Cr 또는 Ta이 사용되고 있다. 그런데 화면 크기가 커지면 전극 재질인 Cr 또는 Ta의 자체저항으로 인하여 긴 지연시간(del
ay time)이 발생되므로 이것을 회로를 통하여 보상하여야 한다. 그렇지 않은 경우 화면의 화질이 저하된다는 문제가 야기된다. 따라서, 화면크기가 커짐에 따라 이에 부합되는 박막트랜지스터의 개발에 관한 업계의 요청이 증대되고 있다.
이러한 요청에 부응하기 위하여 본 발명자는 저항이 낮은 금속물질인 Cu, Ag, Au 및 Al을 게이트 전극재질로서 사용하는 것에 대해 검토하였다.
우선 Au와 Ag는 가격이 고가이고 또한 패턴을 형성시킬 때 에칭에 문제가 있으므로 사용하는 것이 불가능하다. 또한 Al를 게이트 전극으로 형성하고 Al막 상부에 적층한 막에 패턴을 형성하면 Al막의 강도가 낮기 때문에 Al막이 어택(attack)을 받게 되어 단선이 되거나 힐록(hillock)현상이 초래된다. 통상 이 힐록의 높이는 대형인 겨우 1μ이상이다.
이러한 힐록이 생긴 Al막위에 다른 막을 적층하면 이러한 Al막은 이 막에 악영향을 미치게 된다.
여기에서 힐록현상이란 Al으로 게이트 전극을 형성하고 전류를 흐르게 하면 Al원자가 전류에 밀려 약한부위에 모여서 언덕모양을 형성하는 것을 의미한다.
본 발명자는 박막 트랜지스터의 게이트 전극재질에 대해 예의 연구한 결과 그 재질로서 Cu를 사용하면 특별히 그 구조를 변경시키지 않고서도 성능이 우수한 박막트랜지스터를 얻을 수 있는 것을 발견하여 본 발명을 완성하게 되었다.
본 발명의 목적은 대형 화면에서도 지연시간을 발생시키지 않으면서 균일한 화면을 제공할 수 있는 액정표시소자의 스위칭소자용 박막트랜지스터 및 그것의 제조방법을 제공하는 것이다.
본 발명에 따르면 유리기판(1)상에 게이트 전극(2)이 형성되어 있고, 그위에 게이트 절연막(3), 화소전극(4), 비정질 실리콘막(5), 오믹층(6)이 차례로 적층구조로 형성되어 있으며, 이어서 소오스전극(8)과 드레인전극(7)이 상기 적층구조위에 형성된 박막트랜지스터에 있어서, 상기 게이트 전극(2)의 재질이 Cu인 것을 특징으로 하는 박막트랜지스터가 제공된다.
이하 본 발명은 실시예에 의하여 상세히 설명한다.
본 발명의 박막트랜지스터의 구조는 통상의 것과 대체로 동일하고, 제1도에 그 단면이 도시되어 있다. 그 제조공정에 대해 살펴보면 다음과 같다. 기판으로서 코닝 7059글래스를 사용하고, 이 기판(1)상에 Cu막을 형성시키기 전에 CF4를 150sccm으로 흘리면서 파워 150~250ω로 플라즈마를 형성하여 기판돌면을 활성화시켰다. 직류 스퍼터로서 파워 500ω, 스퍼터 속도 20Å/sec로 구리막 두께를 2000~3
000Å만큼 기판(1)위에 형성시켰다.
통상의 사진 식각법에 의해 게이트 전극(2)을 형성하고 대기중에 30분간 400~500℃에서 열처리하여 산화시켰다. 이렇게 하면 Cu막의 표면에 치밀한 구리 산화물(CuOx)막이 형성되고, Cu막의 저항이 낮아져서 CuOx막 아래의 Cu막의 도전률이 증대되었다.
이렇게 게이트 전극(2)을 형성시킨 후 그 위에 통상의 박막트랜지스터의 제조공정에 따라 게이트 절연막(3), 화소전극(4), 비정질 실리콘막(5), 오믹층(6)을 순차적으로 적층구조로 형성시켰고, 후속하여 소오스 전극(8)과 드레인 전극(7)을 상기 적층구조위에 형성시켰다.
이러한 공정을 거쳐서 제조된 본 발명의 박막트랜지스터는 다음과 같은 장점을 갖고 있다.
1. 본 발명의 전극을 사용하면 대형의 표시소자에서도 화상신호가 지연되지 않고 균일한 화면을 얻을 수 있다.
2. 게이트 전극의 재질인 Cu를 열산화시킴으로서 CuOx절연막이 형성되어 소오스와 드레인 전극과, 게이트 전극사이에서의 쇼트 현상을 감소시킬 수 있다.
3. 상기 CuOx막을 치밀하게 형성되어 Cu막의 단선을 방지한다.
Claims (3)
- 유리기판(1)상에 게이트 전극(2)이 형성되어 있고, 그 위에 게이트 절연막(3), 화소전극(4), 비정질 실리콘막(5), 오믹층(6)이 차례로 적층구조로 형성되어 있으며, 이어서 소오스 전극(8)과 드레인(7)이 상기 적층구조위에 형성된 박막트랜지스터에 있어서, 상기 게이트 전극(2)의 재질이 Cu인 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 게이트 전극(2)의 두께가 2000~3000Å인 것을 특징으로 하는 박막트랜지스터.
- 유리기판(1)상에 게이트 전극(2)을 형성시키고, 그 위에 게이트 절연막(3),화소전극(4), 비정질 실리콘막(5), 오믹층(6)을 차례로 적층구조로 형성시키고, 이어서 소오스 전극(8)과 드레인 전극(7)을 상기 적층구조위에 형성시키는 박막트랜지스터의 제조방법에 있어서, Cu로 게이트 전극(2)을 형성시키기 전에 유리기판(1)위에 CF4를 흘리면서 플라즈마를 형성하여 유리기판 표면을 활성화시킨 다음 Cu막을 스퍼터로 데포지션이라는 것을 특징으로 하는 박막 트래지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005318A KR940001400B1 (ko) | 1991-04-02 | 1991-04-02 | 박막 트랜지스터와 그것의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005318A KR940001400B1 (ko) | 1991-04-02 | 1991-04-02 | 박막 트랜지스터와 그것의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920020768A KR920020768A (ko) | 1992-11-21 |
| KR940001400B1 true KR940001400B1 (ko) | 1994-02-21 |
Family
ID=19312836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005318A KR940001400B1 (ko) | 1991-04-02 | 1991-04-02 | 박막 트랜지스터와 그것의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001400B1 (ko) |
-
1991
- 1991-04-02 KR KR1019910005318A patent/KR940001400B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920020768A (ko) | 1992-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6383831B2 (en) | Methods of forming thin-film transistor display devices | |
| JP4238956B2 (ja) | 銅配線基板及びその製造方法並びに液晶表示装置 | |
| EP2736074A1 (en) | Array substrate and manufacturing method thereof, liquid crystal panel, and display device | |
| JP4970621B2 (ja) | 配線層、半導体装置、液晶表示装置 | |
| JP2010065317A (ja) | 表示装置およびこれに用いるＣｕ合金膜 | |
| US10254609B2 (en) | Array substrate including pixel electrode and drain electrode in direct contact to each other, and method of manufacturing the same, display panel, and display device | |
| KR20060125066A (ko) | 개구율이 향상된 어레이 기판 및 이의 제조방법 | |
| JPWO2011024770A1 (ja) | 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 | |
| CN104090401A (zh) | 阵列基板及其制备方法、显示装置 | |
| JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2000081632A (ja) | 薄膜トランジスタ及び液晶表示装置 | |
| WO2019100494A1 (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
| KR100905662B1 (ko) | 액정표시장치 제조 방법 및 배선 구조 | |
| KR20020052562A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR940001400B1 (ko) | 박막 트랜지스터와 그것의 제조방법 | |
| CN202678317U (zh) | 导电结构、薄膜晶体管、阵列基板和显示装置 | |
| JP6190920B2 (ja) | 薄膜トランジスタ | |
| KR101281901B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH039569A (ja) | 薄膜トランジスタ | |
| KR920006192B1 (ko) | 평판 디스플레이용 박막 트랜지스터 | |
| JPH06301054A (ja) | 液晶表示装置用薄膜トランジスタアレイ基板の製造方法 | |
| JPS6266665A (ja) | 駆動回路基板の製造方法 | |
| JPS62297892A (ja) | 表示装置用駆動回路基板 | |
| KR100255930B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR910008946B1 (ko) | 평판 디스플레이용 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110215 Year of fee payment: 18 |
|
| EXPY | Expiration of term |