JPWO2011024770A1 - 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2011024770A1
JPWO2011024770A1 JP2011528782A JP2011528782A JPWO2011024770A1 JP WO2011024770 A1 JPWO2011024770 A1 JP WO2011024770A1 JP 2011528782 A JP2011528782 A JP 2011528782A JP 2011528782 A JP2011528782 A JP 2011528782A JP WO2011024770 A1 JPWO2011024770 A1 JP WO2011024770A1
Authority
JP
Japan
Prior art keywords
electrode layer
layer
film
oxide semiconductor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011528782A
Other languages
English (en)
Other versions
JP4970622B2 (ja
Inventor
悟 高澤
悟 高澤
雅紀 白井
雅紀 白井
石橋　暁
暁 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011528782A priority Critical patent/JP4970622B2/ja
Application granted granted Critical
Publication of JP4970622B2 publication Critical patent/JP4970622B2/ja
Publication of JPWO2011024770A1 publication Critical patent/JPWO2011024770A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

酸化物半導体や酸化物薄膜から剥離せず、また、酸化物半導体や酸化物薄膜中に銅原子が拡散しない電極膜を提供する。電極層を、Ｃｕ−Ｍｇ−Ａｌの薄膜である高密着性バリア膜３７と、銅薄膜３８で構成させ、酸化物半導体や酸化物薄膜には高密着性バリア膜３７を接触させた。高密着性バリア膜３７は、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムを０．５ａｔ％以上５ａｔ％以下、アルミニウムを５ａｔ％以上１５ａｔ％以下の範囲で含有させると密着性とバリア性が両立する。ソース電極層５１とドレイン電極層５２は酸化物半導体層３４に接触するので、この電極層が適しており、酸化物から成るストッパー層３６を電極層の下層に配置することもできる。

Description

本発明は、微小な半導体デバイスに使用される配線膜の分野に係り、特に、酸化物半導体に接触する電極層の技術分野に関する。
ＦＰＤ(フラットパネルディスプレイ)や薄膜太陽電池等、近年製造される電気製品は広い基板上にトランジスタを一様に配置する必要があり、そのため、大面積基板に均一な特性の半導体層を形成できる(水素化)アモルファスシリコン等が用いられている。
アモルファスシリコンは低温で形成することができ、他の材料に悪影響を与えないが、移動度が低いという欠点があり、低温形成で高移動度の薄膜が大面積基板に形成できる酸化物半導体が注目されている。
他方、近年では半導体集積回路や、ＦＰＤ中のトランジスタの電極、配線に、低抵抗の銅薄膜が用いられるようになっており、デジタル信号の伝達速度を速めたり、電力損失の低減による消費電力の低減が図られている。
しかしながら銅薄膜は、酸化物半導体や酸化物薄膜との密着性が悪く、また、銅薄膜の構成物質である銅原子は酸化物半導体中や酸化物薄膜中に拡散し、信頼性低下の原因になる場合がある。
特に、酸化物半導体と銅薄膜が接触したり、酸化物から成る層間絶縁膜と銅薄膜が接触すると、銅原子の酸化物中への拡散は大きな問題となる。
この場合、銅薄膜と、銅薄膜と接触する半導体や絶縁膜等との間に、拡散に対するバリア性や、銅配線の付着強度を増大させる密着性を有する補助膜を設ける必要がある。補助膜には、例えば、ＴｉＮ膜やＷ膜等がある。
銅薄膜はドライエッチングが難しく、一般的にウェットエッチング法が用いられているが、銅薄膜のエッチング液と補助膜のエッチング液とは異なるため、補助膜と銅薄膜の二層構造の配線膜を一回のエッチング工程でエッチングすることはできない。
そのため、バリア性、密着性を有し、銅薄膜と同じエッチング液によってエッチングできる補助膜が求められている。
特開２００９− ９９８４７号公報 特開２００７−２５０９８２号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、密着性が高く、酸化物半導体や酸化物薄膜に銅原子が拡散しない電極膜を提供することにある。
上記課題を解決するために、本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体素子であって、前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置である。
本発明は、前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである半導体装置である。
本発明は、前記酸化物半導体層上には酸化物から成る絶縁膜が配置され、前記ソース電極層と前記ドレイン電極層は、前記絶縁膜の表面に配置され、前記ソース領域上と前記ドレイン領域上とに形成された前記絶縁膜の接続孔の内周面には、前記ソース電極層と前記ドレイン電極層の高密着性バリア膜が配置された半導体装置である。
本発明は、半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、前記画素電極は前記電極層に電気的に接続された液晶表示装置である。
本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体素子であって、前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置の製造方法であって、前記酸化物半導体層の表面に酸化物薄膜を形成し、前記酸化物薄膜を部分的に除去して前記酸化物薄膜から成るストッパー層を形成し、前記酸化物薄膜が除去された部分に前記酸化物半導体層を露出させ、前記ストッパー層上と前記ソース領域上と前記ドレイン領域上に、露出された前記酸化物半導体層の表面に接触する前記高密着性バリア膜を形成し、前記高密着性バリア膜上に前記銅薄膜を形成して前記電極層を形成する半導体装置の製造方法である。
本発明は、前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を配置しておき、前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記高密着性バリア膜を、前記ソース領域と前記ドレイン領域に接触させて形成する半導体装置の製造方法である。
電極膜の高密着性バリア膜は酸化物半導体層に対する密着性とバリア性が高いので、電極膜をソース電極やドレイン電極に使用することができる。
エッチングストッパーとして酸化物から成るストッパー層を設けた場合でも、ストッパー層と、酸化物から成る絶縁膜に対する密着性とバリア性とが高いので、ストッパー層を用いたエッチングを行うことができる。
層間絶縁膜やゲート絶縁膜に形成する接続孔の内周面でも、銅薄膜は高密着性バリア膜を介して層間絶縁膜やゲート絶縁膜に接触しているので、ゲート絶縁膜や層間絶縁膜中への銅原子の拡散は生じない。
銅薄膜と高密着性バリア膜は同じエッチング液でエッチングすることができる。
(ａ)〜(ｃ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(１) (ａ)〜(ｃ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(２) (ａ)〜(ｃ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(３) (ａ)、(ｂ)：本発明の第一例のトランジスタの製造工程を説明するための工程図(４) 本発明の第一例のトランジスタと本発明の液晶表示装置を説明するための断面図 (ａ)〜(ｃ)：本発明の第二例のトランジスタの製造工程を説明するための工程図 本発明の第三例のトランジスタを説明するための断面図
１１、１２、１３……トランジスタ
３１……ガラス基板
３２……ゲート電極層
３３……ゲート絶縁膜
３４……酸化物半導体層
３６……ストッパー層
３７……高密着性バリア膜
３８……銅薄膜
４３……接続孔
５１……ソース電極層
５２……ドレイン電極層
６１……層間絶縁層
７１……ソース領域
７２……ドレイン領域
７３……チャネル領域
８１……上部電極
８２……画素電極
８３……液晶
図５は、本発明の実施例の液晶表示装置であり、本発明の第一例のトランジスタ１１の断面図が、液晶表示部と共に示されている。
このトランジスタ１１を説明すると、該トランジスタ１１は、ガラス基板３１の表面に細長のゲート電極層３２が配置されており、ゲート電極層３２上には、少なくとも幅方向に亘ってゲート絶縁膜３３が配置されている。
ゲート絶縁膜３３上には、酸化物半導体層３４が配置されており、ゲート電極層３２上に位置する酸化物半導体層３４のうち、ゲート絶縁膜３３の幅方向両端にソース電極層５１とドレイン電極層５２とが形成されている。ソース電極層５１とドレイン電極層５２の間には凹部５５が設けられ、この凹部５５によってソース電極層５１とドレイン電極層５２とは分離されており、異なる電圧を印加できるように構成されいる。
符号３６は、ストッパー層であり、エッチングによって凹部５５を形成してソース電極層５１とドレイン電極層５２とを分離する際に、このストッパー層３６によって、エッチング液が酸化物半導体層３４に接触しないようにされている。
ソース電極層５１上と、ドレイン電極層５２上と、その間の凹部５５上には、保護膜４１が形成されているが、酸化物半導体層３４と保護膜４１の間にはストッパー層３６が位置している。
ソース電極層５１とドレイン電極層５２の間に電圧を印加した状態でゲート電極層３２にゲート電圧を印加し、酸化物半導体層３４内のゲート電極層３２に対してゲート絶縁膜３３を介して対面した部分に、酸化物半導体層３４の導電型と反対の導電型のチャネル層(又は同一の導電型の低抵抗のチャネル層)が形成されると、酸化物半導体層３４のソース電極層５１が接触した部分とドレイン電極層５２が接触した部分とがチャネル層７３(又は低抵抗層)によって低抵抗で接続され、その結果、ソース電極層５１とドレイン電極層５２とが電気的に接続され、トランジスタ１１が導通する。
ゲート電圧の印加を停止すると、チャネル層７３(又は低抵抗層)は消滅し、ソース電極層５１とドレイン電極層５２との間は高抵抗になり、電気的に分離される。
液晶表示領域１４には画素電極８２が配置されており、画素電極８２上には液晶８３が配置されている。液晶８３上には上部電極８１が位置しており、画素電極８２と上部電極８１との間に電圧が印加されると、液晶８３を通る光の偏光性が偏光され、偏光フィルタの通過性が制御される。
画素電極８２はソース電極層５１やドレイン電極層５２と電気的に接続されており、トランジスタ１１がＯＮ・ＯＦＦすることで、画素電極８２への電圧印加の開始・終了が行われる。
ここでは画素電極８２は、ドレイン電極層５２に接続された配線層４２の一部から成っている。配線層４２はＩＴＯで構成された透明導電層であり、配線層４２は、ゲート電極層３２と同様にガラス基板３１上に形成され、ゲート電極層３２を構成する薄膜と同じ薄膜から成る配線層８４に接続されている。
このトランジスタ１１の製造工程を説明する。
このトランジスタ１１は、先ず、ガラス基板３１上に、スパッタ法や蒸着法等の真空薄膜形成方法によって第一の導電性薄膜を形成し、第一の導電性薄膜をパターニングしてゲート電極層３２を形成する。第一の導電性薄膜には、ガラスとの密着性が高い金属やポリシリコン等の薄膜等を用いることができる。
図１(ａ)の符号３２は、ガラス基板３１上に形成されたゲート電極層を示している。
パターニングしてゲート電極層３２を形成すると、ゲート電極層３２が位置する部分以外はガラス基板表面が露出しており、図１(ｂ)に示すように、ガラス基板３１とゲート電極層３２の表面に、ＳｉＯ2、ＳｉＮｘ等のゲート絶縁膜３３を形成する。このゲート絶縁膜３３は、必要に応じてパターニングする。
次に、ゲート絶縁膜３３上に酸化物半導体の薄膜を形成し、パターニングして、図１(ｃ)に示すように、パターニングされた酸化物半導体の薄膜から成る酸化物半導体層３４を形成する。
次いで、図２(ａ)に示すように、酸化物半導体層３４の表面と、酸化物半導体層３４の間に露出するゲート絶縁膜３３の表面に亘って酸化物絶縁薄膜３５を形成し、図２(ｂ)に示すように、その酸化物絶縁薄膜３５をパターニングして、酸化物絶縁薄膜から成るストッパー層３６を形成する。
酸化物半導体層３４には、ゲート電極層３２の幅方向両端に互いに離間して位置するソース領域７１とドレイン領域７２とが設定されており、ストッパー層３６は、酸化物半導体層３４表面のソース領域７１とドレイン領域７２を露出させ、他の部分の表面を覆うように位置しており、その状態で、先ず、スパッタリング法により、少なくともストッパー層３６と酸化物半導体層３４の露出部分上に高密着性バリア膜３７を形成し、次いで、図３(ａ)に示すように、高密着性バリア膜３７の表面に、銅薄膜３８を形成し、高密着性バリア膜３７と銅薄膜３８とで電極層４０を形成する。
銅薄膜３８の形成の際、酸素ガスはスパッタリング雰囲気中に導入せず、銅薄膜３８中に酸化銅を含有させていないので、低抵抗の銅薄膜３８を得ている。
本発明では、高密着性バリア膜はＣｕ−Ｍｇ−Ａｌから成る薄膜であり、この高密着性バリア膜を形成する工程を説明すると、ストッパー層３６の表面と酸化物半導体層３４のソース領域７１及びドレイン領域７２の部分の表面とが露出している図２(ｂ)の処理対象物８０をスパッタ装置の内部に搬入し、Ｃｕ−Ｍｇ−Ａｌ合金から成るターゲットをスパッタし、スパッタリング粒子を成膜対象物の表面に到着させると、ストッパー層３６の表面と、酸化物半導体層３４のソース領域７１及びドレイン領域７２の露出部分の表面とに接触する高密着性バリア膜３７が形成される。
高密着性バリア膜３７は酸化物との密着性が高く、電極層４０は酸化物半導体の薄膜や酸化物の薄膜から剥離しない。また、高密着性バリア膜３７と銅薄膜３８の密着性も高いので、銅薄膜３８が高密着性バリア膜３７から剥離することもない。
高密着性バリア膜３７は、ＳｉＯ2から成る酸化物であるストッパー層３６や、酸化物半導体層３４の表面に形成されており、銅薄膜３８は高密着性バリア膜３７の表面に形成されている。従って、銅薄膜３８は、ストッパー層３６や酸化物半導体層３４から剥離することはない。
また、高密着性バリア膜３７は、銅原子に対するバリア機能を有しており、高密着性バリア膜３７から酸化物半導体層３４内に銅原子は拡散せず、また、銅薄膜３８と酸化物半導体層３４の間には高密着性バリア膜３７が位置しているから、銅薄膜３８中の銅原子は拡散を高密着性バリア膜３７で阻止され、酸化物半導体層３４中への銅原子拡散が防止されている。
高密着性バリア膜３７と銅薄膜３８とが形成された後、銅薄膜３８表面にレジスト膜を形成し、レジスト膜をパターニングして、図３(ｂ)に示すように、銅薄膜３８表面の、ソース領域上７１の位置とドレイン領域７２の上の位置とに、レジスト膜３９を配置する。
この状態で、銅等の金属を溶解させるエッチング液に浸漬すると、レジスト膜３９の間に露出した銅薄膜３８と、銅薄膜３８の露出部分直下に位置する高密着性バリア膜３７とがエッチング液によってエッチングされ、レジスト膜３９で覆われたソース領域７１上の部分とドレイン領域７２上の部分だけが残り、図３(ｃ)に示すように、ソース領域７１上で残った高密着性バリア膜３７と銅薄膜３８によってソース電極層５１が形成され、ドレイン領域７２上で残った高密着性バリア膜３７と銅薄膜３８によってドレイン電極層５２が形成される。ソース電極層５１とドレイン電極層５２は互いに離間されており、ゲート電極層３２の一端上にソース電極層５１の一部が位置し、他端上にドレイン電極層５２の一部が位置している。ソース電極層５１の縁部分と、ドレイン電極層５２の縁部分は、ストッパー層３６上に乗っている。
酸化物半導体層３４の、ソース領域７１とドレイン領域７２の間がチャネル領域７３であり、ゲート電極層３２は、ゲート絶縁膜３３を挟んでチャネル領域７３と対向する位置にある。この状態は、ゲート絶縁膜３３と、ゲート・ソース・ドレイン電極層３２、５１、５２とでトランジスタ１１が構成されている。
次いで、図４(ａ)に示すようにレジスト膜３９を除去し、図４(ｂ)に示すようにＳｉＮｘやＳｉＯ2等の絶縁膜から成る保護膜４１を形成し、図５に示すように保護膜４１にヴィアホールやコンタクトホール等の接続孔４３を形成し、接続孔４３底面に露出するソース電極層５１やドレイン電極層５２等や他の素子の電極層の間をパターニングした配線層４２で接続すると、ゲート・ソース・ドレイン電極層３２、５１、５２に電圧を印加できるようになり、トランジスタ１１は動作することができる。(液晶８３と上部電極８１は後工程で配置する。)
以上は、酸化物半導体層３４を浸食するエッチング液を用いて銅薄膜３８と高密着性バリア膜３７とをエッチングしたため、ストッパー層３６によってエッチング液を酸化物半導体層３４に接触させないようにしていたが、酸化物半導体層３４を浸食しないエッチング液を用いる場合は、酸化物半導体層３４はエッチング液に接触できるのでストッパー層３６は不要である。
図６(ｃ)は、液晶表示装置の一部であり、ストッパー層３６を有さないトランジスタ１２が示されている。液晶表示領域は省略されている。
図６(ａ)は、ゲート絶縁膜３３上にパターニングした酸化物半導体層３４を形成した後、高密着性バリア膜３７と銅薄膜３８をこの順序で積層形成し、酸化物半導体層３４のソース領域７１上の銅薄膜３８表面とドレイン領域７２上の銅薄膜３８表面とにレジスト膜３９を配置した状態であり、酸化物半導体層３４を浸食しないエッチング液に浸漬し、銅薄膜３８と高密着性バリア膜３７のうちのレジスト膜３９で覆われていない部分をエッチング除去する。
このとき、酸化物半導体層３４とエッチング液が接触するが、酸化物半導体層３４は浸食されず、レジスト膜３９除去後、図６(ｃ)に示すように、保護膜４１に接続孔４３を形成して配線をソース電極層５１やドレイン電極層５２に接続すると、ストッパー層３６を有さないトランジスタ１２が動作できる状態になる。ガラス基板３１側から、ゲート電極層３２、ゲート絶縁膜３３、酸化物半導体層３４、ソース・ドレイン電極層５１、５２がこの順序で位置しており、ボトムゲート型のトランジスタであったが、図７に示すようなトップゲート型のトランジスタ１３であってもよい。
このトランジスタ１３は、ガラス基板３１上に、部分的に酸化物半導体層３４が形成されており、酸化物半導体層３４と、酸化物半導体層３４間に露出するガラス基板３１上にゲート絶縁膜３３が形成されている。
各酸化物半導体層３４上の両端部には、それぞれソース領域７１とドレイン領域７２とが形成されており、ソース領域７１とドレイン領域７２の間は、チャネル層が形成されるチャネル領域７３にされている。
ゲート絶縁膜３３のうちのチャネル領域７３上の部分には、ゲート電極層３２が配置されており、ゲート絶縁膜３３上には、ゲート電極層３２を覆うように、酸化物から成る薄膜である層間絶縁層６１が配置されている。
ゲート絶縁膜３３と層間絶縁層６１のソース領域７１上の部分とドレイン領域７２上の部分とには、接続孔４３が形成されている。層間絶縁層６１上には、接続孔４３の底部にソース領域７１表面とドレイン領域７２表面とが露出された状態で、高密着性バリア膜３７と銅薄膜３８がこの順序で積層形成され、二層構造の電極層が構成されている。
この電極層はパターニングされており、高密着性バリア膜３７がソース領域７１表面と接触したソース電極層５１と、ドレイン領域７２表面と接触し、ソース電極層５１とは分離されたドレイン電極層５２とが形成され、トランジスタが構成されている。
ソース電極層５１とドレイン電極層５２に電圧を印加した状態でゲート電極層３２にゲート電圧を印加すると、チャネル領域７３内に、チャネル領域７３と同じ導電型又は反対の導電型の低抵抗のチャネル層が形成され、ソース領域７１とドレイン領域７２が導通する。
なお、ソース電極層５１とドレイン電極層５２と、その間に露出された層間絶縁層６１上には保護膜４１が形成されている。
このトランジスタ１３でも、銅薄膜３８は層間絶縁層６１等の酸化物から成る絶縁膜や、酸化物半導体層３４には直接接触しておらず、高密着性バリア膜３７を介して接触するようになっており、高密着性バリア膜３７の高い密着力によって銅薄膜３８は剥離せず、また、高密着性バリア膜３７のバリア特性によって、銅薄膜３８中や高密着性バリア膜３７中の銅原子は、絶縁膜や半導体領域内に拡散しないようになっている。
Ｃｕ(銅)を主成分として、Ｍｇ(マグネシウム)とＡｌ(アルミニウム)を所望割合で含有させ、ターゲットを作製し、そのターゲットをスパッタリングし、酸化物から成る絶縁性薄膜(ここでは、ＳｉＯ2薄膜)や酸化物半導体薄膜(ここでは、ＩＧＺＯ膜：ＩｎＧａＺｎＯ)の表面に、ターゲットと同じ組成のＣｕ−Ｍｇ−Ａｌから成る高密着性バリア膜を形成し、形成した高密着性バリア膜上に純銅薄膜を形成して、高密着性バリア膜と純銅薄膜とから成る電極層を形成した。
ＭｇとＡｌの添加割合が異なる高密着性バリア膜の密着性とバリア性について評価した。
酸化物半導体に対する評価結果を表１に記載し、絶縁性薄膜に対する評価結果を表２に記載する。
Figure 2011024770
Figure 2011024770
表２では、ＳｉＯ2から成る絶縁性薄膜はガラス基板上に形成したが、「ＳｉＨ4系ＳｉＯ2膜」は、ガラス基板上にＳｉＨ4ガスとＮ2Ｏガスを原料としてＣＶＤ法によって形成したＳｉＯ2膜であり、「ＴＥＯＳ系ＳｉＯ2膜」はＴＥＯＳとＯ2ガスを用いてＣＶＤ法によって形成したＳｉＯ2膜である。
表１、２中の「Ｍｇ含有量」と「Ａｌ含有量」中の数値は、ターゲット又は高密着性バリア膜中のＣｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときの、含有するＭｇ原子数割合(Ｘａｔ％)及びＡｌ原子数割合(Ｙａｔ％)を示しており、“−”は含有量がゼロの場合である。
「Target製作可否」の欄は、Ｃｕ、Ｍｇ、Ａｌの材料がターゲットに成形できた場合を“○”、ターゲットに成形できなかった場合を“×”に分類した。
「密着性」の欄の評価は、純銅薄膜の表面に粘着テープを貼付し、粘着テープを引き剥がし、粘着テープが、粘着テープと純銅薄膜の界面で剥離した場合を“○”、電極層内部の破壊、又は電極層と絶縁性薄膜や酸化物半導体との界面で剥離した場合を“×”として分類した。
バリア性については、オージェ電子分光分析法によって、高密着性バリア膜と接触した酸化物半導体の薄膜、又は、酸化物から成る絶縁性薄膜中へのＣｕ原子の拡散の有無を測定し、Ｃｕが検出されない場合を“○”、検出された場合を“×”として分類した。
表１、２に記載した測定結果から、ＭｇとＡｌの両方を含有しないと、特に、アニール後の密着性やバリア性が悪く、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率が５ａｔ％以上１５ａｔ％以下の場合が、密着性とバリア性の両方に優れていることが分かる。従って、本発明の上記各実施例のＣｕ−Ｍｇ−Ａｌから成る薄膜である高密着性バリア膜３７は、Ｃｕ原子数とＭｇ原子数とＡｌ原子数の合計個数を１００ａｔ％としたときに、Ｍｇ含有率が０．５ａｔ％以上５ａｔ％以下であって、Ａｌ含有率５ａｔ％以上１５ａｔ％以下である導電性薄膜である。
高密着性バリア膜３７上に高密着性バリア膜３７と接触して形成される銅薄膜３８は全体の原子数を１００ａｔ％としたとき、５０ａｔ％を越える含有率で銅を含有する低抵抗な導電性薄膜である。
なお、上記酸化物半導体はＩｎＧａＺｎＯであったが、本発明はそれに限定されるものではなく、ＺｎＯやＳｎＯ2等の酸化物半導体も含まれる。
また、高密着性バリア膜３７が接触する酸化物から成る絶縁膜(一例として上記ストッパー層３６)はＳｉＯ2膜であったが、本発明はそれに限定されるものではなく、酸化物から成る絶縁膜には、酸化物を含有する薄膜も含まれる。本発明の絶縁膜には例えばＳｉＯＮ膜、ＳｉＯＣ膜、ＳｉＯＦ膜、Ａｌ2Ｏ3膜、Ｔａ2Ｏ5膜、ＨｆＯ2膜、ＺｒＯ2膜が含まれる。
上記課題を解決するために、本発明は、酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体素子であって、前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置である。
本発明は、前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである半導体装置である。
本発明は、前記酸化物半導体層上には酸化物から成る絶縁膜が配置され、前記ソース電極層と前記ドレイン電極層は、前記絶縁膜の表面に配置され、前記ソース領域上と前記ドレイン領域上とに形成された前記絶縁膜の接続孔の内周面には、前記ソース電極層と前記ドレイン電極層の高密着性バリア膜が配置された半導体装置である。
本発明は、半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、前記画素電極は前記電極層に電気的に接続された液晶表示装置である。
本発明は、ソース領域とドレイン領域とを有する酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体素子であって、前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置の製造方法であって、前記酸化物半導体層の表面に酸化物薄膜を形成し、前記酸化物薄膜を部分的に除去して前記酸化物薄膜から成るストッパー層を形成し、前記酸化物薄膜が除去された部分に前記酸化物半導体層を露出させ、前記ストッパー層上と、前記ソース領域と前記ドレイン領域とが露出された前記酸化物半導体層の表面とに接触する前記高密着性バリア膜を形成し、前記高密着性バリア膜上に前記銅薄膜を形成して前記電極層を形成する半導体装置の製造方法である。
本発明は、ソース領域とドレイン領域とを有する酸化物半導体層と、前記酸化物半導体層と接触する電極層とを有する半導体素子であって、前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置の製造方法であって、前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記高密着性バリア膜を、前記ソース領域と前記ドレイン領域に接触させて形成する半導体装置の製造方法である。

Claims (6)

  1. 酸化物半導体層と、
    前記酸化物半導体層と接触する電極層とを有する半導体素子であって、
    前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、
    前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置。
  2. 前記電極層は、互いに分離されたソース電極層とドレイン電極層を有し、
    前記ソース電極層と前記ドレイン電極層は、前記酸化物半導体層のソース領域とドレイン領域とにそれぞれ接触し、
    前記ソース領域と前記ドレイン領域との間のチャネル領域には、ゲート絶縁膜を間に挟んでゲート電極層が配置されたトランジスタである請求項１記載の半導体装置。
  3. 前記酸化物半導体層上には酸化物から成る絶縁膜が配置され、前記ソース電極層と前記ドレイン電極層は、前記絶縁膜の表面に配置され、前記ソース領域上と前記ドレイン領域上とに形成された前記絶縁膜の接続孔の内周面には、前記ソース電極層と前記ドレイン電極層の高密着性バリア膜が配置された請求項２記載の半導体装置。
  4. 請求項１乃至請求項３のいずれか１項記載の半導体装置と、画素電極と、前記画素電極上に配置された液晶と、前記液晶上に位置する上部電極とを有し、
    前記画素電極は前記電極層に電気的に接続された液晶表示装置。
  5. 酸化物半導体層と、
    前記酸化物半導体層と接触する電極層とを有する半導体素子であって、
    前記電極層は、前記酸化物半導体層に接触する高密着性バリア膜と、前記高密着性バリア膜に接触する銅薄膜とから成り、
    前記高密着性バリア膜は、銅と、マグネシウムと、アルミニウムとを含有し、銅と、マグネシウムと、アルミニウムとの合計原子数を１００ａｔ％としたとき、マグネシウムは０．５ａｔ％以上５ａｔ％以下、アルミニウムは５ａｔ％以上１５ａｔ％以下の範囲にされた半導体装置の製造方法であって、
    前記酸化物半導体層の表面に酸化物薄膜を形成し、前記酸化物薄膜を部分的に除去して前記酸化物薄膜から成るストッパー層を形成し、前記酸化物薄膜が除去された部分に前記酸化物半導体層を露出させ、
    前記ストッパー層上と前記ソース領域上と前記ドレイン領域上に、
    露出された前記酸化物半導体層の表面に接触する前記高密着性バリア膜を形成し、前記高密着性バリア膜上に前記銅薄膜を形成して前記電極層を形成する半導体装置の製造方法。
  6. 前記酸化物半導体層の前記ソース領域と前記ドレイン領域の間のチャネル領域上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極層を配置しておき、
    前記酸化物半導体層の前記ソース領域と前記ドレイン領域とを露出させた状態で、前記電極層の前記高密着性バリア膜を、前記ソース領域と前記ドレイン領域に接触させて形成する請求項５記載の半導体装置の製造方法。
JP2011528782A 2009-08-26 2010-08-24 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法 Active JP4970622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011528782A JP4970622B2 (ja) 2009-08-26 2010-08-24 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009196039 2009-08-26
JP2009196039 2009-08-26
PCT/JP2010/064208 WO2011024770A1 (ja) 2009-08-26 2010-08-24 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP2011528782A JP4970622B2 (ja) 2009-08-26 2010-08-24 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP4970622B2 JP4970622B2 (ja) 2012-07-11
JPWO2011024770A1 true JPWO2011024770A1 (ja) 2013-01-31

Family

ID=43627875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528782A Active JP4970622B2 (ja) 2009-08-26 2010-08-24 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Country Status (6)

Country Link
US (1) US20120206685A1 (ja)
JP (1) JP4970622B2 (ja)
KR (1) KR101175085B1 (ja)
CN (1) CN102484137B (ja)
TW (1) TWI377673B (ja)
WO (1) WO2011024770A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052471A1 (ja) * 2009-10-27 2011-05-05 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2013055080A (ja) 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
KR102001057B1 (ko) * 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101450841B1 (ko) * 2013-07-11 2014-10-15 (주)그린광학 박막 트랜지스터 및 그 제조방법
US9455184B2 (en) 2014-06-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
CN104952932A (zh) 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN107438903B (zh) * 2016-08-29 2020-07-28 深圳市柔宇科技有限公司 薄膜晶体管制造方法
WO2018189965A1 (ja) * 2017-04-13 2018-10-18 株式会社アルバック 液晶表示装置、有機ｅｌ表示装置、半導体素子、配線膜、配線基板、ターゲット
CN112055888A (zh) * 2019-04-09 2020-12-08 株式会社爱发科 Cu合金靶材、配线膜、半导体装置、液晶显示装置
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
CN113035890B (zh) * 2021-03-10 2022-08-26 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062799A (ja) * 1996-08-21 1998-03-06 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5017282B2 (ja) * 2006-12-28 2012-09-05 株式会社アルバック 配線膜の形成方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット

Also Published As

Publication number Publication date
TW201125121A (en) 2011-07-16
JP4970622B2 (ja) 2012-07-11
KR20120048597A (ko) 2012-05-15
CN102484137B (zh) 2015-06-17
WO2011024770A1 (ja) 2011-03-03
TWI377673B (en) 2012-11-21
US20120206685A1 (en) 2012-08-16
KR101175085B1 (ko) 2012-08-21
CN102484137A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
JP5963804B2 (ja) 半導体装置の製造方法
JP4970621B2 (ja) 配線層、半導体装置、液晶表示装置
US8928828B2 (en) Array substrate, manufacturing method thereof, liquid crystal panel, and display device
JP5017282B2 (ja) 配線膜の形成方法
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP4913267B2 (ja) 配線層、半導体装置、半導体装置を有する液晶表示装置
JP2011091365A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
WO2016194795A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
JP6768180B1 (ja) Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
US20210215986A1 (en) Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
US20210230718A1 (en) Cu ALLOY TARGET
WO2018181296A1 (ja) チャネルエッチ型薄膜トランジスタの製造方法
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
KR20150029843A (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4970622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250