CN102484137A - 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法 - Google Patents

半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法 Download PDF

Info

Publication number
CN102484137A
CN102484137A CN2010800386238A CN201080038623A CN102484137A CN 102484137 A CN102484137 A CN 102484137A CN 2010800386238 A CN2010800386238 A CN 2010800386238A CN 201080038623 A CN201080038623 A CN 201080038623A CN 102484137 A CN102484137 A CN 102484137A
Authority
CN
China
Prior art keywords
film
electrode layer
layer
oxide semiconductor
airtight property
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800386238A
Other languages
English (en)
Other versions
CN102484137B (zh
Inventor
高泽悟
白井雅纪
石桥晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN102484137A publication Critical patent/CN102484137A/zh
Application granted granted Critical
Publication of CN102484137B publication Critical patent/CN102484137B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供不从氧化物半导体或氧化物薄膜剥离，此外铜原子不扩散至氧化物半导体或氧化物薄膜中的电极膜。以Cu-Mg-Al薄膜的高密接性阻挡膜(37)和铜薄膜(38)构成电极层，使高密接性阻挡膜(37)与氧化物半导体或氧化物薄膜接触。高密接性阻挡膜(37)中，在铜、镁、及铝的合计原子数为100at％时，含有镁0.5at％以上5at％以下，含有铝5at％以上15at％以下，在此范围内可兼顾密接性与阻挡性。源极电极层(51)和漏极电极层(52)与氧化物半导体层(34)接触，所以该电极层为合适的，还能将由氧化物构成的停止层(36)配置在电极层的下层。

Description

半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法
技术领域
本发明涉及使用于微小的半导体器件的布线膜的领域，特别是涉及与氧化物半导体接触的电极层的技术领域。
背景技术
平板显示器(FPD，Flat Panel Display)或薄膜太阳能电池等近年来所制造的电气产品有必要在宽广的基板上同样地配置晶体管，因此，使用可以在大面积基板上形成特性均匀的半导体层的(氢化)非晶硅等。
非晶硅能以低温形成，对于其他材料不会造成不良影响，但有电子迁移率低的缺点，能以低温形成且将高迁移率的薄膜形成为大面积基板的氧化物半导体受到瞩目。
另一方面，近年来在半导体集成电路、FPD中的晶体管的电极、布线上开始使用低电阻的铜薄膜，以谋求提高数字信号的传达速度，或减低电力损失而达成耗电量的降低。
然而铜薄膜与氧化物半导体或氧化物薄膜的密接性较差，此外铜薄膜的构成物质的铜原子会扩散至氧化物半导体中或氧化物薄膜中，成为可靠性降低的原因。
特别是氧化物半导体和铜薄膜接触，或者由氧化物构成的层间绝缘膜和铜薄膜接触时，铜原子往氧化物中的扩散成为大问题。
在此情况下，在铜薄膜、及与铜薄膜接触的半导体或绝缘膜等之间，需要设置具有对扩散的阻挡性，或者增大铜布线的附着强度的密接性的辅助膜。辅助膜例如有TiN膜、W膜等。
铜薄膜难以干蚀刻，一般使用湿蚀刻法，但铜薄膜的蚀刻液与辅助膜的蚀刻液不同，所以不能在一次的蚀刻工序蚀刻辅助膜和铜薄膜的双层结构的布线膜。
因此，寻求具有阻挡性、密接性，并且能通过与铜薄膜相同的蚀刻液来蚀刻的辅助膜。
专利文献1：日本特开2009-99847号公报
专利文献2：日本特开2007-250982号公报
发明内容
本发明为了解决上述现有技术的不良情形而创作的，其目的在于提供密接性高、铜原子不会扩散至氧化物半导体或氧化物薄膜的电极膜。
为了解决上述课题，本发明的半导体装置，具有氧化物半导体层、及与所述氧化物半导体层接触的电极层，所述电极层包括与所述氧化物半导体层接触的高密接性阻挡膜和与所述高密接性阻挡膜接触的铜薄膜，所述高密接性阻挡膜含有铜、镁、和铝，在铜、镁、和铝的合计原子数为100at％(原子百分比)时，镁的范围为0.5at％以上5at％以下，铝的范围为5at％以上15at％以下。
本发明的半导体装置中，所述电极层具有互相分离的源极电极层和漏极电极层，所述源极电极层和所述漏极电极层，分别与所述氧化物半导体层的源极区域和漏极区域接触，是在所述源极区域和所述漏极区域之间的沟道区域，将栅极绝缘膜夹在中间而配置了栅极电极层的晶体管。
本发明的半导体装置中，在所述氧化物半导体层上配置有由氧化物构成的绝缘膜，所述源极电极层和所述漏极电极层配置在所述绝缘膜的表面，在所述绝缘膜的连接孔的内周面配置有所述源极电极层和所述漏极电极层的高密接性阻挡膜，所述绝缘膜形成在所述源极区域上和所述漏极区域上。
本发明的液晶显示装置，其中包括：半导体装置、像素电极、配置在所述像素电极上的液晶、以及位于所述液晶上的上部电极，所述像素电极与所述电极层电连接。
本发明的半导体装置的制造方法，其中所述半导体装置包括：氧化物半导体层；以及与所述氧化物半导体层接触的电极层，所述电极层包括与所述氧化物半导体层接触的高密接性阻挡膜和与所述高密接性阻挡膜接触的铜薄膜，所述高密接性阻挡膜，含有铜、镁、和铝，在铜、镁、和铝的合计原子数为100at％时，镁的范围为0.5at％以上5at％以下，铝的范围为5at％以上15at％以下，在所述半导体装置的制造方法中，在所述氧化物半导体层的表面形成氧化物薄膜，部分除去所述氧化物薄膜而形成由所述氧化物薄膜构成的停止层，在除去了所述氧化物薄膜的部分使所述氧化物半导体层露出，在所述停止层上和所述源极区域上和所述漏极区域上，形成与露出的所述氧化物半导体层的表面接触的所述高密接性阻挡膜，在所述高密接性阻挡膜上形成所述铜薄膜而形成所述电极层。
本发明的半导体装置的制造方法中，在所述氧化物半导体层的所述源极区域和所述漏极区域之间的沟道区域上形成栅极绝缘膜，在所述栅极绝缘膜上配置栅极电极层，在使所述氧化物半导体层的所述源极区域和所述漏极区域露出的状态下，与所述源极区域和所述漏极区域接触地形成所述电极层的所述高密接性阻挡膜。
(发明效果)
因为电极膜的高密接性阻挡膜对氧化物半导体层的密接性与阻挡性较高，所以能够将电极膜使用于源极电极或漏极电极上。
即使作为蚀刻停止物而设置由氧化物构成的停止层的情况下，也因为对停止层与由氧化物构成的绝缘膜的密接性和阻挡性较高，所以能进行使用了停止层的蚀刻。
即使在形成于层间绝缘膜或栅极绝缘膜的连接孔的内周面，也因为铜薄膜是经由高密接性阻挡膜而与层间绝缘膜或栅极绝缘膜接触，所以不会产生铜原子往栅极绝缘膜或层间绝缘膜中的扩散。
铜薄膜与高密接性阻挡膜能以相同的蚀刻液进行蚀刻。
附图说明
图1(a)～(c)是说明本发明的第一例的晶体管的制造工序的工序图(1)。
图2(a)～(c)是说明本发明的第一例的晶体管的制造工序的工序图(2)。
图3(a)～(c)是说明本发明的第一例的晶体管的制造工序的工序图(3)。
图4(a)、(b)是说明本发明的第一例的晶体管的制造工序的工序图(4)。
图5是说明本发明的第一例的晶体管与本发明的液晶显示装置的剖视图。
图6(a)～(c)是说明本发明的第二例的晶体管的制造工序的工序图。
图7是说明本发明的第三例的晶体管的剖视图。
附图标记说明
11、12、13：晶体管
31：玻璃基板
32：栅极电极层
33：栅极绝缘膜
34：氧化物半导体层
36：停止(stopper)层
37：高密接性阻挡膜
38：铜薄膜
43：连接孔
51：源极电极层
52：漏极电极层
61：层间绝缘层
71：源极区域
72：漏极区域
73：沟道区域
81：上部电极
82：像素电极液晶
83：液晶
具体实施方式
图5是本发明的实施例的液晶显示装置，本发明的第一例的晶体管11的剖视图，与液晶显示部一起示出。
说明该晶体管11，该晶体管11在玻璃基板31的表面配置有细长的栅极电极层32，在栅极电极层32上，至少遍及宽度方向配置有栅极绝缘膜33。
在栅极绝缘膜33上，配置有氧化物半导体层34，位于栅极电极层32上的氧化物半导体层34之中，在栅极绝缘膜33的宽度方向两端形成有源极电极层51与漏极电极层52。在源极电极层51与漏极电极层52之间设有凹部55，通过该凹部55使源极电极层51与漏极电极层52分离，而构成为能够施加不同的电压。
标记36为停止层，在利用蚀刻形成凹部55而分离源极电极层51与极极电极层52时，通过该停止层36，使蚀刻液不与氧化物半导体层34接触。
在源极电极层51上、漏极电极层52上、及其间的凹部55上，形成有保护膜41，但停止层36位于氧化物半导体层34与保护膜41之间。
在对源极电极层51与漏极电极层52之间施加电压的状态下对栅极电极层32施加栅极电压，若在氧化物半导体层34内隔着栅极绝缘膜33而与栅极电极层32对面的部分，形成与氧化物半导体层34的导电型相反的导电型的沟道层(或者是相同导电型的低电阻的沟道层)，则氧化物半导体层34的与源极电极层51接触的部分和与漏极电极层52接触的部分因沟道层73(或者低电阻层)而以低电阻连接，其结果，源极电极层51与漏极电极层52被电连接，而晶体管11导通。
停止栅极电压的施加时，沟道层73(或者低电阻层)消灭，源极电极层51与漏极电极层52之间成为高电阻，从而被电气分离。
在液晶显示区域14配置有像素电极82，在像素电极82上配置有液晶83。上部电极81位于液晶83上，对像素电极82与上部电极81之间施加电压时，通过液晶83的光的偏光性被偏光，而控制偏光滤波器的透过性。
像素电极82与源极电极层51、漏极电极层52电连接，通过使晶体管11导通/截止，进行对像素电极82的电压施加的开始/结束。
在此，像素电极82由连接于漏极电极52的布线层42的一部分构成。布线层42是以ITO构成的透明导电层，布线层42与栅极电极层32同样形成在玻璃基板31上，与布线层84连接，该布线层42由与构成栅极电极层32的薄膜相同的薄膜构成。
接着说明该晶体管11的制造工序。
该晶体管11首先利用溅镀法或蒸镀法等真空薄膜形成方法在玻璃基板31上形成第一导电性薄膜，对第一导电性薄膜进行构图而形成栅极电极层32。第一导电性薄膜能够使用与玻璃的密接性高的金属或多晶硅等的薄膜等。
图1(a)的标记32表示形成在玻璃基板31上的栅极电极层。
经构图而形成栅极电极层32时，除了栅极电极层32所在的部分以外，玻璃基板表面露出，如图1(b)所示，在玻璃基板31与栅极电极层32的表面，形成SiO2、SiNx等栅极绝缘膜33。根据需要构图该栅极绝缘膜33。
其次，在栅极绝缘膜33上形成氧化物半导体的薄膜，经构图，如图1(c)所示，形成由被构图的氧化物半导体的薄膜构成的氧化物半导体层34。
接着，如图2(a)所示，遍及氧化物半导体层34的表面和在氧化物半导体层34之间露出的栅极绝缘膜33的表面形成氧化物绝缘薄膜35，如图2(b)所示，构图该氧化物绝缘膜35，形成由氧化物绝缘薄膜构成的停止层36。
在氧化物半导体层34，设定互相隔开地位于栅极电极层32的宽度方向两端的源极区域71与漏极区域72，停止层36使氧化物半导体层34表面的源极区域71与漏极区域72露出，位于覆盖其他部分的表面的位置，在该状态下，首先，利用溅镀法，至少在停止层36与氧化物半导体层34的露出部分上形成高密接性阻挡膜37，接着，如图3(a)所示，在高密接性阻挡膜37的表面形成铜薄膜38，由高密接性阻挡膜37和铜薄膜38形成电极层40。
形成铜薄膜38时，氧气不导入溅镀气氛中，使铜薄膜38中不含有氧化铜，从而得到低电阻的铜薄膜38。
在本发明中，高密接性阻挡膜是由Cu-Mg-Al构成的薄膜，说明形成该高密接性阻挡膜的工序，将露出停止层36的表面和氧化物半导体层34的源极区域71及漏极区域72的部分的表面的图2(b)的处理对象物80搬入溅镀装置内部，溅镀由Cu-Mg-Al合金构成的靶，使溅镀粒子到达成膜对象物的表面，就形成与停止层36的表面和氧化物半导体层34的源极区域71及漏极区域72的露出部分的表面接触的高密接性阻挡膜37。
高密接性阻挡膜37与氧化物的密接性高，电极层40不会从氧化物半导体的薄膜或氧化物的薄膜剥离。此外，高密接性阻挡膜37与铜薄膜38的密接性也高，所以铜薄膜38也不会从高密接性阻挡膜37剥离。
高密接性阻挡膜37形成在由SiO2构成的氧化物的停止层36、氧化物半导体层34的表面，铜薄膜38形成在高密接性阻挡膜37的表面。因而，铜薄膜38不会从停止层36、氧化物半导体层34剥离。
此外，高密接性阻挡膜37具有对铜原子的阻挡功能，铜原子不会从高密接性阻挡膜37往氧化物半导体层34内扩散，此外，高密接性阻挡膜37位于铜薄膜38与氧化物半导体层34之间，所以铜薄膜38中的铜原子被高密接性阻挡膜37阻止扩散，防止往氧化物半导体层34中的铜原子扩散。
在形成高密接性阻挡膜37和铜薄膜38后，在铜薄膜38表面形成抗蚀剂膜，构图抗蚀剂膜，如图3(b)所示，在铜薄膜38表面的、源极区域71上的位置与漏极区域72上的位置配置抗蚀剂膜39。
在此状态下，浸渍于使铜等金属溶解的蚀刻液时，在抗蚀剂膜39之间露出的铜薄膜38和位于铜薄膜38的露出部分正下方的高密接性阻挡膜37被蚀刻液蚀刻，只留下由抗蚀剂膜39覆盖的源极区域71上的部分和漏极区域72上的部分，如图3(c)所示，由留在源极区域71上的高密接性阻挡膜37和铜薄膜38形成源极电极层51，由留在漏极区域72上的高密接性阻挡膜37和铜薄膜38形成漏极电极层52。源极电极层51与漏极电极层52互相间隔开，源极电极层51的一部分位于栅极电极层32的一端上，漏极电极层52的一部分位于另一端上。源极电极层51的边缘部分和漏极电极层52的边缘部分搭在停止层36上。
氧化物半导体层34的源极区域71和漏极区域72之间为沟道区域73，栅极电极层32隔着栅极绝缘膜33而与沟道区域73相向的位置。在此状态下，由栅极绝缘膜33、栅极/源极/漏极电极层32、51、52构成晶体管11。
接着，如图4(a)所示除去抗蚀剂膜39，如图4(b)所示形成由SiNx或SiO2等的绝缘膜构成的保护膜41，如图5所示在保护膜41形成通孔或接触孔等连接孔43，利用对露出于连接孔43底面的源极电极层51、漏极电极层52等、其他元件的电极层之间进行构图后的布线层42来连接，这样就能对栅极/源极/漏极电极层32、51、52施加电压，从而晶体管11能够动作。(液晶83与上部电极81是在后续工序中进行配置。)
以上，使用侵蚀氧化物半导体层34的蚀刻液蚀刻铜薄膜38和高密接性阻挡膜37，所以用停止层36来使蚀刻液不与氧化物半导体层34接触，但在使用不侵蚀氧化物半导体层34的蚀刻液的情况下，氧化物半导体层34能够与蚀刻液接触，所以不需要停止层36。
图6(c)是液晶显示装置的一部分，示出不具有停止层36的晶体管12。液晶显示区域被省略。
图6(a)是在栅极绝缘膜33上形成构图的氧化物半导体层34后，依次层叠形成高密接性阻挡膜37与铜薄膜38，并在氧化物半导体层34的源极区域71上的铜薄膜38表面和漏极区域72上的铜薄膜38表面配置抗蚀剂膜39的状态，将氧化物半导体层34浸渍于不侵蚀的蚀刻液中，蚀刻除去铜薄膜38和高密接性阻挡膜37之中未被抗蚀剂膜39覆盖的部分。
此时，氧化物半导体层34虽与蚀刻液接触，但氧化物半导体34不被侵蚀，在除去抗蚀剂膜39后，如图6(c)所示，在保护膜41形成连接孔43而将布线连接于源极电极层51或漏极电极层52时，不具有停止层36的晶体管12成为能够动作的状态。从玻璃基板31侧起，依次有栅极电极层32、栅极绝缘膜33、氧化物半导体层34、源极/漏极电极层51、52，为底栅型晶体管，但也可以是图7所示那样的顶栅型晶体管13。
该晶体管13在玻璃基板31上局部地形成氧化物半导体层34，在氧化物半导体层34和露出于氧化物半导体层34间的玻璃基板31上形成有栅极绝缘膜33。
在各氧化物半导体层34上的两端部，分别形成有源极区域71和漏极区域72，源极区域71与漏极区域72之间为形成沟道层的沟道区域73。
在栅极绝缘膜33之中的沟道区域73上的部分，配置有栅极电极层32，在栅极绝缘膜33上，以覆盖栅极电极层32的方式配置有由氧化物构成的薄膜即层间绝缘层61。
在栅极绝缘膜33与层间绝缘膜61的源极区域71上的部分与漏极区域72上的部分，形成有连接孔43。在层间绝缘层61上，以在连接孔43的底部露出源极区域71表面和漏极区域72表面的状态，依次层叠高密接性阻挡膜37和铜薄膜38，构成二层构造的电极层。
该电极层被构图，形成高密接性阻挡膜37与源极区域71表面接触的源极电极层51和与漏极区域72表面接触且与源极电极层51分离的漏极电极层52，从而构成晶体管。
在对源极电极层51和漏极电极层52施加电压的状态对栅极电极层32施加栅极电压时，在沟道区域73内形成与沟道区域73相同导电型或者相反导电型的低电阻的沟道层，从而源极区域71和漏极区域72导通。
再者，在源极电极层51和漏极电极层52，以及露出于它们之间的层间绝缘层61上形成有保护膜41。
在该晶体管13中，铜薄膜38也不与由层间绝缘膜61等氧化物构成的绝缘膜、氧化物半导体层34直接接触，而是经由高密接性阻挡膜37接触，因高密接性阻挡膜37的高的密接力而铜薄膜38不会剥离，此外，因高密接性阻挡膜37的阻挡特性而铜薄膜38中或者高密接性阻挡膜37中的铜原子，不扩散至绝缘膜或半导体区域内。
实施例
以Cu(铜)为主成分，并以特定的比例含有Mg(镁)和Al(铝)，从而制作靶，溅镀该靶，在由氧化物构成的绝缘性薄膜(此处为SiO2薄膜)或氧化物半导体薄膜(此处为IGZO膜：InGaZnO)的表面，形成由与靶相同组成的Cu-Mg-Al构成的高密接性阻挡膜，在所形成的高密接性阻挡膜上形成纯铜薄膜，而形成由高密接性阻挡膜和纯铜薄膜构成的电极层。
针对镁和铝的添加比例不同的高密接性阻挡膜的密接性和阻挡性进行了评估。
在表1中记载对氧化物半导体的评估结果，在表2中记载对绝缘性薄膜的评估结果。
[表1]
表1与氧化物半导体的密接性与阻挡性的测定结果
Figure BPA00001515669100111
“退火后”是在真空气氛中以400℃加热1小时后的测定结果。
[表2]
表2与由氧化物构成的绝缘性薄膜的密接性与阻挡性的测定结果
“退火后”是在真空气氛中以400℃加热1小时后的测定结果。
在表2中，由SiO2构成的绝缘性薄膜形成于玻璃基板上，但是“SiH4类SiO2膜”是在玻璃基板上以SiH4气体和N2O气体为原料用CVD法形成的SiO2膜，“TEOS类SiO2膜”是使用TEOS和O2气体并通过CVD法形成的SiO2膜。
表1、2中的“Mg含量”与“Al含量”中的数值，表示将靶或高密接性阻挡膜中的铜原子数和镁原子数和铝原子数的合计个数定为100at％时的、所含的镁原子数比例(Xat％)及铝原子数比例(Yat％)，“-”为含量为零的情况。
“可否制作靶”的栏位中，将铜、镁、铝材料能成形为靶的情况分类为“○”，将不能成形为靶的情况分类为“×”。
“密接性”栏的评估是在纯铜薄膜的表面粘贴粘接带，剥开粘接带，将粘接带在粘接带与纯铜薄膜的界面剥离的情形分类为“○”，而将电极层内部发生破坏或者在电极层与绝缘性薄膜、氧化物半导体的界面剥离的情形分类为“×”。
关于阻挡性，利用欧杰(オ一ジエ)电子分光分析法，测定铜原子有没有往与高密接性阻挡膜接触的氧化物半导体的薄膜中、或者往由氧化物构成的绝缘性薄膜中扩散，将未检测出铜的情形分类为“○”，将检测到情形分类为“×”。
由记载于表1、2的测定结果，可知如果不含镁和铝这两者，特别是在退火后密接性和阻挡性较差，镁含量在0.5at％以上5at％以下，且铝含量在5at％以上15at％以下时，密接性与阻挡性双方均为优异。因而，本发明的上述各实施例的由Cu-Mg-Al构成的薄膜即高密接性阻挡膜37，在铜、镁、和铝的合计原子数定为100at％时，是镁含量为0.5at％以上5at％以下，铝含量为5at％以上15at％以下的导电性薄膜。
在高密接性阻挡膜37上与高密接性阻挡膜37接触而形成的铜薄膜38在全体的原子数为100at％时，为含铜超过50at％的低电阻的导电性薄膜。
再者，上述氧化物半导体为InGaZnO，但本发明不以此为限，也包含ZnO、SnO2等氧化物半导体。
此外，高密接性阻挡膜37接触的由氧化物构成的绝缘膜(作为一例为上述停止层36)为SiO2膜，但本发明并不以此为限，在由氧化物构成的绝缘膜，还包含含有氧化物的薄膜。本发明的绝缘膜例如包含SiON膜、SiOC膜、SiOF膜、Al2O3膜、Ta2O5膜、HfO2膜、ZrO2膜。

Claims (6)

1.一种半导体装置，其中包括：
氧化物半导体层；以及
与所述氧化物半导体层接触的电极层，
所述电极层包括与所述氧化物半导体层接触的高密接性阻挡膜和与所述高密接性阻挡膜接触的铜薄膜，
所述高密接性阻挡膜含有铜、镁、和铝，在铜、镁、和铝的合计原子数为100at％时，镁的范围为0.5at％以上5at％以下，铝的范围为5at％以上15at％以下。
2.如权利要求1所述的半导体装置，其中
所述电极层具有互相分离的源极电极层和漏极电极层，
所述源极电极层和所述漏极电极层，分别与所述氧化物半导体层的源极区域和漏极区域接触，
是在所述源极区域和所述漏极区域之间的沟道区域，将栅极绝缘膜夹在中间而配置了栅极电极层的晶体管。
3.如权利要求2所述的半导体装置，其中
在所述氧化物半导体层上配置有由氧化物构成的绝缘膜，所述源极电极层和所述漏极电极层配置在所述绝缘膜的表面，在所述绝缘膜的连接孔的内周面配置有所述源极电极层和所述漏极电极层的高密接性阻挡膜，所述绝缘膜形成在所述源极区域上和所述漏极区域上。
4.一种液晶显示装置，其中包括：
权利要求1至3的任一项所述的半导体装置、像素电极、配置在所述像素电极上的液晶、及位于所述液晶上的上部电极，
所述像素电极与所述电极层电连接。
5.一种半导体装置的制造方法，其中所述半导体装置包括：
氧化物半导体层；以及
与所述氧化物半导体层接触的电极层，
所述电极层包括与所述氧化物半导体层接触的高密接性阻挡膜和与所述高密接性阻挡膜接触的铜薄膜，
所述高密接性阻挡膜，含有铜、镁、和铝，在铜、镁、和铝的合计原子数为100at％时，镁的范围为0.5at％以上5at％以下，铝的范围为5at％以上15at％以下，在所述半导体装置的制造方法中，
在所述氧化物半导体层的表面形成氧化物薄膜，部分除去所述氧化物薄膜而形成由所述氧化物薄膜构成的停止层，在除去了所述氧化物薄膜的部分使所述氧化物半导体层露出，
在所述停止层上和所述源极区域上和所述漏极区域上，形成与露出的所述氧化物半导体层的表面接触的所述高密接性阻挡膜，在所述高密接性阻挡膜上形成所述铜薄膜而形成所述电极层。
6.如权利要求5所述的半导体装置的制造方法，其中
在所述氧化物半导体层的所述源极区域和所述漏极区域之间的沟道区域上形成栅极绝缘膜，
在所述栅极绝缘膜上配置栅极电极层，
在使所述氧化物半导体层的所述源极区域和所述漏极区域露出的状态下，与所述源极区域和所述漏极区域接触地形成所述电极层的所述高密接性阻挡膜。
CN201080038623.8A 2009-08-26 2010-08-24 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法 Active CN102484137B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009196039 2009-08-26
JP2009-196039 2009-08-26
PCT/JP2010/064208 WO2011024770A1 (ja) 2009-08-26 2010-08-24 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102484137A true CN102484137A (zh) 2012-05-30
CN102484137B CN102484137B (zh) 2015-06-17

Family

ID=43627875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080038623.8A Active CN102484137B (zh) 2009-08-26 2010-08-24 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法

Country Status (6)

Country Link
US (1) US20120206685A1 (zh)
JP (1) JP4970622B2 (zh)
KR (1) KR101175085B1 (zh)
CN (1) CN102484137B (zh)
TW (1) TWI377673B (zh)
WO (1) WO2011024770A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
CN112055888A (zh) * 2019-04-09 2020-12-08 株式会社爱发科 Cu合金靶材、配线膜、半导体装置、液晶显示装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011052471A1 (ja) * 2009-10-27 2011-05-05 株式会社アルバック 配線層、半導体装置、半導体装置を有する液晶表示装置
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2013055080A (ja) 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
US20130207111A1 (en) * 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
KR102001057B1 (ko) * 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR102094841B1 (ko) 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101450841B1 (ko) * 2013-07-11 2014-10-15 (주)그린광학 박막 트랜지스터 및 그 제조방법
US9455184B2 (en) 2014-06-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
CN104952932A (zh) 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN107438903B (zh) * 2016-08-29 2020-07-28 深圳市柔宇科技有限公司 薄膜晶体管制造方法
JP6768180B1 (ja) * 2019-04-09 2020-10-14 株式会社アルバック Ｃｕ合金ターゲット、配線膜、半導体装置、液晶表示装置
CN113035890B (zh) * 2021-03-10 2022-08-26 湖北长江新型显示产业创新中心有限公司 一种显示面板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN101405869A (zh) * 2006-03-17 2009-04-08 佳能株式会社 薄膜晶体管、显示器件氧化物半导体和具有氧浓度梯度的栅电介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1062799A (ja) * 1996-08-21 1998-03-06 Canon Inc 配線基板、該配線基板の製造方法、該配線基板を備えた液晶素子及び該液晶素子の製造方法
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
JP4831954B2 (ja) * 2003-11-14 2011-12-07 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5420328B2 (ja) * 2008-08-01 2014-02-19 三菱マテリアル株式会社 フラットパネルディスプレイ用配線膜形成用スパッタリングターゲット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN101405869A (zh) * 2006-03-17 2009-04-08 佳能株式会社 薄膜晶体管、显示器件氧化物半导体和具有氧浓度梯度的栅电介质
WO2008081806A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110392909A (zh) * 2017-04-13 2019-10-29 株式会社爱发科 液晶显示装置、有机el显示装置、半导体元件、布线膜、布线基板、靶材
CN112055888A (zh) * 2019-04-09 2020-12-08 株式会社爱发科 Cu合金靶材、配线膜、半导体装置、液晶显示装置

Also Published As

Publication number Publication date
JP4970622B2 (ja) 2012-07-11
US20120206685A1 (en) 2012-08-16
JPWO2011024770A1 (ja) 2013-01-31
CN102484137B (zh) 2015-06-17
TWI377673B (en) 2012-11-21
KR101175085B1 (ko) 2012-08-21
WO2011024770A1 (ja) 2011-03-03
KR20120048597A (ko) 2012-05-15
TW201125121A (en) 2011-07-16

Similar Documents

Publication Publication Date Title
CN102484137B (zh) 半导体装置、具有半导体装置的液晶显示装置、半导体装置的制造方法
CN102484138B (zh) 布线层、半导体装置、液晶显示装置
JP5963804B2 (ja) 半導体装置の製造方法
CN103779355B (zh) 薄膜晶体管基板及包含此的有机发光显示装置
CN102203947B (zh) 薄膜晶体管的制造方法、薄膜晶体管
CN103715264A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN102576675B (zh) 布线层、半导体装置、具有半导体装置的液晶显示装置
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
CN110246900A (zh) 半导体装置及其制造方法
US20210215986A1 (en) Cu alloy target, wiring film, semiconductor device, and liquid crystal display device
JP2020012190A (ja) 密着膜用ターゲット、配線層、半導体装置、液晶表示装置
CN115000176A (zh) 一种薄膜晶体管、显示面板以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant