JP6190920B2 - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP6190920B2 JP6190920B2 JP2016114616A JP2016114616A JP6190920B2 JP 6190920 B2 JP6190920 B2 JP 6190920B2 JP 2016114616 A JP2016114616 A JP 2016114616A JP 2016114616 A JP2016114616 A JP 2016114616A JP 6190920 B2 JP6190920 B2 JP 6190920B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- thin film
- channel layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Thin Film Transistor (AREA)
Description
stor:TFT)、及びその製造方法に関する。
ートフォンなどの製品に用いられている。薄型テレビに代表される大型パネルのアプリケ
ーションでは、三次元表示や動画質向上のための高駆動周波数化、4K解像度(4K2K
)など画素数の増大、画面サイズ大型化といった要求がある。一方、タブレット端末やス
マートフォンに代表される中小型パネルのアプリケーションでは、画素サイズの高精細化
、回路内蔵技術による狭額縁化といったニーズが高まっている。これらの要求に応えるに
は、アクティブマトリクス基板においては、TFT素子の高移動度化や高集積化、信号線
の低抵抗化が必要となる。この点で、TFTのチャネルを従来、標準的であったアモルフ
ァスシリコンに代えて、酸化物半導体で形成することに関心が集まっている。特に最近は
、キャリアの高移動度と特性均一性とを兼ね備えたデバイスとして、透明アモルファス酸
化物半導体(Transparent Amorphous Oxide Semiconductors:TAOS)を用いたTFT
が注目されている。
ストッパ(CES)型とがある。図12はCHE型TFTの模式的な垂直断面図であり、
図13はCES型TFTの模式的な垂直断面図である。いずれのTFTも逆スタガ型であ
り、ガラスなどの絶縁性基板50上にゲート電極52、ゲート絶縁膜54、チャネル層5
6が順番に形成され、その上に、ドレイン電極58及びソース電極60が通常、同一の金
属薄膜(以下SDメタルと称する)をパターニングして形成される。
、そのエッチングでは、ソース−ドレイン間を分離する間隙にチャネル層56が露出する
。そのため、SDメタルのエッチングの際に、チャネル層56がエッチングされたり、良
好な半導体物性をエッチングダメージにより失ったりしないようにする必要がある。
グの際におけるエッチング液の接触を避けるために、チャネル層56を保護するためのス
トッパ層70が成膜される。ストッパ層70はフォトリソグラフィ技術によりパターニン
グされ、ドレイン電極58及びソース電極60とチャネル層56との接触部分は除去され
るが、ソース−ドレイン間に位置するチャネル上にはエッチングストッパ72として残さ
れる。しかる後、SDメタルが積層されパターニングされ、エッチングストッパ72上に
てSDメタルがエッチング除去されることにより互いに分離したドレイン電極58とソー
ス電極60とが形成される。このトランジスタ構造を保護するために、その上に保護膜6
2が形成される。例えば、液晶パネルでは、保護膜62にコンタクトホール64を形成し
、保護膜62に積層される透明な画素電極66が当該コンタクトホール64を介してソー
ス電極60に電気的に接続される。
で、CES型よりプロセスの簡素化が可能であり製造コストを低減できる。そのため、酸
化物半導体をチャネル層56に用いたCHE型TFTの実現が望まれている。
グ液との組合せが難しいという課題があった。言い換えればエッチング加工形状が優れ、
かつTAOS層が溶解せず、かつ半導体物性も劣化しない、SDメタルの材料、膜構造と
、エッチング液との組合せが難しいという課題があった。
体を用いたCHE型TFTでは、チャネル層56に接する保護膜62やゲート絶縁膜54
を酸化ケイ素等の酸化物絶縁体とすることが望ましい。ところが、酸化物絶縁体をCVD
(Chemical Vapor Deposition)で成膜する際の雰囲気は酸化性雰囲気であるため、ドレ
イン電極58、ソース電極60の表面が銅(Cu)などの酸化しやすい金属からなると、
保護膜62の成膜時に酸化し、電気抵抗の増加や断線等の不良が生じるという問題があっ
た。
の材料の候補としては、酸化しにくい金属単層か、Cuなどの低抵抗な材料を別の金属材
料で上下から挟んだ3層構造が挙げられる。ここで当該3層構造における下層はCuが半
導体層に拡散するのを防ぐバリア層で、半導体層とのオーミックコンタクト性に優れてい
ることが望ましい。また上層はCuの酸化を防ぐキャップ層である。この3層構造をパタ
ーニングする際に、例えば複数の段階に分けてエッチングすると、CHE型の上述した製
造プロセスの簡素化の利点が損なわれる。一方、当該3層構造を一度にエッチングすると
、エッチングレートの相違などの影響で、いずれかの層がその他の層より大きく横方向に
後退する場合がある。例えばキャップ層のみが深くサイドエッチされると、期待するCu
層の酸化防止の機能が損なわれる。また逆にキャップ層のエッチング速度が小さいと、エ
ッチングで形成される積層構造の側面のテーパ角が大きくなって垂直に近くなったり、あ
るいは逆テーパになったりする。この結果、TAOS層上やSD電極上に堆積される保護
膜等の被覆性が損なわれたりするという問題があった。
ル層に用いるTFTにおける電極及びチャネル層の好適な構造及びその製造方法であって
、またアモルファスシリコン(a−Si)をチャネル層に用いるTFTでも適用可能なTF
T構造及びその製造方法を提供することを目的とする。
体からなるチャネル層と、ソース電極およびドレイン電極と、保護膜と、を有する薄膜ト
ランジスタであって、前記ゲート電極、前記ソース電極、前記ドレイン電極その他の当該
薄膜トランジスタの動作に寄与する導電体配線層の少なくともいずれかが、下層バリア層
、主配線低抵抗層及び上層キャップ層を含む積層金属膜で形成され、前記主配線低抵抗層
は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層の少なくとも一方
は、ニッケル及びニオブを含有するモリブデン合金からなることとした。
に形成され、前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記チャネル層は、前記ゲート絶縁膜を間に挟んで前記ゲート電極の上に配置された酸
化物半導体からなり、前記ソース電極および前記ドレイン電極は、前記チャネル層上に間
隙を設け互いに分離して配置され、前記保護膜は前記ソース電極及びドレイン電極、並び
に前記間隙に露出する前記チャネル層を覆うこととすることができる。
に形成され、前記ゲート絶縁膜は前記ゲート電極を覆って前記絶縁性基板上に積層され、
前記ソース電極及び前記ドレイン電極は前記ゲート絶縁膜上に間隙を設け互いに分離して
配置され、前記チャネル層は、前記ソース電極及びドレイン電極の前記間隙に跨がって配
置された酸化物半導体からなり、前記保護膜は前記ソース電極、前記ドレイン電極及び前
記チャネル層を覆うこととすることができる。
前記ゲート電極は絶縁性基板上に形成され、前記ゲート絶縁膜は前記ゲート電極を覆って
前記絶縁性基板上に積層され、前記チャネル層は、前記ゲート絶縁膜を間に挟んで前記ゲ
ート電極の上に配置された、酸化物半導体からなり、前記チャネル保護層は前記チャネル
層上およびゲート絶縁膜上の一部に配置され、前記ソース電極および前記ドレイン電極は
前記チャネル層上に間隙を設け互いに分離して配置され、前記保護膜は前記ソース電極及
びドレイン電極、並びに前記チャネル保護層を覆うこととすることができる。
ルを10〜40原子%含有し、ニオブを4〜20原子%含有し、残りがモリブデンである
こととすることができる。
抗層及び上層キャップ層を含む前記積層金属膜で形成される、前記ゲート電極、あるいは
前記ソース電極および前記ドレイン電極の、側壁テーパ角は20度以上70度未満である
こととすることができる。
酸化物半導体からなるチャネル層と、ソース電極およびドレイン電極と、保護膜とを有す
る薄膜トランジスタを製造する方法であって、前記ゲート電極、前記ソース電極、前記ド
レイン電極その他の当該薄膜トランジスタの動作に寄与する導電体配線層の少なくともい
ずれかを、下層バリア層、主配線低抵抗層及び上層キャップ層を含む積層金属膜で形成し
、前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャッ
プ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなり、前記
積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェットエッチン
グでパターニングすることとした。
ゲート電極を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に前記酸化物半導体を主成分とする前記チャネル層を形成する工程と
、前記チャネル層を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記
下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブ
を含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成す
る工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウ
ェットエッチングによりパターニングして、前記チャネル層上にて間隙を有し互いに分離
した前記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及びドレイ
ン電極と前記間隙に露出する前記チャネル層とを覆う前記保護膜を形成する工程と、を有
することとすることができる。
ゲート電極を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記
下層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブ
を含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成す
る工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウ
ェットエッチングでパターニングして、前記ゲート電極上にて間隙を有し互いに分離した
前記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及びドレイン電
極の形成後、それらの前記間隙に跨がり、前記酸化物半導体を主成分とする前記チャネル
層を形成する工程と、前記ソース電極及びドレイン電極と前記チャネル層とを覆う前記保
護膜を形成する工程と、を有することとすることができる。
記ゲート電極を形成する工程と、前記ゲート電極上に前記ゲート絶縁膜を形成する工程と
、前記ゲート絶縁膜上に前記酸化物半導体を主成分とする前記チャネル層を形成する工程
と、前記チャネル層上およびゲート絶縁膜上の一部にチャネル保護層を形成する工程と、
前記チャネル層を覆って、ニッケル及びニオブを含有するモリブデン合金からなる前記下
層バリア層と、銅あるいは銅合金からなる前記主配線低抵抗層と、ニッケル及びニオブを
含有するモリブデン合金からなる前記上層キャップ層とを含む前記積層金属膜を形成する
工程と、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度のウェ
ットエッチングでパターニングして、前記ゲート電極上にて間隙を有し互いに分離した前
記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及びドレイン電極
と前記チャネル保護層とを覆う、前記保護膜を形成する工程と、を有することとすること
ができる。
イエッチングによりコンタクトホールを形成する工程を有し、前記コンタクトホール底部
に前記ソース電極あるいはドレイン電極の前記上層キャップ層が露出することとすること
ができる。
金は、ニッケルを10〜40原子%含有し、ニオブを4〜20原子%含有し、残りがモリ
ブデンであることとすることができる。
は、インジウム、ガリウム、亜鉛及びスズのうち少なくとも1種類の金属元素を含む酸化
物であることとすることができる。
前記ソース電極、前記ドレイン電極その他の当該薄膜トランジスタの動作に寄与する導電
体配線層の少なくともいずれかの側壁テーパ角が20度以上70度未満であることとする
ことができる。
ルファスシリコンからなるチャネル層と、ソース電極およびドレイン電極と、保護膜と、
を有する薄膜トランジスタであって、前記ゲート電極、前記ソース電極、前記ドレイン電
極その他の当該薄膜トランジスタの動作に寄与する導電体配線層の少なくともいずれかが
、下層バリア層、主配線低抵抗層及び上層キャップ層を含む積層金属膜で形成され、前記
主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層の
少なくとも一方は、ニッケル及びニオブを含有するモリブデン合金からなる。
膜と、アモルファスシリコンからなるチャネル層と、ソース電極およびドレイン電極と、
保護膜とを有する薄膜トランジスタを製造する方法であって、前記ゲート電極、前記ソー
ス電極、前記ドレイン電極その他の当該薄膜トランジスタの動作に寄与する導電体配線層
の少なくともいずれかが、下層バリア層、主配線低抵抗層及び上層キャップ層を含む積層
金属膜で形成され、前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及
び前記上層キャップ層の少なくとも一方は、ニッケル及びニオブを含有するモリブデン合
金からなり、前記積層金属膜を過酸化水素及び有機酸を主成分とする液を使って、一度の
ウェットエッチングでパターニングする。
ソース電極、ドレイン電極等の酸化を抑止し、かつ適正な断面形状にウェットエッチング
加工できる。またa−Si TFTにも適用できる。
したCHE型TFTについて、図面に基づいて説明する。実施形態として液晶表示パネル
に用いられるTFTを説明する。
酸化水素および有機酸を主成分としてpH=3に調整した、本発明に関わるCu配線用エ
ッチング液に5分間浸漬する処理を行った後の、アモルファスInGaZn複合酸化物膜
のキャリア密度の変化を示している。未処理の場合および同様に当該処理を施した2枚の
試料(サンプル1およびサンプル2)について、250℃および350℃で1時間アニー
ルした後の値を示している。ここで、図1の各棒グラフ対において左側の棒グラフが25
0℃の場合の値を表し、右側の棒グラフが350℃の場合の値を表す。
016cm−3以下であるのが望ましい。図1に示す結果は、350℃で1hアニールす
れば、いずれの試料も1016cm−3以下であり、TAOS膜を活性層にしてTFTを
形成する上で良好な特性の範囲内にある。すなわち、TAOS膜が本発明で用いるSDメ
タルエッチング液に触れてしまっても、当該アニールにより良好な半導体物性が維持され
るので、チャネルエッチ型のデバイス構造を形成することができる。なお250℃、1h
のアニールでは、いずれのサンプルもキャリア密度が1016cm−3以上であり、エッ
チングプロセスに関わらず半導体層としては不適である。
果である。図1と同仕様の、本発明に関わるCu配線用エッチング液に10分間浸漬した
前後における、アモルファスInGaZn複合酸化物(a−IGZO)膜表面の相対的な
各元素の存在割合の変化を示している。
)が増加している。これはpH=3の条件でZnがわずかに選択溶解したことによるが、
大きな存在割合の変化はない。
きにおける、Cu膜,モリブデン(Mo)合金膜(Mo−20at%Ni−5at%Nb
),a−IGZO膜のエッチレートを示している。CuやMo合金に対してa−IGZO
のエッチレートは遅く十分なエッチング選択比が取れる。
化水素および有機酸を主成分とするエッチング液を採用して、ソース、ドレイン層をエッ
チングしても、酸化物半導体層はほとんどエッチングされず、かつ半導体物性の劣化もな
いことがわかる。
でエッチングしたときの断面加工形状を示すSEM(Scanning Electron Microscope:走
査型電子顕微鏡)写真であり、サンプル1及びサンプル2それぞれについての写真を並べ
て示している。Mo合金の組成はMo−20at%Ni−5at%Nbである。上のMo
合金層、Cu層及び下のMo合金層の膜厚はそれぞれ、50,300,20nmである。
ジャストエッチ時間の1.5倍エッチングしている。良好なテーパ形状が得られており、
エッチング残渣も確認されなかった。
T基板を作製するプロセスに関して説明する。
ルの垂直断面の一部を拡大して模式的に示した図である。液晶表示パネルはアクティブマ
トリクス方式であり、アクティブマトリクス基板30とカラーフィルタ基板31とを有し
、対向配置されるそれら基板30,31の間隙に液晶32が充填される。
素子が形成され、さらに液晶32に面して配向膜23が形成される。本実施形態では当該
アクティブ素子としてCHE型の酸化物半導体TFT33が作られる。アクティブマトリ
クス基板30は、透明基板1の液晶32側の面にTFT33、共通電極8及び画素電極2
0やこれらへの配線などを形成される。TFT33はゲート電極6、ドレイン電極16、
ソース電極17及びチャネル層12などから構成される。図5に示すTFT33は逆スタ
ガ型であり、ゲート電極6の上にゲート絶縁膜11を介してチャネル層12が積層され、
その上に積層する金属膜を用いてドレイン電極16及びソース電極17が形成される。画
素電極20は保護絶縁膜18に形成されたスルーホール19を介してソース電極17に接
続される。一方、ドレイン電極16は映像信号線に接続される。走査信号線からゲート電
極6に印加される電圧に応じてTFT33がオンすると、画素電極20は映像信号線から
映像信号に応じた電圧を印加される。また、各画素領域に対応して透明電極材からなる共
通電極8が配置され、共通電極8は共通信号線7を介して所定のコモン電位(基準電位)
を印加される。画素電極20と共通電極8とはそれらの間の電位差で液晶32内に横方向
の成分を有した電界を発生させ、液晶32の配向方向を変化させて液晶32を駆動するこ
とができる。
ックマトリクス24を形成され、また画素に対応する領域にカラーフィルタ25を形成さ
れる。ブラックマトリクス24及びカラーフィルタ25を覆ってオーバーコート層26が
形成され、さらに液晶32に面して配向膜23が形成される。
2の外側面にはそれぞれ偏光フィルム27が貼られる。
説明しつつ、本発明に係るCHE型TFTの製造方法を説明する。図6(a)、図7(a
)、図8(a)、図9(a)、図10(a)はアクティブマトリクス基板の垂直断面のう
ちTFTが形成される部分を拡大して模式的に示した図であり、アクティブマトリクス基
板の製造工程を複数段階に分けて順に示している。具体的には、各図ともフォトレジスト
パタン形成後の薄膜のエッチング加工が終わりフォトレジストを除去した状態を示してい
る。なお、それら断面は図5に示した部分に対応している。また、図6(b)、図7(b
)、図8(b)、図9(b)、図10(b)はそれぞれ図6(a)、図7(a)、図8(
a)、図9(a)、図10(a)に対応した概略のプロセスフロー図である。
縁体からなる透明基板1上にインジウム錫酸化物(ITO)からなる透明導電膜2をスパ
ッタリングにより成膜する(ステップS1)。ここで、透明導電膜2は、インジウム亜鉛
酸化物(IZO)、インジウム錫亜鉛酸化物(ITZO)等であってもよい。透明導電膜
2の膜厚は10nm〜150nm程度が好適であり、約30nmが好適である。
成膜し積層金属膜を形成する(ステップS2)。
リブデン(Mo)、Moを主成分とする合金、CuMn合金、CuTi合金等で形成され
る。また、下地層3は省略することもできる。本実施形態では後述するキャップ層5と同
じ組成のMo、ニッケル(Ni)、ニオブ(Nb)の合金で形成する。下地層3の膜厚は
10nm〜100nm程度であり、本実施形態では20nmである。
は99.99%純度(4N純度)の純Cuからなる。低抵抗層4の膜厚は100nm〜5
00nm程度であり、設計上要求される配線シート抵抗に応じて決定される。
i含有量が10〜40原子%、Nb含有量が4〜20原子%、残部MoのMoNiNb合
金であることが望ましく、15〜20原子%Ni、5〜10原子%Nbの組成範囲が更に
好適である。このような組成のMoNiNb合金をキャップ層5として採用することで得
られる効果については後述する。本実施形態では、キャップ層5はNi含有量が15原子
%、Nb含有量が5原子%、残部MoのMoNiNb合金を採用する。キャップ層5の膜
厚は30nm〜150nm程度が好適であり、本実施形態では50nmとする。
フォトレジストはポジ型であり、現像により露光領域AE(バイナリ露光部)のフォトレ
ジストは除去され、ハーフ露光領域AH(ハーフ露光部)のフォトレジストは非露光領域
ANより薄くなって残存する。具体的には、ゲート電極6、走査信号線(図示せず)、走
査信号線端子(図示せず)、共通信号線7、共通信号線端子(図示せず)を構成する部分
を非露光領域ANとしてフォトレジストを厚く形成し、共通電極8を形成する部分をハー
フ露光領域AHとしてフォトレジストを薄く形成する。
地層3、低抵抗層4、キャップ層5を一括エッチングし(ステップS4)、続いて透明導
電膜2をウェットエッチングする(ステップS5)。下地層3、低抵抗層4、キャップ層
5の一括エッチング液は、Cuを錯イオン化して溶解しやすくする成分、過酸化水素及び
有機酸を含む、弱酸性の水溶液が好適である。下地層3及びキャップ層5をMoNiNb
合金で形成する場合、後に示すように、このエッチングにおいてパタン後退量が好適とな
るように合金の混合比を設定し、好適な角度で順テーパな断面形状を歩留りよく得ること
ができる。具体的には、キャップ層5が低抵抗層4より異常に速く横方向に後退したり、
またその結果、低抵抗層4の側壁テーパ角が小さくなる、つまり側壁が横方向になだらか
な傾斜となったりすることを防止でき、また逆にキャップ層5の側方への後退が低抵抗層
4より小さい場合に生じる庇化を防止できる。透明導電膜2のエッチング液はシュウ酸水
溶液が好適である。
)、フォトレジストパタンの開口をハーフ露光領域AHにまで拡大させる。これをマスク
とし弱酸性の過酸化水素及び有機酸を含む水溶液を用いてエッチングして、ハーフ露光領
域AHの下地層3、低抵抗層4、キャップ層5を除去し(ステップS7)、しかる後、剥
離液によりフォトレジストを剥離する(ステップS8)。
ず)、共通信号線7、共通信号線端子(図示せず)、共通電極8等が形成される。
る。プラズマCVD法によりNH3及びSiH4を原料ガスとする窒化ケイ素を堆積させ
てゲート絶縁膜下層9を成膜し、N2O及びSiH4を原料ガスとする酸化ケイ素を堆積
させてゲート絶縁膜上層10を成膜し、これら下層9と上層10とからなる積層膜である
ゲート絶縁膜11を形成する(ステップS9)。
ート電極6、走査信号線(図示せず)、走査信号線端子(図示せず)、共通信号線7、共
通信号線端子(図示せず)が、N2Oに由来する酸化性のプラズマに曝される。この点、
本実施形態では、キャップ層5がバリアとして作用することにより低抵抗層4の酸化を防
ぐことができるので、ゲート絶縁膜11を酸化ケイ素単層で形成することもできる。特に
、MoNiNb合金は、純Moよりもバリア性能が優れており比較的薄い膜厚で高歩留り
を得ることができる。
ステップS10)。酸化物半導体層はインジウム(In)、ガリウム(Ga)、亜鉛(Z
n)、スズ(Sn)のうち少なくとも一種類の金属元素を含む酸化物であり、例えば、I
n、Ga、Znの混合酸化物であってもよいし、Zn、Snの混合酸化物であってもよい
。本実施形態では、酸化物半導体層をカチオン分率が1:1:1のInGaZn非晶質混
合酸化物で形成する。酸化物半導体層の膜厚は30nm〜150nm程度とすることがで
き、本実施形態では50nmである。
)。このフォトレジストパタンをマスクとして用いて、酸化物半導体層を選択的にエッチ
ングし、ゲート電極6の上のゲート絶縁膜11の表面にいわゆる島状パタンの酸化物半導
体層からなるチャネル層12を形成する(ステップS12)。酸化物半導体層のエッチン
グ液はシュウ酸水溶液が好適である。最後に剥離液によりフォトレジストを剥離する(ス
テップS13)。
る。ゲート絶縁膜11及びチャネル層12の表面に、下地層13、低抵抗層14、キャッ
プ層15をこの順序でスパッタリングにより連続成膜し積層金属膜を形成する(ステップ
S14)。この積層金属膜によりドレイン電極16やソース電極17などが形成される。
タクトを確保し、低抵抗層14の密着性を補い、Cuの酸化物半導体層への拡散を抑制す
るものであり、例えば99%以上の純度を持つ純Mo、Moを主成分とする合金等である
。本実施形態では後述するキャップ層15と同じ組成のMoNiNb合金で形成する。下
地層13の膜厚は10nm〜100nm程度であり、本実施形態では20nmである。
4は4N純度の純Cuからなる。低抵抗層14の膜厚は100nm〜500nm程度であ
り、設計上要求される配線シート抵抗に応じて決定される。
Ni含有量が10〜40原子%、Nb含有量が4〜20原子%、残部MoのMoNiNb
合金であることが望ましく、15〜20原子%Ni、5〜10原子%Nbの組成範囲が更
に好適である。このような組成のMoNiNb合金をキャップ層15として採用すること
で得られる効果については後述する。本実施形態では、キャップ層15としてNi含有量
が15原子%、Nb含有量が5原子%、残部MoのMoNiNb合金を採用する。キャッ
プ層15の膜厚は30nm〜150nm程度が好適であり、本実施形態では50nmであ
る。
、下地層13、低抵抗層14、キャップ層15を一括エッチングする(ステップS16)
。下地層13、低抵抗層14、キャップ層15のエッチング液は弱酸性の過酸化水素及び
有機酸を含む水溶液が好適であり、酸化物半導体層をほとんど溶解することなく、その表
面のキャリア密度を増大させるようなダメージを与えずにエッチングすることが可能であ
る。下地層13及びキャップ層15をMoNiNb合金で形成する場合、ゲート電極6等
を形成した上述の積層金属膜の場合と同様に、このエッチングにおいて好適な角度で順テ
ーパである断面形状を歩留りよく得ることができる。最後に剥離液によりフォトレジスト
を剥離する(ステップS17)。
像信号線端子(図示せず)等が形成される。
る。まず、N2O及びSiH4を原料ガスとするプラズマCVD法により酸化ケイ素から
なる保護絶縁膜18(保護膜)を成膜する(ステップS18)。このとき、上述の第3フ
ォトリソグラフィ工程にて積層金属膜で形成されたドレイン電極16、ソース電極17等
は、N2Oに由来する酸化性のプラズマに曝される。キャップ層15はこの酸化性雰囲気
に対するバリアとして機能する耐酸化性を有する材料で形成され、低抵抗層14の酸化を
防ぐ。特に、本実施形態で採用するMoNiNb合金は、例えば純Moよりもバリア性能
が優れており、比較的薄い膜厚で高歩留りを得ることができる。
)。これをエッチングマスクとして用いてSF6やCF4等のフッ素系のガスでドライエ
ッチングすることにより、ソース電極17上、及び映像信号線端子(図示せず)上等の保
護絶縁膜18にスルーホール19を形成し、同時に走査信号線端子(図示せず)上の保護
絶縁膜18及びゲート絶縁膜11にもスルーホール(図示せず)を形成する(ステップS
20)。この際、スルーホールの底部に露出するソース電極17、映像信号線端子(図示
せず)、走査信号線端子(図示せず)等のキャップ層15,5はドライエッチングガスに
曝される。特にソース電極17、映像信号線端子(図示せず)のキャップ層15は曝され
る時間が長くなる。キャップ層15,5の材料には当該ドライエッチングに対する耐蝕性
を有するものを用いる。これにより、その下層の低抵抗層14,4がドライエッチングガ
スに曝されダメージを受けることを防止する。また、この後に形成される透明導電膜とソ
ース電極17等とのスルーホールを介したコンタクトにて良好な電気的特性を得ることが
できる。この点、本実施形態で用いるMoNiNb合金は、純Moとは異なりフッ素系の
ガスによるドライエッチング処理に対して耐蝕性を有しており好適である。最後にアッシ
ングと剥離液とを併用してフォトレジストを剥離する(ステップS21)。
する。ITOからなる透明導電膜をスパッタリングにより成膜する(ステップS22)。
透明導電膜はIZOやITZO等で形成してもよい。透明導電膜は10nm〜150nm
程度の膜厚に形成され、約50nmが好適である。
、これをエッチングマスクとして透明導電膜をエッチング加工する(ステップS24)。
透明導電膜のエッチング液はシュウ酸水溶液が好適である。最後に剥離液によりフォトレ
ジストを剥離する(ステップS25)。
素電極20や、走査信号線端子(図示せず)、共通信号線端子(図示せず)、映像信号線
端子(図示せず)等が形成される。
ティブマトリクス基板が完成する。
TやCES型TFTも本発明の配線材料とエッチング液との組合せで実現することができ
る。またa−Si−TFTも本発明の配線材料とエッチング液との組合せで実現すること
ができる。いずれもCHE型TAOS−TFTを製造する場合と比較して、プロセスの観
点からはやりやすくなる。
本実施形態ではキャップ層5,15をMoNiNb合金で形成し、特に当該MoNiN
b合金は、ニッケルを10〜40原子%含有し、ニオブを4〜20原子%含有し、残りを
モリブデンとする混合比のものが好適である。この点に関する実験結果について以下説明
する。表1は実験結果をまとめたものであり、組成が異なる13種類の試料それぞれにつ
いて耐酸化性、ウェットエッチングにおける加工性、ドライエッチング(D/E)耐性を
評価した。
試料は、キャップ層/低抵抗層/下地層の積層構成の薄膜をスパッタリング法によりガ
ラス基板上に成膜したものであり、そのキャップ層の組成を表1に示す13種類とした。
例えば、試料番号4の“Mo−10Ni−4Nb”はNiが10原子%(at%)、Nb
が4at%で残部がMoであることを表している。低抵抗層は4N純度のCuとした。下
層はキャップ層と同じ組成とした。キャップ層、低抵抗層、下地層の膜厚はそれぞれ50
nm、300nm、20nmとした。
CVDにより酸化ケイ素を成膜する工程(ステップS18)を模擬して、N2Oプラズ
マ中に薄膜試料を曝し(基板温度270℃)、四探針法によるシート抵抗と、光学顕微鏡
観察による表面シミ発生状況の観察により耐酸化性を評価した。
れらの薄膜試料のシート抵抗として約0.067Ω/□が期待できる。しかしながら、N
iを含有しないキャップ層組成である純Mo(試料番号1)やMo−4at%Nb(試料
番号2)の薄膜試料のシート抵抗は、低抵抗層が酸化されてしまっていることに起因して
概ね一桁高い値を示した。また、これら試料の表面には酸化銅に由来するシミが多く観察
された。Mo−10at%Ni(試料番号3)では著しいシート抵抗上昇は無かったが、
試料表面には僅かではあるが酸化銅に由来するシミが観察された。例えば、このシミの部
分が信号線を構成してしまったならば断線等の欠陥となる。試料番号1〜3のキャップ層
組成については耐酸化性を×(不良)と判定した。一方、MoNiNb三元合金系(試料
番号4〜13)ではシート抵抗が概ね期待値であり表面シミも観察されないので、これら
の耐酸化性を○(良好)と判定した。
キャップ層/低抵抗層/下地層薄膜からなる積層金属膜の一括ウェットエッチング(ス
テップS4,S7,S16で行う)を模擬し、フォトレジストパタン形成した薄膜試料を
pH3の過酸化水素、有機酸を含む水溶液でエッチングした。そしてエッチング後の薄膜
パタンエッジの断面を走査型電子顕微鏡で観察し、フォトレジストパタンエッジからの下
地層エッジの後退量と、低抵抗層の側壁テーパ角を読み取ることにより加工性を評価した
。なお、エッチング時間はジャストエッチング時間の1.5倍とした。
がMoNi二元系のMo−10at%Ni(試料番号3)やMoNiNb三元合金系でも
特にNi含有量が高いMo−50at%Ni−4at%Nb(試料番号13)では下地層
後退量が著しく大きい。そのため加工性を×(不良)と判定した。
であることが特に好ましい。しかしながら、キャップ層組成がNiを含有しない純Mo(
試料番号1)やMo−4at%Nb(試料番号2)ではテーパ角が10度未満、即ちキャ
ップ層が大きく後退した状態となり、キャップ層に期待される耐酸化性を発揮することが
できなくなる。そのため加工性を×(不良)と判定した。また、特にNb含有量が高いM
o−10at%Ni−30at%Nb(試料番号6)ではテーパ角が87度とほぼ基板面
に垂直となり、この上を覆うゲート絶縁膜や保護絶縁膜の被覆性を損なってしまう。その
ため加工性を×(不良)と判定した。一方、その他のキャップ層組成(試料番号4,5,
7〜12)では下地層後退量、テーパ角とも望ましい範囲にある。そのため加工性を○(
良好)と判定した。このうち、15〜20at%Niかつ5〜10at%Nbの範囲のキ
ャップ層組成(試料番号7〜10)ではテーパ角が特に好ましい範囲にある。そのため加
工性を◎(特に良好)と判定した。
保護絶縁膜18をドライエッチングしてスルーホール19等を形成する工程(ステップ
S20)を模擬し、フォトレジストパタン形成した薄膜試料をSF6ガスを用いてドライ
エッチングした。そして、エッチング深さとエッチング時間からエッチングレートを算出
し、さらに酸化ケイ素のエッチングレートとの比から選択比を算出することによりドライ
エッチングに対する耐蝕性を評価した。
層組成である純Mo(試料番号1)やMo−4at%Nb(試料番号2)の薄膜試料の選
択比は4以下と低い。そのためドライエッチング耐性を×(不良)と判定した。一方、N
iを10at%以上含有するその他のキャップ層組成(試料番号3〜13)の薄膜試料の
選択比は8以上と高い。そのためドライエッチング耐性を○(良好)と判定した。
以上の耐酸化性、加工性、ドライエッチング耐性それぞれの評価結果に基づいて薄膜試
料のキャップ膜組成を総合評価した。耐酸化性、加工性、ドライエッチング耐性のうち一
つでも×(不良)判定項目があるものは総合評価を×(不良)とした。また、耐酸化性、
加工性、ドライエッチング耐性の全項目が○(良好)判定の場合は総合評価を○(良好)
とし、その内加工性の評価が◎(特に良好)判定の場合は総合評価も◎(特に良好)とし
た。
金(試料番号4,5,7〜12)がキャップ膜として○(良好)であり、そのうち15〜
20at%Niかつ5〜10at%Nbの組成範囲にあるMoNiNb三元系合金(試料
番号7〜10)が◎(特に良好)であった。
基に説明する。
る。図11において横軸がゲート電圧Vg、縦軸がドレイン電流Idである。SD配線材
料はMo合金/Cu/Mo合金3層構造で、Mo合金の組成はMo−20at%Ni−5
at%Nbである。上のMo合金層、Cu層及び下のMo合金層の膜厚はそれぞれ、50
,300,20nmである。TFTのチャネル幅W=50μm、チャネル長L=8μmで
ある。SD間の電圧Vd=10Vおよび0.1Vに関してVg−Id特性を示している。
各特性値について、移動度μ=7.0cm2/Vs、しきい電圧Vth=2.0V、S値
S=0.7V/decである。SDエッチングの際のTAOS膜の劣化がなく、またパッ
シベーション膜SiO2のCVDの際におけるSDメタルの酸化がなく、良好なTFT特
性が得られた。
Vg=±20V,Vd=0V,90℃、2000秒の条件で、ストレスを負荷した直後の
VthシフトΔVthは、ポジティブバイアス(+20V)、ネガティブバイアス(−2
0V)のそれぞれにおいて、ΔVth=+0.6V,−0.8Vであり、いずれも1V未
満の値となった。
ルエッチ型のTAOS−TFTを製造することができた。本発明の方法は、チャネルエッ
チ型TFTを製造できるSD配線のエッチング方法が特長である。このエッチング方法は
、チャネルエッチストッパ型、コプラナ型など、他のデバイス構造にも適用できる。また
当然ながら、a−Si−TFTの配線材料とエッチングの組合せとしても適用できる。
15 キャップ層、6 ゲート電極、7 共通信号線、8 共通電極、9 ゲート絶縁膜
下層、10 ゲート絶縁膜上層、11 ゲート絶縁膜、12 チャネル層、16 ドレイ
ン電極、17 ソース電極、18 保護絶縁膜、19 スルーホール、20 画素電極、
23 配向膜、24 ブラックマトリクス、25 カラーフィルタ、26 オーバーコー
ト層、27 偏光フィルム、30 アクティブマトリクス基板、31 カラーフィルタ基
板、32 液晶。
Claims (6)
- ゲート電極と、
酸化物半導体からなるチャネル層と、
前記ゲート電極と前記チャネル層との間に設けられたゲート絶縁膜と、
前記チャネル層を基準として前記ゲート絶縁膜とは反対側に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を、前記チャネル層とは反対側から覆う保護膜と、
を有する薄膜トランジスタであって、
前記ソース電極及び前記ドレイン電極の少なくとも一方が、前記チャネル層側から前記保護膜側に向かって、下層バリア層、主配線低抵抗層及び上層キャップ層をこの順で含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層は、いずれも、ニッケル及びニオブを含有するモリブデン合金からなり、
前記モリブデン合金は、ニッケルを15〜20原子%含有し、ニオブを5〜10原子%含有し、残りがモリブデンであること、
を特徴とする薄膜トランジスタ。 - 前記ソース電極および前記ドレイン電極の両方が、前記積層金属膜で形成されている、
ことを特徴とする請求項1に記載の薄膜トランジスタ。 - ゲート電極と、
酸化物半導体からなるチャネル層と、
前記ゲート電極と前記チャネル層との間に設けられたゲート絶縁膜と、
前記チャネル層を基準として前記ゲート絶縁膜とは反対側に設けられたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を、前記チャネル層とは反対側から覆う保護膜と、
を有する薄膜トランジスタであって、
前記ゲート電極は、前記ゲート電極側から前記チャネル層側に向かって、下層バリア層、主配線低抵抗層及び上層キャップ層をこの順で含む積層金属膜で形成され、
前記主配線低抵抗層は銅あるいは銅合金であり、前記下層バリア層及び前記上層キャップ層は、いずれも、ニッケル及びニオブを含有するモリブデン合金からなり、
前記モリブデン合金は、ニッケルを15〜20原子%含有し、ニオブを5〜10原子%含有し、残りがモリブデンであること、
を特徴とする薄膜トランジスタ。 - 前記ゲート絶縁膜は、酸化物ゲート絶縁膜であり、
前記保護膜は、酸化物絶縁膜であること、
を特徴とする請求項1乃至3のいずれか1項に記載の薄膜トランジスタ。 - 前記積層金属膜で形成された前記ソース電極および前記ドレイン電極は、側壁テーパ角が20度以上70度未満であること、
を特徴とする請求項1乃至4のいずれか1項に記載の薄膜トランジスタ。 - 前記ソース電極および前記ドレイン電極は、前記チャネル層上に間隙を設け互いに分離して配置され、
前記保護膜は、前記ソース電極及びドレイン電極、並びに前記間隙に露出する前記チャネル層を覆うこと、
を特徴とする請求項1乃至5のいずれか1項に記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016114616A JP6190920B2 (ja) | 2016-06-08 | 2016-06-08 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016114616A JP6190920B2 (ja) | 2016-06-08 | 2016-06-08 | 薄膜トランジスタ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012171048A Division JP2014032999A (ja) | 2012-08-01 | 2012-08-01 | 薄膜トランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189477A JP2016189477A (ja) | 2016-11-04 |
JP6190920B2 true JP6190920B2 (ja) | 2017-08-30 |
Family
ID=57239984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016114616A Active JP6190920B2 (ja) | 2016-06-08 | 2016-06-08 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6190920B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6727087B2 (ja) | 2016-09-28 | 2020-07-22 | Kddi株式会社 | 通信システム、通信装置、及びプログラム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4496518B2 (ja) * | 2002-08-19 | 2010-07-07 | 日立金属株式会社 | 薄膜配線 |
KR100505328B1 (ko) * | 2002-12-12 | 2005-07-29 | 엘지.필립스 엘시디 주식회사 | 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법 |
KR101199533B1 (ko) * | 2005-06-22 | 2012-11-09 | 삼성디스플레이 주식회사 | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 |
KR101495683B1 (ko) * | 2008-09-26 | 2015-02-26 | 솔브레인 주식회사 | 액정표시장치의 구리 및 구리/몰리브데늄 또는 구리/몰리브데늄합금 전극용 식각조성물 |
WO2012002236A1 (en) * | 2010-06-29 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
US8593858B2 (en) * | 2010-08-31 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
-
2016
- 2016-06-08 JP JP2016114616A patent/JP6190920B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016189477A (ja) | 2016-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9748396B2 (en) | Thin film transistor and method of manufacturing the same | |
US9142573B1 (en) | Thin film transistor substrate and method for producing same | |
JP5149464B2 (ja) | コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法 | |
US20150295092A1 (en) | Semiconductor device | |
JP5315468B2 (ja) | アクティブマトリクス基板の製造方法、表示パネル、及び表示装置 | |
JP6618628B2 (ja) | 半導体装置およびその製造方法 | |
US20150340455A1 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
JP6706638B2 (ja) | 半導体装置およびその製造方法 | |
US11552106B2 (en) | Array substrate and manufacturing method thereof | |
TW201349506A (zh) | 半導體裝置及其製造方法 | |
JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
US20150311345A1 (en) | Thin film transistor and method of fabricating the same, display substrate and display device | |
US10510781B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR20140140822A (ko) | 박막트랜지스터 어레이 기판 및 그의 제조방법 | |
KR20150109009A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
CN105118864B (zh) | 薄膜晶体管及其制作方法、显示器件 | |
US10332968B2 (en) | Semiconductor device and method for manufacturing the same | |
US11894386B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
JP6190920B2 (ja) | 薄膜トランジスタ | |
JP2014032998A (ja) | 薄膜トランジスタの製造方法 | |
US10700210B2 (en) | Semiconductor device, and manufacturing method for same | |
US10164118B2 (en) | Semiconductor device and method for producing same | |
CN111048593A (zh) | 一种薄膜晶体管及其制造方法 | |
JP2006163244A (ja) | 薄膜トランジスタアレイ基板、電気光学表示装置および、薄膜トランジスタアレイ基板の製造方法 | |
WO2016090674A1 (zh) | 薄膜晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170801 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6190920 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |