JP3139764B2 - 配線材料及び液晶表示装置 - Google Patents

配線材料及び液晶表示装置

Info

Publication number
JP3139764B2
JP3139764B2 JP33558890A JP33558890A JP3139764B2 JP 3139764 B2 JP3139764 B2 JP 3139764B2 JP 33558890 A JP33558890 A JP 33558890A JP 33558890 A JP33558890 A JP 33558890A JP 3139764 B2 JP3139764 B2 JP 3139764B2
Authority
JP
Japan
Prior art keywords
alloy
tan
metal layer
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33558890A
Other languages
English (en)
Other versions
JPH03293329A (ja
Inventor
光志 池田
三千男 室岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33558890A priority Critical patent/JP3139764B2/ja
Publication of JPH03293329A publication Critical patent/JPH03293329A/ja
Application granted granted Critical
Publication of JP3139764B2 publication Critical patent/JP3139764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、電子回路の形成に適する配線材料及び液
晶表示装置に関する。
（従来の技術） 近年、非晶質シリコン（ａ−Si）膜を用いた薄膜トラ
ンジスタ（TFT）をスイッチング素子として構成された
アクティブマトリックス型液晶表示素子が注目されてい
る。つまり、安価なガラス基板面に低温成膜ができるａ
−Si膜を用い、TFTアレイを構成することにより、大面
積、高精度、高画質で、かつ安価なパネルディスプレイ
（フラット型テレビジョン）が実現できる可能性がある
からである。
ところで、この種のアクティブマトリックス型液晶表
示素子は、数100本〜数1000本のアドレス線とデータ線
から構成され、その交叉点ごとにTFTと画素と蓄積容量
が設けられている。また、前記TFTもしくは蓄積容量の
数は数万〜数100万にも達し、この歩留りがアクティブ
マトリックス型液晶表示素子の欠陥に対して支配的に影
響する。
一方、前記アドレス線とデータ線との交叉点およびTF
T部におけるアドレス線／データ線間は、絶縁膜により
絶縁されているが、この絶縁膜にピンホールが存在する
と、この部分を通るアドレス線とデータ線の２本の線欠
陥が発生する。同様に、蓄積容量素子用配線と画素電極
との間の絶縁膜に、ピンホールが存在すると点欠陥が発
生する。絶縁膜の形成には、低温成膜が可能なプラズマ
CVDが用いられるが、プラズマCVD膜の場合、チャンバ壁
に付着したゴミによるピンホールは避け得ない。
上記のような欠陥の発生防止には、陽極酸化膜が有望
視される。すなわち、陽極酸化膜はその形成過程におい
て、ピンホール部に電界が印加されて自己補修するた
め、ピンホールがなくなるからである。このような陽極
酸化可能な金属材料としては、TaやMo−Ta合金を挙げ得
るが、Taの酸化膜は抵抗率が十分でなく、またMo−Ta合
金の酸化膜は耐熱性に劣るという問題があり、前記デー
タ線やアドレス線について要求される、耐熱性および高
抵抗率を満足し得ない。
小形のディスプレイの場合は、前記絶縁抵抗の高い酸
化膜という条件だけで十分であるが、アクティブマトリ
ックス型液晶表示素子の表示画素をできるだけ小さく
し、かつ大面積にするためにはTFTへの信号線すなわち
ゲート配線とデータ配線を薄くかつ長くすることが必要
であるため、配線抵抗の増大が必然的に生ずる。一方、
パルス信号の波形歪みをなくすためには、配線抵抗を十
分低くする必要性から、配線用金属の抵抗率は小さいこ
とが望まれる。しかも、たとえばゲート電極配線をガラ
ス基板上に形成し、この上にａ−Si膜を重ねてTFTを構
成する逆スタガー型のTFT構造を採用する場合、ゲート
電極配線は薄くなければならず、かつその後の工程で用
いる薬品処理に耐え得る材料であることが要求される。
従来このような要求を満すデータ電極配線材料とし
て、TaやTiなどの金属が知られているが、さらに大面積
化、高精細化を図るためには抵抗率が大き過ぎる。この
ため、より低抵抗で加工性がよく、しかも各種の薬品処
理工程で耐性にすぐれた材料が望まれる。また、ソー
ス、ドレン電極配線を基板側に設けるスタガー型のTFT
構造の場合には、ソース、ドレイン電極材料に低抵抗で
加工性がよく、かつ各種の薬品処理工程で耐性にすぐれ
た特性が要求されることになる。同様の問題は、TFT以
外のアクティブマトリックス型表示素子の場合にも存在
する。
（発明が解決しようとする課題） 上記問題に対する改善策として、つまり、低抵抗性お
よび陽極酸化可能性を満足する配線パターン膜として、
第18図に示すような特性を有するMo−Ta合金（特公昭61
−48910号公報）、立方晶金属上のTa膜（特公昭63−656
69号公報）が提案されている。しかし、これらのMo−Ta
合金や立方晶金属（Taを除く）の陽極酸化膜は、耐熱性
に劣るという不都合がある。すなわち、前記金属から形
成される陽極酸化膜は、形成直後においては良好な絶縁
特性を示すが、200℃以上の熱処理を施すと絶縁特性の
劣化が起る。しかして、この理由は積層膜の下地層を成
す立方晶金属やMo−Taの陽極酸化膜の熱処理後の劣化に
よるものと考えられる。
本発明は低抵抗で酸化処理により容易に良質な絶縁膜
の形成が可能な配線材料の提供を目的とする。
また、本発明は構成が容易で信頼性の高い機能を呈す
る液晶表示装置の提供を目的とする。
［発明の構成］ （課題を解決するための手段） 本発明の配線材料は、TaN合金、Ta−Mo−Ｎ合金、TA
−Nb−Ｎ合金およびTa−Ｗ−Ｎ合金の群から選ばれた少
くとも１種の合金で構成された第１の金属であるTa系Ｎ
合金層（下地層）と、この第１の金属面上に一体的に形
成されたTa、Ta−Mo合金、Ta−Nb合金、Ta−Ｗ合金、Ta
N合金、Ta−Mo−Ｎ合金、Ta−Nb−Ｎ合金およびTa−Ｗ
−Ｎ合金の群から選ばれた少くとも１種の合金で構成さ
れた第２の金属層および／またはピンホールのない酸化
膜との積層構造を有することを特徴とする。
さらに、本発明の電子装置は、前記積層構造の配線材
料でたとえば液晶表示装置などの信号配線ないし電極を
構成することを骨子とする。
ここで、第１の金属を成すTaN合金の場合はＮの含有
量が30原子％以上に選択される。
一方、第２の金属を成すTaN合金の場合はＮの含有量
が20原子％以下に選択され、Ta−Mo合金、Ta−Nb合金、
Ta−Ｗ合金、TaN合金、Ta−Mo−Ｎ合金、Ta−Nb−Ｎ合
金およびTa−Ｗ−Ｎ合金の場合は、前記したようにＮを
全く含まなくともよい。ここで、Ta−Mo−Ｎ合金の場合
はMoの含有量を26原子％以下に、Ta−Nb−Ｎ合金の場合
はNb含有量を40原子％以下に、さらにTa−Ｗ−Ｎ合金の
場合はＷの含有量を40原子％以下に、第２層がTaNの場
合はＮの組成比が第１層のＮの組成比よりも小さく、そ
れぞれ選択される。
さらに本発明においては、前記第２の金属層上に、前
記よりＮの含有量の多いTa系合金窒化層をさらに積層し
てもよい。
本発明に係る配線材料は、前記第１の金属と第２の金
属との積層によって構成される。ここで第１の金属層
は、属する金属の１種または２種以上で構成されるが、
２種以上で構成する場合の形態は混合系もしくは積層型
であってもよい。一方、第２の金属層の場合も同様に、
属する金属の１種または２種以上で構成されるが、２種
以上で構成する場合の形態は混合系もしくは積層型であ
ってもよい。
（作用） 本発明によれば、TaN合金ないしTa−Ｍ−Ｎ（ただし
ＭはMo,Nb,W）を下地素材としたことにより、ガラス基
板上に堆積した場合形成される高抵抗であるβ−Taと異
なり、低抵抗なα構造を容易に形成できる。
また、第２の金属層がＮを含む系の場合、たとえば陽
極酸化処理を施して表面に一体的に形成した酸化膜は容
易に良好な絶縁性（高抵抗率）を呈し、熱処理によるリ
ークの増加も低減し、耐熱性が向上する。つまり、下地
層を成すTaNやTa−Ｍ−Ｎの合金は、低抵抗配線（ライ
ン抵抗が低い）として機能する一方、上層を成す第２の
金属から形成される陽極酸化膜などが良質な層間絶縁層
として機能する。したがって、前記TaN、Ta−Ｍ−N/T
a、Ta−ＭもしくはTaN、Ta−Ｍ−Ｎの酸化膜系の積層型
配線材料をアドレスラインなどとして用いることによ
り、熱処理後も欠陥の少ない液晶ディスプレイ（液晶表
示装置）などを容易に実現できる。
なお、TaNXの陽極酸化膜コンデンサなどに用いられて
いるが、TaOXのリーク電流がＮの添加により低下すると
いうことは、今まで知られていない現象である。
（実施例） 以下本発明の実施例を説明する。
実施例１ 先ず、本発明に係る一配線材料例およびその応用例に
ついて説明する。
第１図は本発明に係る配線材料、たとえば第１の金属
としてのTaNX合金層（下地層）上に、第２の金属として
のTa層もしくはＮをドープしたTa層（上層）を一体的に
披着形成して成る積層型配線材料の構成例において、Ta
NX合金の組成を変化させたときのTa層（膜）の抵抗率を
曲線ａもしくは曲線ｂで示したものである。第１図の曲
線ａから分るように、TaNX合金層（下地層）中のＮが約
35原子％を超えると、上層のTa層の抵抗率が低下を始
め、40原子％で35〜40μΩcm、それ以上のＮで30μΩcm
となる。また曲線ｂで示すように、上層のTa層にＮをド
ープした場合には、下地層としてのTaNXの限界Ｎ濃度が
下がることが分る。上層のTa層にＮをドープ（添加）す
ることにより、低抵抗化に対するTaNX（下地層）の限界
Ｎ濃度は約20原子％である。
一方、第２図は上記積層型の配線材料において、上層
を成す第２の金属としてのTaにＮを添加（ドープ）した
構成で、Ｎの添加（ドープ）量と上層Taの抵抗率の関係
例を示し、Ｎの添加（ドープ）量が20原子％程度までは
β−Taの180μΩcmよりも低い抵抗を有している。
さらに、第３図は上記積層型の配線材料において、上
層を成す第２の金属としてのＮをドープしたTa層に、陽
極酸化処理を施して絶縁膜（絶縁層）を形成した場合の
絶縁特性例を示したもので、Ｎの添加により抵抗率が増
加し、絶縁特性が改善される。第４図から分るようにＮ
の添加量とともに絶縁特性が改善され、上層のＮドープ
Taが形成する酸化膜中に含まれるＮが45原子％以内で効
果が認められた。
なお、上記積層型配線材料の構成において、下地層を
成す第１の金属としてのTaNXのＮ比（ｘの数値）および
上層を成す第２の金属としてのTaにＮをドープする場合
のドープ量は、上記数値に限定されるものではない。つ
まり、TaNX層やＮドープTa層の形成条件、たとえばスパ
ッタ装置、スパッタ条件などによっても左右されるから
である。
積層金属としてはTaNに限らず、Ta−Ｍ−Ｎ（Ｍ＝Mo,
Nb,W）でも同様の効果がある。この場合第２の金属のＮ
組成比は、第１の金属および第２の金属のＭが同一で組
成比も同じとき、第１の金属のＮ組成比より小さい方が
抵抗率の観点から好ましい。
次に本発明に係る集積型の配線材料を信号配線などに
用いた液晶表示装置の例について説明する。
第４図は一実施例のアクティブマトリクス型液晶表示
素子の等価回路である。ガラス基板面上にアドレス配線
１（1a、1b、…）とデータ配線２（2a、2b、…）がマト
リクス状に配線され、その各交叉位置にTFT3が配置され
る。しかして、TFT3は、ゲートがアドレス配線１に、ド
レインがデータ配線２にそれぞれ接続され、ソースが画
素電極を介して液晶セル４に接続されている。第５図で
は蓄積容量Ｃを付加しているが、これは省略することが
でき、またTFT3のゲート電極はアドレス配線１と一体的
に形成されている。
第５図は、前記アクティブマトリクス型液晶表示装置
の構成に用いるアクティブマトリクス基板の要部断面図
である。ガラス基板５の面上にアドレス配線１と一体の
ゲート電極６が、第１の金属としてのTaN膜（N40原子
％）6aと、第２の金属としてのTa膜6bの集積膜により形
成され、この上にゲート絶縁膜となるSiO27が堆積さ
れ、さらにその絶縁膜７の上にノンドープのａ−Si膜８
とn+型ａ−Si膜９が堆積され、TFT領域に島状にパター
ン形成されている。表示用透明電極層10を形成した後に
Mo/Al膜によるソース電極11、ドレイン電極12が形成さ
れている。ドレイン電極12は、前記第４図で説明したデ
ータ配線２と一体形成されている。一方、蓄積容量線13
はアドレス線１と同様にTaNX/Taの積層型配線材料によ
り形成される。
以上のような構成で、表示面積が19.2cm×25.6cm、画
素ピッチ400μのアクティブマトリックス型基板を製作
した。各部の具体的な数値ないし構成を説明すると、ゲ
ート電極６は、下地層を成す第１の金属であるTaNX6aが
膜厚300Å、上層を成す第１の金属であるTa膜6bが2200
Åである。またアドレス配線１は前記ゲート電極６と一
体形成されており、その幅は30μｍとした。この電極配
線などは、CF4とO2を用いたプラズマエッチングにより
テーパ付けを行った。上記により構成したアドレ配線１
の抵抗は、12.3kΩであった。ちなみに他の配線材料を
用いて構成した厚さ2500Åのアドレス配線の数値例を挙
げると、Tiの場合160.4kΩ、Moの場合22.6kΩ、Taの場
合88kΩ、Ta60％のMo−Ta合金の場合15.3kΩであった。
前記アドレス配線１形成後の基板は、H2SO4＋H2O2の
溶液により有機膜除去を行い、洗浄して、ゲート絶縁層
（SiO2膜）７をCVDにより厚さ3500Å堆積し、続いてａ
−Si膜８を厚さ3000Å、n+型ａ−Si膜９を厚さ500Å堆
積した。しかる後、前述のように、これらのａ−Si膜９
をパターン形成してから、画素電極を形成し、TFTのド
レイン電極12を兼ねたデータ配線とソース電極11を形成
した。
このようにして形成されたアクティブマトリックス型
基板を用いて構成した液晶表示素子では、データ配線１
とアドレス配線２間の短絡は殆ど認められなかった。こ
れに対し、アドレス配線としてTi膜を用いた場合、短絡
事故が多く認められた。この理由は、H2SO4＋H2O2など
強酸による処理ができないため、アドレス配線１上の有
機物などの付着ゴミを除去することができないからとい
える。また、TiやCrをアドレス配線１に用いた場合、テ
ーパエッチングができないため、配線端部でSiO2膜７が
薄くなり、やはりアドレス配線１とデータ配線２間の短
絡事故が多く発生した。
上記のようにしてTaNX/Ta積層膜（配線材料）を用い
ることにより、低抵抗で欠陥の少ない表示のできるアド
レス線が形成できた。
なお、第５図に図示した構成において、厚さ300ÅのT
aNX（N40原子％）層上に厚さ2200ÅのTaN（N2原子％）
層を堆積し、アドレス線１、ゲート電極６および蓄積容
量線13を形成し、これらの表面に酸化物層（絶縁層）を
形成した場合は、絶縁性の点でより有効であった。すな
わち、前記アドレス線１、ゲート電極６および蓄積容量
線13の表面をクエン酸0.01重量％溶液中で陽極酸化し、
上層を成すTaN（N2原子％）層表面に厚さ約2000Åの酸
化膜を形成した後、上記と同様のプロセスによりTFTア
レイを形成した。アドレス配線１、ゲート電極６および
蓄積容量線13の表面にピンホールのない陽極酸化膜が形
成されており、ゴミなどによりSiOX膜７にピンホールが
あっても、TaNX/Ta6の酸化膜により絶縁されているた
め、データ線２とアドレス線１のショート、表示画素と
蓄積容量線13との間にショートの発生もなくなり、欠陥
の少ないディスプレイが形成できた。
第６図は本発明に係る配線材料を、MIN素子に適用し
た構成例であり、ガラス基板５面上に第１の金属として
のTaN膜6a（N40原子％）を膜厚300Å、第２の金属とし
てのTaN膜6b（Ｎ ２原子％）を2200Å堆積し、これをC
DEによりパターニングして下部電極配線を形成した。こ
の下部電極配線のコンタクト部をフォトレジストでカバ
ーした状態で配線積層膜の表面に選択的に陽極酸化膜6c
を形成した。陽極酸化の条件は、0.01％クエン酸を用
い、25Vまで定電流酸化とし、続いて25Vで１時間の定電
圧酸化を行った、この後、Cr膜1000ÅとAl膜１μｍとの
積層膜を堆積し、この積層膜をパターニングして上部電
極配線14を形成した。上記TaN/Ta積層膜を下部電極とし
て用いたことにより、アドレスラインの抵抗が下げら
れ、耐熱性の良いMIM素子を作成できた。また、小形液
晶表示装置など、抵抗の問題がない応用においては２層
でなく１層構造でもよい。
なお、上記例示の配線材料において、下地層を成す第
１の金属としてのTaNXの膜厚は300Å程度以下でよく、
スパッタ条件を最適化すると、50Å以上であれば、上層
を成す第２の金属としてのTa膜はα型になる。さらに、
Al、Clなどの低抵抗金属層を先ず形成し、この上に前記
TaNX膜を形成してもよい。また、電子部品（装置）の配
線ないし電極としては、TFT、MIMに限らず他のデバイス
への適用においても効果があり、さらにTFTの半導体は
ａ−Siに限らず、ｐ−Siでもよく、ゲート絶縁層もSiNX
など他の絶縁層や２種以上の積層構造であってもよい。
しかして、このTFTの構造は、バックチャンネルカット
型に限らずゲートが下側になる構造であればよく、たと
えばチャンネル上に絶縁層によるエッチングストッパー
を設けた構造でもよい。
さらにまた、陽極酸化はクエン酸溶液の使用に限らず
他の処理溶液を用いてもよいし、酸化膜の形成も熱酸化
法などによってもよく、前記TaN/Ta積層型配線膜をデー
タ線として用いても同様の効果がある。
実施例２ 本実施例では、本発明に係る配線材料の他の実施例お
よびその応用例について説明する。
前記第３図に図示した特性を有する本発明に係る配線
材料、すなわち第１の金属としてのTaN合金膜（下地
層）上に、第２の金属としてのTaN合金の陽極酸化層な
いし膜（上層）を一体的に形成して成る積層型配線材料
の構成例において、第１の金属としてのTaN合金膜の組
成を変化させたときの陽極酸化層（膜）の抵抗率を示し
たものである。第３図の曲線から分るように、前記第１
の金属としてのTaN合金中のＮ成分比を45原子％以下に
選択した場合、TaN合金膜の形成条件などに依存する
が、TaO膜よりも抵抗率の高い陽極酸化膜が形成され
る。
次に上記積層型配線材料を、前記第４図に図示した場
合と等価回路のアクティブマトリクス型液晶表示素子の
構成に応答した例を説明する。
第７図は、アクティブマトリクス基板の要部断面図で
ある。ガラス基板５面上にアドレス配線１と一体のゲー
ト電極６′が、TaN膜6aとこのTaN膜の陽極酸化によって
形成されたTa−Ｎ−Ｏ膜6cとの積層膜により形成され、
この上にゲート絶縁膜となるSiO2膜７が堆積されてい
る。さらに前記SiO2膜７上にノンドープのａ−Si膜８と
n+型ａ−Si膜９が堆積され、TFT領域に島状にパターン
が形成されている。表示用ITO電極10を形成した後に、M
o/Al膜によるソース電極11′、ドレイン電極12′が形成
されている。ドレイン電極12′は、前記第４図で説明し
た場合と同様にデータ配線２と一体形成されている。ま
た、蓄積容量線13′はアドレス線１と同様にTaNX膜（6
a）とTaN−OX膜（6c）との積層により形成されている。
上記アドレス配線としては、TaNに限らずTa−Ｍ−Ｎ
（Ｍ＝Mo,Nb,W）でもよく、良好な陽極酸化膜の絶縁特
性が得られる。
以上のような構成により、十分陽極酸化膜の絶縁抵抗
が高くなったために、Ｐ−CVD絶縁膜SiOX膜７にピンホ
ールがあっても十分陽極酸化膜により絶縁が保たれ、線
欠陥および点欠陥を大幅に減少させることができた。
なお、上記構成においては、小型ディスプレイの場
合、十分に所要の効果を発揮し得たが、大型ディスプレ
イではライン抵抗が高いために、アドレスパルスの遅延
の発生が認められる。この遅延はアドレスライン抵抗と
負荷容量のCR遅延による。
この遅延発生の問題は次のようにすることで容易に解
消し得た。すなわち、第８図に要部を断面的に図示した
ように、Mo−Taのスパッターにより、アドレス線6dおよ
び蓄積容量線6dを形成した後、それらの表面に実質的に
第１および第２の金属を成すTaN膜6aをそれぞれスパッ
ターにより形成し、さらに、その表面を陽極酸化処理を
施してTa−Ｎ−Ｏ膜6cを形成する。しかる後、前記と同
様にしてアレイ基板を形成する。この構成においては、
前記Mo−Ta膜6dの代わりに、同様に陽極酸化のできるTa
やTaとMo−Taの積層膜、さらに低抵抗が必要ならば、A
l、Cl、Crなどの低抵抗金属や合金を用いてもよい。
さらに、前記構成のアクティブマトリックス基板にお
いて、リーク電流に対する制限がゆるい場合には、Mo−
Ta膜もしはTa膜またはTaとMo−Taの積層膜6d上にTaN膜
を積層してスパッターにより形成し、その後、アドレス
ライン１と蓄積容量線13′とを形成して、その表面を陽
極酸化して酸化膜6cを形成する。この場合には、側面の
酸化膜がMo−Ta−Ｏ膜またはTa−Ｏ膜であるため、前記
構成例の場合よりもリークが少し多いが、表面の大部分
がTa−Ｎ−Ｏ膜であるために、従来の構成の場合よりも
絶縁抵抗を高めることができる。
さらに、第９図は他の構成例の要部を断面的に示した
もので、この構成例では第１の金属としてのTaX膜6aの
上に、第２の金属としてのTa膜もしくはＮを少量添加し
たTa（TaN）膜6b、その上にTaN膜6a′を積層してスパッ
ターにより順次形成した後、パターニングして、アドレ
ス線１、同様に蓄積容量線13′を形成し、その表面を陽
極酸化して酸化膜6cを形成する。ここで、前記形成され
た側壁部の酸化膜6cは、積層膜6a、6a′、6bに対応する
酸化物が積層した形で形成されることになる。
前記TaN膜6a上にTa膜もしくはTaN膜6bを積層した場合
の抵抗率の変化は、前記第１図に図示した場合と同様の
傾向を示し、上層のTa膜もしくはTaN膜6bの抵抗が下げ
られるために、Mo−Ta膜のように陽極酸化膜の耐熱性を
悪くさせずに低抵抗化させることができる。さらに、表
面のTaN陽極酸化膜は、Ｎを多量添加して絶縁性を最適
化したものを用いることができる。この構成例において
も、表面のTaN膜6a′は下地のTaMTaN膜6aまたはTaN/TaN
膜6bをパターニングした後に表面全体をカバーしてもよ
く、さらにリークを減少させることができる。また、Ta
Nの代わりにTa−Ｍ−Ｎ（Ｍ＝Mo,Nb,W）を用いても同様
の効果がある。ライン抵抗を問題にしない場合には、１
層のみでもよい。
第10図は、本実施例に係る配線材料をMIM素子に適用
した例である。ガラス基板５面上にTaN膜6aを2200Å堆
積し、これをCDEによりパターニングして下部電極配線
を形成した。この下部電極配線のコンタクト部をフォト
レジストでカバーした状態で前記TaN膜6aの表面に陽極
酸化膜6cを形成した。陽極酸化の条件は、0.01％クエン
酸を用い、25Vまで低電流酸化とし、続いて25Vで１時間
の低電圧酸化を行った。この後Al膜を１μｍ堆積し、こ
れをパターニンして上部電極配線14を形成した。
また、TFTの場合と同様に、下部電極として、Taまた
はMo−Ta/Taの積層構造もしくはAl、CuやCrなどの低抵
抗金属もしくは合金6bをパターニングし、その外表面に
TaN膜6aをカバーして陽極酸化し、Ta−Ｎ−Ｏ膜6cを形
成した構成例の要部を断面的に第11図に示す。さらに、
第11図の構成において、TaN膜6aを下部電極TaまたはMo
−Ta/Taの積層膜6b面上のみに積層した後、パターニン
グしてTaN膜6a面およびTaまたはMo−Ta/Taの積層膜6bの
側面を陽極酸化した構成としても、あるいはTaN膜6a、T
a膜6b、TaN膜6a′を順次積層した後、パターニングして
TaN膜6a′面、Ta膜6bおよびTaN膜6aの側面を陽極酸化し
た構成としてもTFTの場合と同様の効果がある。さら
に、第12図はTa0.9Ｎ0.1の陽極酸化膜をDRAMに応用した
例を断面的に示したもので、15はSi基板、16はn+領域、
17はLOCOS SiNX,18はPoly−Siからなるワード線、19はT
a0.9Ｎ0.1の陽極酸化膜からなるキャパシタ、20はプレ
ートで、基本的には従来から知られている常套の手段に
よって構成されている。この構成例の場合、Ta2O5膜の
場合に比べて電流リークが小さく、またTa−Nb−Ｘの陽
極酸化膜、Ta−Mo−Ｘの陽極酸化膜、Ta−Ｗ−Ｘの陽極
酸化膜でも同様の効果が認められた。なお、上記におけ
る酸化膜の形成は、スパッタ法、CVD法あるいはPCVD法
などによって行ってもよい。また、DRAMの構造も例示の
ものに限られないし、前記酸化膜の応用もDRAM以外の他
の装置（素子）のキャパシタとして利用できる。
上記各実施例から分るように、上層を成す第２の金属
としてのTaN合金膜のＮの量は、第２図から明らかのよ
うに少量の添加含有でも効果があり、約45原子％まで
は、陽極酸化で形成されるTa−Ｎ−Ｏ膜の方がTaOX膜よ
りも抵抗率が高いという作用効果がある。
また、TaN膜の形成はスパッターのみによらず、Taの
プラズマ窒化または熱窒化することにより形成してもよ
い。この場合は、表面全体がTaNとなり所望の効果向上
を図るうえで好ましい。さらに、下地を成すTaN膜の膜
厚は300Å以下でもよく、50Å以上であれば、上層のTa
膜はα型になる。
本発明に係る配線材料は、TFT、MIMに限らず、他のデ
バイスへの適用ないし応用においても効果がある。しか
して、TFTの半導体はａ−Siに限らず、ｐ−Siでもよ
い。また、前記TaN酸化膜はリーク電流が小さくSiOXに
比べ比誘電率が大きいためたとえばDRAMの蓄積容量の蓄
積膜として用いることにより、占有面積を小さくできる
という利点がある。
本発明に係る配線材料の耐熱性は、400℃程度では劣
化が十分に小さく（ほとんど無視し得る程度）、またTa
N/Ta積層膜をデータ線と用いても、同様の効果がある。
さらに、陽極酸化はクエン酸に限らず、他の溶液を用い
ても同様の効果がある。
さらにまた、TFTのゲート絶縁膜はSiOX膜に限らず、S
iNX膜や他の絶縁膜あるいは２種類以上の絶縁膜を積層
してもよいし、TFTの構造も、前記実施例のバックチャ
ネルカット型のみに限らず、ゲートが下になる構造であ
れば、どの構造でも有効である。チャネル上に絶縁膜に
よるエッチングストッパーを設けた構造でもよい。
なお、上記各実施例において、第１の金属としてTaN
の代りに、Ta−Mo−Ｎ、Ta−Nb−Ｎ、もしくはTa−Ｗ−
Ｎを、また第２の金属としてTaやTaNの代りに、Ta−Mo
やTa−Mo−Ｎ（ただしMo26原子％以下）、Ta−NbやTa−
Nb−Ｎ（ただしNb40原子％以下）、もしくはTa−ＷやTa
−Ｗ−Ｎ（ただしW40原子％以下）をそれぞれ用いた場
合も、第13図に特性例を示すごとく同様の傾向が認めら
れた。Ｎの組成比が０〜50原子％の全範囲内で、上層Ta
の抵抗が180μΩ・より低下する。
たとえば、下地層を成す第１の金属としてのTa−Nb−
Ｎ膜組成（Ｎ原子20％）と、上層を成す第２の金属とし
てのTa膜の抵抗率との関係は第14図に示すごとくであ
り、Ｎを合金化することによってNbの全組成範囲内で抵
抗率が低下してくる。すなわち、Ｎの添加により抵抗率
が180μΩcmから25μΩcmに低下して同様の効果が認め
られた。
第13図および第14図よりTa−Nb−ＮのNb,Nの全組成範
囲において合金化の効果を想定し得る。さらに、下地層
を成す第１の金属としてのTa−Ｗ−Ｎ膜組成と、上層を
成す第２の金属としてのTa膜およびTa−Mo−Ｎ、Ta−Mo
の場合も同様である。
前記Ｎの添加による抵抗率の減少の理由は、下地層を
成すTa−Ｍ−Ｎ（Ｍ＝Nb,Mo,W）のＮが上層を成すTa−
Ｍの結晶形を正方晶から立方晶に変えて、低抵抗化させ
る効果を増大させるためと考えられる。
このような低抵抗性は、前記TaN/TaもしくはTaN/TaN
の場合と同様である。さらに陽極酸化処理で絶縁膜の形
成も可能で、第15図、第16図および第17図にそれぞれ示
すように、形成されたTa−Ｍ−Ｎ（Ｍ＝Nb,Mo,W）の酸
化膜の絶縁性はＮの添加によって向上している。
前記ＮはTa−Ｍ（Ｍ＝Nb,Mo,W）の酸化膜の抵抗を上
げ、耐熱性を増す効果がある。ここで、ＭはTaと全率固
溶体を形成する金属であればよく、そのような観点から
前記Nb,Mo,Wが選ばれた。なお、Ta−Ｍ−Ｎの３元系だ
けでなく、Nb,Mo,Wの中の２種もしくは３種を含む４元
系もしくは４元系で同様の効果が認められ、またこれら
の陽極酸化膜同様に耐リーク性および耐熱性がすぐれて
いた。
さらに、前記配線材料をたとえばTa−Ｍ−N/Ta/Ta−
Ｍ−Ｎ（ただしＭはMo,Nb,Wの少くとも１種以上の原
子）と３層構造とした場合は、O2の拡散防止作用によっ
て、抵抗変化なども抑制されてすぐれた安定性を示め
す。
さらにまた、本発明に係る配線材料において、酸化に
よる絶縁層の形成は、前記例示した陽極酸化処理がより
好ましいが、これに限定されるものてはない。
［発明の効果］ 以上述べたように、本発明に係る配線材料は、低抵抗
性でかつ、陽極酸化などにより形成具備させた絶縁層
（膜）もすぐれた絶縁性と熱安定性を保持する。してが
って、各種電装置の信号用配線に利用した場合良好な機
能発揮に大きく寄与する。また、たとえば液晶表示装置
の信号配線や実装する駆動用半導体素子の電極の形成に
用いた場合は、低抵抗のアドレスラインなどを実現で
き、さらに表面酸化によって形成した絶縁膜も絶縁性耐
熱性がよいため、液晶表示装置製造工程での熱処理後に
おいても十分所要の絶縁特性を保持し、信頼性の高い機
能を常に発揮する。
【図面の簡単な説明】
第１図、第２図および第３図は本発明に係る積層型の配
線材料の特性例を示す曲線図、第４図はアクティブマト
リックス型液晶表示装置の等価回路図、第５図は本発明
に係る積層型の配線材料を適用したアクティブマトリッ
クス型液晶表示装置用基板の構成を示す要部断面図、第
６図は本発明に係る積層型の配線材料を適用したMIN素
子の構成を示す要部断面図、第７図、第８図および第９
図は本発明に係る他の積層型の配線材料を適用したアク
ティブマトリックス型液晶表示装置用基板の異なる構成
例を示す要部断面図、第10図および第11図は本発明に係
る他の積層型の配線材料を適用したMIN素子の異なる構
成例を示す要部断面図、第12図は本発明に係る積層型の
配線材料を適用したDRAMの構成例を示す要部断面図、第
13図および第14図は本発明に係る他の異なる積層型配線
材料の抵抗率特性例を示す曲線図、第15図、第16図およ
び第17図は本発明に係る他の異なる積層型配線材料の酸
化膜についてそれぞれ電圧−電流特性（抵抗性ないし絶
縁性）を示す曲線図、第18図は従来のα−TaMo/TaMO系
およびTaMoの組成と抵抗率との関係を示す曲線図であ
る。 １（1a,1b…）……アドレス配線 ２（2a,2b…）……データ配線 ３……TFT ４……液晶セル ５……ガラス基板 ６……ゲート電極 6a……TaN層 6b……Ta層 6c……酸化層 6d,13……蓄積容量線 ７……絶縁膜 ８……ａ−Si膜 ９……n+a−Si膜 10……透明電極 11……ソース電極 12……ドレイン電極 14……上部電極配線 15……Si基板 16……n+領域 17……LOCOS SiN 18……ワード線 19……キャパシタ 20……プレート
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−73330（ＪＰ，Ａ) 特開 平３−52264（ＪＰ，Ａ) 特開 昭58−56361（ＪＰ，Ａ) 特開 昭63−65669（ＪＰ，Ａ) 特開 昭63−185052（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1343 G09F 9/30 335 H01L 21/3205

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】第１のTaN合金から成る第１の金属層と、
    前記第１の金属層上に一体的に形成される立方晶のTaま
    たは立方晶の第２のTaN合金から成る第２の金属層とを
    少なくとも含み、前記第１のTaN合金は窒素濃度が35原
    子％以上であり、前記第２のTaN合金は窒素濃度が20原
    子％以下であることを特徴とする配線材料。
  2. 【請求項２】前記第２の金属層上に一体的に形成される
    第３のTaN合金から成る第３の金属層を少なくとも含
    み、前記第３のTaN合金は窒素濃度が45原子％以下であ
    ることを特徴とする請求項１記載の配線材料。
  3. 【請求項３】駆動用配線基板と、前記駆動用配線基板に
    配設される電子素子と、前記駆動用配線基板に設けられ
    前記電子素子を電気的に接続する駆動用配線と、前記駆
    動用配線基板に対向して配設される表示電極板と、前記
    駆動用配線基板と前記表示電極板の間に液密に封入され
    る液晶材料層とを具備し、前記駆動用配線と前記電子素
    子の電極の少なくとも一方が第１のTaN合金から成る第
    １の金属層と、前記第１の金属層上に一体的に形成され
    る立方晶のTaまたは立方晶の第２のTaN合金から成る第
    ２の金属層とを少なくとも含み、前記第１のTaN合金は
    窒素濃度が35原子％以上であり、前記第２のTaN合金は
    窒素濃度が20原子％以下であることを特徴とする配線材
    料で形成されことを特徴とする液晶表示装置。
  4. 【請求項４】前記第２の金属層上に一体的に形成される
    第３のTaN合金から成る第３の金属層を少なくとも含
    み、前記第３のTaN合金は窒素濃度が45原子％以下であ
    ることを特徴とする請求項３記載の液晶表示装置。
  5. 【請求項５】TaN合金、Ta−Mo−Ｎ合金、Ta−Nb−Ｎ合
    金およびTa−Ｗ−Ｎ合金から成る群から選ばれる少なく
    とも１種の金属で構成される第１の金属層と、前記第１
    の金属層上に一体的に形成される立方晶のTa、Ta−Mo合
    金、Ta−Nb合金およびTa−Ｗ合金から成る群から選ばれ
    る少なくとも１種の金属で構成される第２の金属層とを
    含み、前記第１の金属層または前記第２の金属層の少な
    くとも一方がMo、NbまたはＷを含むことを特徴とする配
    線材料。
  6. 【請求項６】駆動用配線基板と、前記駆動用配線基板に
    配設される電子素子と、前記駆動用配線基板に設けられ
    前記電子素子を電気的に接続する駆動用配線と、前記駆
    動用配線基板に対向して配設される表示電極板と、前記
    駆動用配線基板と前記表示電極板の間に液密に封入され
    る液晶材料層とを具備し、前記駆動用配線と前記電子素
    子の電極の少なくとも一方がTaN合金、Ta−Mo−Ｎ合
    金、Ta−Nb−Ｎ合金およびTa−Ｗ−Ｎ合金から成る群か
    ら選ばれる少なくとも１種の金属で構成される第１の金
    属層と、前記第１の金属層上に一体的に形成される立方
    晶のTa、Ta−Mo合金、Ta−Nb合金およびTa−Ｗ合金から
    成る群から選ばれる少なくとも１種の金属で構成される
    第２の金属層とを含み、前記第１の金属層または前記第
    ２の金属層の少なくとも一方がMo、NbまたはＷを含むこ
    とを特徴とする配線材料で形成されることを特徴とする
    液晶表示装置。
  7. 【請求項７】TaN合金、Ta−Mo−Ｎ合金、Ta−Nb−Ｎ合
    金およびTa−Ｗ−Ｎ合金から成る群から選ばれる少なく
    とも１種の金属で構成される第１の金属層と、前記第１
    の金属層上に一体的に形成される立方晶のTaN合金、Ta
    −Mo−Ｎ合金、Ta−Nb−Ｎ合金およびTa−Ｗ−Ｎ合金か
    ら成る群から選ばれる少なくとも１種の金属で構成され
    る第２の金属層とを含み、前記第１の金属層または前記
    第２の金属層の少なくとも一方がMo、NbまたはＷを含む
    ことを特徴とする配線材料。
  8. 【請求項８】駆動用配線基板と、前記駆動用配線基板に
    配設される電子素子と、前記駆動用配線基板に設けられ
    前記電子素子を電気的に接続する駆動用配線と、前記駆
    動用配線基板に対向して配設される表示電極板と、前記
    駆動用配線基板と前記表示電極板の間に液密に封入され
    る液晶材料層とを具備し、前記駆動用配線と前記電子素
    子の電極の少なくとも一方がTaN合金、Ta−Mo−Ｎ合
    金、Ta−Nb−Ｎ合金およびTa−Ｗ−Ｎ合金から成る群か
    ら選ばれる少なくとも１種の金属で構成される第１の金
    属層と、前記第１の金属層上に一体的に形成される立方
    晶のTaN合金、Ta−Mo−Ｎ合金、Ta−Nb−Ｎ合金およびT
    a−Ｗ−Ｎ合金から成る群から選ばれる少なくとも１種
    の金属で構成される第２の金属層とを含み、前記第１の
    金属層または前記第２の金属層の少なくとも一方がMo、
    NbまたはＷを含ことを特徴とする配線材料で形成される
    ことを特徴とする液晶表示装置。
JP33558890A 1989-11-30 1990-11-30 配線材料及び液晶表示装置 Expired - Fee Related JP3139764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33558890A JP3139764B2 (ja) 1989-11-30 1990-11-30 配線材料及び液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31367489 1989-11-30
JP1-313674 1989-11-30
JP4702890 1990-02-26
JP2-47028 1990-02-26
JP33558890A JP3139764B2 (ja) 1989-11-30 1990-11-30 配線材料及び液晶表示装置

Publications (2)

Publication Number Publication Date
JPH03293329A JPH03293329A (ja) 1991-12-25
JP3139764B2 true JP3139764B2 (ja) 2001-03-05

Family

ID=27292847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33558890A Expired - Fee Related JP3139764B2 (ja) 1989-11-30 1990-11-30 配線材料及び液晶表示装置

Country Status (1)

Country Link
JP (1) JP3139764B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0636922B1 (en) * 1993-02-10 2001-11-14 Seiko Epson Corporation Non-linear resistance element, method of its manufacture, and liquid crystal display
US5834827A (en) * 1994-06-15 1998-11-10 Seiko Epson Corporation Thin film semiconductor device, fabrication method thereof, electronic device and its fabrication method
WO1998057225A1 (fr) * 1997-06-13 1998-12-17 Sekisui Chemical. Co., Ltd. Afficheur a cristaux liquides et son procede de fabrication
JP2001335919A (ja) * 2000-03-21 2001-12-07 Murata Mfg Co Ltd αタンタル膜の製造方法、αタンタル膜及びそれを用いた素子
JP7247305B2 (ja) * 2019-12-25 2023-03-28 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JPH03293329A (ja) 1991-12-25

Similar Documents

Publication Publication Date Title
KR970009491B1 (ko) 배선재료와 이를 이용한 전자장치 및 액정표시장치
EP0466495B1 (en) Liquid crystal display apparatus
US4905066A (en) Thin-film transistor
KR100245127B1 (ko) 다층 도체층 구조 디바이스
US20060216877A1 (en) Image display and manufacturing method of the same
US5352907A (en) Thin-film transistor
JPH06188419A (ja) 薄膜トランジスタの製造方法
US20060283833A1 (en) Wiring for display device and thin film transistor array panel with the same, and manufacturing method thereof
JP2827570B2 (ja) 液晶ディスプレイ
JP3139764B2 (ja) 配線材料及び液晶表示装置
JPH03149884A (ja) 薄膜トランジスタ
JPH01274116A (ja) 液晶ディスプレイパネルの製造方法
US5478971A (en) Metallic circuit board and thin film diode array and method of manufacturing the same
JP2914336B2 (ja) 液晶表示装置
JP2585267B2 (ja) 液晶表示装置
JP2948436B2 (ja) 薄膜トランジスタおよびそれを用いる液晶表示装置
JPH052189A (ja) 液晶表示装置
JPS6269670A (ja) 表示装置用基板の製造方法
JP3031056B2 (ja) マトリックス型表示装置
JPH0675143B2 (ja) アクティブマトリクス基板
JPS62297892A (ja) 表示装置用駆動回路基板
JP3006990B2 (ja) アクティブマトリクス基板およびその製造方法
JPH0854648A (ja) 液晶表示装置
JPH05323340A (ja) 陽極酸化膜の選択エッチング方法およびこれを用いた液晶表示装置の製造方法
JPH08160452A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees