JPH01274116A - 液晶ディスプレイパネルの製造方法 - Google Patents

液晶ディスプレイパネルの製造方法

Info

Publication number
JPH01274116A
JPH01274116A JP63102509A JP10250988A JPH01274116A JP H01274116 A JPH01274116 A JP H01274116A JP 63102509 A JP63102509 A JP 63102509A JP 10250988 A JP10250988 A JP 10250988A JP H01274116 A JPH01274116 A JP H01274116A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
crystal display
display panel
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63102509A
Other languages
English (en)
Other versions
JP2664199B2 (ja
Inventor
Yasuo Tanaka
靖夫 田中
Toshihisa Tsukada
俊久 塚田
Yoshiyuki Kaneko
好之 金子
Hideaki Yamamoto
英明 山本
Haruo Matsumaru
松丸 治男
Ken Tsutsui
謙 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10250988A priority Critical patent/JP2664199B2/ja
Publication of JPH01274116A publication Critical patent/JPH01274116A/ja
Application granted granted Critical
Publication of JP2664199B2 publication Critical patent/JP2664199B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は液晶ディスプレイパネルに係り、特に。
画素の開口率を低下させることなく、付加容量を増大で
きる構造を有する液晶ディスプレイパネルに関する。
[従来の技術] あるゲート線に対応する画素と次段のゲート線の間に付
加容量を設けることに関する従来技術としては、特開昭
59−119329号、特開昭60−87393号、特
開昭62−152157号などが挙げられる。
第2図は従来技術に係る付加容量を具備したアクティブ
マトリックス液晶ディスプレイパネルの一画素部を示す
図であり、(a)はその平面図、(b)はその断面図、
(c)は等価回路図である。
一画素を選択する薄膜トランジスタ(以下TPTと略称
する)4は第2図(b)に示すように、ゲートJII2
、ゲート絶縁膜11.a−5i: H(i)。
a−3i:H(n”)Ji15.信号線1.ソース電極
52画素電極9よりなっている。また、付加容量(第2
図(c)の7)は第2図(a)に示すように画素電極9
と次段のゲート線3とを重なり合わせて形成する。誘電
体層は第2図(b)に示すように、ゲート絶縁膜11と
同一の材料をそのまま使用する。ここで、13はゲート
配線抵抗を低減するための低抵抗金属配線、12は保護
膜である。
付加容量7を設ける目的に関して以下に概説する。TP
Tにゲート線とソース電極5の重なり部分に起因する寄
生容量(第2図(a)の6)が存在するため、寄生容量
6を介して、ゲート線2の走査パルスが洩れ込み、画素
電極9の電位Vsを変動させる。この洩れ込み電圧成分
は、通常、走査パルスのデユーティ比が(1/ゲート線
数)であることと、正負方向に非対称なパルスであるた
め、画素電位に直流成分が加算された形となる。
この直流成分は液晶パネルの焼付きや残像特性を劣化さ
せる。
また、TPTのOFF抵抗が低下した場合、あるいは液
晶の固有抵抗値が減少した場合に、画素電極9と液晶を
介して対向電極17とで形成される画素容量(第2図(
Q)の16)が十分に大きくないと、−旦、TPT4を
介して書き込まれた画素電位Vsが次の書き込みまでの
期間内に保持できないという問題が発生する。これは液
晶パネルでは黒しずみ、白ヌケ、黒しみといった画質の
欠陥を引き起こす。この時、付加容量7は画素容量16
を増大させる効果があるので、上記画質上の欠陥が発生
しにくくなる。
以上述べた如く付加容量を設置することは、TPTで画
素選択を行うアクティブマトリックス液晶パネルにおい
ては、その画質向上のために有効な方法である。
[発明が解決しようとする課題] 上記従来技術では付加容量の誘電体膜として、第2図(
b)に示した如く、TFTのゲート絶縁膜11と同一の
材料を使用している。a−8iTPTを用いる場合には
通常SiNをゲート絶縁膜として用いる。SiNゲート
絶縁膜の膜厚を0.32μm程度、その比誘電率を6.
9とすると、付加容量の占有面積は5000μm2/1
pFとなる。例えば画素の面積を200X250μm2
とすると、1pFの付加容量は一画素の10%の面積を
占有することになる。しかし、液晶セルの応答特性を早
め、かつ視角特性を改善するためには、液晶セルのギャ
ップ間隔を可能な限り狭めることが必要となり、これに
伴って、付加容量を大きくすることが必要であるとの知
見を得た6本願発明者らにより種々の検討の結果、例え
ば、5μm程度のギャップ間隔では必要な付加容量は2
pFから3pF程度となることが判明した。この場合、
−画素内での付加容量の占有率が20%から30%に達
するので、もはや、付加容量を一画素内のブラックマト
リクス領域で吸収することが困難となるここで、ブラッ
クマトリクス部分とは、ITO(Indium Tin
 0xide)画素電極と一対一に対応するような対向
電極基板側に設けられた赤。
緑、青色のカラーフィルタパターンの外側の遮光した領
域をさす。通常−画素内の占有面積10%程度の付加容
量はこのブラックマトリックス領域内に納まるように配
置し、開口率を低下させないようにすることが可能であ
るが、付加容量の占有面積が20〜30%になると一画
素部り°の開口率の低下を招くことなしに配置すること
が困難となる。
本発明の目的は、付加容量の大きさを増加してもその占
有面積率を増加させず、従って、開口率の低下を起さな
いような液晶ディスプレイパネルを提供することにある
[課題を解決するための手段] 上記目的は、上記付加容量を構成する重畳部分の誘電体
膜として、Taを主成分とする金属の酸化物を少なくと
も含む材料を用いることにより達成される。
より具体的な例示としては、第1図、第3図。
第4図、第8図、第9図あるいは第10図にその液晶デ
イスプレィの一画素部の主要部断面図を示した如き付加
容量を設置することにより達成される。
即ち、第2図(a)の7で示した従来例の付加容量は、
第2図(b)の断面図から明らかなように誘電体膜とし
てa−8iTFTのゲート絶縁膜であるSiの窒化物ま
たは酸化物11を利用しているが、本発明の付加容量で
はより比誘電率の大きいTa系金属の酸化物を主たる誘
電体膜として用いる。上記Ta系金属の酸化物としては
、ゲート電極およびゲート配線材料として金属Taを使
用し、これを陽極酸化して得られるTa20B膜を用い
ることができる。
第1図に示した実施例では付加容量はTaゲート配線2
3/Taの酸化物(Ta205)24/画素電極9で構
成されている。また、第3図に示した実施例では付加容
量はTaゲート配線23/Taの酸化物(Ta205)
24/画素電極と電気的に接続した金属電極26で構成
されている。また、第4図に示した実施例では付加容量
はTaゲート配線23/Taの酸化物(Ta2es)2
4/極めて薄いSiの窒化物または酸化物21/画素電
極9で構成されている。
[作用] Taの酸化物(’r a 205 )の比誘電率は26
程度であり、SiN膜の比誘電率6.9の3.8倍、5
i02膜の比誘電率4.2の6.2倍程度に達する。
付加容量部の液晶ディスプレイパネルでは画素選択用の
a−Si TPTのゲート絶縁膜として、比較的誘電率
の大きいプラズマCVD法のSiN膜を用いていたが、
前述の如く、このゲート絶縁膜を付加容量部にも用いて
膜厚o、32μmで3PFの付加容量を得るためには1
5000μm2(一画素200X250μm2の場合3
0%)の占有面積を必要とする。ここで、誘電体膜を同
じ膜厚のTa205膜に置き換えると付加容量の占有面
積は1/3.8に低減することが可能となる。
この時、3pFの付加容量は一画素面積の10%以下と
なるので、−画素内のブラックマトリクス領域で吸収す
るように付加容量パターンを配置することが可能となる
。従って、一画素の開口率の低下による液晶ディスプレ
イパネルの輝度の低下を防止することができる。
上記のTa205膜は、通常、ゲート電極として金属T
aを用い、これを陽極酸化することによって得られる。
陽極酸化電圧と形成されるTa205陽極酸化膜の膜厚
は第7図に示す如き直線関係を持つ。Ta205陽極酸
化膜は、耐圧および絶縁性の優れた膜である。これは陽
極酸化反応がTa205膜の電気的にリークの多い部分
から選択的に進行する(セルフヒーリング効果と呼ばれ
ている)ためである。従ってTa205陽極酸化膜は付
加容量部分のみならず、ゲート配線と信号線の交叉部お
よびTPTのゲート絶縁膜部分にも使用することができ
、好ましい。これにより、ゲート配線と信号線との電気
的短絡およびゲート電極とソース・ドレイン電極の電気
的短絡を大幅に低減することが可能となる。
また、a−8L″rFTのゲート絶縁膜に陽極酸化のT
a205膜のみを用い、Ta205上に直接a−3i:
H(i)層を堆積すると、TPTの実効的な移動度が大
幅に低下する。従って、a−8iTFTのゲート絶縁膜
としては、第一層目のTa205ゲート絶縁膜の上に、
プラズマCV、D法で堆積したSiN膜からなる第二層
目のゲート絶縁膜を重ねた二層膜を用いることが望まし
い。
また、ゲート配線と信号線の交叉部においても、ゲート
線と信号線の線間容量を低減するためおよび線間の短絡
率を低減するためにTa205/SiN二暦膜を用いる
ことが望ましい。
また、Ta20B陽極酸化膜の膜厚が3200Å以上に
なると、通常18oO〜2000人程度の厚さに形成さ
れるゲート配線と合せた膜厚が5o00Å以上程度とな
り、ゲート線/信号線交叉部における信号線の乗り越え
部の段差切れの確率が増加するので、Ta205の膜厚
は3200Å以下が望ましい。
また、付加容量部分のTa205膜が800人未満の膜
厚にすると、リーク電流が増大し、$1!!縁性が劣化
する。この薄いTa20B膜はSiNまたは5ins膜
との二層化によりリーク電流を抑制することができる。
しかし、付加容量としての長期間の寿命の点で信頼性が
低下する。従って、Ta205膜の膜厚は800Å以上
とすることが望ましい。
付加容量部分において、以下に述べる如き最適な膜厚条
件の設定を行うことにより、T a 205/SiNま
たはTa205/5i02の2暦構造化を行うことがで
きる。第6図は付加容量部分の誘電体膜にTa205/
SiN複合膜(a)およびTa205/Si○2複合膜
(b)を用いた時の膜厚の組み合わせを示した図である
。第6図(a)、(b)において、前記の如(Ta20
Bの膜厚は800人から3200人の範囲内を選択する
ことが望ましく、各々、面積を一定とした場合、線分a
l−b1は1pF、線分a2−b2は2pF、線分a3
−b3は3pFの付加容量を設置した時の複合膜の膜厚
に対応している。
第6図(a)、(b)の1pFの線分al−b、より左
側の領域が従来のSiN膜で形成した付加容量よりも単
位面積当りの容量が増加する領域であるが、付加容量と
して2pF以上の値が必要とされている場合には2pF
の線分a2−b2より左側の斜線を施した領域に含まれ
る膜厚の組み合わせが特に有効である。
第6図から、Ta20B/SiN複合膜(a)ではSi
N膜厚は1000人とすることが特に有効であり、Ta
205/Si○2複合膜(b)では5i02膜厚は60
0Å以下とすることが特に有効である。
実施例1゜ 第1図を用いて実施例1を用いて説明する。透光性ガラ
ス基板14上にガラス基板保護用の5ioz下地膜20
を約3000人の膜厚に堆積する。次に、金属Taをス
パッタリング法により膜厚3ooO人に堆積し、ホトエ
ツチング法により所望のゲート配線パターンとする。T
aパターン端部の段差にテーパをつけるために、エツチ
ングにはC−Cfl−F系のガスを用いたドライエツチ
ング法を用いる。次に、陽極酸化を行う部分以外をホト
レジストで被覆した基板を0.1%H3PO4水溶液中
に浸漬し、白金電極を陰極、Taゲート配線パターンを
陽へとして180vの陽待 ′m酸化電圧(化合電圧)で陽極酸化を行うと。
Taのゲート配線を完全に被覆するように約3000人
の膜厚のTa陽極酸化膜(Ta205)が形成される。
即ち、第1図において、Ta205膜24はa−8iT
FTのTaゲート電極22上ではTPTの第−層のゲー
ト絶縁膜となり、瞬接するTaゲート配腺23上では付
加容量の誘電体膜となる。化成電圧と形成されるTa2
05膜の膜厚は第7図に示すような直線関係にあり、勾
配は16.5人/Vである。従って、180Vの化成電
圧では第7図から3000人の膜厚のTa205が得ら
れる。陽極酸化は最初0.5mA/cm2の定電流密度
で定電流化成を行い、化成電圧が180Vに達した時点
から30分間、180V(=一定)として定電圧化成を
行うと信頼性の高いTa205膜が得られる。3000
人の膜厚のTa205が形成されるためには、それの約
1/3の膜厚のTaが消費されるため、Taゲート電極
22および隣接するTaゲート配線の付加容量部分23
のTa残膜厚は約2000人となる。
次に、I To (Indium Tin 0xide
)透明電極をスパッタリング法により1200人の膜厚
に堆積し、HCQ系水溶液を用いたホトエツチング法に
より画素電極パターン9を形成する。この時、画素電極
9は隣接するTaゲート配線23と重畳するようにパタ
ーン化する。重畳部の面積は170X25μm2であり
、付加容量は3ρFとした。ここで付加容量の@25μ
mは一画素のサイズ250μm (V)X200μm 
(H)のブラックマトリクス領域で容易に吸収され、一
画素の開口率の低下を招くことはない。
次に、プラズマCVD法によりSiNゲート絶縁膜(第
二層のゲート絶縁膜)21.a−8i:H(i)膜8、
SiNチャンネル保護膜25をそれぞれ3000人、2
50人、2000人の膜厚に連続的に堆積する。次に、
 HF −N H4F系のエツチング液を行いたホトエ
ツチング法により、SiNチャンネル保護膜25の島状
パターンを形成する。
次に、プラズマCVD法によりa−3i:H(n+)膜
厚400人に堆積する。
次に、a−8i:H(n”)15およびa−Si:H(
i)8島状パターンを形成する。この時、ホトレジスト
のパターンはソース部分、ドレイン部分に2分割したパ
ターンを用いて、a−3i:H(n”)、(i)島状パ
ターンを形成すると、SiNチャンネル保護膜25上の
a−3i: H(n”)膜はソース・ドレイン間で分離
され、SiNチャンネル保護膜パターン25の下のa−
8i:H(i)膜はSiNチャンネル保護膜がエツチン
グストッパーとなって残される。
次に、第2層のゲート絶縁膜であるSiNゲート絶縁膜
21に、ITO画素電極9とソース電極5とのコンタク
トホールおよびゲート配線の端子取り出し用パターンを
ホトエツチング法により形成する。
次に、金属AQを膜厚3000人に堆積し、ホトエツチ
ング法にて、信号線パターン1およびソース?Inパタ
ーン5を形成する。
最後に、TPT基板の画面領域全体を被覆するように保
護膜12を形成して液晶ディスプレイパネル用TPT基
板が完成する。このTPT基板を通常の対向基板、液晶
等と組み合せることにより液晶ディスプレイパネルが完
成する。
実施例2゜ 第3図を用いて実施例2を説明する。a−8i:H(n
”)15およびa−3i:H(i)8島状パターン化工
程までは実施例1と同様の方法で作製する。但し、スパ
ッタリング法で堆積するTaの膜厚は2700人とし、
化成電圧はL20Vを用いており、形成されるTa20
5膜厚は第7図より2000人となり、化成後のTaゲ
ート線の残膜厚も約2000人となっている。また、I
TO透明電極からなる画素電極パターン9は隣接するゲ
ート配線23と重畳していない。実施例1と同様に、プ
ラズマCVD法によりSiNゲート絶縁膜(第二層のゲ
ート絶縁膜)21.a−5i:H(i)8、SiNチャ
ンネル保護膜25をそれぞれ2000人、200人、1
800人の膜厚に連続的に堆積した後、SiN島状パタ
ーン25形成、プラズマCVDによるa−5i:  (
n”)膜形成(膜厚300人)、ソース・ドレイン2分
割ホトレジパターンによるa−5i: H(n”)15
゜(i)8島状パターン形成を行う。
次に、SiNゲート絶縁膜(第二層ゲート絶縁膜)21
に、ITO画素電極9と次段のゲート配線23上に形成
された付加容量用のTa205誘電体膜24が露出する
ようにホトエツチングを行う。
この時、実施例1と同様に端子取り出し用のホトエツチ
ングも同時に行う。
次に、金属AQを膜厚300o人に堆積し、ホトエツチ
ング法にて、信号線パターン1、ソース電極パターン5
、および付加容量用上部電極パターン26を形成する。
実施例1ではIT○画素電極9と次段のゲート配置23
がTa20524を介して直接重畳部分を形成するよう
に付加容量を設けたが、本実施例ではITO画素電極9
と電気的に接続したAfl’Fl!極26が付加容量用
の上部電極となる。本実施例の付加容量の構造は実施例
1のITOを用いた構造と比較して、Ta205誘電体
パターン24の端部の段差において断線が発生しにくい
という利点がある。しかし、ITO画素電極9上で金属
AQとコンタクトを形成する必要があるため、開口率が
低下し易くなる問題点も若干有する。しかし、Ta20
B陽極酸化膜の膜厚を2000人と薄膜化することによ
り、39Fの付加容量でも重畳部の面積は200X14
μm2と占有面積を縮小することが可能である。従って
、ITO画素電極9とのコンタクトの重なりを6μm、
画素電極9とゲート配線23のギャップを5μmとして
、200X25μm2のAQ電極パターン26を形成す
れば、一画素のブラックマトリクス領域に納めることが
でき、一画素の開口率の低下を招くことはない。
最後に、TPT基板の画面領域全体を被覆するように保
護膜12を形成して液晶ディスプレイパネル用TPT基
板が完成する。
実施例3゜ 第4図により実施例3を説明する。実施例1と同様の工
程を用いて膜厚2300人のTaゲート配線パターン化
工程まで行なう。
次に、化成用ホトレジスト工程を施した後、50Vの化
成電圧で定電流、定電圧化成を行う。
形成されたTa205の膜厚は第7図より800人であ
る。陽極酸化の条件は化成電圧設定が50Vである意思
外は、実施例1と同様の条件である。
化成後のTaゲートの残膜厚は約2000人である。
次に、実施例1,2とは異なり、IT○透明電極堆積、
加工工程を行なわずに、プラズマCVD法でSiNゲー
ト絶縁膜(第二層のゲート絶縁膜)21、a−8i:H
(i)s、SiNチャンネル保護膜25をそれぞれ60
0人、250人、1500人の膜厚に連続的に堆積する
。次に、トIF−NHAF系エツチング液を用いて、S
iNチャンネル保護膜25の島状パターンを形成する。
次に、プラズマCVD法によりa−8i:H(n+)膜
を膜厚400人に堆積する。
次に、a−3i:H(n”)15およびa−3i:H(
i)8島状パターンを実施例1と同様に、ソース・ドレ
イン部分に2分割したホトレジパターンを用いて形成す
ると、a−si: H(n”)膜はソース・ドレイン間
で分離され、SiNチャネル保護膜25下のa−8i:
H(i)膜はa−5i2H(i)島状パターン8化が完
了した時点で残される。
次に、SiNゲート#@縁膜に端子取り出し用のホトエ
ツチングを行うが、画面領域内には全面にSiNゲート
絶縁膜を残す。
次に、金属AQを膜厚2000人に堆積し、ホトエツチ
ング法にて、信号線パターン1およびソース電極パター
ン5を形成する。
次に、ITO透明電極をスパッタリング法により120
0人の膜厚に堆積し、HCQ系水溶水溶液いたホトエツ
チング法により画素電極パターン9およびAfl信号線
被覆パターン電極5を被覆し、かつ、隣接するTaゲー
ト配線23と重畳するようにパターン化する。この時、
重畳の誘電体膜は、膜厚800人のTa205膜24と
膜厚600人のSiN膜21の複合膜で構成されている
。重畳部の面積は170X25μm2であり、付加容量
は3ρFである。ここで、付加容量の幅25μmは一画
素のサイズ250μm (H)X200pm(H)のブ
ラックマトリクス領域で吸収され、一画素の開口率の低
下を招くことはない。
IT○透明電極はプラズマCVD工程の後で堆積するの
で、5iH4−NH3−N2系の原料ガスを用いてSi
Nゲート絶縁膜21を堆積中に、還元性のプラズマに曝
されてITOが還元され劣化することかない。AQソー
ス電極パターン5とTa20B誘電体膜パターン24の
端部のITO画素電極の段差切れに対しては、それぞれ
AflおよびTa205の膜厚を2000人および80
0人と薄膜化したことにより対策できる。
この時、Ta2Oの単層膜は800人未満の膜厚にする
と、絶縁性の劣化した膜になった。第5図の曲線aは膜
厚800人のTa205陽極酸化膜の電圧−電流特性を
示した図であるが、付加容量に印加される最大の電圧条
件21Vを印加した場合、付加容量の面積相当で、0点
の10−”Aに近いリーク電流が流れた。Ta205 
(800人)/5iN(600人)の複合膜では曲線す
に示すような電圧−電流特性であり、21V印加時にお
いても、5 X 10−14A以下で十分低いリーク電
流であった。しかし、Ta205単層膜で21V印加時
のリーク電流が0点(10−11A)を越える膜では、
SiNあるいは5i02を重ねて複合膜とし・でも、長
期間の寿命の点で信頼性がやや低下することが判明した
。従ってTa205陽極酸化膜の膜厚は800Å以上で
あるのが好ましく、第7図がら化成電圧は50V以上と
するのが好ましい。−方、開口率を低下させないので3
pFの付加容置を設置し、かつ、信号線のゲート線乗り
越え部における段差切れを防止するためにはTa205
の膜厚を32oOÅ以下にすることが望ましい。
第6図は先にも述べたように、膜厚300o人のTa2
05単層膜の容量と等しい容量を実現するために必要な
Ta205/SiN複合膜(a)およびTa20B/5
ioz複合膜(b)膜厚の組み合わせを示した図である
。例えば、第6図(a)のTa205/SiN複合膜で
、Ta205膜の膜厚が800Å以上という条件を考慮
すると、実線で示した線分a3−b3上の点が複合膜の
膜厚の組み合わせとして好ましい範囲であり、SiN膜
の膜厚の範囲は約600Å以下であることがわかる。同
様に、第6図(b)のTa205/Si○2複合膜の場
合は線分a3−b3が好ましい範囲となり、SiO□膜
の膜厚の範囲は約350Å以下となる。
最後に、TPT基板の画面領域全体を被覆するように保
護膜12を形成して液晶ディスプレイパネル用T F 
’r基板が完成する。
実施例4゜ 第8図を用いて実施例4を説明する。
実施例1と同様に5i02下地膜20をコーティングし
た後、Crゲート配線パターン32,33を形成する。
次に、TaCf1s  02系の原料ガスを水銀ランプ
照射下で基板温度400℃として光CVDを行い、膜厚
800人のTa205膜28を堆積せしめる。この時、
TaCR502系の原料ガスを用いたプラズマCVD法
によりTa20B膜28を堆積しても良い。
次に、プラズマCVD法によるSiNゲート絶縁膜21
.a−8i:H(i)膜8.SiNチャンネル保護膜の
連続形成工程以降の工程は実施例3と同様の工程を経て
、第8図に示した如き液晶ディスプレイパネル用TPT
基板を作製する。第8図の実施例では、ゲート配線とし
てTa以外の金属が使用可能であり、Ta20B膜はT
aゲート配線の陽極酸化膜を用いないので、液晶ディス
プレイパネルの画面内金体がTa20528/SiNゲ
ート絶縁膜21の二層構造となる。
実施例5゜ 第9図を用いて実施例5を説明する。
実施例4と同様の方法により膜厚2000人のTa20
5CVD膜28を堆積し、次に、真空を破らずに連続し
て膜厚250人のa−3i:H(i)膜8、膜厚200
0人のSiNチャンネル保護膜25を堆積する。
次に、実施例3と同様の工程を経て、第9図に示した如
き断面図の液晶ディスプレイパネル用TPT基板を作製
する。
第9図に示した如きTPT基板では、TPT部分のTa
205CVD膜からなるゲート絶縁膜28上に直接a 
−S i : H(i ) 8が堆積されているが、前
記の作用の項で述べた場合と異なり、Ta205CVD
膜から真空を破らずに連続してa−5i: H(i)膜
をプラズマCVDするため、a−5i:H(i)膜の移
動度の劣化を抑制することができる。
実施例6゜ 第10図により実施例6を説明する。
実施例2と同様の方法を用いて、膜厚2000人のT 
a 205陽極酸化膜27エ程まで行う。
次に、Ta203CVD膜28堆積工程以降の工程は実
施例5と同様の方法を用いて、第10図に示した如き断
面図の液晶ディスプレイパネル用TPT基板を作用する
。ココテ、Ta205CVD膜の膜厚は1000人とす
る。
第10図に示した如きTPT基板では、信号線1とゲー
ト配g22,23との短絡不良の少ない利点を有してい
る。
[発明の効果] 本発明によれば、付加容量部分に誘電率の大きいTaの
酸化物を用いているので、付加容量部分の一画素内での
占有面積率を低減でき、−画の開口率の高い(従って、
輝度の高い)液晶ディスプレイパネルを得ることができ
る。また、十分な大きさの付加容量が設置できるにで、
一画素に書き込んだ信号電圧の保持特性が良好となり、
焼付きや残像特性が良好で、黒しずみ、白ヌケ、黒しみ
といった画質上の欠陥のない液晶ディスプレイパネルが
得られる。
また、誘電体膜をTa205/SiNまたはTa206
/5i02の二層構造化を行った場合においても、付加
容量の面積占有率を増加させることなく、絶縁性、信頼
性の優れた付加容量を設置することができる。
【図面の簡単な説明】
第1図、第3図、第4図、第8図、第9図および第10
図は本発明の実施例の液晶ディスプレイパネル−画素分
の主要部の断面図、第2図は従来技術を説明する図、第
5図は付加容量のリーク電流の電圧依続性を示した図、
第6図はT a205/SiNまたはT a 20 s
 / S i O□複合誘電体膜の膜厚の条件を示した
図、第7図は’I”az05陽極酸化膜の膜厚の陽極酸
化電圧依存性を示した図である。 1・・・信号線、2,32・・・ゲート線、3,33・
・・隣接するゲート線、4・・・TFT、5・・・ソー
ス電極。 6・・・ゲート・ソース間容量、7・・・付加容量、8
・・・a−si:H(i) 、9一画素電極、10−・
・信号線カバーITO,11・・・ゲート絶縁膜、12
・・・保護膜、13・・・低抵抗金属、14・・・透光
性ガラス基板、15−a−5i:)工(n”)層、16
−・・画素容量、17・・・コモン電極端子、20・・
・下地膜、21・・・Siの窒化物又は酸化物、22・
・・Taゲート線、23・・・隣接するTaゲート線、
24・・・Ta酸化物、25・・・チャンネル保護膜、
26・・・付加容量用金属上部電極、27・・・Ta2
05陽極酸化膜、28−Ta205CVD膜。 第 7 図 ツ ノ4 第3図 / 第2図 ′lJ 4S ノヂ 1 図 15 図 θ           10           
  Zσ虐に  ソと  (y) 等 7 固 I            ノσσ         
  2/ll八易 才k 殿化 電 スヒ (Y)

Claims (1)

  1. 【特許請求の範囲】 1、複数行のゲート線および信号線を有し、上記ゲート
    線および信号線に接続される薄膜トランジスタを介して
    画素選択を行う液晶ディスプレイパネルであって、第i
    行の画素電極と次段(第(i+1)行)のゲート線との
    間で誘電体膜を介して重畳部分を有し、上記重畳部分の
    誘電体膜がTaを主成分とする金属の酸化物を少なくと
    も含んでなることを特徴とする液晶ディスプレイパネル
    。 2、上記薄膜トランジスタのゲート絶縁膜が、上記Ta
    を主成分とする金属の酸化物を少なくとも含んでなるこ
    とを特徴とする請求項1記載の液晶ディスプレイパネル
    。 3、上記薄膜トランジスタのゲート絶縁膜が、上記Ta
    を主成分とする金属の酸化物からなる第1のゲート絶縁
    膜と、Siの窒化物あるいはSiの酸化物のいずれか一
    方を少なくとも含有する第2のゲート絶縁膜からなるこ
    とを特徴とする請求項1または2記載の液晶ディスプレ
    イパネル。 4、上記ゲート線を構成する材料がTaを主成分とする
    金属であり、上記重畳部分の誘電体膜が、上記ゲート線
    を構成するTaを主成分とする金属の陽極酸化膜である
    ことを特徴とする請求項1または2記載の液晶ディスプ
    レイパネル。 5、上記重畳部分の誘電体膜がTaCl_5−O_2系
    の原料ガスを用いたプラズマCVDあるいは光CVDで
    堆積された膜であることを特徴とする請求項1または2
    記載の液晶ディスプレイパネル。 6、上記重畳部分の誘電体膜を構成するTa主成分とす
    る金属の酸化物の膜厚が800Åから3200Åの範囲
    にあることを特徴とする請求項1または2記載の液晶デ
    ィスプレイパネル。 7、上記重畳部分の誘電体膜がTaを主成分とする金属
    の酸化物からなる第1の誘電体層と、SiNを含有する
    第2の誘電体層とからなることを特徴とする請求項1ま
    たは2記載の液晶ディスプレイパネル。 8、上記第2の誘電体層の膜厚が1000Å以下である
    ことを特徴とする請求項7記載の液晶ディスプレイパネ
    ル。 9、上記重畳部分の誘電体膜がTaを主成分とする金属
    の酸化物からなる第1の誘電体層と、SiO_2を含有
    する第3の誘電体層とからなることを特徴とする請求項
    1または2記載の液晶ディスプレイパネル。 10、上記第3の誘電体層の膜厚が600Å以下である
    ことを特徴とする請求項9記載の液晶ディスプレイパネ
    ル。 11、複数行のゲート線および信号線を有し、上記ゲー
    ト線および信号線に接続される非晶質Si薄膜トランジ
    スタを介して画素選択を行う液晶ディスプレイパネルに
    おいて、i行の画素電極と次段(第(i±1)行)のゲ
    ート線との間で誘電体膜を介して重畳部分を有する液晶
    ディスプレイパネルにおいて、上記重畳部分の誘電体膜
    が、上記ゲート線を構成する金属Taの陽極酸化膜から
    なる誘電体層とプラズマCVDで堆積したSiN膜から
    なる誘電体層の複合膜で構成されており、かつ、上記薄
    膜トランジスタのゲート絶縁膜が上記重畳部分の上記複
    合膜と同じ材料を用いた複合膜からなる複合ゲート絶縁
    膜であることを特徴とする液晶ディスプレイパネル。
JP10250988A 1988-04-27 1988-04-27 液晶ディスプレイパネルの製造方法 Expired - Lifetime JP2664199B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10250988A JP2664199B2 (ja) 1988-04-27 1988-04-27 液晶ディスプレイパネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10250988A JP2664199B2 (ja) 1988-04-27 1988-04-27 液晶ディスプレイパネルの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP3462097A Division JP2914336B2 (ja) 1997-02-19 1997-02-19 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH01274116A true JPH01274116A (ja) 1989-11-01
JP2664199B2 JP2664199B2 (ja) 1997-10-15

Family

ID=14329360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10250988A Expired - Lifetime JP2664199B2 (ja) 1988-04-27 1988-04-27 液晶ディスプレイパネルの製造方法

Country Status (1)

Country Link
JP (1) JP2664199B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153217A (ja) * 1989-11-10 1991-07-01 Casio Comput Co Ltd Tftパネルおよびその製造方法
JPH052190A (ja) * 1991-06-24 1993-01-08 Hitachi Ltd アクテイブマトリクス基板
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
JPH06347831A (ja) * 1993-06-08 1994-12-22 Nec Corp 薄膜トランジスタアレイ基板
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
US6004831A (en) * 1991-09-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a thin film semiconductor device
US6414345B1 (en) 1994-06-13 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
JP2009135520A (ja) * 2009-02-23 2009-06-18 Panasonic Electric Works Co Ltd 有機半導体回路基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03153217A (ja) * 1989-11-10 1991-07-01 Casio Comput Co Ltd Tftパネルおよびその製造方法
JPH052190A (ja) * 1991-06-24 1993-01-08 Hitachi Ltd アクテイブマトリクス基板
JPH0572553A (ja) * 1991-09-11 1993-03-26 Hitachi Ltd 液晶表示装置およびその製造方法
US6004831A (en) * 1991-09-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a thin film semiconductor device
JPH06347831A (ja) * 1993-06-08 1994-12-22 Nec Corp 薄膜トランジスタアレイ基板
JPH07146491A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
US6414345B1 (en) 1994-06-13 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
US6566684B1 (en) 1994-06-13 2003-05-20 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor
US7161178B2 (en) 1994-06-13 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch
US7479657B2 (en) 1994-06-13 2009-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including active matrix circuit
JP2009135520A (ja) * 2009-02-23 2009-06-18 Panasonic Electric Works Co Ltd 有機半導体回路基板

Also Published As

Publication number Publication date
JP2664199B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
US4905066A (en) Thin-film transistor
US7511304B2 (en) Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate and display device
US5231039A (en) Method of fabricating a liquid crystal display device
US5352907A (en) Thin-film transistor
JP3926879B2 (ja) アクティブマトリクス方式の液晶表示装置及びその製造方法
JPH07128685A (ja) 液晶表示装置
JPH0285826A (ja) 表示パネル
JPH01274116A (ja) 液晶ディスプレイパネルの製造方法
JP2914336B2 (ja) 液晶表示装置
US5663575A (en) Liquid crystal display device providing a high aperture ratio
JPH0358019A (ja) 液晶表示装置
JPH11119240A (ja) アクティブマトリクス基板とこれを用いた液晶表示装置
JP3085305B2 (ja) 液晶表示装置の製造方法
JPH0713180A (ja) 液晶表示装置
JP3049022B2 (ja) 液晶表示装置
JP3003687B2 (ja) 液晶表示装置の製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH0478826A (ja) 液晶表示装置
JPH11167128A (ja) 液晶表示装置の製造方法
JP3099915B2 (ja) 半導体装置とこれを用いた液晶表示装置
JPH03153217A (ja) Tftパネルおよびその製造方法
JPH07325321A (ja) 液晶表示装置の製造方法
JP3006990B2 (ja) アクティブマトリクス基板およびその製造方法
KR920010427B1 (ko) 박막 트랜지스터
JPH1022507A (ja) 薄膜トランジスタアレイとその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term