KR920010427B1 - 박막 트랜지스터 - Google Patents

박막 트랜지스터 Download PDF

Info

Publication number
KR920010427B1
KR920010427B1 KR1019900010216A KR900010216A KR920010427B1 KR 920010427 B1 KR920010427 B1 KR 920010427B1 KR 1019900010216 A KR1019900010216 A KR 1019900010216A KR 900010216 A KR900010216 A KR 900010216A KR 920010427 B1 KR920010427 B1 KR 920010427B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
film transistor
gate electrode
electrode
Prior art date
Application number
KR1019900010216A
Other languages
English (en)
Other versions
KR920003419A (ko
Inventor
김영호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019900010216A priority Critical patent/KR920010427B1/ko
Publication of KR920003419A publication Critical patent/KR920003419A/ko
Application granted granted Critical
Publication of KR920010427B1 publication Critical patent/KR920010427B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

박막 트랜지스터
제1도는 종래 박막 트랜지스터의 개략적 단면도.
제2도는 본 발명에 따른 박막 트랜지스터의 한 실시예의 개략적 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 G : 게이트 전극
Cr : (게이트 전극의)크롬층 Cu : (게이트전극의)구리층
Ta : (게이트 전극의)탄탈륨층 Ta2O5: (게이트 전극의)산화 탈륨층
I : 절연층 SC : 반도체층
R : 오믹층 S : 소오스 전극
D : 드레인 전극
본 발명은 박막 트랜지스터에 관한 것으로서, 특히 게이트 전극의 구조가 개량된 박막 트랜지스터에 관한 것이다.
일반적인 박막 트랜지스터는, 제1도에 도시된 바와 같이 절연성 기판(10)상에 형성되는 것으로 최하위층에 게이트 전극(G)이 위치되고, 그 상부로 절연층(I), 반도체층(SC)의 양층 상부에는 오믹층(R)(R)이 형성되는 한편 상기 각 오믹층(R)의 상부에는 소오스 전극(S)과 드레인 전극(B)이 적층 형성되는 구조를 가진다.
이러한 구조의 박막 트랜지스터는 매트릭스 구동방식의 화상 표시용 액정표시소자에 채용된기도 하는데, X-Y 매트릭스상으로 배열된 수직 수평의 도전성 라인의 각 교차부위에 하나씩 마련되게 된다. 이때에, 박막 트랜지스터의 소오스 전극과 게이트 전극은 상기 수직과 수평 도전성 라인에 각각 접속되게 되는 바, 실제적으로는 상기 소오스 전극과 게이트 전극은 상기한 상기 도전성 라인과 함께 일시에 형성되는 것으로 도전성 라인의 일부분에 해당되는 것이다.
이러한 박막 트랜지스터에 있어서, 상기 게이트 전극은 해당 도전성 라인(이하 편의상 게이트 라인이라 칭함)과 함께 절연성 기판의 표면에 형성되게 되는데 이의 소재는 대개가 크롬, 탄탈륨, 티타늄, 몰리브덴 등이며, 최근에는 몰리브덴-탄탈륨 합금이 사용되기도 한다. 그러나 이러한 소재들은 대개가 그저항(比抵抗)이 50uΩㆍcm 이상이어서 액정표시소자의 박막 트랜지스터에 적용되기에 다소 문제가 있는 바, 비저항이 증가할수록 게이트라인의 선저항이 증가되며, 이로 인해 게이트 펄스의 왜곡이 나타나게 되고 결과적으로 액정표시소자 표시화면의 콘트라스트의 불균일이 초래될 우려가 있다.
특히, 초대형 액정표시소자에 적용되는 박막 트랜지스터의 게이트 전극의 경우는 적어도 3 내지 5uΩㆍcm 정도의 비저항을 가지는 소재로 이루어져야 한다. 현재 이에 적합한 소재로서 알루미늄, 금, 구리 등이 알려져 있는데 이들 중 알루미늄의 경우 소재가 취약하여 회로간의 단락을 일으킬 우려가 있으며, 상기 금의 경우는 그 단가가 매우 높다는 단점을 가진다. 그리고 상기한 구리의 경우는 타소재, 특히 기판과의 친화성이 약하고, 약물에 의한 에칭속도가 과다하게 빠르며, 나아가서는 산화되기 쉬운 단점을 가진다. 따라서 이들 소재를 통하여서는 만족할 만한 박막 트랜지스터를 얻을 수 없게 된다.
본 발명은 상기한 문제점이 해소되어 액정표시소자의 화질 향상을 기할 수 있도록 개량된 박막 트랜지스터를 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명의 박막 트랜지스터는, 절연성 기판상에 형성되는 최하위층의 게이트 전극과, 이의 상부로 순차적층되는 절연층과 반도체층과, 이 반도체층의 양측 상부에 적층되는 오믹층과, 이 오믹층의 각 상부에 형성되는 소오스 전극과 드레인 전극을 구비한 박막 트랜지스터에 있어서, 상기 게이트 전극이, 기저의 크롬층과, 이 크롬층의 상부에 비교적 좁은 폭으로 형성되는 구리층과, 상기 크롬층과 구리층의 표면 전체와 중첩되게 형성되는 탄탈륨층으로 이루어도록 된 점에 그 특징이 있다.
이러한 본 발명은, 게이트 전극이 속하는 게이트 라인의 선저항이 낮추어져서 액정표시소자에 있어서의 콘트라스트의 불균일화를 방지한다.
이하 첨부된 도면을 참조하면서 본 발명의 한 실시예를 상세히 설명한다.
제2도에는 액정표시소자에 사용되는 본 발명의 박막 트랜지스터가 발췌 도시되어 있다.
그 기능적 구조가 일반적인 박막 트랜지스터와 같은 형태를 가지는 바, 절연성 기판(10)상에 형성되는 것으로 최하위층의 게이트 전극(G)이 위치되고, 그 상부로 절연층(I), 반도체층(SC)이 순차 적층되고, 반도체층(SC)의 양측 상부에는 오믹층(R)(R)이 형성되는 한편, 상기 각 오믹층(R)의 상부에는 소오스 전극(S)과 드레인 전극(D)이 적층 형성되는 구조를 가진다. 이때에 상기 게이트 전극(G)은, 본 발명의 특징적 요소로서, 약 250Å 정도의 두께를 가지는 기저의 크롬층(Cr)과, 이 크롬층(Cr)의 상부에 비교적 좁은 폭으로 형성되는 약 500Å 정도의 두께를 가지는 중간의 구리층(Cu)과, 상기 크롬층(Cr)과 구리층(Cu)을 전체적으로 포개어지는 것으로 약 200Å 정도의 두께를 가지는 상위의 탄탈륨층(Ta)과 이 표면을 산화처리하여된 Ta2O5층으로 이루어진다. 그리고 상기 절연층(I)은 SiNx로 이루어지는 것으로 상기 게이트 전극(G)의 최상위 탄탈륨의 Ta2O5층의 표면에 화학기상법에 의해 형성되는 것이며, 이 상부의 상기 반도체층(SC)은 비정질 실리콘(a-Si : H)으로 이루어지며, 상기 오믹층은 도핑된 비정질 실리콘으로 이루어지며, 상기 소오스 전극(S)과 드레인 전극(D)은 일반적인 금속박막으로 이루어진다.
이와 같이 본 발명의 박막 트랜지스터는 각 특성을 달리하는 여러 소재층으로 그 최하위의 게이트 전극이 형성되도록 되어 있는 바, 상기 크롬층과 구리층이 계단형으로 단차지게 적층되어 있어서 그 상부의 탄탈륨층의 형성 상태가 양호하게 되어 단차 부위에서의 회로적 단선이 방지되게 되어 제조가공이 손쉬워진다. 특히 게이트 전극이 속하는 게이트 라인의 선저항이 낮추어지되, 각 소재가 안고 있는 결점을 상호 보완하는 형태의 적층구조를 가지도록 되어 있다. 즉 본 발명 박막 트랜지스터의 게이트 전극은 기판과의 친화성이 강한 크롬을 기저층으로 하고, 그 상부에 저저항이며, 값이 저렴한 구리층이 형성되며, 이의 상부에는 다소 비저항이 높은 반면에 내산성(耐酸性)이 강한 탄탈륨층이 산화성이 강한 상기 구리층의 표면이 노출되지 않도록 전체적으로 중첩 형성되며 이의 상부에는 절연층과 계면특성이 양호한 Ta2O5층이 형성되는 구조를 가진다. 따라서 저렴한 제조 단가로 구조적 결점이 없고 극히 낮은 저항치를 가지도록 된 박막 트랜지스터의 실현이 가능케 되고, 이로 인해 액정표시소자의 표시 콘트라스트의 불균일화가 방지된다.
이러한 본 발명의 적용범위는 소형의 액정표시소자로부터 화상실현에 있어서 매우 까다로운 조건이 뒤따르는 대형의 액정표시소자에 까지 인 바, 이중에 대형의 액정표시소자에 적용함이 더욱 바람직하다.

Claims (2)

  1. 절연성 기판상에 형성되는 최하위층의 게이트 전극과 이의 상부로 순차적층되는 절연층과 반도체층과, 이 반도체층의 양측 상부에 적층되는 오믹층과, 이 오믹층의 각 상부에 형성되는 소오스 전극과, 드레인 전극을 구비한 박막 트랜지스터에 있어서, 상기 게이트 전극이, 기저의 크롬층과, 이 크롬층의 상부에 형성되는 중간의 구리층과, 상기 크롬층과 구리층과 전체적으로 포개어지는 중상위의 탄탈륨층과 최상위의 Ta2O5층으로 이루어지도록 된 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 구리층이 상기 크롬층보다 그 폭이 좁게 형성되도록 된 것을 특징으로 하는 박막 트랜지스터.
KR1019900010216A 1990-07-06 1990-07-06 박막 트랜지스터 KR920010427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900010216A KR920010427B1 (ko) 1990-07-06 1990-07-06 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010216A KR920010427B1 (ko) 1990-07-06 1990-07-06 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR920003419A KR920003419A (ko) 1992-02-29
KR920010427B1 true KR920010427B1 (ko) 1992-11-27

Family

ID=19300960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010216A KR920010427B1 (ko) 1990-07-06 1990-07-06 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR920010427B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100226572B1 (ko) * 1997-02-17 1999-10-15 윤종용 반도체 패키지 검사용 어셈블리

Also Published As

Publication number Publication date
KR920003419A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US4905066A (en) Thin-film transistor
US7705355B2 (en) Thin-film transistor display devices having composite electrodes
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
US5162933A (en) Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
US5352907A (en) Thin-film transistor
US6078365A (en) Active matrix liquid crystal panel having an active layer and an intervening layer formed of a common semiconductor film
US7276732B2 (en) Thin film transistor array panel
EP0301571B1 (en) Thin film transistor array
JP2905032B2 (ja) 金属配線の製造方法
US5231039A (en) Method of fabricating a liquid crystal display device
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
US20010031510A1 (en) Liquid crystal display and method of manufacturing the same
JPH06208137A (ja) 薄膜トランジスタマトリクスの製造方法
JPH04336530A (ja) 液晶ディスプレイ
KR920010427B1 (ko) 박막 트랜지스터
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JPH01274116A (ja) 液晶ディスプレイパネルの製造方法
JPH0713180A (ja) 液晶表示装置
KR100441839B1 (ko) Tft기판
JPH11153812A (ja) アクティブマトリクス基板
KR100188091B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JPH04240824A (ja) 液晶表示装置用アレイ基板
JPH0675143B2 (ja) アクティブマトリクス基板
JP3055384B2 (ja) 配線を有する電子デバイス

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001013

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee