CN1797163A - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN1797163A
CN1797163A CNA2005101246989A CN200510124698A CN1797163A CN 1797163 A CN1797163 A CN 1797163A CN A2005101246989 A CNA2005101246989 A CN A2005101246989A CN 200510124698 A CN200510124698 A CN 200510124698A CN 1797163 A CN1797163 A CN 1797163A
Authority
CN
China
Prior art keywords
contact hole
film
electrode
passivating film
dual layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101246989A
Other languages
English (en)
Other versions
CN100435015C (zh
Inventor
李志瑙
郭喜荣
李昌斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1797163A publication Critical patent/CN1797163A/zh
Application granted granted Critical
Publication of CN100435015C publication Critical patent/CN100435015C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

液晶显示器件及其制造方法。依据本发明的液晶显示器件包括：基板上的选通线；数据线，其间具有栅绝缘薄膜地与所述选通线交叉用以限定像素区；薄膜晶体管，与所述选通线和数据线相连；半导体图案，沿所述数据线交叠；双层钝化膜，覆盖所述数据线和所述薄膜晶体管，其中所述钝化膜的各层具有不同的刻蚀率；以及像素电极，形成在穿透了所述双层钝化膜的上钝化膜的像素孔中，并与通过漏接触孔露出的薄膜晶体管的漏极相连接、所述像素电极形成为以围绕所述像素孔的所述上钝化膜的侧表面为边界。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及一种应用于显示器件的薄膜晶体管基板及其制造方法，更具体地，涉及一种适合于简化工艺的薄膜晶体管基板及其制造方法。
背景技术
液晶显示器件通过利用电场控制具有介电各向异性的液晶的透光性来显示图片。为此，液晶显示器件包括：用于通过液晶单元矩阵显示图片的液晶显示板；以及用于驱动液晶显示板的驱动电路。
参照图1，现有技术的液晶显示板包括滤色器基板10和薄膜晶体管基板20，它们连接在一起，其间具有液晶24。
滤色器基板10包括依次形成在上玻璃基板2上的黑底4、滤色器6和公共电极8。黑底4以矩阵形状形成在上玻璃基板2上。黑底4将上玻璃基板的面积划分为形成滤色器6的多个单元区。黑底4防止了相邻单元之间的光干涉以及外部光反射。在单元区中，滤色器6被黑底4分成透射红光、绿光和蓝光的红(R)、绿(G)和蓝(B)滤色器。当驱动液晶24时，公共电极8向形成在滤色器6的整个表面上的透明导电层(未示出)提供公共电压Vcom。还在滤色器6和公共电极8之间形成外覆层(未示出)以使滤色器6平坦化。
薄膜晶体管基板20包括下玻璃基板12上的薄膜晶体管18和像素电极22，都形成在由交叉的选通线14和数据线16限定的各单元区中。响应于来自选通线14的选通信号，薄膜晶体管18将来自数据线16的数据信号提供给像素电极22。像素电极22由透明导电层形成，并提供来自薄膜晶体管18的数据信号以驱动液晶24。
具有介电各向异性的液晶24依据像素电极22的数据信号和公共电极8的公共电压Vcom形成的电场旋转，以控制透光性。因此，可以实现灰度级。
液晶显示板还包括用于保持滤色器基板10和薄膜晶体管基板20之间的单元间隙一致的间隔体(未示出)。
液晶显示板的滤色器基板10和薄膜晶体管基板20由多个掩模工艺形成。一个掩模工艺包括多个工艺，例如淀积工艺、清洁工艺、光刻工艺(后文称为照相工艺)、蚀刻工艺、光刻胶剥离工艺以及检查工艺等。
薄膜晶体管基板20包括半导体工艺，并需要多个掩模工艺。因此，其制造工艺复杂，并且是液晶显示板的制造成本增加的很大的因素。因而，需要减少薄膜晶体管基板的制造中的掩模工艺的数目。
发明内容
因而，本发明旨在一种液晶显示器件及其制造方法，基本消除由于现有技术的局限性和缺点引起的一个或更多个问题。
本发明的优点是提供一种能够简化工艺的液晶显示器件及其制造方法。
在后面的说明中将阐明本发明的另外的特征和优点，部分地将从说明中显而易见，或可通过对本发明的实践而习得。通过在所撰写的说明书及其权利要求以及附图中具体指出的结构和方法可以实现和获得本发明的目的和其他优点。
为了实现这些和其他优点并依据本发明的目的，如所具体实现和广义描述的，液晶显示器件包括：基板上的选通线；数据线，与所述选通线交叉，用以限定像素区，数据线和选通线之间具有栅绝缘膜；薄膜晶体管，与所述选通线和数据线相连；半导体图案，沿所述数据线交叠；双层钝化膜，覆盖所述数据线和所述薄膜晶体管，其中所述钝化膜的各层具有不同的刻蚀率；以及像素电极，形成在穿透了所述双层钝化膜的上钝化膜的像素孔中，并连接到通过漏接触孔露出的薄膜晶体管的漏极、所述像素电极形成为以围绕所述像素孔的所述上钝化膜的侧表面为边界。
在本发明的另一方面，一种制造液晶显示器件的方法包括：第一掩模工艺，在基板上形成选通线以及与所述选通线连接的选通电极；第二掩模工艺，形成覆盖所述选通线和选通电极的栅绝缘膜、所述栅绝缘膜上的半导体图案、在所述半导体图案上的与所述选通线交叉以限定像素区的数据线、与所述数据线连接的源极、以及面向所述源极的漏极；第三掩模工艺，形成覆盖所述数据线、源极和漏极的双层钝化膜、穿透所述像素区中的双层钝化膜的上层钝化膜的像素孔、露出所述漏极的漏接触孔、以及形成在所述像素孔中与露出的漏极相连接的像素电极，所述像素电极被形成为以围绕所述像素孔的所述上钝化膜的侧表面为边界。
在本发明的又一方面中，制造液晶显示器件的方法包括：在基板上形成其间具有栅绝缘膜的相互交叉的选通线和数据线，以限定像素区；与所述选通线和数据线相连接的薄膜晶体管；在所述基板上形成双层钝化膜，其中所述钝化膜的各层具有不同的蚀刻率；在所述双层钝化膜上形成光刻胶图案；利用所述光刻胶图案作为掩模，通过湿刻形成穿透所述双层钝化膜的上钝化膜的像素孔以及穿透所述双层钝化膜的接触孔；形成所述光刻胶图案上的透明导电层以及像素孔中的像素电极，其被形成为以所述上钝化层为边界，所述像素电极通过所述接触孔与所述薄膜晶体管连接，并去除光刻胶图案及其上的透明导电薄膜。
在本发明的又一方面中，一种制造液晶显示器件的方法包括：在基板上形成第一导电层；形成覆盖所述第一导电层的下绝缘膜；形成与所述下绝缘膜相比具有较高蚀刻率的上绝缘膜；在所述上绝缘膜上形成光刻胶图案；形成穿透所述上绝缘膜和下绝缘膜的第一孔；通过湿刻所述上绝缘膜形成露出下绝缘膜的第二孔；形成比所述光刻胶图案过刻蚀的上绝缘膜的侧表面；形成覆盖所述光刻胶图案的第二导电层以及第二导电图案，所述第二导电图案在所述第二孔中，与所述第二导电层相分开，并通过所述第一孔与所述第一导电层相连接，形成为以所述上绝缘膜为边界；以及去除光刻胶图案及其上的透明导电薄膜。
附图说明
所包括的附图用于进一步理解本发明，其被并入，并构成了本说明书的一部分，示出了本发明的实施例，并与文字说明一起用于解释本发明的原理。在附图中：
图1是示出了现有技术的液晶显示板的立体图；
图2是示出了依据本发明的实施例的部分薄膜晶体管基板的平面图；
图3A和3B是示出了图2所示的薄膜晶体管基板沿线II-II’、III-III’、IV-IV’的截面图；
图4A和图4B是示出了依据本发明的实施例的薄膜晶体管的第一掩模工艺的平面图和截面图；
图5A和图5B是示出了依据本发明的实施例的薄膜晶体管的第二掩模工艺的平面图和截面图；
图6A到图6E是示出了本发明的第二掩模工艺的截面图；
图7A和图7B是示出了依据本发明的实施例的薄膜晶体管的第三掩模工艺的平面图和截面图；
图8A到图8F是示出了本发明的第三掩模工艺的截面图；
图9A到图9C是示出了漏接触孔在图2所示的薄膜晶体管中的不同位置的平面图；
图10是示出了依据本发明另一实施例的部分薄膜晶体管基板的平面图；
图11A和图11B是示出了图10所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图；
图12是依据本发明的又一实施例的部分薄膜晶体管基板的平面图；
图13A和图13B是示出了图12所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图；
图14是依据本发明的再一实施例的部分薄膜晶体管基板的平面图；
图15A和图15B是示出了图14所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图；
图16是依据本发明的再一实施例的部分薄膜晶体管基板的平面图；
图17A和图17B是示出了图16所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图。
具体实施方式
现在详细说明本发明的实施例，其示例在附图中示出。在整个附图中，只要可能，就使用类似的附图标记来引用相同或类似的部件。
参照图2、图3A和3B，所示的薄膜晶体管基板包括：在下基板142上形成的选通线102和数据线104，它们相互交叉，其间形成有栅绝缘膜144；靠近交叉处的薄膜晶体管106；以及在由所述交叉限定的像素区中形成的像素电极118。薄膜晶体管基板还包括：与选通线102相连接的选通焊盘126；与所述数据线104相连接的数据焊盘134；以及通过使像素电极118和选通线102交叠形成的存储电容。
薄膜晶体管106响应于提供给选通线102的扫描信号提供来自数据线104像素信号，该像素信号充电并保持在像素电极118中。为此，薄膜晶体管106包括：与选通线102相连接的栅极108；与所述数据线104相连接的源极110；面向所述源极并与所述像素电极118相连接的漏极112；有源层116，其与所述栅极108相交叠，其间形成有栅绝缘膜144；以及形成在有源层116上(沟道处除外)的欧姆接触层146。欧姆接触层146与源极110和漏极112欧姆接触。此外，与栅极108交叠的有源层116在源极110和漏极112之间形成沟道。包括有源层116和欧姆接触层146的半导体图案148被形成为与数据线104相交叠。
可以将覆盖薄膜晶体管106和数据线104的钝化膜形成为多层结构(即双层或多层结构)。此后，以包括第一钝化膜150和第二钝化膜152的双层结构作为示例进行说明。
穿透了第二钝化膜152的像素孔170形成在由交叉的选通线102和数据线104限定的像素区中。此外如图3A所示，漏接触孔114形成在像素区中，即像素孔170的内侧，其中漏接触孔114穿透了漏极112下方的欧姆接触层146或漏极112以露出漏极112的侧表面。另选地，如图3B所示，将漏接触孔114形成为穿透第一钝化膜150从而露出漏极112的表面。因而，像素电极118形成在像素孔170内侧的第一钝化膜150上，并与通过漏接触孔114露出的漏极112的侧表面或表面相接触。像素电极118被从薄膜晶体管106提供的像素信号所充电，并与滤色器基板内形成的公共电极(未示出)产生电势差。该电势差导致位于薄膜晶体管基板和滤色器基板之间的液晶因介电各向异性而旋转，从而控制从光源(未示出)通过像素电极118入射到滤色器基板的光量。
通过使选通线102与像素电极118相交叠，将存储电容120形成为栅上存储(storage-on-gate)结构，其间形成有栅绝缘膜144和第一钝化膜150。存储电容120充电并稳定地维持像素电极118中的像素信号。
选通线102通过选通焊盘126与选通驱动器(未示出)相连接。选通焊盘126包括：从选通线102延伸的选通焊盘下电极128；以及选通焊盘上电极132，选通上电极132形成在穿透了第一和第二钝化膜150、152以及栅绝缘膜144的第一接触孔130内。选通焊盘上电极132与选通焊盘下电极128相连接。
数据线104通过数据焊盘134与数据驱动器(未示出)相连接。数据焊盘134包括：从数据线104和其下方的半导体图案148延伸的数据焊盘下电极136；以及在露出了数据焊盘下电极136的第二接触孔138内形成的数据焊盘上电极140。数据焊盘上电极140与数据焊盘下电极136相连接。此处，如图3A所示，将第二接触孔138形成为将第二钝化膜152到欧姆接触层146(或到数据焊盘下电极136)穿透以露出数据焊盘下电极136的侧表面。另选地，如图3B所示，第二接触孔138被形成为穿透第一和第二钝化膜150、152以露出数据焊盘下电极136的表面。
在这种薄膜晶体管基板中，具有像素电极118、选通焊盘上电极132和数据焊盘上电极140的透明导电图案以对应孔内侧的第二钝化膜152的侧表面为边界。第二钝化膜152由具有比第一钝化膜150的蚀刻率更高的蚀刻率的绝缘材料形成。与第一钝化膜150的侧表面相比较，覆盖了对应孔的第二钝化膜152的侧表面具有平缓的倾角，即其具有小于45°的斜角(例如15°-45°)。
例如，在使用SiNx的情况下，第一和第二钝化膜150、152具有不同的氮含量。具体地，第一钝化膜150由富含硅(silicon-rich)的SiNx形成，而第二钝化膜152由富含氮(nitrogen-rich)的SiNx形成。因而，与第一钝化膜150相比较，第二钝化膜152具有较高的蚀刻率，因而，第二钝化膜152的侧表面可以具有比第一钝化膜150的侧表面更平缓的倾角。
另选地，第一钝化膜150由SiNx形成，而第二钝化膜152由SiOx形成，从而第二钝化膜152的蚀刻率高于第一钝化膜150的蚀刻率。
结果，透明导电图案被淀积得远到具有平缓倾角的第二钝化膜152的侧表面所允许的位置。因而，可以防止露出透明导电图案下方的金属层。进一步，在第一钝化膜150上形成像素电极118，以减少台阶差。因而可以防止由像素电极118的台阶差引起的摩擦缺陷。
依据本发明第一实施例的薄膜晶体管基板由以下的三掩模工艺形成。
图4A和图4B是示出了依据本发明的实施例的薄膜晶体管的制造方法的第一掩模工艺的平面图和截面图。
参照图4A和图4B，通过第一掩模工艺在下基板上形成具有选通线102、与选通线102相连的栅极108、以及选通焊盘下电极128的选通金属图案。
具体地，通过淀积法(例如溅射(sputtering))在下基板142上形成选通金属层。选通金属层由单层Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金和Al合金形成，或形成为类似Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金以及Mo/Al合金的多层结构。随后，选通金属层被使用第一掩模的光刻工艺和蚀刻工艺构图，从而形成具有选通线102、栅极108和选通焊盘下电极128的选通金属图案。
图5A和图5B是示出了依据本发明的实施例的薄膜晶体管的第二掩模工艺的平面图和截面图。图6A到图6E也是示出了该第二掩模工艺的截面图。
参照图5A和图5B，在形成了选通金属图案的下基板142上形成栅绝缘膜144。随后，形成具有数据线104、源极110、漏极112和数据焊盘下电极136的源/漏金属图案。此外，形成具有有源层116和欧姆接触层146(其沿源/漏金属图案并在其下方交叠)的半导体图案148。半导体图案148和源/漏图案由使用衍射曝光掩模(diffractive exposuremask)或半色调掩模(halftone mask)的一个掩模工艺形成。此后，只以使用衍射曝光掩模为示例进行说明。
参照图6A，栅绝缘膜144、不定形硅层115、掺杂有杂质(n+或p+)的不定形硅层145、以及源/漏金属层105依次形成在形成有选通图案的下基板142上。例如，通过PECVD法形成栅绝缘膜144、不定形硅层115、以及掺杂有杂质的不定形硅层145，并由溅射法形成源/漏金属层105。栅绝缘膜144由无机绝缘材料(诸如硅氧化物SiOx或硅氮化物SiNx)形成。源/漏金属层105由诸如Mo、Ti、Cu、AlNd、Al、Cr、Mo合金、Cu合金和Al合金单层形成，或形成为类似Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金以及Mo/Al合金的多层结构。在源/漏金属层105上形成光刻胶219之后，使用衍射曝光掩模210通过光刻工艺曝光并显影光刻胶219，从而如图6B所示，形成具有台阶差的光刻胶图案220。
如图6A所示，衍射曝光掩模210包括透明石英基板212、屏蔽层214和衍射曝光缝216，其中由金属层(诸如Cr和CrOx)形成屏蔽层214和衍射曝光缝216。屏蔽层214位于将形成半导体图案和源/漏图案的地方。屏蔽层214遮蔽紫外线，从而如图6B所示，使第一光刻胶图案220A可以在显影后留下来。衍射曝光缝216位于将形成薄膜晶体管沟道的位置。衍射曝光缝216衍射紫外线，从而如图6B所示，在显影之后留下比第一光刻胶图案220A薄的第二光刻胶图案220B。只有石英基板212存在的衍射曝光掩模210的透射部分透射所有的紫外线，从而如图6B所示，在显影后去除部分光刻胶。
参照图6C，通过蚀刻工艺使用带有台阶差的光刻胶220对源/漏金属层105构图，从而形成源/漏金属图案和其下的半导体图案148。在这种情况下，源/漏金属图案中的源极110和漏极112具有一体的结构。
参照图6D，通过使用氧等离子O2的灰化工艺(ashing process)对光刻胶图案220进行灰化，以使第一光刻胶图案220A变薄，并去除第二光刻胶图案220B。随后，由于消除了第二光刻胶图案220B以及其下方的欧姆接触层146而露出的源/漏金属图案通过蚀刻工艺使用经灰化的第一光刻胶220A而去除，从而使源极110与漏极112分开，并露出有源层116。此刻，源/漏金属图案的两侧部分都被再次沿经灰化的第一光刻胶图案220A蚀刻，从而使源/漏金属图案和半导体图案148具有台阶形状的固定台阶差。
如图6E所示，通过剥离工艺去除留在源/漏金属图案上的第一光刻胶图案220A。
图7A和图7B是示出了依据本发明的薄膜晶体管基板的制造方法的第三掩模工艺的平面图和截面图。图8A到图8F也是示出了该第三掩模工艺的截面图。
参照图7A和图7B，通过第三掩模工艺，形成具有像素孔170和多个接触孔114、130、138的第一钝化膜150和第二钝化膜152。还形成了具有像素电极118、选通焊盘上电极132和数据焊盘上电极140的透明导电图案。此处，像素孔170形成为只穿透第二钝化膜152，第一接触孔130形成为将直至栅绝缘膜144穿透，漏接触孔114和第二接触孔138被形成为将直至欧姆接触层146或第一和第二钝化膜150、152穿透。以这种方式，通过使用衍射曝光掩模或半色调掩模形成像素孔170、漏接触孔114和具有不同深度的第一和第二接触孔130、138。此处，仅以使用衍射曝光掩模为示例进行说明。
参照图8A，通过诸如PECVD、旋涂或无旋转涂布(Spinless Coating)的方法在形成有源/漏金属图案的栅绝缘膜144上形成第一和第二钝化膜150、152。第一和第二钝化膜150、152由类似栅绝缘膜144的无机绝缘材料形成。另选地，第一和第二钝化膜150、152可以由诸如丙烯有机化合物(acrylic organic compound)、BCB或PFCB的有机绝缘材料形成。上层的第二钝化膜152由比第一钝化膜150的蚀刻率高的蚀刻率的绝缘材料形成。
例如，当使用SiNx用于第一和第二钝化膜150、152时，各第一和第二钝化膜150、152的“N”含量被形成为不同。换句话说，第一钝化膜150由富含Si(Si-rich)的SiNx形成，第二钝化膜152由富含N(N-rich)的SiNx形成，另选地，第一钝化膜150可以由SiOx形成，第二钝化膜152可以由SiNx形成。
随后，在第二钝化膜152上形成光刻胶239之后，通过光刻工艺使用半色调掩模230进行曝光和显影，从而如图8B所示形成具有台阶差的光刻胶图案240。
具体地，半色调掩模230包括透明石英基板232、部分透射层236和其上形成的屏蔽层234。屏蔽层234由诸如Cr或CrOx的金属形成，部分透射层236由MoSix形成。此处，与部分透射层236交叠的屏蔽层234位于将存在第一和第二钝化层150、152的区域中。屏蔽层234截住紫外线UV，从而如图8B所示，在显影之后留下了第一光刻胶图案240A。部分透射层236位于将形成穿透第二钝化膜152的像素孔的区域中。部分透射层236部分透射紫外线UV，从而如图8B所示，在显影之后留下比第一光刻胶图案240A薄的的第二光刻胶图案240B。只有石英基板232位于将形成将第二钝化膜152直至欧姆接触层146穿透的漏接触孔114和第二接触孔138的区域和将形成穿透部分栅绝缘膜144的第一接触孔130区域。石英基板232透射所有紫外线UV，从而去除光刻胶239，如图8B所示。
参照图8C，通过蚀刻工艺(例如干刻蚀工艺)使用具有台阶差的光刻胶图案240作为掩模蚀刻第一和第二钝化膜150、152以及栅绝缘膜144，以形成漏接触孔114以及第一和第二接触孔130、138。漏接触孔114将第二钝化膜152直至漏极112或欧姆接触层146穿透以露出漏极112的侧表面。此外，第一接触孔130可以被形成为使第二钝化膜152被刻蚀直至部分栅绝缘膜144(即留下部分栅绝缘膜144)。第二接触孔138将第二钝化膜152直至数据焊盘下电极136或欧姆接触层146穿透以露出数据焊盘下电极136的侧表面。在这种情况下，通过漏接触孔114和第二接触孔138露出的有源层116起到了蚀刻制动器(etch stopper)的作用。另选地，漏接触孔114和第二接触孔138可以被形成为仅穿透第一和第二钝化膜150、152。
参照图8D，灰化工艺使第一光刻胶图案240A变薄，并去除了第二光刻胶图案240B。通过干刻蚀工艺使用经灰化的第一光刻胶图案240A作为掩模刻蚀第二钝化膜152，从而在像素区形成像素孔170。像素孔170形成在像素区中，用以露出漏极112和第一钝化膜150。
具体地，通过湿刻工艺使用HF基(HF group)和/或NH4F基蚀刻剂(例如缓冲氧化物蚀刻剂(此后称为“BOE”))蚀刻第二钝化膜152。通过湿刻对第二钝化膜152进行各向异性刻蚀，从而与第一光刻胶图案240A相比，第二钝化膜152被过刻蚀。通过漏接触孔114以及第一和第二接触孔130、138露出的第一钝化膜150也被刻蚀，但第二钝化膜152的刻蚀率高于第一钝化膜150的刻蚀率。因而第二钝化膜152的侧表面具有比第一钝化膜150的侧表面更平缓的倾角。在一个实施例中，在水平方向上，第二钝化膜152具有被渗透进第一光刻胶图案240A和第二钝化膜152之间的边界表面的刻蚀剂所刻蚀的上部，该上部与其下部相比被过刻蚀。因而，与第一光刻胶图案240A的边沿部分相比较，经构图的第二钝化膜152的侧表面在水平方向上被向内去除AP。此外，第二钝化膜152的侧表面具有平缓的倾角，例如范围为15°-45°的倾角θ。结果，ΔP比干刻蚀第二钝化膜152情况的更大，因而，可以提高去除第一光刻胶图案240A的工艺的效率。
参照图8E，通过淀积法(诸如溅射)在第一光刻胶图案240A的整个表面上形成透明导电膜117。透明导电膜117由ITO、TO、IZO、ITZO形成。随后，如图8F所示，通过剥离工艺去除第一光刻胶图案240A(其上形成有透明导电膜117)。因而，透明导电图案(即像素电极118、选通焊盘上电极132、数据焊盘上电极140)被形成在像素孔170以及第一和第二接触孔130、138内侧。形成在像素孔170内侧的像素电极118通过漏接触孔114与漏极112相连接，形成在第二接触孔138内侧的数据焊盘上电极140与数据焊盘下电极136相连接。
即使第二钝化膜152的侧表面也淀积透明导电图案，因而防止了透明导电图案下方的金属层被露出。此处，透明导电图案具有这样的结构：随着其沿第一和第二钝化膜150、152的侧表面走高，其厚度逐渐减小。此外，如图8E所示，透明导电图案具有开口结构，透明导电膜117(其淀积在第一光刻胶图案240上)开口了第二钝化膜152的侧表面和第一光刻胶图案240A的边缘部分之间的ΔP。因而，在去除第一光刻胶图案240A(其上形成由透明导电膜117)的剥离工艺期间，很容易在第一光刻胶图案240A和第二钝化膜152之间渗透。因而，提高了剥离工艺的效率。此外，在第一钝化膜150上形成像素电极118，因而可以防止由台阶差引起的摩擦缺陷，并可以通过交叠选通线形成存储电容120，并提高孔径比。
图9A到图9C不同地示出了漏接触孔114在图2所示的薄膜晶体管基板中的位置。
如图9A所示，将漏接触孔114形成为穿透漏极112的右上部。漏接触孔114还可以形成为穿透右侧部分，如图9B所示，或穿透漏极112的左上部，如图9C所示。
图10是部分示出了依据本发明另一实施例的薄膜晶体管基板的平面图；而图11A和图11B是示出了图10所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图。
在图10到图11B所示的薄膜晶体管基板包括与图2到图3B所示的薄膜晶体管相同的部件，但存储电容320形成为公用上存储(storage-on-common)结构。因而，省略对重复部件的描述。
图10到11B所示的薄膜晶体管基板还包括形成在基板142上、将与选通线102平行(即与像素区相交)的存储线322。在前述的第一掩模工艺中与选通线102一起形成存储线322。因而，像素电极118交叠存储线322，其间形成栅绝缘膜144和第一钝化膜150，从而形成公用上存储的结构。可以通过在上述第三掩模工艺中形成像素孔170时留下第一钝化膜150和栅绝缘膜144来形成存储电容器320。像素电极118被形成为不与选通线102相交叠或与其部分交叠。漏接触孔114和第二接触孔138将直至欧姆接触孔146穿透以露出漏极112和数据焊盘下电极136的侧表面。漏接触孔114和第二接触孔138还可以将直至第一钝化膜150穿透以露出漏极112和数据焊盘下电极136的表面。
图12是部分示出了依据本发明的又一实施例的薄膜晶体管基板的平面图；图13A和图13B是示出了图12所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图。
在图12到图13B所示的薄膜晶体管基板包括与图2到图3B所示的薄膜晶体管相同的部件，但数据焊盘234形成为与选通焊盘126相同的结构，以通过接触电极182与数据线104相连接。因而，省略对重复部件的描述。
图12到图13B所示的数据焊盘234形成为与选通焊盘126相同的结构。换句话说，数据焊盘234包括：形成在基板142上的数据焊盘下电极236；以及数据焊盘上电极240，其形成在第二接触孔238(其将第二钝化膜152直至栅绝缘膜144穿透)的内侧，并与数据焊盘下电极236相连接。此处，数据焊盘上电极240形成为这样的形状：其厚度沿着第二钝化膜152的平缓的侧表面较少，形成为以第二钝化膜152为边界。
数据线104通过接触电极182和数据连接(date link)184与数据焊盘234相连接。数据连接184从数据焊盘下电极236延伸，以与数据线104部分交叠或与之相邻。第三接触孔108露出与之相邻的数据线104和数据连接184。第三接触孔180将直至欧姆接触孔146穿透以露出数据线104的侧表面，如图13A所示。第三接触孔180还可以将直至第一钝化膜150穿透以露出数据线104的表面，如图13B所示。在第三掩模工艺中，与其他接触孔114、130、238一样，在整个曝光区中形成第三接触孔180。接触电极182形成在第三接触孔180的内侧，以连接数据线104和数据连接184。此处，第三接触孔180形成为与第二接触孔238一体，以使接触电极182和数据焊盘上电极240一体。
图14是部分示出了依据本发明的再一实施例的薄膜晶体管基板的平面图。图15A和图15B是示出了图14所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图。
图14到图15B所示的薄膜晶体管基板包括与图2到图3B所示的薄膜晶体管相同的部件，但第一和第二接触孔330、338以双层结构形成，从而它们的深度不同。因而，省略对重复部件的描述。示出了选通焊盘326和数据焊盘334。
图14到图15B所示的第一接触孔330包括具有不同深度的接触孔330A、330B。也就是说，第一接触孔330包括：穿透第二钝化膜152和栅绝缘膜144的接触孔330A，用以露出选通焊盘下电极128；仅穿透第二钝化膜152的接触孔330B，用以露出第一钝化膜150。此处，接触孔330B围绕接触孔330A。因而，形成在第一接触孔330的内侧的选通焊盘上电极332通过接触孔330A与选通焊盘下电极128相连接。还通过接触孔330B将选通焊盘上电极332设置在第一钝化膜150上，并形成为以第二钝化膜152的侧表面为边界。因而，形成在第一接触孔330内侧的选通焊盘上电极332被形成为具有比选通焊盘下电极128更宽的区域，以提高与选通驱动器的接触面积。
第二接触孔338被形成为交叠的具有不同深度的接触孔338A、338B。也就是说，第二接触孔338包括将第二钝化膜152直至欧姆接触层146或第一钝化膜150穿透的接触孔338A，以露出数据焊盘下电极136。接触孔338B只穿透第二钝化膜152以露出第一钝化膜150。接触孔338A将直至欧姆接触层146穿透，以露出数据焊盘下电极136的侧表面，如图15A所示。接触孔338A也可以将直至第一钝化膜150穿透以露出数据焊盘下电极136的表面，如图15Bb所示。接触孔338B环绕接触孔338A地设置。因而，形成在第二接触孔338内侧的数据焊盘上电极340通过接触孔338A与数据焊盘下电极136相连接。数据焊盘上电极340通过接触孔338B设置在第一钝化膜150上，并形成为以第二钝化膜152的侧表面为边界。
因而，形成在第二接触孔338内侧的数据焊盘上电极340被形成为具有比数据焊盘下电极136宽的区域以增大与数据驱动器的接触面积。
在第一和第二接触孔330、338中，与漏接触孔114一样，在第三掩模工艺中，接触孔330A、338A被形成在全曝光区域中。与像素孔170一样，接触孔330B、338B形成在半色调曝光区域中。
图16是部分示出了依据本发明的再一实施例的薄膜晶体管基板的平面图。图17A和图17B是示出了图16所示的薄膜晶体管基板沿线II-II’、II-II’、IV-IV’截取的截面图。
在图16到图17B所示的薄膜晶体管基板包括与图14到图15B所示的薄膜晶体管相同的部件，但数据焊盘434形成为与图14的选通焊盘326相同的结构，以通过接触电极482与数据线104相连接。因而，省略对重复部件的描述。
图16到图17B所示的数据焊盘434形成为与图14的选通焊盘326具有相同的结构。也就是说，数据焊盘434包括形成在基板142上的数据焊盘下电极436；以及形成在第二接触孔438(其露出数据焊盘下电极436)的内侧的数据焊盘上电极440。此处，第二接触孔438包括：接触孔438A，其将第二钝化膜152直至栅绝缘膜144穿透；以及接触孔438B，其穿透第二钝化膜152以露出第一钝化膜150。因而，形成在第二接触孔438内侧的数据焊盘上电极440通过接触孔438A与数据焊盘下电极436相连接。数据焊盘上电极440通过接触孔438B设置在第一钝化膜150上，并形成为以第二钝化膜152的侧表面为边界。因而，形成在第二接触孔438内侧的数据焊盘上电极440形成为比数据焊盘下电极436更宽的区域，以增加与数据驱动器的接触面积。
数据线104通过接触电极482和数据连接484与数据焊盘434相连接。数据连接484从数据焊盘下电极436延伸，以与数据线104部分交叠或与之相邻。第三接触孔480露出与之相邻的数据线104和数据连接484。第三接触孔480包括：露出数据连接484和数据线104的接触孔480A；以及接触孔480B，其露出第一钝化膜150。接触孔480A将直至欧姆接触层146穿透，以如图17A所示，露出数据线104的侧表面，或将直至第一钝化膜150穿透以如图17B所示露出数据线104的表面。接触孔480B以围绕接触孔480A的形式设置。因而，形成在第三接触孔480内侧的接触电极482通过接触孔480A与数据连接484和数据线104相连接，并通过接触孔480B设置在第一钝化膜150上。接触电极482形成以第二钝化膜152的侧表面为边界。因而，其被形成为具有比形成在第三接触孔480内侧的数据连接484和数据线104更宽的线宽。
与漏接触孔114一样，在第三掩模工艺中，在全曝光区中形成第三接触孔480中的接触孔480A，并与像素孔170相同，在半色调曝光区中形成接触孔480B。
第三接触孔480形成为与第二接触孔438一体化的结构，从而接触电极482可以和数据焊盘上电极440一体化。
如上所述，依据本发明的薄膜晶体管基板及其制造方法可以通过一个掩模工艺，使用半色调掩模或折射曝光掩模，形成具有不同深度的像素孔和接触孔。在构图钝化膜时，通过剥离所使用的光刻胶图案来构图透明导电薄膜，从而形成透明导电图案。因而，本发明的薄膜晶体管基板的制造方法将工艺简化到三掩模工艺。
此外，依据本发明的薄膜晶体管基板及其制造方法具有存在在像素电极下方的第一钝化膜和栅绝缘膜。因而，可以防止因像素电极的台阶差引起的配向缺陷。此外，可以通过交叠像素电极和选通线来形成具有栅上存储结构的存储电容。还可以通过交叠像素电极和存储线来形成具有公用上存储结构的存储电容。另外，像素电极可以与选通线交叠，因而可以提高像素电极的孔径比。
此外，依据本发明的薄膜晶体管基板及其制造方法执行对第二钝化膜的湿刻，以提高第二钝化膜的过蚀刻深度ΔP，从而提高淀积有透明导电薄膜的光刻胶图案的剥离效率。此外，与第一钝化膜相比具有更高蚀刻率的第二钝化膜的侧表面被制造为具有平缓倾斜的表面，因而透明导电图案被制造得有效地覆盖了该倾斜表面，从而防止了由于金属层露出导致的电解腐蚀。
本领域技术人员应该明白，可以不脱离本发明的精神和范围地对本发明进行各种变型和改变，因而，意在本发明覆盖了本发明的各种修改和变型，只要它们落入了所附权利要求及其等同的范围内。
本申请要求2004年12月31日提交的韩国专利申请10-2004-0118566的优先权，通过引用将其合并在本文中，用于所有目的，如同在本文中完全阐明一样。

Claims (84)

1、一种液晶显示器件，包括：
基板上的选通线；
数据线，与所述选通线交叉以限定像素区，其与所述选通线之间具有栅绝缘薄膜；
薄膜晶体管，与所述选通线和数据线相连；
半导体图案，沿所述数据线交叠；
双层钝化膜，覆盖所述数据线和所述薄膜晶体管，其中所述钝化膜的各层具有不同的刻蚀率；以及
像素电极，形成在穿透了所述双层钝化膜的上钝化膜的像素孔中，并与通过漏接触孔露出的薄膜晶体管的漏极相连接、所述像素电极形成为以围绕所述像素孔的所述上钝化膜的侧表面为边界。
2、根据权利要求1所述的器件，还包括：
存储电容，通过使像素电极和选通线交叠形成，其间具有栅绝缘膜和所述双层钝化膜的下钝化膜。
3、根据权利要求1所述的器件，还包括：
存储线，在所述像素区上与所述数据线交叉；以及
存储电容，通过使存储线与像素电极相交叠形成，其间具有栅绝缘膜和所述双层钝化膜的下钝化膜。
4、根据权利要求3所述的器件，其中所述像素电极交叠部分选通线。
5、根据权利要求1所述的器件，其中，所述漏接触孔穿透所述双层钝化膜、所述漏极和漏极下方的一部分半导体图案中的至少一个，以露出所述漏极。
6、根据权利要求1所述的器件，还包括：
焊盘，与所述选通线和所述数据线至少其中之一相连接；
其中所述焊盘包括：
焊盘下电极，与所述选通线和数据线至少其中之一相连接；
接触孔，漏出所述焊盘下电极；以及
焊盘上电极，通过所述接触孔与所述焊盘下电极相连接。
7、根据权利要求6所述的器件，其中，所述焊盘上电极形成在所述接触孔中，并形成为以围绕所述接触孔的双层钝化膜的上钝化膜的侧表面为边界。
8、根据权利要求6所述的器件，还包括：
第二接触孔，与所述接触孔连在一起，以露出所述双层钝化膜的下钝化膜。
9、根据权利要求8所述的器件，其中所述第二接触孔围绕所述接触孔。
10、根据权利要求8所述的器件，其中所述焊盘上电极沿所述第二接触孔延伸以淀积在所述下钝化膜上。
11、根据权利要求10所述的器件，其中所述焊盘上电极形成为以围绕所述第二接触孔的双层钝化膜的上钝化膜的侧表面为边界。
12、根据权利要求10所述的器件，其中所述焊盘上电极具有比所述焊盘下电极宽的区域。
13、根据权利要求6所述的器件，其中所述焊盘下电极形成在所述基板上，所述接触孔穿透所述双层钝化膜和所述栅绝缘膜以露出所述焊盘下电极。
14、根据权利要求13所述的器件，还包括：
数据连接，从所述焊盘下电极延伸，所述数据连接与所述数据线相连接并与所述数据线相邻；
第二接触孔，露出所述数据线和所述数据连接；以及
接触电极，通过所述第二接触孔与所述数据线和所述数据连接相连接。
15、根据权利要求14所述的器件，其中，所述接触电极形成在所述第二接触孔中，并形成为以围绕所述第二接触孔的双层钝化膜的上钝化膜的侧表面为边界。
16、根据权利要求14所述的器件，还包括：
第三接触孔，与所述第二接触孔一体化，露出所述双层钝化膜的下钝化膜。
17、根据权利要求16所述的器件，其中，所述第三接触孔围绕所述第二接触孔。
18、根据权利要求17所述的器件，其中，所述接触电极通过所述第三接触孔延伸，以淀积在所述下钝化膜上。
19、根据权利要求17所述的器件，其中，所述接触电极形成为以围绕所述第三接触孔的双层钝化膜的上钝化膜的侧表面为边界。
20、根据权利要求14所述的器件，其中，所述第二接触孔穿透所述数据线和半导体图案中的至少其中之一，以露出所述数据线的侧表面。
21、根据权利要求6所述的器件，其中，与所述数据线相连的所述焊盘下电极形成在具有半导体图案结构的所述栅绝缘膜上，所述接触孔穿透所述双层钝化膜以露出所述焊盘下电极。
22、根据权利要求21所述的器件，其中，所述接触孔穿透所述数据焊盘下电极和部分所述半导体图案至少其中之一以露出所述数据焊盘下电极的侧表面。
23、根据权利要求6所述的器件，其中，围绕所述接触孔的双层钝化膜的上钝化膜的侧表面具有比所述下钝化膜的倾角小的倾角。
24、根据权利要求23所述的器件，其中所述上钝化膜的侧表面具有15°-45°的倾角。
25、根据权利要求23所述的器件，其中所述像素电极、所述焊盘上电极和接触电极中的至少其中之一形成为其厚度随着其在所述上钝化膜的侧表面上走高而减小。
26、根据权利要求8所述的器件，其中围绕所述接触孔的双层钝化膜的上钝化膜的侧表面具有比所述下钝化膜的倾角小的倾角。
27、根据权利要求26所述的器件，其中所述上钝化膜的侧表面具有15°-45°的倾角。
28、根据权利要求26所述的器件，其中所述像素电极、所述焊盘上电极和接触电极中的至少其中之一形成为其厚度随着其在所述上钝化膜的侧表面上走高而减小。
29、根据权利要求14所述的器件，其中围绕所述接触孔的双层钝化膜的上钝化膜的侧表面具有比所述下钝化膜的倾角小的倾角。
30、根据权利要求29所述的器件，其中所述上钝化膜的侧表面具有15°-45°的倾角。
31、根据权利要求29所述的器件，其中所述像素电极、所述焊盘上电极和接触电极中的至少其中之一形成为其厚度随着其在所述上钝化膜的侧表面上走高而减小。
32、根据权利要求16所述的器件，其中围绕所述接触孔的双层钝化膜的上钝化膜的侧表面具有比所述下钝化膜的倾角小的倾角。
33、根据权利要求32所述的器件，其中所述上钝化膜的侧表面具有15°-45°的倾角。
34、根据权利要求32所述的器件，其中所述像素电极、所述焊盘上电极和接触电极中的至少其中之一形成为其厚度随着其在所述上钝化膜的侧表面上走高而减小。
35、根据权利要求21所述的器件，其中围绕所述接触孔的双层钝化膜的上钝化膜的侧表面具有比所述下钝化膜的倾角小的倾角。
36、根据权利要求35所述的器件，其中所述上钝化膜的侧表面具有15°-45°的倾角。
37、根据权利要求35所述的器件，其中所述像素电极、所述焊盘上电极和接触电极中的至少其中之一形成为其厚度随着其在所述上钝化膜的侧表面走高而减小。
38、根据权利要求1所述的器件，其中所述双层钝化膜的下钝化膜由SiOx形成，所述上钝化膜由SiNx形成。
39、根据权利要求1所述的器件，其中所述双层钝化膜的上钝化膜和下钝化膜都由SiNx形成，所述上钝化膜具有比所述下钝化膜更高的氮含量。
40、根据权利要求1所述的器件，其中所述双层钝化膜的上钝化膜和下钝化膜都由SiNx形成，所述下钝化膜具有比所述上钝化膜更高的硅含量。
41、一种制造液晶显示器件的方法，包括：
第一掩模工艺，在基板上形成选通线以及与所述选通线连接的选通电极；
第二掩模工艺，形成覆盖所述选通线和选通电极的栅绝缘膜、所述栅绝缘膜上的半导体图案、在所述半导体图案上的与所述选通线交叉以限定像素区的数据线、与所述数据线连接的源极、以及面向所述源极的漏极；
第三掩模工艺，形成覆盖所述数据线、源极和漏极的双层钝化膜、穿透所述像素区中的双层钝化膜的上层钝化膜的像素孔、露出所述漏极的漏接触孔、以及形成在所述像素孔中与露出的漏极相连接的像素电极，所述像素电极被形成为以围绕所述像素孔的所述上钝化膜的侧表面为边界。
42、根据权利要求41所述的方法，其中所述第三掩模工艺还包括：
通过使所述像素电极和所述选通线相交叠，其间具有栅绝缘膜和所述双层钝化膜的下钝化膜来形成存储电容。
43、根据权利要求41所述的方法，其中所述第一掩模工艺还包括在所述基板上形成与所述选通线平行的存储线，并且
其中所述第三掩模工艺还包括通过使所述像素电极与所述存储线相交叠，其间具有栅绝缘膜和所述双层钝化膜的下钝化膜来形成存储电容。
44、根据权利要求41所述的方法，其中所述第一掩模工艺还包括在基板上形成与所述选通线和所述数据线至少其中之一相连接的焊盘下电极，以及
其中所述第三掩模工艺还包括形成漏出所述焊盘下电极的接触孔；以及
形成通过所述接触孔与所述焊盘下电极相连接的焊盘上电极。
45、根据权利要求41所述的方法，其中所述第二掩模工艺还包括：
形成从所述数据线和所述报道体图案延伸的焊盘下电极，以及
其中，所述第三掩模工艺还包括：
形成穿透所述双层钝化膜的接触孔以露出所述焊盘下电极；以及
在所述接触孔中形成焊盘上电极，所述焊盘上电极与所述焊盘下电极相连接。
46、根据权利要求44所述的方法，其中所述焊盘上电极形成在所述接触孔中，并形成为以围绕所述接触孔的双层钝化膜的上钝化膜的侧表面为边界。
47、根据权利要求45所述的方法，其中所述焊盘上电极形成在所述接触孔中，并形成为以围绕所述接触孔的双层钝化膜的上钝化膜的侧表面为边界。
48、根据权利要求44所述的方法，其中所述接触孔穿透所述双层钝化膜以及所述栅绝缘层以露出所述焊盘下电极。
49、根据权利要求45所述的方法，其中所述接触孔被形成为将直至所述焊盘下电极和部分所述半导体图案穿透，以露出所述焊盘下电极。
50、根据权利要求44所述的方法，其中所述第三掩模工艺包括：
利用光刻工艺使用衍射曝光掩模和半色调掩模之一，在所述双层钝化膜上形成具有不同厚度的光刻胶图案；
利用蚀刻工艺，使用所述具有不同厚度的光刻胶图案作为掩模，形成漏接触孔、像素孔和接触孔；
形成覆盖所述光刻胶图案的透明导电膜，并形成焊盘上电极和像素电极，所述焊盘上电极和像素电极在所述像素孔和接触孔中，与所述透明导电膜分开；以及
去除光刻胶图案及其上的透明导电薄膜。
51、根据权利要求50所述的方法，其中形成有像素孔和接触孔的所述双层钝化膜的上钝化膜比所述光刻胶图案过刻蚀。
52、根据权利要求50所述的方法，其中形成有像素孔和接触孔的所述双层钝化膜的上钝化膜的侧表面比所述光刻胶图案的边缘在水平方向上形成得更远。
53、根据权利要求50所述的方法，其中形成所述漏接触孔、所述像素孔和所述接触孔的步骤包括：
通过第一蚀刻工艺，使用所述光刻胶图案作为掩模形成漏接触孔和所述接触孔；
通过第二蚀刻工艺，使用光刻胶图案形成所述像素孔。
54、根据权利要求53所述的方法，其中，所述接触孔形成为，在第一蚀刻工艺中，栅绝缘膜留在焊盘下电极上，在第二蚀刻工艺中，露出所述焊盘下电极。
55、根据权利要求53所述的方法，其中，所述所述第一蚀刻工艺包括干蚀刻工艺，所述第二蚀刻工艺包括湿刻工艺。
56、根据权利要求45所述的方法，其中所述第三掩模工艺包括：
利用光刻工艺使用衍射曝光掩模和半色调掩模之一，在所述双层钝化膜上形成具有不同厚度的光刻胶图案；
利用蚀刻工艺，使用所述具有不同厚度的光刻胶图案作为掩模，形成漏接触孔、像素孔和接触孔；
形成覆盖所述光刻胶图案的透明导电膜，并形成焊盘上电极和像素电极，所述焊盘上电极和像素电极在所述像素孔和接触孔中，与所述透明导电膜分开；以及
去除光刻胶图案及其上的透明导电薄膜。
57、根据权利要求56所述的方法，其中形成有像素孔和接触孔的所述双层钝化膜的上钝化膜比所述光刻胶图案过刻蚀。
58、根据权利要求56所述的方法，其中形成有像素孔和接触孔的所述双层钝化膜的上钝化膜的侧表面比所述光刻胶图案的边缘在水平方向上形成得更远。
59、根据权利要求56所述的方法，其中形成所述漏接触孔、所述像素孔和所述接触孔的步骤包括：
通过第一蚀刻工艺，使用所述光刻胶图案作为掩模形成漏接触孔和所述接触孔；
通过第二蚀刻工艺，使用光刻胶图案形成所述像素孔。
60、根据权利要求59所述的方法，其中，所述接触孔形成为，在第一蚀刻工艺中，栅绝缘膜留在焊盘下电极上，在第二蚀刻工艺中，露出所述焊盘下电极。
61、根据权利要求59所述的方法，其中，所述所述第一蚀刻工艺包括干蚀刻工艺，所述第二蚀刻工艺包括湿刻工艺。
62、根据权利要求50所述的方法，其中，所述第三掩模工艺还包括：
形成与所述接触孔连在一起的第二接触孔，以露出所述双层钝化膜的下钝化膜。
63、根据权利要求62所述的方法，其中所述第二接触孔围绕所述接触孔。
64、根据权利要求62所述的方法，其中所述焊盘上电极沿所述第二接触孔延伸以淀积在所述下钝化膜上。
65、根据权利要求62所述的方法，其中所述焊盘上电极形成为以围绕所述第二接触孔的双层钝化膜的上钝化膜的侧表面为边界。
66、根据权利要求45所述的方法，其中所述焊盘上电极具有比所述焊盘下电极宽的区域。
67、根据权利要求44所述的方法，所述第二掩模工艺还包括：
形成数据连接，数据连接从所述焊盘下电极延伸，所述数据连接与所述数据线相连接并与所述数据线相邻；
其中所述第三掩模工艺还包括：
形成第二接触孔，以露出所述数据线和所述数据连接；以及
形成接触电极，所述接触电极通过所述第二接触孔与所述数据线和所述数据连接相连接。
68、根据权利要求67所述的方法，其中，所述接触电极形成在所述第二接触孔中，并形成为以围绕所述第二接触孔的双层钝化膜的上钝化膜的侧表面为边界。
69、根据权利要求68所述的方法，其中所述第三掩模工艺还包括：
形成第三接触孔，所述第三接触孔与所述第二接触孔一体化，露出所述双层钝化膜的下钝化膜。
70、根据权利要求69所述的方法，其中，所述第三接触孔围绕所述第二接触孔。
71、根据权利要求69所述的方法，其中，所述接触电极通过所述第三接触孔延伸，以淀积在所述下钝化膜上。
72、根据权利要求69所述的方法，其中，所述接触电极形成为以围绕所述第三接触孔的双层钝化膜的上钝化膜的侧表面为边界。
73、根据权利要求67所述的方法，其中，所述第二接触孔穿透所述数据线和半导体图案中的至少其中之一，以露出所述数据线的侧表面。
74、根据权利要求67所述的方法，其中，围绕所述接触孔的双层钝化膜的上钝化膜的侧表面具有比所述下钝化膜的倾角小的倾角。
75、根据权利要求74所述的方法，其中所述上钝化膜的侧表面具有15°-45°的倾角。
76、根据权利要求74所述的方法，其中所述像素电极、所述焊盘上电极和接触电极中的至少其中之一形成为其厚度随着其在所述上钝化膜的侧表面上走高而减小。
77、根据权利要求41所述的方法，其中所述双层钝化膜具有蚀刻率不同的各层。
78、根据权利要求41所述的方法，其中所述双层钝化膜包括下钝化膜和蚀刻率比所述下钝化膜高的上钝化膜。
79、根据权利要求78所述的方法，其中所述下钝化膜由SiOx形成，所述上钝化膜由SiNx形成。
80、根据权利要求78所述的方法，其中所述上钝化膜和下钝化膜都由SiNx形成，所述上钝化膜具有比所述下钝化膜更高的氮含量。
81、根据权利要求78所述的方法，其中所述双层钝化膜的上钝化膜和下钝化膜都由SiNx形成，所述下钝化膜具有比所述上钝化膜更高的硅含量。
82、一种制造液晶显示器件的方法，包括：
在基板上形成：其间具有栅绝缘膜的相互交叉的选通线和数据线，以限定像素区；与所述选通线和数据线相连接的薄膜晶体管；
在所述基板上形成双层钝化膜，其中所述钝化膜的各层具有不同的蚀刻率；
在所述双层钝化膜上形成光刻胶图案；
利用所述光刻胶图案作为掩模，通过湿刻形成穿透所述双层钝化膜的上钝化膜的像素孔以及穿透所述双层钝化膜的接触孔；
形成所述光刻胶图案上的透明导电层以及像素孔中的像素电极，其被形成为以所述上钝化层为边界，所述像素电极通过所述接触孔与所述薄膜晶体管连接；以及
去除光刻胶图案及其上的透明导电薄膜。
83、根据权利要求82所述的方法，其中所述双层钝化膜包括下钝化膜和蚀刻率比所述下钝化膜的高的上钝化膜。
84、一种制造液晶显示器件的方法，包括：
在基板上形成第一导电层；
形成覆盖所述第一导电层的下绝缘膜；
形成与所述下绝缘膜相比具有较高蚀刻率的上绝缘膜；
在所述上绝缘膜上形成光刻胶图案；
形成穿透所述上绝缘膜和下绝缘膜的第一孔；
通过湿刻所述上绝缘膜形成露出所述下绝缘膜的第二孔，形成比所述光刻胶图案过刻蚀的上绝缘膜的侧表面；
形成覆盖所述光刻胶图案的第二导电层以及第二导电图案，所述第二导电图案在所述第二孔中，与所述第二导电层相分开，并通过所述第一孔与所述第一导电层相连接，形成为以所述上绝缘膜为边界；
以及去除所述光刻胶图案以及其上的第二导电层。
CNB2005101246989A 2004-12-31 2005-11-09 液晶显示器件及其制造方法 Active CN100435015C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020040118566 2004-12-31
KR1020040118566A KR101107682B1 (ko) 2004-12-31 2004-12-31 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR10-2004-0118566 2004-12-31

Publications (2)

Publication Number Publication Date
CN1797163A true CN1797163A (zh) 2006-07-05
CN100435015C CN100435015C (zh) 2008-11-19

Family

ID=36639360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101246989A Active CN100435015C (zh) 2004-12-31 2005-11-09 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (1) US7408597B2 (zh)
JP (1) JP4684871B2 (zh)
KR (1) KR101107682B1 (zh)
CN (1) CN100435015C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452163B (zh) * 2007-12-07 2010-08-25 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
CN104766869A (zh) * 2015-04-07 2015-07-08 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
CN107996002A (zh) * 2016-12-30 2018-05-04 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法
CN109427856A (zh) * 2017-08-25 2019-03-05 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN109545800A (zh) * 2018-11-23 2019-03-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4757550B2 (ja) * 2005-06-30 2011-08-24 株式会社 日立ディスプレイズ 表示装置およびその製造方法
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
TWI294177B (en) * 2005-12-30 2008-03-01 Au Optronics Corp Method for manufacturing pixel structure
KR100774950B1 (ko) * 2006-01-19 2007-11-09 엘지전자 주식회사 전계발광소자
KR20070081016A (ko) * 2006-02-09 2007-08-14 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
KR101242032B1 (ko) * 2006-06-30 2013-03-12 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US20080017859A1 (en) * 2006-07-18 2008-01-24 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
US20080124823A1 (en) * 2006-11-24 2008-05-29 United Microdisplay Optronics Corp. Method of fabricating patterned layer using lift-off process
CN100524781C (zh) * 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101319324B1 (ko) * 2006-12-29 2013-10-16 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
TWI325638B (en) * 2007-01-22 2010-06-01 Au Optronics Corp Method for manufacturing pixel structure
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) * 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2009129391A2 (en) * 2008-04-17 2009-10-22 Applied Materials, Inc. Low temperature thin film transistor process, device property, and device stability improvement
KR101461123B1 (ko) * 2008-05-08 2014-11-14 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 이를 포함하는 표시 장치의 제조방법
TWI373680B (en) * 2008-10-06 2012-10-01 Au Optronics Corp Fabricating method of pixel structure
TWI389256B (zh) * 2009-04-17 2013-03-11 Au Optronics Corp 主動元件陣列基板的製造方法
TWI389329B (zh) * 2009-06-29 2013-03-11 Au Optronics Corp 平面顯示面板、紫外光感測器及其製造方法
KR101682092B1 (ko) 2009-11-12 2016-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101715226B1 (ko) * 2009-12-24 2017-03-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
TWI458098B (zh) * 2009-12-31 2014-10-21 Au Optronics Corp 薄膜電晶體
US8592811B2 (en) * 2010-05-11 2013-11-26 Sharp Kabushiki Kaisha Active matrix substrate and display panel
KR101666587B1 (ko) * 2010-06-29 2016-10-14 엘지디스플레이 주식회사 횡전계 모드 액정 표시 장치 및 이의 제조 방법
KR20120042029A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
CN104040416B (zh) * 2012-01-11 2017-05-17 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101971925B1 (ko) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치
KR20140055848A (ko) * 2012-11-01 2014-05-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI651839B (zh) * 2013-02-27 2019-02-21 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
JP2014206670A (ja) 2013-04-15 2014-10-30 パナソニック液晶ディスプレイ株式会社 表示装置及び表示装置の製造方法
CN103354206B (zh) * 2013-06-27 2017-03-15 北京京东方光电科技有限公司 过孔制作方法、显示面板制作方法及显示面板
JP6235021B2 (ja) * 2013-08-07 2017-11-22 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
KR102198111B1 (ko) 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103700626B (zh) * 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
CN103885281B (zh) * 2014-03-06 2018-03-06 京东方科技集团股份有限公司 一种光屏障基板的制备方法
KR20160001799A (ko) * 2014-06-26 2016-01-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI726006B (zh) * 2016-07-15 2021-05-01 日商半導體能源研究所股份有限公司 顯示裝置、輸入輸出裝置、資料處理裝置
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102141727B1 (ko) * 2017-12-31 2020-08-05 롯데첨단소재(주) 경통부재
KR20220108255A (ko) 2021-01-25 2022-08-03 삼성디스플레이 주식회사 표시 장치 및 그 제조방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) * 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH0618925A (ja) * 1992-07-02 1994-01-28 Nec Corp 液晶表示装置用薄膜トランジスタ基板
DE4339721C1 (de) * 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (zh) * 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) * 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) * 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) * 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6259119B1 (en) * 1997-12-18 2001-07-10 Lg. Philips Lcd Co, Ltd. Liquid crystal display and method of manufacturing the same
JP2000029066A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 表示装置用アレイ基板、及びその製造方法
JP2001255556A (ja) * 2000-03-10 2001-09-21 Matsushita Electric Ind Co Ltd アクティブマトリクス基板及びその製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
KR20030027302A (ko) * 2001-09-28 2003-04-07 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
KR100380142B1 (ko) * 2001-07-18 2003-04-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판
KR100436181B1 (ko) * 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004335848A (ja) * 2003-05-09 2004-11-25 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置及びその製造方法並びに電子機器
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
CN1272664C (zh) * 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452163B (zh) * 2007-12-07 2010-08-25 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
CN104766869A (zh) * 2015-04-07 2015-07-08 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
WO2016161731A1 (zh) * 2015-04-07 2016-10-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104766869B (zh) * 2015-04-07 2018-01-26 合肥鑫晟光电科技有限公司 阵列基板及其制备方法、显示装置
CN106154666A (zh) * 2016-08-23 2016-11-23 京东方科技集团股份有限公司 一种阵列基板、其驱动方法、液晶显示面板及显示装置
CN107996002A (zh) * 2016-12-30 2018-05-04 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法
CN109427856A (zh) * 2017-08-25 2019-03-05 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN109427856B (zh) * 2017-08-25 2024-02-09 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN109545800A (zh) * 2018-11-23 2019-03-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
JP2006189811A (ja) 2006-07-20
CN100435015C (zh) 2008-11-19
KR101107682B1 (ko) 2012-01-25
JP4684871B2 (ja) 2011-05-18
US20060145161A1 (en) 2006-07-06
KR20060078578A (ko) 2006-07-05
US7408597B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
CN1797163A (zh) 液晶显示器件及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1707340A (zh) 液晶显示器件及其制造方法
CN1892382A (zh) 液晶显示面板及其制造方法
CN1797150A (zh) 液晶显示器件及其制作方法
CN1288477C (zh) 液晶显示器件的阵列基板及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1707343A (zh) 液晶显示装置及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1797158A (zh) 液晶显示器件及其制造方法
CN1677207A (zh) 液晶显示器及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN1782842A (zh) 液晶显示器件及其制造方法
CN1797157A (zh) 液晶显示器件及其制造方法
CN1892385A (zh) 液晶显示器及其制造方法
CN1707341A (zh) 透反射式液晶显示器件及其制造方法
CN1991470A (zh) 液晶显示装置的阵列基板及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant