KR20140055848A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20140055848A
KR20140055848A KR1020120123210A KR20120123210A KR20140055848A KR 20140055848 A KR20140055848 A KR 20140055848A KR 1020120123210 A KR1020120123210 A KR 1020120123210A KR 20120123210 A KR20120123210 A KR 20120123210A KR 20140055848 A KR20140055848 A KR 20140055848A
Authority
KR
South Korea
Prior art keywords
signal line
protective film
electric field
field generating
forming
Prior art date
Application number
KR1020120123210A
Other languages
English (en)
Inventor
박경순
김일곤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120123210A priority Critical patent/KR20140055848A/ko
Priority to US13/828,385 priority patent/US9086587B2/en
Publication of KR20140055848A publication Critical patent/KR20140055848A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 실시예에 따른 액정 표시 장치에 따르면, 데이터선 등의 신호선과 대응하는 보호막의 두께는 다른 영역에 대응하는 보호막의 두께보다 두껍게 형성하고, 스페이서를 데이터선 등의 신호선과 중첩하도록 형성한다. 이에 의하여, 액정 표시 장치의 개구 영역에서, 공통 전극과 화소 전극 사이의 보호막의 두께는 상대적으로 얇게 형성하기 때문에, 공통 전극과 화소 전극 사이의 전기장 세기 저하를 방지할 수 있으면서도, 데이터선 등의 신호선과 공통 전극 사이의 보호막의 두께는 상대적으로 두껍게 형성하기 때문에, 데이터선 등의 신호선에 따른 공통 전압의 신호 지연을 방지할 수 있다. 또한, 상대적으로 두께가 두꺼운 보호막이 형성되는 데이터선 등의 신호선과 중첩하는 위치에 스페이서를 형성함으로써, 스페이서의 높이를 낮게 형성할 수 있어, 스페이서의 폭도 감소할 수 있다. 따라서, 상부 기판과 하부 기판 사이의 셀 간격을 일정하게 조절하면서도 액정 표시 장치의 개구율 저하를 방지할 수 있다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(Liquid Crystal Display)는 현재 가장 널리 사용되고 있는 평판 표시 장치(Flat Panel Display) 중 하나로서, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치는 박형화가 용이한 장점을 지니고 있지만, 전면 시인성에 비해 측면 시인성이 떨어지는 단점이 있어 이를 극복하기 위한 다양한 방식의 액정 배열 및 구동 방법이 개발되고 있다. 이러한 광시야각을 구현하기 위한 방법으로서, 화소 전극 및 공통 전극을 하나의 기판에 형성하는 액정 표시 장치가 주목 받고 있다.
공통 전극은 액정 표시 장치의 복수의 화소 영역에 걸쳐 서로 연결되어 공통 전압이 인가되기 때문에, 신호 지연이 발생하기 쉽다. 특히, 공통 전극이 데이터선 위에 위치하게 되면, 데이터선에 인가되는 데이터 전압에 의한 전자기 간섭에 의해 공통 전극에 인가되는 공통 전압의 신호 지연이 발생하게 된다. 공통 전압의 신호 지연이 발생하면, 각 화소에서 원하는 계조를 표현하기 어려워, 표시 품질이 저하된다. 또한, 공통 전극 아래에 위치하는 절연막의 두께가 두꺼워지면, 데이터선에 인가되는 데이터 전압의 전자기 간섭을 줄일 수 있지만, 이 경우, 공통 전극과 중첩하는 화소 전극과 공통 전극 사이의 전기장 세기가 감소하여, 액정 분자의 구동을 위해 더 큰 데이터 전압이 요구되게 된다.
한편, 액정 표시 장치의 상부 패널과 하부 패널은 두 패널 사이에 배치되어 있는 스페이서에 의해 지지되어 셀 간격(cell gap)을 유지한다. 이러한 스페이서에 의해 빛샘 등이 발생하는 것을 방지하기 위하여, 스페이서를 불투명 부재로 가리게 된다. 또한, 스페이서의 높이가 높을수록 스페이서의 폭도 넓어지게 된다. 따라서, 스페이서의 높이가 높을수록 스페이서를 가리기 위한 불투명 부재에 의해, 액정 표시 장치의 개구율이 저하되게 된다.
본 발명이 해결하고자 하는 기술적 과제는 데이터선 등의 신호선에 따른 공통 전압의 신호 지연을 방지하고, 공통 전극과 화소 전극 사이의 전기장 세기 저하를 방지할 수 있으며, 상부 기판과 하부 기판 사이의 셀 간격을 일정하게 조절하면서도 액정 표시 장치의 개구율 저하를 방지할 수 있는 액정 표시 장치를 제공하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 제1 절연 기판, 상기 제1 절연 기판 위에 배치되어 있으며, 절연막을 사이에 두고 중첩하는 제1 전기장 생성 전극과 제2 전기장 생성 전극, 상기 제1 절연 기판 위에 위치하며, 상기 제1 전기장 생성 전극에 연결되어 있는 제1 신호선과 제2 신호선, 상기 절연막은 상기 제2 신호선과 상기 제2 전기장 생성 전극 사이에 위치하는 보호막을 포함하고, 상기 보호막은 제1 신호선과 제2 신호선과 중첩하는 제1 부분과 상기 제1 신호선과 제2 신호선과 중첩하지 않는 제2 부분을 포함하고, 상기 제1 부분의 두께는 상기 제2 부분의 두께보다 두껍다.
상기 보호막의 상기 제1 부분은 제1 보호막과 상기 제1 보호막 위에 위치하는 제2 보호막으로 이루어지고, 상기 보호막의 상기 제2 부분은 상기 제1 보호막으로 이루어질 수 있다.
상기 제1 보호막과 상기 제2 보호막은 식각 비가 서로 다를 수 있다.
상기 액정 표시 장치는 상기 제1 절연 기판과 마주하는 제2 절연 기판, 그리고 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 배치되어 있는 스페이서를 더 포함하고, 상기 스페이서는 상기 보호막의 상기 제1 부분과 중첩할 수 있다.
상기 액정 표시 장치는 상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고, 상기 제1 전기장 생성 전극은 상기 게이트 절연막 아래에 위치할 수 있다.
상기 액정 표시 장치는 상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고, 상기 제1 전기장 생성 전극은 상기 게이트 절연막 위에 위치할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치의 제조 방법은 제1 절연 기판 위에 제1 신호선 및 제2 신호선을 형성하는 단계, 상기 제1 신호선 및 제2 신호선 위에 보호막을 적층하는 단계, 상기 보호막 위에 감광막을 적층하는 단계, 상기 감광막을 상기 제1 신호선 및 상기 제2 신호선을 광마스크로 하여 노광하는 단계, 상기 노광된 감광막을 인화하여 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 식각 마스크로 하여, 상기 보호막의 일부분을 식각하여 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 얇은 제2 두께를 가지는 제2 부분을 가지는 보호막을 형성하는 단계, 그리고 상기 보호막 위에 제1 전기장 생성 전극을 형성하는 단계를 포함할 수 있다.
상기 보호막을 적층하는 단계는 상기 제1 신호선 및 제2 신호선 위에 제1 보호막을 적층하는 단계, 그리고 상기 제1 보호막 위에 제2 보호막을 적층하는 단계를 포함하고, 상기 보호막의 일부분을 식각하는 단계는 상기 보호막의 상기 제2 보호막을 식각할 수 있다.
상기 액정 표시 장치의 제조 방법은 상기 보호막의 상기 제1 부분과 중첩하는 스페이서를 형성하는 단계를 더 포함할 수 있다.
상기 액정 표시 장치의 제조 방법은 상기 절연 기판 위에 상기 제1 전기장 생성 전극과 상기 보호막을 사이에 두고 서로 중첩하는 제2 전기장 생성 전극을 형성하는 단계를 더 포함할 수 있다.
상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는 상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고, 상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 아래에 상기 제2 전기장 생성 전극을 형성할 수 있다.
상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는 상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고, 상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 위에 상기 제2 전기장 생성 전극을 형성할 수 있다.
본 발명의 실시예에 따른 액정 표시 장치에 따르면, 데이터선 등의 신호선과 대응하는 보호막의 두께는 다른 영역에 대응하는 보호막의 두께보다 두껍게 형성하고, 스페이서를 데이터선 등의 신호선과 중첩하도록 형성한다. 이에 의하여, 액정 표시 장치의 개구 영역에서, 공통 전극과 화소 전극 사이의 보호막의 두께는 상대적으로 얇게 형성하기 때문에, 공통 전극과 화소 전극 사이의 전기장 세기 저하를 방지할 수 있으면서도, 데이터선 등의 신호선과 공통 전극 사이의 보호막의 두께는 상대적으로 두껍게 형성하기 때문에, 데이터선 등의 신호선에 따른 공통 전압의 신호 지연을 방지할 수 있다. 또한, 상대적으로 두께가 두꺼운 보호막이 형성되는 데이터선 등의 신호선과 중첩하는 위치에 스페이서를 형성함으로써, 스페이서의 높이를 낮게 형성할 수 있어, 스페이서의 폭도 감소할 수 있다. 따라서, 상부 기판과 하부 기판 사이의 셀 간격을 일정하게 조절하면서도 액정 표시 장치의 개구율 저하를 방지할 수 있다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 일부 화소를 나타내는 배치도이다.
도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이다.
도 4는 도 1의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 방법에 따른 일부 화소를 나타내는 배치도이다.
도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이다.
도 7은 도 5의 액정 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이다.
도 9는 도 8의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 10은 도 8의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다.
도 11, 도 13, 도 15 및 도 17은 제조 공정 순서에 따라 도 8의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이다.
도 12, 도 14, 도 16 및 도 18은 제조 공정 순서에 따라 도 8의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다.
도 19는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 일부 화소를 나타내는 배치도이다.
도 20은 도 19의 액정 표시 장치를 XX- XX 선을 따라 잘라 도시한 단면도이다.
도 21은 도 19의 액정 표시 장치를 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
도 22는 도 19의 액정 표시 장치를 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
도 23 및 도 26은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 제조 방법에 따른 일부 화소를 나타내는 배치도이다.
도 24은 도 23의 액정 표시 장치를 XXIV-XXIV 선을 따라 잘라 도시한 단면도이다.
도 25는 도 23의 액정 표시 장치를 XXV-XXV 선을 따라 잘라 도시한 단면도이다.
도 27은 도 26의 액정 표시 장치를 XXVII-XXVII 선을 따라 잘라 도시한 단면도이다.
도 28은 도 26의 액정 표시 장치를 XXVIII-XXVIII 선을 따라 잘라 도시한 단면도이다.
도 29, 도 31, 도 33, 그리고 도 35는 제조 공정 순서에 따라 도 26의 액정 표시 장치를 XXV-XXV 선을 따라 잘라 도시한 단면도이다.
도 30, 도 32, 도 34, 그리고 도 36은 제조 공정 순서에 따라 도 26의 액정 표시 장치를 XXVIII-XXVIII 선을 따라 잘라 도시한 단면도이다.
도 37은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 일부 화소를 나타내는 배치도이다.
도 38은 도 37의 액정 표시 장치를 XXXVIII-XXXVIII 선을 따라 잘라 도시한 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 4를 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 일부 화소를 나타내는 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1의 액정 표시 장치를 III-III 선을 따라 잘라 도시한 단면도이고, 도 4는 도 1의 액정 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 4를 참고하면, 본 발명의 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 두 표시판(100, 200) 사이에 주입되어 있는 액정층(3)을 포함한다.
하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 제1 절연 기판(110) 위에 복수의 게이트선(121a, 121b)과 복수의 화소 전극(191)이 형성되어 있다.
게이트선(121a, 121b)은 하나의 화소 행마다 배치되어 있으며, 화소 행을 따라 위 쪽에 배치되어 있는 제1 게이트선(121a)과 화소 행을 따라 아래 쪽에 배치되어 있는 제2 게이트선(121b)을 포함한다. 제1 게이트선(121a)은 인접한 전단 화소 행에 배치되어 있는 제2 게이트선(121b)과 인접하여 배치되어 있고, 제2 게이트선(121b)은 인접한 후단 화소 행에 배치되어 있는 제1 게이트선(121a)과 인접하여 배치되어 있다. 따라서, 본단 화소 행에 배치되어 있는 제1 게이트선(121a)과 제2 게이트선(121b)은 인접 화소 행에 배치되어 있는 제2 게이트선(121b)과 제1 게이트선(121a)와 짝을 이루어 화소 행과 행 사이에 배치되게 된다.
제1 게이트선(121a)은 제1 게이트 전극(124a)을 포함하고, 제2 게이트선(121b)은 제2 게이트 전극(124b)을 포함한다. 제1 게이트선(121a)은 제1 세로부(122a)를 포함하고, 제2 게이트선(121b)은 제2 세로부(122b)를 포함한다.
화소 전극(191)은 하나의 화소 영역을 대부분 채우는 면형일 수 있다. 화소 전극(191)의 전체적인 모양은 대체로 게이트선(121a, 121b)과 데이터선(171a 또는 171b), 그리고 공통 전압선(131)에 거의 평행한 변을 가지는 다각형일 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
게이트선(121a, 121b)과 화소 전극(191)은 동일한 층으로 이루어질 수도 있다. 또한, 게이트선(121a, 121b)과 화소 전극(191)은 하나의 광 마스크를 이용하여 한번의 사진 공정을 통해 형성될 수도 있다. 이 경우, 게이트선(121a, 121b)은 화소 전극(191)과 동일한 층으로 이루어진 상부막을 포함하는 이중막 구조일 수 있다.
게이트선(121a, 121b)과 화소 전극(191) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 질화규소(SiNx) 또는 산화규소(SiOx) 따위의 무기 절연물 등으로 만들어질 수 있다.
게이트 절연막(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)를 포함하는 복수의 반도체(154a, 154b)가 형성되어 있다. 반도체(154a, 154b)는 산화물 반도체일 수 있다. 제1 반도체(154a) 및 제2 반도체(154b)는 서로 연결될 수도 있다.
반도체(154a, 154b) 위에는 복수의 저항성 접촉 부재(163, 165)가 배치되어 있다. 저항성 접촉 부재 (163, 165)는 각 게이트 전극(124a, 124b)을 중심으로 서로 마주하며 쌍을 이루어 반도체(154a, 154b) 위에 배치되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 그러나, 반도체(154a, 154b)가 산화물 반도체인 경우, 저항성 접촉 부재(161, 163, 165)는 생략될 수 있다. 반도체(154a, 154b)가 산화물 반도체인 경우, 반도체(154a, 154b)의 상부와 하부에는 배리어 층(barrier layer)과 캡핑 층(capping layer)이 형성될 수도 있다.
저항성 접촉 부재(163, 165) 위에는 복수의 데이터선(171a, 171b)과 복수의 드레인 전극(175a, 175b), 그리고 복수의 공통 전압선(131)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a, 121b)과 교차한다. 데이터선(171a, 171b)은 두 개의 화소 전극(191)을 사이에 두고 배치되어 있는 제1 데이터선(171a)과 제2 데이터선(171b)을 포함한다.
각 데이터선(171a, 171b)은 두 개의 화소 열 마다 하나씩 배치되어 있으며, 제1 데이터선(171a)과 제2 데이터선(171b)은 화소 열을 따라 데이터선(171a, 171b)의 좌측과 우측에 배치되어 있는 화소의 화소 전극(191)과 번갈아가며 연결되어 있다. 이처럼, 각 데이터선(171a, 171b)이 화소 열을 따라 두 개의 화소 열에 배치되어 있는 두 개의 화소 전극(191)에 연결되어, 데이터 전압을 인가함으로써, 데이터선(171a, 171b)의 수효는 반으로 줄 수 있다. 따라서, 액정 표시 장치의 비용을 줄일 수 있다.
제1 데이터선(171a)은 제1 게이트 전극(124a)을 향해 뻗은 제1 소스 전극(173a)을 포함하고, 제2 데이터선(171b)은 제2 게이트 전극(124b)을 향해 뻗은 제2 소스 전극(173b)을 포함한다.
제1 드레인 전극(175a)은 제1 게이트 전극(124a)을 중심으로 제1 소스 전극(173a)과 마주하는 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.
제2 드레인 전극(175b)은 제2 게이트 전극(124b)을 중심으로 제2 소스 전극(173b)과 마주하는 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.
본 발명의 실시예에 따른 액정 표시 장치의 경우, 화소 전극(191)을 형성한 후, 게이트 절연막(140)으로 덮고, 그 위에 데이터 도전체를 형성하기 때문에, 데이터 도전체 바로 위에 화소 전극(191)을 형성할 때 발생할 수 있는 화소 전극(191)의 식각액에 따른 데이터 도전체의 손상을 방지할 수 있다.
공통 전압선(131)은 두 개의 데이터선(171a, 171b) 사이에 배치되어, 데이터선(171a, 171b)과 나란하게 뻗는다. 공통 전압선(131)은 복수의 확장부(135)를 포함한다.
공통 전압선(131)의 확장부(135)는 제1 게이트선(121a) 및 제2 게이트선(121b)의 세로부(122a, 122b) 사이에 배치되어 있다.
이처럼, 공통 전압선(131)의 확장부(135)를 제1 게이트선(121a) 및 제2 게이트선(121b)의 세로부(122a, 122b) 사이에 배치함으로써, 게이트선(121a, 121b)과 공통 전압선(131)의 확장부(135)가 이루는 면적을 줄일 수 있다.
공통 전압선(131)은 화소 행 방향으로 인접하여 배치되어 있는 두 개의 화소 영역의 두 개의 화소 전극(191)들 사이에 배치되어, 두 개의 화소 전극(191) 사이의 빛샘을 방지할 수 있다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a/154b)와 함께 스위칭 소자인 박막 트랜지스터(thin film transistor, TFT)를 이룬다. 반도체(154a/154b)는 박막 트랜지스터의 채널 영역을 제외하면 데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 그 하부의 저항성 접촉 부재(163, 165)와 거의 동일한 평면 형태를 가질 수 있다.
데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에는 제1 보호막(passivation layer)(180p)이 배치되어 있다. 제1 보호막(180p)은 무기 절연 물질일 수 있고, 또는 유기 절연 물질 등으로 이루어질 수 있다.
제1 보호막(180p)이 유기 물질인 경우, 제1 보호막(180p)은 색필터(230)일 수 있으며, 이 경우, 상부 표시판(200)에 배치되어 있는 색필터(230)는 생략된다. 또한, 제1 보호막(180p)이 색필터(230)인 경우, 상부 표시판(200)에 배치되어 있는 차광 부재(220)도 하부 표시판(100)에 배치될 수 있고, 이 경우, 상부 표시판(200)에 배치되어 있는 차광 부재(220)는 생략된다.
본 발명의 실시예에 따른 액정 표시 장치의 경우, 제1 보호막(180p)은 게이트 절연막(140)으로 덮여 있는 화소 전극(191) 위에 형성되기 때문에, 제1 보호막(180p)의 성막 시 ITO 등으로 이루어진 화소 전극(191)의 헤이즈 현상에 따른 투과율 저하를 방지할 수 있다.
제1 보호막(180p)의 일부분 위에는 제2 보호막(180q)이 위치한다. 제2 보호막(180p)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에만 위치한다. 제2 보호막(180q) 역시 무기 절연 물질일 수 있고, 또는 유기 절연 물질 등으로 이루어질 수 있다.
따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180)의 제1 두께(H1)는 다른 나머지 부분에 위치하는 보호막(180)의 제2 두께(H2)보다 두껍다. 따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180)의 높이는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하지 않는 위치에 배치되는 보호막(180)의 높이보다 높다.
제1 보호막(180p)과 제2 보호막(180q)의 식각 속도는 서로 다를 수 있다.
보호막(180)에는 드레인 전극(175a, 175b)의 일부를 드러내는 제1 접촉 구멍(183a)이 형성되어 있고, 보호막(180)과 게이트 절연막(140)에는 화소 전극(191)의 일부를 드러내는 제2 접촉 구멍(183b)이 형성되어 있다. 보호막(180)에는 공통 전압선(131)의 복수의 확장부(135) 중 일부의 확장부(135)를 드러내는 제3 접촉 구멍(184)이 형성되어 있다. 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 제1 접촉 구멍(183a)과 제2 접촉 구멍(183b)은 하나의 접촉 구멍으로 이루어질 수도 있다. 즉, 보호막(180)과 게이트 절연막(140에는 드레인 전극(175a, 175b)의 일부와 화소 전극(191)의 일부를 함께 드러내는 접촉 구멍이 형성될 수도 있다.
본 실시예에 따른 액정 표시 장치에서, 공통 전압선(131)을 드러내는 제3 접촉 구멍(184)은 게이트선(121a, 121b)과 중첩하지 않는다. 이처럼, 공통 전압선(131)을 드러내는 제3 접촉 구멍(184)을 게이트선(121a, 121b)과 이격되도록 형성함으로써, 제3 접촉 구멍(184)을 형성하는 단계에서 발생할 수 있는 정전기가 게이트 절연막(140)으로 침투하여, 게이트선(121a, 121b)과 공통 전압선(131)이 단락(short) 되는 것을 방지할 수 있다.
또한, 공통 전압선(131)의 확장부(135)를 게이트선(121a, 121b)과 중첩하지 않도록 형성함으로써, 공통 전압선(131)의 확장부(135)에 단차가 형성되지 않도록 할 수 있어, 제3 접촉 구멍(184)이 위치에 따라 높낮이 차이가 없이 대칭적으로 형성될 수 있다. 따라서, 제3 접촉 구멍(184)을 통해, 공통 전압선(131)과 공통 전극(270)의 물리적 전기적 연결의 신뢰도를 높일 수 있다.
보호막(180) 위에는 공통 전극(270)과 연결 부재(193)가 형성되어 있다. 공통 전극(270)과 연결 부재(193)는 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다.
공통 전극(270)은 복수의 가지 전극(271)을 포함하고, 이웃하는 화소에 배치되어 있는 공통 전극(270)은 연결부(272)를 통해 서로 연결되어 있다.
공통 전극(270)은 보호막(180)에 형성되어 있는 제3 접촉 구멍(184)을 통해, 공통 전압선(131)과 물리적 전기적으로 연결되어 있고, 이로부터 공통 전압을 인가 받는다.
공통 전극(270)의 복수의 가지 전극(271)은 면형인 화소 전극(191)과 중첩한다.
앞서 설명한 바와 같이, 제2 보호막(180q)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치된다. 따라서, 도 3에 도시한 바와 같이, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270)의 연결부(272) 사이에는 제1 보호막(180p)과 제2 보호막(180q)이 모두 존재한다. 따라서, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270)의 연결부(272) 사이에 위치하는 보호막(180)의 제1 두께(H1)는 다른 부분에 위치하는 보호막(180)의 제2 두께(H2)보다 두껍다. 따라서, 데이터선(171a, 171b) 등의 신호선에 인가되는 데이터 전압의 전자기 간섭에 따라 발생할 수 있는 공통 전극(270)에 인가되는 공통 전압의 신호 지연을 방지할 수 있다.
연결 부재(193)는 드레인 전극(175a, 175b)의 일부를 드러내는 제1 접촉 구멍(183a)과 화소 전극(191)의 일부를 드러내는 제2 접촉 구멍(183b)을 덮어, 드레인 전극(175a, 175b)과 화소 전극(191)을 물리적 전기적으로 연결한다.
화소 전극(191)은 연결 부재(193)를 통하여 드레인 전극(175a, 175b)과 전기적으로 연결되어 데이터 전압을 전달받는다.
데이터 전압을 인가 받은 화소 전극(191)은 공통 전압을 인가 받은 공통 전극(270)과 함께 액정층(3)에 전기장을 생성한다. 즉, 화소 전극(191)과 공통 전극(270)은 제1 전기장 생성 전극과 제2 전기장 생성 전극을 이루고, 제1 전기장 생성 전극과 제2 전기장 생성 전극 사이에 생성되는 전기장이 액정층(3)에 가해지게 된다.
앞서 설명하였듯이, 제2 보호막(180q)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치된다. 따라서, 화소 전극(191)과 공통 전극(270) 사이에는 제1 보호막(180p) 만이 위치한다. 따라서, 화소 전극(191)과 공통 전극(270) 사이에 위치하는 보호막(180)의 제2 두께(H2)는 신호선과 공통 전극(270) 사이에 위치하는 보호막(180)의 제1 두께(H1)보다 얇다. 따라서, 액정 표시 장치의 개구 영역에서, 공통 전극(270)과 화소 전극(191) 사이의 전기장 세기 저하를 방지할 수 있으면서도, 데이터선(171a, 171b)과 같은 신호선에 따른 공통 전극(270)의 공통 전압의 신호 지연을 방지할 수 있다.
도 3에 도시한 바와 같이, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270)의 연결부(272) 사이에는 제1 보호막(180p)과 제2 보호막(180q)이 모두 존재한다. 따라서, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270)의 연결부(272) 사이에 위치하는 보호막(180p, 180q)의 제1 두께(H1)는 다른 부분에 위치하는 보호막(180p)의 제2 두께(H2)보다 두껍다. 따라서, 데이터선(171a, 171b) 등의 신호선에 인가되는 데이터 전압의 전자기 간섭에 따라 발생할 수 있는 공통 전극(270)에 인가되는 공통 전압의 신호 지연을 방지할 수 있다.
도시한 실시예에서, 데이터선(171a, 171b)을 사이에 두고 인접한 화소 영역에 위치하는 공통 전극(270)은 연결부(272)를 통해 서로 연결되어 있으나, 본 실시예에 따른 액정 표시 장치의 경우, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270) 사이에는 두께가 두꺼운 제1 보호막(180p)과 제2 보호막(180q)이 모두 존재하므로, 데이터선(171a, 171b)에 따른 공통 전압의 신호 지연이 감소할 수 있어, 공통 전극(270)은 데이터선(171a, 171b)을 모두 덮을 수도 있다.
하부 표시판(100)의 안쪽 면에는 제1 배향막(alignment layer)(도시하지 않음)이 도포되어 있다.
그러면, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
제2 기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 세로 방향으로 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
그러나, 앞서 설명하였듯이, 제1 보호막(180p)이 유기 물질인 경우, 제1 보호막(180p)은 색필터(230)일 수 있으며, 이 경우, 상부 표시판(200)에 배치되어 있는 색필터(230)는 생략된다. 또한, 제1 보호막(180p)이 색필터(230)인 경우, 상부 표시판(200)에 배치되어 있는 차광 부재(220)도 하부 표시판(100)에 배치될 수 있고, 이 경우, 상부 표시판(200)에 배치되어 있는 차광 부재(220)는 생략된다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
상부 표시판(200)의 안쪽 면에는 제2 배향막(도시하지 않음)이 도포되어 있다.
하부 표시판(100)과 상부 표시판(200) 사이에는 스페이서(325)가 배치되어 있다. 스페이서(325)는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치한다. 도시한 실시예에서, 스페이서(325)는 제2 게이트 전극(124b)과 제2 데이터선(171b)이 중첩하는 영역에 위치한다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에서, 스페이서(325)는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치할 수 있다.
이처럼, 스페이서(325)가 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치함으로써, 스페이서(325)가 위치하는 영역에는 제1 보호막(180p)과 제2 보호막(180q)이 모두 존재한다. 따라서, 스페이서(325)는 상대적으로 두꺼운 제1 두께(H1)를 가지는 보호막(180) 위에 위치하기 때문에, 스페이서(325)의 높이를 낮게 형성하면서도 원하는 셀 간격을 유지할 수 있다. 스페이서(325)의 높이가 낮아짐에 따라, 스페이서의 폭도 감소할 수 있어, 스페이서를 가리기 위한 차광 부재의 폭이 좁아질 수 있다. 그러므로, 액정 표시 장치의 개구율 저하를 방지할 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 액정 분자(도시하지 않음)를 포함하며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수평을 이루도록 배향되어 있을 수 있다.
액정층(3)은 양의 유전율 이방성을 가질 수 있고, 음의 유전율 이방성을 가질 수도 있다. 액정층(3)의 액정 분자는 일정한 방향으로 선경사를 가지도록 배향되어 있을 수 있고, 이러한 액정 분자의 선경사 방향은 액정층(3)의 유전율 이방성에 따라 변화 가능하다.
하부 표시판(100)의 제1 기판(110)의 바깥쪽에는 빛을 생성하여 두 표시판(100, 200)에 빛을 제공하는 백라이트부(도시하지 않음)를 더 포함할 수 있다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(131)과 함께 액정층(3)에 전기장을 생성함으로써 액정층(3)의 액정 분자의 방향을 결정하고 해당 영상을 표시한다.
그러면, 도 1 내지 도 3과 함께 도 5 내지 도 18을 참고하여, 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 설명한다. 도 5 및 도 8은 본 발명의 한 실시예에 따른 액정 표시 장치의 제조 방법에 따른 일부 화소를 나타내는 배치도이다. 도 6은 도 5의 액정 표시 장치를 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 7은 도 5의 액정 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이다. 도 9는 도 8의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 10은 도 8의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다. 도 11, 도 13, 도 15 및 도 17은 제조 공정 순서에 따라 도 8의 액정 표시 장치를 IX-IX 선을 따라 잘라 도시한 단면도이고, 도 12, 도 14, 도 16 및 도 18은 제조 공정 순서에 따라 도 8의 액정 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이다.
먼저, 도 5 내지 도 7을 참고하면, 제1 절연 기판(110) 위에 제1 게이트 전극(124a)을 포함하는 제1 게이트선(121a)과 제2 게이트 전극(124b)을 포함하는 제2 게이트선(121b), 그리고 화소 전극(191)을 형성하고, 그 위에 게이트 절연막(140)을 적층한다.
그 후, 반도체층과 불순물을 도핑한 반도체층과 데이터 도전층을 적층한 후 사진 식각하여, 제1 반도체(154a) 및 제2 반도체(154b), 저항성 접촉 부재(163, 165), 데이터선(171a, 171b), 드레인 전극(175a, 175b), 그리고 공통 전압선(131)을 형성한다.
다음으로, 도 8 내지 도 10에 도시한 바와 같이, 데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에 접촉 구멍(183a, 183b, 184)을 가지고, 제1 보호막(180p)과 제1 보호막(180p)의 일부분 위에 위치하는 제2 보호막(180q)을 포함하는 보호막(180)을 형성한다. 제1 보호막(180p)과 제2 보호막(180q)의 식각 속도는 서로 다를 수 있다.
그러면, 보호막(180)을 형성하는 방법에 대하여, 도 11 내지 도 18을 참고하여 보다 구체적으로 설명한다.
먼저, 도 11 및 도 12에 도시한 바와 같이, 데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에 무기 절연 물질 또는 유기 절연 물질 등으로 이루어진 제1 보호막(180p)과 제2 보호막(180q)을 적층한 후, 사진 식각하여, 제1 접촉 구멍(183a)을 형성하고, 제1 보호막(180p) 및 제2 보호막(180q)과 게이트 절연막(140)을 함께 식각하여, 제2 접촉 구멍(183b) 및 제3 접촉 구멍(184)을 형성한다.
다음으로, 도 13 및 도 14에 도시한 바와 같이, 제2 보호막(180q) 위에 감광막(400)을 적층하고, 제1 절연 기판(110) 쪽에서 후면 노광한다. 이처럼, 제1 절연 기판(110) 쪽에서 후면 노광하면, 노광 시 입사된 빛은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선을 통과하지 못하고, 나머지 부분에만 통과하게 된다. 즉, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 불투명한 신호선이 노광 마스크의 역할을 한다. 이처럼 노광한 감광막(400)을 인화하여, 도 15 및 도 16에 도시한 바와 같이, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에만 위치하는 감광막 패턴(400a)을 형성한다.
그 후, 도 17 및 도 18에 도시한 바와 같이, 감광막 패턴(400a)을 식각 마스크로 하여, 제2 보호막(180q)을 식각하고, 감광막 패턴(400a)을 제거한다.
이러한 공정을 통해, 제1 보호막(180p)의 일부분 위에만 위치하는 제2 보호막(180q)을 형성한다. 앞서 설명한 바와 같이, 제2 보호막(180p)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에만 위치한다. 따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180p, 180q)의 제1 두께(H1)는 다른 나머지 부분에 위치하는 제1 보호막(180p)의 제2 두께(H2)보다 두껍다. 따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180)의 높이는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하지 않는 위치에 배치되는 보호막(180)의 높이보다 높다.
다음으로, 보호막(180) 위에 공통 전극(270)과 연결 부재(193)를 형성하고, 제2 절연 기판(210) 위에 차광 부재(220), 색필터(230), 덮개막(250) 등을 형성하고, 제1 절연 기판(110) 또는 제2 절연 기판(210) 위에 스페이서(325)를 형성한 후, 제1 절연 기판(110)과 제2 절연 기판(210)을 서로 마주보도록 결합하고, 액정층(3)을 주입하여, 도 1 내지 도 4에 도시한 바와 같이, 액정 표시 장치를 완성한다.
그러면, 도 19 내지 도 22를 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 19는 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 일부 화소를 나타내는 배치도이고, 도 20은 도 19의 액정 표시 장치를 XX- XX 선을 따라 잘라 도시한 단면도이고, 도 21은 도 19의 액정 표시 장치를 XXI-XXI 선을 따라 잘라 도시한 단면도이고, 도 22는 도 19의 액정 표시 장치를 XXII-XXII 선을 따라 잘라 도시한 단면도이다.
도 19 내지 도 22를 참고하면, 본 실시예에 따른 액정 표시 장치는 도 1 내지 도 4를 참고하여 설명한 실시예에 따른 액정 표시 장치와 거의 유사하다. 유사한 구성 요소에 대한 구체적인 설명은 생략한다.
제1 절연 기판(110) 위에 복수의 게이트선(121a, 121b)과 복수의 화소 전극(191)이 형성되어 있다. 제1 게이트선(121a)은 제1 게이트 전극(124a)을 포함하고, 제2 게이트선(121b)은 제2 게이트 전극(124b)을 포함한다.
게이트선(121a, 121b)과 화소 전극(191) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)를 포함하는 복수의 반도체(154a, 154b)가 형성되어 있다. 반도체(154a, 154b) 위에는 복수의 저항성 접촉 부재(163, 165)가 배치되어 있다.
저항성 접촉 부재(163, 165) 위에는 복수의 데이터선(171a, 171b)과 복수의 드레인 전극(175a, 175b), 그리고 복수의 공통 전압선(131)을 포함하는 데이터 도전체가 형성되어 있다.
데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에는 보호막(180)이 형성되어 있다. 보호막(180)에는 드레인 전극(175a, 175b)의 일부를 드러내는 제1 접촉 구멍(183a)이 형성되어 있고, 보호막(180)과 게이트 절연막(140)에는 화소 전극(191)의 일부를 드러내는 제2 접촉 구멍(183b)이 형성되어 있다. 보호막(180)에는 공통 전압선(131)의 복수의 확장부(135) 중 일부의 확장부(135)를 드러내는 제3 접촉 구멍(184)이 형성되어 있다. 보호막(180)은 무기 절연 물질 또는 유기 절연 물질 등으로 이루어질 수 있다.
보호막(180) 위에는 공통 전극(270)과 연결 부재(193)가 형성되어 있다.
그러나, 본 실시예에 따른 액정 표시 장치는 도 1 내지 도 4에 도시한 실시예에 따른 액정 표시 장치와는 달리, 보호막(180)은 단일막이고, 위치에 따라 다른 두께를 가진다.
구체적으로, 보호막(180)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치하는 제1 부분과 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하지 않는 나머지 부분에 위치하는 제2 부분을 포함한다. 보호막(180)의 제1 부분의 제1 두께(H1)는 보호막(180)의 제2 부분의 제2 두께(H2) 보다 더 두껍다.
즉, 보호막(180)의 제2 부분은 보호막(180)의 일부분이 식각되어 제거되고 일부분만 남도록 형성되어, 제1 부분보다 얇은 두께를 가진다.
따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180)의 높이는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하지 않는 위치에 배치되는 보호막(180)의 높이보다 높다.
이처럼, 보호막(180)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되어 있는 제1 부분과 그 나머지 위치에 배치되어 있는 제2 부분을 포함한다. 따라서, 도 21에 도시한 바와 같이, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270)의 연결부(272) 사이에 위치하는 보호막(180)의 제1 부분의 제1 두께(H1)는 다른 부분에 위치하는 보호막(180)의 제2 부분의 제2 두께(H2)보다 두껍다. 따라서, 데이터선(171a, 171b) 등의 신호선에 인가되는 데이터 전압의 전자기 간섭에 따라 발생할 수 있는 공통 전극(270)에 인가되는 공통 전압의 신호 지연을 방지할 수 있다.
또한, 화소 전극(191)과 공통 전극(270)이 중첩하는 개구 영역에는 상대적으로 얇은 제2 두께(H2)를 가지는 보호막(180)의 제2 부분이 위치한다. 따라서, 액정 표시 장치의 개구 영역에서, 공통 전극(270)과 화소 전극(191) 사이의 전기장 세기 저하를 방지할 수 있으면서도, 데이터선(171a, 171b)과 같은 신호선에 따른 공통 전극(270)의 공통 전압의 신호 지연을 방지할 수 있다.
도시한 실시예에서, 데이터선(171a, 171b)을 사이에 두고 인접한 화소 영역에 위치하는 공통 전극(270)은 연결부(272)를 통해 서로 연결되어 있으나, 본 실시예에 따른 액정 표시 장치의 경우, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270) 사이에는 두께가 두꺼운 제1 보호막(180p)과 제2 보호막(180q)이 모두 존재하므로, 데이터선(171a, 171b)에 따른 공통 전압의 신호 지연이 감소할 수 있어, 공통 전극(270)은 데이터선(171a, 171b)을 모두 덮을 수도 있다.
하부 표시판(100)과 상부 표시판(200) 사이에는 스페이서(325)가 배치되어 있다. 도 22에 도시한 바와 같이, 스페이서(325)는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치한다. 도시한 실시예에서, 스페이서(325)는 제2 게이트 전극(124b)과 제2 데이터선(171b)이 중첩하는 영역에 위치한다. 그러나, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에서, 스페이서(325)는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치할 수 있다.
이처럼, 스페이서(325)가 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치함으로써, 스페이서(325)가 위치하는 영역에는 상대적으로 두꺼운 제1 두께(H1)를 가지는 보호막(180)의 제1 부분이 위치한다. 따라서, 스페이서(325)는 상대적으로 두꺼운 제1 두께(H1)를 가지는 보호막(180) 위에 위치하기 때문에, 스페이서(325)의 높이를 낮게 형성하면서도 원하는 셀 간격을 유지할 수 있다. 스페이서(325)의 높이가 낮아짐에 따라, 스페이서의 폭도 감소할 수 있어, 스페이서를 가리기 위한 차광 부재의 폭이 좁아질 수 있다. 그러므로, 액정 표시 장치의 개구율 저하를 방지할 수 있다.
앞서 도 1 내지 도 4를 참고로 설명한 실시예에 따른 액정 표시 장치의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
그러면, 도 19 내지 도 22과 함께, 도 23 내지 도 36을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 제조 방법에 대하여 설명한다. 도 23 및 도 26은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 제조 방법에 따른 일부 화소를 나타내는 배치도이다. 도 24은 도 23의 액정 표시 장치를 XXIV-XXIV 선을 따라 잘라 도시한 단면도이고, 도 25는 도 23의 액정 표시 장치를 XXV-XXV 선을 따라 잘라 도시한 단면도이다. 도 27은 도 26의 액정 표시 장치를 XXVII-XXVII 선을 따라 잘라 도시한 단면도이고, 도 28은 도 26의 액정 표시 장치를 XXVIII-XXVIII 선을 따라 잘라 도시한 단면도이다. 도 29, 도 31, 도 33, 그리고 도 35는 제조 공정 순서에 따라 도 26의 액정 표시 장치를 XXV-XXV 선을 따라 잘라 도시한 단면도이고, 도 30, 도 32, 도 34, 그리고 도 36은 제조 공정 순서에 따라 도 26의 액정 표시 장치를 XXVIII-XXVIII 선을 따라 잘라 도시한 단면도이다.
도 23 내지 도 36을 참고하면, 본 실시예에 따른 액정 표시 장치의 제조 방법은 도 5 내지 도 18을 참고로 설명한 실시예에 따른 액정 표시 장치의 제조 방법과 유사하다.
먼저, 도 23 내지 도 25를 참고하면, 제1 절연 기판(110) 위에 제1 게이트 전극(124a)을 포함하는 제1 게이트선(121a)과 제2 게이트 전극(124b)을 포함하는 제2 게이트선(121b), 그리고 화소 전극(191)을 형성하고, 그 위에 게이트 절연막(140)을 적층한다.
그 후, 반도체층과 불순물을 도핑한 반도체층과 데이터 도전층을 적층한 후 사진 식각하여, 제1 반도체(154a) 및 제2 반도체(154b), 저항성 접촉 부재(163, 165), 데이터선(171a, 171b), 드레인 전극(175a, 175b), 그리고 공통 전압선(131)을 형성한다.
다음으로, 도 26 내지 도 28에 도시한 바와 같이, 데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에 접촉 구멍(183a, 183b, 184)을 가지고, 서로 높이가 다른 제1 부분과 제2 부분을 포함하는 보호막(180)을 형성한다.
그러면, 보호막(180)을 형성하는 방법에 대하여, 도 29 내지 도 36을 참고하여, 보다 구체적으로 설명한다.
먼저, 도 29 및 도 30에 도시한 바와 같이, 데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에 무기 절연 물질일 수 있고, 또는 유기 절연 물질 등으로 이루어진 보호막(180)을 적층한 후, 사진 식각하여, 제1 접촉 구멍(183a)을 형성하고, 보호막(180)과 게이트 절연막(140)을 함께 식각하여, 제2 접촉 구멍(183b) 및 제3 접촉 구멍(184)을 형성한다.
다음으로 도 31 및 도 32에 도시한 바와 같이, 보호막(180) 위에 감광막(400)을 적층하고, 제1 절연 기판(110) 쪽에서 후면 노광하고 인화하여, 도 33 및 도 34에 도시한 바와 같이, 감광막 패턴(400a)를 형성 한다. 이처럼, 제1 절연 기판(110) 쪽에서 후면 노광하면, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선이 노광 마스크의 역할을 하여, 노광 시 입사된 빛은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선을 통과하지 못하고, 나머지 부분에만 통과하게 된다. 따라서, 감광막 패턴(400a)는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에만 배치된다.
그 후, 도 35 및 도 36에 도시한 바와 같이, 감광막 패턴(400a)을 식각 마스크로 하여, 감광막 패턴(400a)으로 덮여 있지 않는 보호막(180)을 일부분 식각하여, 제1 두께(H1)를 가지는 제1 부분과 제1 두께(H1) 보다 얇은 제2 두께(H2)를 가지는 제2 부분을 포함하는 보호막(180)을 완성하고, 감광막 패턴(400a)을 제거한다.
이러한 공정을 통해, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180)의 제1 부분의 제1 두께(H1)는 다른 나머지 부분에 위치하는 보호막(180)의 제2 부분의 제2 두께(H2)보다 두껍다. 따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 보호막(180)의 높이는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하지 않는 위치에 배치되는 보호막(180)의 높이보다 높다.
다음으로, 보호막(180) 위에 공통 전극(270)과 연결 부재(193)를 형성하고, 제2 절연 기판(210) 위에 차광 부재(220), 색필터(230), 덮개막(250) 등을 형성하고, 제1 절연 기판(110) 또는 제2 절연 기판(210) 위에 스페이서(325)를 형성한 후, 제1 절연 기판(110)과 제2 절연 기판(210)을 서로 마주보도록 결합하고, 액정층(3)을 주입하여, 도 19 내지 도 22에 도시한 바와 같이, 액정 표시 장치를 완성한다.
앞서 도 5 내지 도 18에 도시한 실시예에 따른 실시예에 따른 액정 표시 장치의 제조 방법의 많은 특징들은 본 실시예에 따른 액정 표시 장치의 제조 방법에 모두 적용 가능하다.
그러면, 도 37 및 도 38을 참고하여, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 대하여 설명한다. 도 37은 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 일부 화소를 나타내는 배치도이고, 도 38은 도 37의 액정 표시 장치를 XXXVIII-XXXVIII 선을 따라 잘라 도시한 단면도이다.
도 37 및 도 38을 참고하면, 본 실시예에 따른 액정 표시 장치의 신호선 배치는 도 1 내지 도 4에 도시한 실시예에 따른 액정 표시 장치 또는 도 19 내지 도 22에 도시한 실시예에 따른 액정 표시 장치와 유사하다. 그러나, 본 실시예에 따른 액정 표시 장치의 화소 전극(191)과 공통 전극(270)의 위치는 도 1 내지 도 4에 도시한 실시예에 따른 액정 표시 장치 또는 도 19 내지 도 22에 도시한 실시예에 따른 액정 표시 장치와 다르다.
도 37 및 도 28을 참고하면, 본 실시예에 따른 액정 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 두 표시판(100, 200) 사이에 주입되어 있는 액정층(3)을 포함한다.
하부 표시판(100)에 대하여 설명한다.
제1 절연 기판(110) 위에 복수의 게이트선(121a, 121b)이 형성되어 있다. 게이트선(121a, 121b)은 하나의 화소 행마다 배치되어 있으며, 화소 행을 따라 위 쪽에 배치되어 있는 제1 게이트선(121a)과 화소 행을 따라 아래 쪽에 배치되어 있는 제2 게이트선(121b)을 포함한다. 제1 게이트선(121a)은 인접한 전단 화소 행에 배치되어 있는 제2 게이트선(121b)과 인접하여 배치되어 있고, 제2 게이트선(121b)은 인접한 후단 화소 행에 배치되어 있는 제1 게이트선(121a)과 인접하여 배치되어 있다. 따라서, 본단 화소 행에 배치되어 있는 제1 게이트선(121a)과 제2 게이트선(121b)은 인접 화소 행에 배치되어 있는 제2 게이트선(121b)과 제1 게이트선(121a)와 짝을 이루어 화소 행과 행 사이에 배치되게 된다.
제1 게이트선(121a)은 제1 게이트 전극(124a)을 포함하고, 제2 게이트선(121b)은 제2 게이트 전극(124b)을 포함한다. 제1 게이트선(121a)은 제1 세로부(122a)를 포함하고, 제2 게이트선(121b)은 제2 세로부(122b)를 포함한다.
게이트선(121a, 121b) 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a) 및 제2 반도체(154b)가 형성되어 있다. 반도체(154a, 154b) 위에는 복수의 저항성 접촉 부재(163, 165)가 배치되어 있다.
저항성 접촉 부재(163, 165) 위에는 복수의 데이터선(171a, 171b)과 복수의 드레인 전극(175a, 175b), 그리고 복수의 공통 전압선(131)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171a, 171b)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121a, 121b)과 교차한다. 데이터선(171a, 171b)은 두 개의 화소 전극(191)을 사이에 두고 배치되어 있는 제1 데이터선(171a)과 제2 데이터선(171b)을 포함한다.
각 데이터선(171a, 171b)은 두 개의 화소 열 마다 하나씩 배치되어 있으며, 각 데이터선(171a, 171b)은 화소 열을 따라 데이터선(171a, 171b)의 좌측과 우측에 배치되어 있는 화소의 화소 전극(191)과 번갈아가며 연결되어 있다. 이처럼, 각 데이터선(171a, 171b)이 화소 열을 따라 두 개의 화소 열에 배치되어 있는 두 개의 화소 전극(191)에 연결되어, 데이터 전압을 인가함으로써, 데이터선(171a, 171b)의 수효는 반으로 줄 수 있다. 따라서, 액정 표시 장치의 비용을 줄일 수 있다.
제1 데이터선(171a)은 제1 게이트 전극(124a)을 향해 뻗은 제1 소스 전극(173a)을 포함하고, 제2 데이터선(171b)은 제2 게이트 전극(124b)을 향해 뻗은 제2 소스 전극(173b)을 포함한다.
제1 드레인 전극(175a)은 제1 게이트 전극(124a)을 중심으로 제1 소스 전극(173a)과 마주하는 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.
제2 드레인 전극(175b)은 제2 게이트 전극(124b)을 중심으로 제2 소스 전극(173b)과 마주하는 끝 부분과 면적이 넓은 다른 끝 부분을 포함한다.
공통 전압선(131)은 두 개의 데이터선(171a, 171b) 사이에 배치되어, 데이터선(171a, 171b)과 나란하게 뻗는다. 공통 전압선(131)은 복수의 확장부(135)를 포함한다.
공통 전압선(131)의 확장부(135)는 제1 게이트선(121a) 및 제2 게이트선(121b)의 세로부(122a, 122b) 사이에 배치되어 있다.
이처럼, 공통 전압선(131)의 확장부(135)를 제1 게이트선(121a) 및 제2 게이트선(121b)의 세로부(122a, 122b) 사이에 배치함으로써, 게이트선(121a, 121b)과 공통 전압선(131)의 확장부(135)가 이루는 면적을 줄일 수 있다.
공통 전압선(131)의 복수의 확장부(135) 중 일부 확장부(135)는 뒤에서 설명할 접촉 구멍(184)과 중첩하고, 복수의 확장부(135) 중 일부 확장부(135)는 뒤에서 설명할 스페이서(325)와 중첩한다.
데이터 도전체(171a, 171b, 175a, 175b, 131), 그리고 노출된 반도체(154a, 154b) 위에는 하부 보호막(180a)이 배치되어 있다.
하부 보호막(180a)는 상대적으로 두꺼운 제3 두께(H3)을 가지는 제3 부분과 상대적으로 얇은 제4 두께(H4)를 가지는 제4 부분을 포함한다. 하부 보호막(180a)의 제3 부분은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에만 위치한다. 따라서, 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되는 하부 보호막(180a)의 높이는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하지 않는 위치에 배치되는 하부 보호막(180a)의 높이보다 높다.
도시한 실시예에서, 하부 보호막(180a)은 하나의 층으로 이루어져, 서로 다른 두께를 가지는 제3 부분과 제4 부분을 포함하지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치의 하부 보호막(180a)은 제4 두께(H4)를 가지는 제3 보호막과 제3 보호막의 일부분 위에 위치하는 제4 보호막을 포함할 수 있고, 제3 보호막과 제4 보호막이 중첩하는 제3 부분에서 보호막(180)의 두께는 제3 보호막의 두께 보다 두꺼운 제3 두께(H3)일 수 있다. 제4 보호막은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에만 위치한다.
하부 보호막(180a) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 판형태를 가질 수 있으며, 인접한 화소 영역에 배치되어 있는 공통 전극(270)은 서로 연결될 수 있다. 공통 전극(270)은 드레인 전극(175a, 175b) 위에 형성되어 있는 개구 영역(185)를 가질 수 있다.
공통 전극(270) 위에는 상부 보호막(180b)이 배치되어 있다.
상부 보호막(180b) 위에는 화소 전극(191)이 형성되어 있다. 화소 전극(191)은 복수의 가지 전극(192)을 포함한다.
하부 보호막(180a)에는 공통 전압선(131)의 확장부(135)를 드러내는 제3 접촉 구멍(184)이 형성되어 있다.
공통 전극(270)은 제3 접촉 구멍(184)을 통해 공통 전압선(131)의 확장부(135)와 연결된다.
하부 보호막(180a) 및 상부 보호막(180b)에는 제5 접촉 구멍(186)이 형성되어 있다.
제5 접촉 구멍(186)은 공통 전극(270)의 개구 영역(185) 내에 형성된다.
화소 전극(191)은 하부 보호막(180a) 및 상부 보호막(180b)에 형성되어 있는 제5 접촉 구멍(186)을 통해 드레인 전극(175a, 175b)와 접촉한다.
데이터 전압을 인가 받은 화소 전극(191)은 공통 전압을 인가 받은 공통 전극(270)과 함께 액정층(3)에 전기장을 생성한다.
본 실시예에 따른 액정 표시 장치는 앞서 설명한 실시예들에 따른 액정 표시 장치와 유사하게, 하부 보호막(180a)은 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 배치되어 있는 제3 부분과 그 나머지 위치에 배치되어 있는 제4 부분을 포함한다. 따라서, 데이터선(171a, 171b)과 그 위에 위치하는 공통 전극(270) 사이에 위치하는 하부 보호막(180a)의 제3 부분의 제3 두께(H3)는 다른 부분에 위치하는 하부 보호막(180a)의 제4 부분의 제4 두께(H4)보다 두껍다. 따라서, 데이터선(171a, 171b) 등의 신호선에 인가되는 데이터 전압의 전자기 간섭에 따라 발생할 수 있는 공통 전극(270)에 인가되는 공통 전압의 신호 지연을 방지할 수 있다.
또한, 화소 전극(191)과 공통 전극(270)이 중첩하는 개구 영역에 위치하는 하부 보호막(180a)은 상대적으로 얇은 제4 두께(H4)를 가진다. 따라서, 액정 표시 장치의 개구 영역에서, 공통 전극(270)과 화소 전극(191) 사이의 전기장 세기 저하를 방지할 수 있으면서도, 데이터선(171a, 171b)과 같은 신호선에 따른 공통 전극(270)의 공통 전압의 신호 지연을 방지할 수 있다.
그러면, 상부 표시판(200)에 대하여 설명한다. 제2 절연 기판(210) 위에 차광 부재(220)가 형성되어 있다. 제2 기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 생략할 수 있다.
도시하지는 않았지만 하부 표시판(100)과 상부 표시판(200) 사이에는 스페이서가 배치될 수 있다. 스페이서(325)는 게이트선(121a, 121b), 공통 전압선(131), 그리고 데이터선(171a, 171b) 등의 신호선과 중첩하는 위치에 위치할 수 있다. 따라서, 스페이서는 상대적으로 두꺼운 제3 두께(H1)를 가지는 하부 보호막(180a) 위에 위치하기 때문에, 스페이서의 높이를 낮게 형성하면서도 원하는 셀 간격을 유지할 수 있다. 스페이서의 높이가 낮아짐에 따라, 스페이서의 폭도 감소할 수 있어, 스페이서를 가리기 위한 차광 부재의 폭이 좁아질 수 있다. 그러므로, 액정 표시 장치의 개구율 저하를 방지할 수 있다.
앞서 도 1 내지 도 4, 그리고 도 19 내지 도 22에 도시한 실시예들에 따른 액정 표시 장치의 많은 특징들은 본 실시예에 따른 액정 표시 장치에 모두 적용 가능하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 100, 200: 표시판
110, 210: 기판 121, 121a, 121b: 게이트선
124, 124a, 124b: 게이트 전극 131: 공통 전압선
140: 게이트 절연막 154, 154a, 154b: 반도체
163, 165: 저항성 접촉 부재 171, 171a, 171b: 데이터선
175, 175a, 175b: 드레인 전극
180, 180p, 180q, 180a, 180b: 보호막
183, 183a, 183b, 184, 184a, 186: 접촉 구멍
191: 화소 전극 220: 차광 부재
230: 색필터 250: 덮개막
270: 공통 전극 325: 스페이서

Claims (24)

  1. 제1 절연 기판,
    상기 제1 절연 기판 위에 배치되어 있으며, 절연막을 사이에 두고 중첩하는 제1 전기장 생성 전극과 제2 전기장 생성 전극,
    상기 제1 절연 기판 위에 위치하며, 상기 제1 전기장 생성 전극에 연결되어 있는 제1 신호선과 제2 신호선,
    상기 절연막은 상기 제2 신호선과 상기 제2 전기장 생성 전극 사이에 위치하는 보호막을 포함하고,
    상기 보호막은 제1 신호선과 제2 신호선과 중첩하는 제1 부분과 상기 제1 신호선과 제2 신호선과 중첩하지 않는 제2 부분을 포함하고,
    상기 제1 부분의 두께는 상기 제2 부분의 두께보다 두꺼운 액정 표시 장치.
  2. 제1항에서,
    상기 보호막의 상기 제1 부분은 제1 보호막과 상기 제1 보호막 위에 위치하는 제2 보호막으로 이루어지고,
    상기 보호막의 상기 제2 부분은 상기 제1 보호막으로 이루어지는 액정 표시 장치.
  3. 제2항에서,
    상기 제1 보호막과 상기 제2 보호막은 식각 비가 서로 다른 액정 표시 장치.
  4. 제3항에서,
    상기 제1 절연 기판과 마주하는 제2 절연 기판, 그리고
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 배치되어 있는 스페이서를 더 포함하고,
    상기 스페이서는 상기 보호막의 상기 제1 부분과 중첩하는 액정 표시 장치.
  5. 제4항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 제1 전기장 생성 전극은 상기 게이트 절연막 아래에 위치하는 액정 표시 장치.
  6. 제4항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 제1 전기장 생성 전극은 상기 게이트 절연막 위에 위치하는 액정 표시 장치.
  7. 제1항에서,
    상기 제1 절연 기판과 마주하는 제2 절연 기판, 그리고
    상기 제1 절연 기판과 상기 제2 절연 기판 사이에 배치되어 있는 스페이서를 더 포함하고,
    상기 스페이서는 상기 보호막의 상기 제1 부분과 중첩하는 액정 표시 장치.
  8. 제7항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 제1 전기장 생성 전극은 상기 게이트 절연막 아래에 위치하는 액정 표시 장치.
  9. 제7항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 제1 전기장 생성 전극은 상기 게이트 절연막 위에 위치하는 액정 표시 장치.
  10. 제1항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 제1 전기장 생성 전극은 상기 게이트 절연막 아래에 위치하는 액정 표시 장치.
  11. 제1항에서,
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 게이트 절연막을 더 포함하고,
    상기 제1 전기장 생성 전극은 상기 게이트 절연막 위에 위치하는 액정 표시 장치.
  12. 제1 절연 기판 위에 제1 신호선 및 제2 신호선을 형성하는 단계,
    상기 제1 신호선 및 제2 신호선 위에 보호막을 적층하는 단계,
    상기 보호막 위에 감광막을 적층하는 단계,
    상기 감광막을 상기 제1 신호선 및 상기 제2 신호선을 광마스크로 하여 노광하는 단계,
    상기 노광된 감광막을 인화하여 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 식각 마스크로 하여, 상기 보호막의 일부분을 식각하여 제1 두께를 가지는 제1 부분과 상기 제1 두께보다 얇은 제2 두께를 가지는 제2 부분을 가지는 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 제1 전기장 생성 전극을 형성하는 단계를 포함하는 액정 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 보호막을 적층하는 단계는
    상기 제1 신호선 및 제2 신호선 위에 제1 보호막을 적층하는 단계, 그리고
    상기 제1 보호막 위에 제2 보호막을 적층하는 단계를 포함하고,
    상기 보호막의 일부분을 식각하는 단계는 상기 보호막의 상기 제2 보호막을 식각하는 액정 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 보호막의 상기 제1 부분과 중첩하는 스페이서를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 절연 기판 위에 상기 제1 전기장 생성 전극과 상기 보호막을 사이에 두고 서로 중첩하는 제2 전기장 생성 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 아래에 상기 제2 전기장 생성 전극을 형성하는 액정 표시 장치의 제조 방법.
  17. 제15항에서,
    상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 위에 상기 제2 전기장 생성 전극을 형성하는 액정 표시 장치의 제조 방법.
  18. 제12항에서,
    상기 보호막의 상기 제1 부분과 중첩하는 스페이서를 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 절연 기판 위에 상기 제1 전기장 생성 전극과 상기 보호막을 사이에 두고 서로 중첩하는 제2 전기장 생성 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 아래에 상기 제2 전기장 생성 전극을 형성하는 액정 표시 장치의 제조 방법.
  21. 제19항에서,
    상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 위에 상기 제2 전기장 생성 전극을 형성하는 액정 표시 장치의 제조 방법.
  22. 제12항에서,
    상기 절연 기판 위에 상기 제1 전기장 생성 전극과 상기 보호막을 사이에 두고 서로 중첩하는 제2 전기장 생성 전극을 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  23. 제22항에서,
    상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 아래에 상기 제2 전기장 생성 전극을 형성하는 액정 표시 장치의 제조 방법.
  24. 제22항에서,
    상기 제1 신호선과 상기 제2 신호선을 형성하는 단계는
    상기 제1 신호선과 상기 제2 신호선 사이에 위치하는 절연막을 형성하는 단계를 더 포함하고,
    상기 제2 전기장 생성 전극을 형성하는 단계는 상기 절연막 위에 상기 제2 전기장 생성 전극을 형성하는 액정 표시 장치의 제조 방법.
KR1020120123210A 2012-11-01 2012-11-01 액정 표시 장치 및 그 제조 방법 KR20140055848A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120123210A KR20140055848A (ko) 2012-11-01 2012-11-01 액정 표시 장치 및 그 제조 방법
US13/828,385 US9086587B2 (en) 2012-11-01 2013-03-14 Liquid crystal display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120123210A KR20140055848A (ko) 2012-11-01 2012-11-01 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20140055848A true KR20140055848A (ko) 2014-05-09

Family

ID=50546811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120123210A KR20140055848A (ko) 2012-11-01 2012-11-01 액정 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9086587B2 (ko)
KR (1) KR20140055848A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223430A1 (zh) * 2017-06-07 2018-12-13 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102081827B1 (ko) * 2013-07-02 2020-04-16 삼성디스플레이 주식회사 액정 표시 장치
CN103399412A (zh) * 2013-07-30 2013-11-20 京东方科技集团股份有限公司 立体显示装置及其制造方法
CN103676376B (zh) * 2013-12-10 2016-01-06 深圳市华星光电技术有限公司 阵列基板及其制作方法及应用该阵列基板的液晶显示面板
KR20150102133A (ko) * 2014-02-27 2015-09-07 삼성디스플레이 주식회사 표시 패널, 이를 포함하는 표시 장치 및 이의 제조 방법
JP6591194B2 (ja) * 2015-05-15 2019-10-16 株式会社ジャパンディスプレイ 液晶表示装置
CN105489615B (zh) * 2016-01-13 2019-03-08 深圳市华星光电技术有限公司 用于amoled的薄膜晶体管阵列基板及其制造方法
JP6785563B2 (ja) * 2016-02-19 2020-11-18 三菱電機株式会社 非線形素子、アレイ基板、およびアレイ基板の製造方法
US10551708B2 (en) 2017-06-07 2020-02-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd Array substrates, manufacturing methods thereof and display panels
JP6799553B2 (ja) * 2018-02-28 2020-12-16 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332773B2 (ja) * 1996-03-15 2002-10-07 シャープ株式会社 アクティブマトリクス基板およびアクティブマトリクス基板の製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100627649B1 (ko) * 2000-10-30 2006-09-22 엘지.필립스 엘시디 주식회사 반투과 액정 표시 장치 및 그의 제조 방법
JP2002184999A (ja) 2000-12-14 2002-06-28 Toshiba Corp 表示装置用アレイ基板の製造方法
KR100443538B1 (ko) 2001-08-20 2004-08-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100386861B1 (ko) 2001-08-20 2003-06-09 엘지.필립스 엘시디 주식회사 반사형 액정표시장치용 어레이기판과 그 제조방법
US6933528B2 (en) 2002-04-04 2005-08-23 Nec Lcd Technologies, Ltd. In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same
US6900856B2 (en) * 2002-12-04 2005-05-31 Lg. Philips Lcd Ltd. Liquid crystal display device and manufacturing method thereof
KR100983579B1 (ko) 2003-11-26 2010-09-27 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
KR101107691B1 (ko) 2004-12-30 2012-01-25 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판의 제조방법
KR101107682B1 (ko) * 2004-12-31 2012-01-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR20070097262A (ko) 2006-03-29 2007-10-04 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법
KR100862926B1 (ko) 2007-07-18 2008-10-13 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR101404548B1 (ko) * 2008-01-17 2014-06-10 삼성디스플레이 주식회사 액정 표시 장치
JP5121488B2 (ja) 2008-02-13 2013-01-16 株式会社ジャパンディスプレイウェスト 液晶装置及び電子機器
WO2010071183A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110067369A (ko) 2009-12-14 2011-06-22 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101725424B1 (ko) 2009-12-22 2017-04-11 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US8547513B2 (en) * 2010-08-10 2013-10-01 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018223430A1 (zh) * 2017-06-07 2018-12-13 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、显示面板

Also Published As

Publication number Publication date
US20140118673A1 (en) 2014-05-01
US9086587B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
KR20140055848A (ko) 액정 표시 장치 및 그 제조 방법
EP2573617B1 (en) Active matrix liquid crystal display
KR101490473B1 (ko) 색필터를 포함하는 액정 표시 장치
KR101922088B1 (ko) 액정 표시 장치
KR20100019666A (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치, 그리고 액정 표시 장치의 제조 방법
US20100007811A1 (en) Thin film transistor array panel and liquid crystal display having the same
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20100062582A (ko) 액정 표시 장치 및 그 제조 방법
KR20100024640A (ko) 박막 트랜지스터 표시판
KR20130015737A (ko) 액정표시장치
KR20140025081A (ko) 액정 표시 장치 및 그 제조 방법
KR20100020140A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20130123767A (ko) 액정 표시 장치
KR20130061969A (ko) 액정표시장치 및 이의 제조 방법
KR20130015734A (ko) 액정표시장치
KR102078807B1 (ko) 액정 표시 장치
KR20110042668A (ko) 표시 장치
KR20090106851A (ko) 색필터를 포함하는 표시 장치
KR20100012353A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20090034579A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20130015735A (ko) 액정표시장치
KR20140119395A (ko) 액정 표시 장치
KR20130136687A (ko) 액정 표시 장치
KR20100003916A (ko) 액정 표시 장치 및 그의 제조 방법
KR20090081265A (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid