KR101499226B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR101499226B1
KR101499226B1 KR1020080072704A KR20080072704A KR101499226B1 KR 101499226 B1 KR101499226 B1 KR 101499226B1 KR 1020080072704 A KR1020080072704 A KR 1020080072704A KR 20080072704 A KR20080072704 A KR 20080072704A KR 101499226 B1 KR101499226 B1 KR 101499226B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
gate
drain electrode
gate insulating
Prior art date
Application number
KR1020080072704A
Other languages
English (en)
Other versions
KR20100011470A (ko
Inventor
김장수
윤재형
김상수
김동규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080072704A priority Critical patent/KR101499226B1/ko
Priority to US12/434,907 priority patent/US8598581B2/en
Priority to JP2009120105A priority patent/JP5559983B2/ja
Publication of KR20100011470A publication Critical patent/KR20100011470A/ko
Application granted granted Critical
Publication of KR101499226B1 publication Critical patent/KR101499226B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 색필터 또는 차광 부재를 포함하는 박막 트랜지스터 표시판에 관한 것으로서, 제1 기판 위에 게이트 전극을 포함하는 게이트선 및 높이 상향 부재를 형성하는 단계, 게이트선 및 높이 상향 부재 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계, 게이트 절연막 및 데이터선 위에 제1 절연막을 형성하는 단계, 제1 절연막 위의 게이트선 및 데이터선과 대응하는 부분에 화소 영역을 구획하도록 차광 부재를 형성하는 단계, 차광 부재에 의해 구획된 화소 영역에 색필터를 형성하는 단계, 차광 부재 및 상기 색필터 위에 제2 절연막을 형성하는 단계, 제2 절연막, 차광 부재 또는 색필터 그리고 제1 절연막을 사진 식각하여 드레인 전극의 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계, 그리고 제2 절연막 위에 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
이와 같이, 화소 전극과 박막 트랜지스터의 접촉을 위한 접촉구의 아래 부분에 높이 상향 부재를 형성하여 접촉구의 길이를 짧게 함으로서, 접촉구를 형성하기 위한 건식 식각 공정을 용이하게 만들 수 있다.
박막 트랜지스터 표시판, COA, 건식 식각

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 표시 장치용 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 색필터 또는 차광 부재를 포함하는 박막 트랜지스터 표시판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어져 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극이 두 표시판에 각각 구비되어 있는 구조이다. 이 중에서도, 하나의 표시판(이하 '박막 트랜지스터 표시판'이라 한다)에는 복수의 박막 트랜지스터와 화소 전극이 행렬의 형태로 배열되어 있고, 다른 표시판(이하 '공통 전극 표시판'이라 한다)에는 적색, 녹색 및 청색의 색필터가 형성되어 있고 그 전면을 공통 전극이 덮고 있는 구조가 주류이다.
그러나, 이러한 액정 표시 장치는 화소 전극과 색필터가 다른 표시판에 형성 되므로 화소 전극과 색필터 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발생할 수 있다.
이를 해결하기 위하여, 색필터와 화소 전극을 동일한 표시판에 형성하는 색필터 온 어레이(color filter on array, COA) 구조가 제안되었다.
이러한 경우, 화소 전극과 박막 트랜지스터의 접촉을 위한 접촉구를 색필터에 형성하게 되는데, 이 때 건식 식각 공정을 실시하여 색필터에 접촉구를 형성하지만, 그 공정이 용이하지 않다.
본 발명이 해결하고자 하는 과제는 색필터를 박막 트랜지스터 표시판에 형성하는 구조에서 화소 전극과 박막 트랜지스터의 접촉구를 형성하기 위한 건식 식각 공정을 용이하게 만드는 것이다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 제1 기판 위에 게이트 전극을 포함하는 게이트선 및 높이 상향 부재를 형성하는 단계, 게이트선 및 높이 상향 부재 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계, 게이트 절연막 및 데이터선 위에 제1 절연막을 형성하는 단계, 제1 절연막 위의 게이트선 및 데이터선과 대응하는 부분에 화소 영역을 구획하도록 차광 부재를 형성하는 단계, 차광 부재에 의해 구획된 화소 영역에 색필터를 형성하는 단계, 차광 부재 및 상기 색필터 위에 제2 절연막을 형성하는 단계, 제2 절연막, 차광 부재 또는 색필터 그리고 제1 절연막을 사진 식각하여 드레인 전극의 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계, 그리고 제2 절연막 위에 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함한다.
제2 절연막, 차광 부재 또는 색필터 그리고 제1 절연막을 사진 식각하여 드레인 전극의 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계는 제2 절연막 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 하여 제2 절연막을 식각하여 접촉구의 상부를 형성하는 제1 식각 단계, 접촉구의 상부가 형성된 제2 절연막을 마스크로 하여 차광 부재 또는 색필터 그리고 제1 절연막을 식각하여 접촉구를 완성하는 제2 식각 단계를 포함할 수 있다.
제1 식각 단계 및 제2 식각 단계는 건식 식각 공정으로 진행할 수 있다.
게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는 반도체, 데이터선 및 드레인 전극에 의하여 덮이지 않은 게이트 절연막을 식각하여 게이트 절연막의 두께를 줄이는 단계를 포함할 수 있다.
게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는 게이트 절연막 위에 반도체층 및 데이터 도전층을 순차적으로 적층하는 단계, 데이터 도전층 위에 슬릿 마스크를 사용하여 제1 부분과 제1 부분보다 두꺼운 제2 부분을 가지는 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 하여 반도체층 및 데이터 도전층을 식각하는 단계, 감광막 패턴을 마스크로 하여 게이트 절연막을 식각하여 게이트 절연막의 두께를 줄이는 단계, 감광막 패턴을 애싱하여 제1 부분을 제거하는 단계, 제1 부분이 제거됨으로써 노출된 데이터 도전층 및 반도체층 일부를 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 박막 트랜지스터 표시판은 제1 기판, 제1 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선 및 높이 상향 부재, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체, 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극, 게이트 절연막, 데이터선 및 드레인 전극 위에 형성되어 있는 제1 절연막, 제1 절연막 위의 게이트선 및 데이터선에 대응하는 부분에 형성되어 있으며, 화소 영역을 구획하는 차광 부재, 차광 부재에 의해 구획된 화소 영역에 형성되어 있는 색필터, 차광 부재 및 색필터 위에 형성되어 있는 제2 절연막, 제2 절연막 위에 형성되어 있으며, 제2 절연막, 차광 부재 또는 색필터 그리고 제1 절연막을 관통하여 드레인 전극을 노출하는 접촉구를 통해 드레인 전극과 연결되는 화소 전극을 포함하고, 접촉구는 높이 상향 부재에 대응하는 부분에 위치한다.
게이트 절연막 중에서 반도체, 데이터선 및 드레인 전극에 의하여 덮인 부분의 두께가 덮이지 않은 부분의 두께보다 두꺼울 수 있다.
높이 상향 부재는 드레인 전극의 경계선이 둘러싸는 영역 안에 위치할 수 있 다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 제1 기판 위에 게이트 전극을 포함하는 게이트선 및 높이 상향 부재를 형성하는 단계, 게이트선 및 높이 상향 부재 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계, 게이트 절연막 및 데이터선 위에 제1 절연막을 형성하는 단계, 제1 절연막 위의 게이트선 및 데이터선과 대응하는 부분에 화소 영역을 구획하는 격벽을 형성하는 단계, 격벽에 의해 구획된 화소 영역에 색필터를 형성하는 단계, 격벽 및 색필터 위에 제2 절연막을 형성하는 단계, 제2 절연막, 격벽 또는 색필터 그리고 제1 절연막을 사진 식각하여 드레인 전극의 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계, 제2 절연막 위에 접촉구를 통하여 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 그리고 제2 절연막 위에 차광 부재를 형성하는 단계를 포함한다.
제2 절연막, 격벽 또는 색필터 그리고 제1 절연막을 사진 식각하여 드레인 전극의 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계는 제2 절연막 위에 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 하여 제2 절연막을 식각하여 접촉구의 상부를 형성하는 제1 식각 단계, 접촉구의 상부가 형성된 제2 절연막을 마스크로 하여 격벽 또는 색필터 그리고 제1 절연막을 식각하여 접촉구를 완성하는 제2 식각 단계를 포함할 수 있다.
제1 식각 단계 및 제2 식각 단계는 건식 식각 공정으로 진행할 수 있다.
제2 절연막 위에 차광 부재를 형성하는 단계 다음에 차광 부재 위에 간격재를 형성하는 단계를 더 포함할 수 있다.
게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는 반도체, 데이터선 및 드레인 전극에 의하여 덮이지 않은 게이트 절연막을 식각하여 게이트 절연막의 두께를 줄이는 단계를 포함할 수 있다.
게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는 게이트 절연막 위에 반도체층 및 데이터 도전층을 순차적으로 적층하는 단계, 데이터 도전층 위에 슬릿 마스크를 사용하여 제1 부분과 제1 부분보다 두꺼운 제2 부분을 가지는 감광막 패턴을 형성하는 단계, 감광막 패턴을 마스크로 하여 반도체층 및 데이터 도전층을 식각하는 단계, 감광막 패턴을 마스크로 하여 게이트 절연막을 식각하여 게이트 절연막의 두께를 줄이는 단계, 감광막 패턴을 애싱하여 제1 부분을 제거하는 단계, 제1 부분이 제거됨으로써 노출된 데이터 도전층 및 반도체층 일부를 식각하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판은 제1 기판, 제1 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선 및 높이 상향 부재, 게이트선 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 반도체, 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 소스 전극과 마주하며 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극, 게이트 절연 막, 데이터선 및 드레인 전극 위에 형성되어 있는 제1 절연막, 제1 절연막 위의 게이트선 및 데이터선에 대응하는 부분에 형성되어 있으며, 화소 영역을 구획하는 격벽, 격벽에 의해 구획된 영역에 형성되어 있는 색필터, 격벽 및 색필터 위에 형성되어 있는 제2 절연막, 제2 절연막 위에 형성되어 있으며, 제2 절연막, 격벽 또는 색필터 그리고 제1 절연막을 관통하여 드레인 전극을 노출하는 접촉구를 통해 드레인 전극과 연결되는 화소 전극, 제2 절연막 위의 게이트선 및 데이터선에 대응하는 부분에 형성된 차광 부재를 포함하고, 접촉구는 높이 상향 부재에 대응하는 부분에 위치한다.
차광 부재 위에 형성되어 있는 간격재를 더 포함할 수 있다.
게이트 절연막 중에서 반도체, 데이터선 및 드레인 전극에 의하여 덮인 부분의 두께가 덮이지 않은 부분의 두께보다 두꺼울 수 있다.
높이 상향 부재는 드레인 전극의 경계선이 둘러싸는 영역 안에 위치할 수 있다.
본 발명의 실시예에 의하면, 화소 전극과 박막 트랜지스터의 접촉을 위한 접촉구의 아래 부분에 높이 상향 부재를 형성하여 접촉구의 길이를 짧게 함으로서, 접촉구를 형성하기 위한 건식 식각 공정을 용이하게 만들 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
<제1 실시예>
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치에 대하여 도 1 및 도 2를 참고하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고, 도 2는 도 1의 액정 표시 장치를 II-II 선을 따라 잘라 도시한 단면도이다.
도 1 내지 도 2을 참고하면, 본 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100) 및 이와 마주하는 공통 전극 표시판(200), 그리고 두 표시판(100, 200) 사이에 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
유리 또는 플라스틱 따위의 절연 물질로 만들어진 기판(110) 위에 게이트 전극(124)을 포함하는 복수의 게이트선(gate line)(121) 및 높이 상향 부재(125), 그 위에는 게이트 절연막(gate insulating layer)(140), 복수의 반도체(154), 복수의 저항성 접촉 부재(ohmic contact)(163, 165), 복수의 데이터선(171) 및 복수의 드레인 전극(drain electrode)(175)이 차례로 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 높이 상향 부재(125)은 이 후에 설명하는 드레인 전극(175)과 중첩하고, 화소 전극(191)과 드레인 전극(175)이 접촉하는 접촉구(185) 아래에 위치한다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)을 포함한다. 드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다.
반도체(154)는 게이트 전극(124) 위에 위치하며 그 위의 저항성 접촉 부재(163, 165)는 반도체(154)와 데이터선(171) 및 드레인 전극(175) 사이에만 배치되어 이 둘 사이의 접촉 저항을 낮추어 준다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.
데이터선(171) 및 드레인 전극(175) 위에는 질화 규소 및 산화 규소 따위로 만들어진 차단층(160)이 형성되어 있다. 차단층(160)은 후술하는 색필터(230R, 230G, 230B)가 소스 전극(173)과 드레인 전극(175) 사이에 노출되어 있는 반도 체(154)로 유입되는 것을 방지할 수 있다.
차단층(160) 위에 게이트선(121), 데이터선(171) 및 박막 트랜지스터에 대응하는 부분에 블랙 매트릭스(black matrix)라고 하는 차광 부재(220)가 형성되어 있으며, 차광 부재(220)가 구획하는 화소 영역 내에 색필터(230R, 230G, 230B) 가 형성되어 있다.
색필터(230R, 230G, 230B) 위에 색필터(230R, 230G, 230B)가 들뜨는 것을 방지하고, 후속 공정에서 색필터(230R, 230G, 230B)에 식각액 등의 화학액이 유입되는 것을 방지하는 덮개층(180)이 형성되어 있다.
덮개층(180), 차광 부재(220) 및 차단층(160)에는 드레인 전극(175)을 드러내는 제1 접촉구(185a) 및 제2 접촉구(185b)를 포함하는 접촉구(185)가 형성되어 있다.
덮개층(180) 위에는 화소 전극(191)이 형성되어 있으며, 접촉구(185)를 통하여 드레인 전극(175)과 연결되어 있다.
접촉구(185)의 아래에 높이 상향 부재(125)가 형성되어 있어서, 높이 상향 부재(125)의 높이만큼 접촉구(185)의 길이가 짧아진다. 특히, 차광 부재(220) 부분의 접촉구(185b)의 길이가 짧아진다. 또한, 높이 상향 부재(125)는 드레인 전극(175)의 경계선이 둘러싸는 영역 안에 위치할 수 있다.
공통 전극 표시판(200)은 박막 트랜지스터 표시판(100)과 마주 보며, 기판(210)과 그 위에 형성되어 있는 공통 전극(270)을 포함한다. 그러나 공통 전극(270)은 박막 트랜지스터 표시판(100)에 형성될 수도 있다.
공통 전극 표시판(200)과 박막 트랜지스터 표시판(100) 사이에는 액정층(3)이 위치한다.
그러면 도 1 및 도 2에 도시한 액정 표시 장치의 제조 방법에 대하여 도 3 내지 도 9을 도 1 및 도 2를 함께 참고하여 설명한다.
도 3 내지 도 9은 도 1 및 도 2의 액정 표시 장치의 제조 방법을 차례로 도시한 단면도이다.
먼저 도 3에 도시한 바와 같이, 절연 기판(110) 위에 게이트 전극(124)을 포함하는 게이트선(121) 및 높이 상향 부재(125)을 형성한 후, 게이트선(121) 및 높이 상향 부재(125)을 포함한 절연 기판(110)의 전면에 게이트 절연막(140)을 형성한다. 높이 상향 부재(125)는 후에 형성하는 접촉구(185)의 아래 부분에 형성한다. 또한, 높이 상향 부재(125)는 후에 형성하는 드레인 전극(175)의 경계선이 둘러싸는 영역 안에 위치하게 형성할 수 있다.
이어서, 도 4 및 도5에 도시한 바와 같이, 게이트 절연막(140) 위에 반도체층(150), 저항성 접촉층(161) 및 데이터 도전층(170)을 차례로 적층한다.
데이터 도전층(170) 위에 감광막(도시하지 않음)을 도포하고 슬릿 마스크 따위를 사용하여 두께가 다른 감광막 패턴을 형성한다. 그 다음, 감광막 패턴을 마스크로 하여 데이터 도전층(170), 저항성 접촉층(161) 및 반도체층(150)을 1차 식각한 후 데이터 도전층(170)을 2차 식각하여 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성한다. 그 다음, 소스 전극(173) 및 드레인 전극(175) 사이에 노출되어 있는 저항성 접촉층(161)을 제거하여 저항성 접촉 부 재(163, 165)를 형성한다.
그 다음, 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140)을 포함한 전면에 차단층(160)을 형성한다.
이어서, 도 6에 도시한 바와 같이, 차단층(160) 위에 게이트선(121)과 데이터선(171)에 대응하는 부분에 차광 부재(220)를 형성한다.
이어서, 도 7에 도시한 바와 같이, 차광 부재(220)에 의해 구획된 각 영역에 색필터(230R, 230G, 230B)를 형성한다. 색필터(230R, 230G, 230B)는 잉크젯 인쇄 방법으로 수행할 수 있으며, 잉크젯 인쇄 방법은 차광 부재(220)에 의해 구획된 영역에 잉크젯용 헤드를 이동하면서 색필터 용액을 적하하는 방식으로 수행할 수 있다. 이어서 색필터 용액을 건조한다.
이어서, 도 8에 도시한 바와 같이, 색필터(230R, 230G, 230B) 및 차광 부재(220) 위에 덮개층(180)을 형성한 후, 덮개층(180), 차광 부재(220) 및 차단층(160)에 드레인 전극(175)을 드러내는 접촉구(185)를 형성한다.
접촉구(185)를 형성할 때는 덮개층(180) 위에 감광막(도시하지 않음)을 도포하고 마스크를 사용하여 감광막 패턴을 형성한다. 그 다음, 감광막 패턴을 마스크로 건식 식각을 실시하여 제1 접촉구(185a)를 형성한다. 그 다음, 제1 접촉구(185a)가 형성된 덮개층(180)을 마스크로 건식 식각을 실시하여 차광 부재(220) 및 차단층(160)에 제2 접촉구(185b)를 형성한다.
여기서, 접촉구(185)는 접촉구(185)의 아래 부분에 위치한 높이 상향 부재(125)로 인하여 그 두께만큼 접촉구(185)의 길이가 줄어들게 된다. 특히, 제2 접촉구(185b)의 길이가 높이 상향 부재(125)의 두께만큼 줄어들게 된다.
따라서, 건식 식각을 실시하는 두께가 줄어들게 되므로, 건식 식각을 좀 더 용이하게 실시할 수 있게 되어 생산성이 향상될 수 있다.
이어서, 도 9에 도시한 바와 같이, 덮개층(180) 위에 접촉구(185)를 통하여 드레인 전극(175)에 연결되는 화소 전극(191)을 형성한다.
공통 전극 표시판(200)은 절연 기판(210) 위에 공통 전극(270)을 형성한다.
다음 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200) 중 하나 위에 액정을 적하한 후, 두 표시판(100, 200)을 합착(assembly)한다.
또한, 도 10에 도시한 바와 같이, 게이트 절연막(140)의 두께가 일정하지 않을 수 있다. 즉, 반도체(154), 데이터선(171) 및 드레인 전극(175)에 의해 덮이는 부분의 게이트 절연막(140)의 두께가 그 외에 부분보다 더 두껍다. 따라서, 게이트 절연막(140)의 두께 차이만큼 상대적으로 접촉구(185)의 길이가 줄어들게 된다.
이러한 게이트 절연막(140)의 두께 차이는 반도체(154), 저항성 접촉 부재(163, 165), 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성할 때 두께가 다른 감광막 패턴을 마스크로 하여 데이터 도전층(170), 저항성 접촉층(161) 및 반도체층(150)을 1차 식각하는데, 이 때, 1차 식각 시에 게이트 절연막(140)의 일부도 식각을 하여 게이트 절연막(140)의 두께를 다르게 한다.
또한, 도 11에 도시한 바와 같이, 덮개층(180), 색필터(230R, 230G, 230B) 및 차단층(160)에 접촉구(185)가 형성될 수 있다. 이 경우, 색필터(230R, 230G, 230B)가 화소 전극(191)과 드레인 전극(175)의 접촉되는 부분까지 형성되어 접촉 구(185)를 형성할 때는 덮개층(180) 위에 감광막(도시하지 않음)을 도포하고 마스크를 사용하여 감광막 패턴을 형성한다. 그 다음, 감광막 패턴을 마스크로 건식 식각을 실시하여 제1 접촉구(185a)를 형성한다. 그 다음, 제1 접촉구(185a)가 형성된 덮개층(180)을 마스크로 건식 식각을 실시하여 색필터(230R, 230G, 230B) 및 차단층(160)에 제2 접촉구(185b)를 형성한다.
<제 2 실시예>
도 12 내지 도 15를 참고하여 본 발명의 제2 실시예에 따른 액정 표시 장치에 대해 설명한다.
도 12은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 13는 도 12의 액정 표시 장치를 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 14은 도 12의 액정 표시 장치를 XIⅤ-XIⅤ 선을 따라 잘라 도시한 단면도이다.
도 12 내지 도 14에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 액정 표시 장치의 제1 실시예에 따른 액정 표시 장치와 거의 유사하다.
하지만, 차단층(160) 위에 게이트선(121), 데이터선(171) 및 박막 트랜지스터에 대응하는 부분에 차광 부재(220)을 대체하여 격벽(361)이 형성되어 있고, 격벽(361)이 구획하는 화소 영역 내에 색필터(230R, 230G, 230B) 가 형성되어 있다.
색필터(230R, 230G, 230B) 위에 덮개층(180)이 형성되어 있으며, 덮개층(180), 격벽(361) 및 차단층(160)에는 드레인 전극(175)을 드러내는 제1 접촉구(185a) 및 제2 접촉구(185b)를 포함하는 접촉구(185)가 형성되어 있다.
덮개층(180) 위에는 화소 전극(191)이 형성되어 있으며, 접촉구(185)를 통하 여 드레인 전극(175)과 연결되어 있다.
접촉구(185)의 아래에 높이 상향 부재(125)가 형성되어 있어서, 높이 상향 부재(125)의 높이만큼 접촉구(185)의 길이가 짧아진다. 특히, 격벽(361) 부분의 접촉구(185b)의 길이가 짧아진다. 또한, 높이 상향 부재(125)는 드레인 전극(175)의 경계선이 둘러싸는 영역 안에 위치할 수 있다.
덮개층(180) 위에 게이트선(121) 및 데이터선(171)에 대응하는 부분에 차광 부재(220)가 형성되어 있으며, 차광 부재(220) 위에 간격재(320)가 형성되어 있다.
이는 덮개층(180) 및 화소 전극(191) 위에 차광막을 형성한 후, 슬릿 마스크를 사용하여 노광함으로써, 차광 부재(220) 위에 간격재(320)를 형성할 수 있다.
또한, 도 15에 도시한 바와 같이, 게이트 절연막(140)의 두께가 일정하지 않을 수 있다. 즉, 반도체(154), 데이터선(171) 및 드레인 전극(175)에 의해 덮이는 부분의 게이트 절연막(140)의 두께가 그 외에 부분보다 더 두껍다. 따라서, 게이트 절연막(140)의 두께 차이만큼 상대적으로 접촉구(185)의 길이가 줄어들게 된다.
이러한 게이트 절연막(140)의 두께 차이는 반도체(154), 저항성 접촉 부재(163, 165), 소스 전극(173)을 포함하는 데이터선(171) 및 드레인 전극(175)을 형성할 때 두께가 다른 감광막 패턴을 마스크로 하여 데이터 도전층(170), 저항성 접촉층(161) 및 반도체층(150)을 1차 식각하는데, 이 때, 1차 식각 시에 게이트 절연막(140)의 일부도 식각을 하여 게이트 절연막(140)의 두께를 다르게 한다.
또한, 도 16에 도시한 바와 같이, 덮개층(180), 색필터(230R, 230G, 230B) 및 차단층(160)에 접촉구(185)가 형성될 수 있다. 이 경우, 색필터(230R, 230G, 230B)가 화소 전극(191)과 드레인 전극(175)의 접촉되는 부분까지 형성되어 접촉구(185)를 형성할 때는 덮개층(180) 위에 감광막(도시하지 않음)을 도포하고 마스크를 사용하여 감광막 패턴을 형성한다. 그 다음, 감광막 패턴을 마스크로 건식 식각을 실시하여 제1 접촉구(185a)를 형성한다. 그 다음, 제1 접촉구(185a)가 형성된 덮개층(180)을 마스크로 건식 식각을 실시하여 색필터(230R, 230G, 230B) 및 차단층(160)에 제2 접촉구(185b)를 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. 예컨대, 본 실시예는 액정 표시 장치를 다루고 있으나, 본 발명은 박막 트랜지스터를 포함하는 다른 여러 종류의 표시 장치에 적용될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치의 배치도이고,
도 2는 도 1의 액정 표시 장치을 II-II 선을 따라 잘라 도시한 단면도이고,
도 3 내지 도 9는 도 1 및 도 2의 액정 표시 장치의 제조 방법을 차례로 도시한 단면도이고,
도 10은 본 발명의 제1 실시예에 따른 액정 표시 장치의 다른 단면도이고,
도 11은 본 발명의 제1 실시예에 따른 액정 표시 장치의 또 다른 단면도이고,
도 12은 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,
도 13는 도 12의 액정 표시 장치을 XIII-XIII 선을 따라 잘라 도시한 단면도이고,
도 14은 도 12의 액정 표시 장치을 XIⅤ-XIⅤ 선을 따라 잘라 도시한 단면도이고,
도 15는 본 발명의 제2 실시예에 따른 액정 표시 장치의 다른 단면도이고,
도 16의 본 발명의 제2 실시예에 따른 액정 표시 장치의 또 다른 단면도이다.
<도면 부호의 설명>
3: 액정층 100: 박막 트랜지스터 표시판
110, 210: 기판 121: 게이트선
124: 게이트 전극 125: 높이 상향 부재
171: 데이터선 175: 드레인 전극
180: 덮개층 185: 접촉구
191: 화소 전극 200: 공통 전극 표시판
220: 차광 부재 230R, 230G, 230B: 색필터
270: 공통 전극 320: 간격재
361: 격벽

Claims (22)

  1. 제1 기판 위에 게이트 전극을 포함하는 게이트선 및 높이 상향 부재를 형성하는 단계,
    상기 게이트선 및 상기 높이 상향 부재 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계,
    상기 게이트 절연막 및 상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위의 상기 게이트선 및 상기 데이터선과 대응하는 부분에 화소 영역을 구획하도록 차광 부재를 형성하는 단계,
    상기 차광 부재에 의해 구획된 화소 영역에 색필터를 형성하는 단계,
    상기 차광 부재 및 상기 색필터 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막, 상기 차광 부재 또는 상기 색필터 그리고 상기 제1 절연막을 사진 식각하여 상기 드레인 전극의 상기 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계, 그리고
    상기 제2 절연막 위에 상기 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하고,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는
    상기 반도체, 상기 데이터선 및 상기 드레인 전극에 의하여 덮이지 않은 상기 게이트 절연막을 식각하여 상기 게이트 절연막의 두께를 줄이는 단계를 포함하는 는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 제2 절연막, 상기 차광 부재 또는 상기 색필터 그리고 상기 제1 절연막을 사진 식각하여 상기 드레인 전극의 상기 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계는
    상기 제2 절연막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 제2 절연막을 식각하여 상기 접촉구의 상부를 형성하는 제1 식각 단계,
    상기 접촉구의 상부가 형성된 제2 절연막을 마스크로 하여 상기 차광 부재 또는 상기 색필터 그리고 상기 제1 절연막을 식각하여 상기 접촉구를 완성하는 제2 식각 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  3. 제2항에서,
    상기 제1 식각 단계 및 제2 식각 단계는 건식 식각 공정으로 진행하는 박막 트랜지스터 표시판의 제조 방법.
  4. 삭제
  5. 제3항에서,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 반도체층 및 데이터 도전층을 순차적으로 적층하는 단계,
    상기 데이터 도전층 위에 슬릿 마스크를 사용하여 제1 부분과 제1 부분보다 두꺼운 제2 부분을 가지는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 반도체층 및 데이터 도전층을 식각하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 게이트 절연막을 식각하여 상기 게이트 절연막의 두께를 줄이는 단계,
    상기 감광막 패턴을 애싱하여 상기 제1 부분을 제거하는 단계,
    상기 제1 부분이 제거됨으로써 노출된 상기 데이터 도전층 및 상기 반도체층 일부를 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 삭제
  7. 제1항에서,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 반도체층 및 데이터 도전층을 순차적으로 적층하는 단계,
    상기 데이터 도전층 위에 슬릿 마스크를 사용하여 제1 부분과 제1 부분보다 두꺼운 제2 부분을 가지는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 반도체층 및 데이터 도전층을 식각하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 게이트 절연막을 식각하여 상기 게이트 절연막의 두께를 줄이는 단계,
    상기 감광막 패턴을 애싱하여 상기 제1 부분을 제거하는 단계,
    상기 제1 부분이 제거됨으로써 노출된 상기 데이터 도전층 및 상기 반도체층 일부를 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제1 기판,
    상기 제1 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선 및 높이 상향 부재,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극,
    상기 게이트 절연막, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위의 상기 게이트선 및 상기 데이터선에 대응하는 부분에 형성되어 있으며, 화소 영역을 구획하는 차광 부재,
    상기 차광 부재에 의해 구획된 화소 영역에 형성되어 있는 색필터,
    상기 차광 부재 및 상기 색필터 위에 형성되어 있는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있으며, 상기 제2 절연막, 상기 차광 부재 또는 상기 색필터 그리고 상기 제1 절연막을 관통하여 상기 드레인 전극을 노출하는 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극을 포함하고,
    상기 접촉구는 상기 높이 상향 부재에 대응하는 부분에 위치하고,
    상기 게이트 절연막 중에서 상기 반도체, 상기 데이터선 및 상기 드레인 전극에 의하여 덮인 부분의 두께가 덮이지 않은 부분의 두께보다 두꺼운 박막 트랜지스터 표시판.
  9. 삭제
  10. 제8항에서,
    상기 높이 상향 부재는 상기 드레인 전극의 경계선이 둘러싸는 영역 안에 위치하는 박막 트랜지스터 표시판.
  11. 제1 기판 위에 게이트 전극을 포함하는 게이트선 및 높이 상향 부재를 형성하는 단계,
    상기 게이트선 및 상기 높이 상향 부재 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계,
    상기 게이트 절연막 및 상기 데이터선 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위의 상기 게이트선 및 상기 데이터선과 대응하는 부분에 화소 영역을 구획하는 격벽을 형성하는 단계,
    상기 격벽에 의해 구획된 화소 영역에 색필터를 형성하는 단계,
    상기 격벽 및 상기 색필터 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막, 상기 격벽 또는 상기 색필터 그리고 상기 제1 절연막을 사진 식각하여 상기 드레인 전극의 상기 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계,
    상기 제2 절연막 위에 상기 접촉구를 통하여 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계, 그리고
    상기 제2 절연막 위에 차광 부재를 형성하는 단계를 포함하고,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는
    상기 반도체, 상기 데이터선 및 상기 드레인 전극에 의하여 덮이지 않은 상기 게이트 절연막을 식각하여 상기 게이트 절연막의 두께를 줄이는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  12. 제11항에서,
    상기 제2 절연막, 상기 격벽 또는 상기 색필터 그리고 상기 제1 절연막을 사진 식각하여 상기 드레인 전극의 상기 높이 상향 부재와 중첩하는 부분을 노출하는 접촉구를 형성하는 단계는
    상기 제2 절연막 위에 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 제2 절연막을 식각하여 상기 접촉구의 상부를 형성하는 제1 식각 단계,
    상기 접촉구의 상부가 형성된 제2 절연막을 마스크로 하여 상기 격벽 또는 상기 색필터 그리고 상기 제1 절연막을 식각하여 상기 접촉구를 완성하는 제2 식각 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제1 식각 단계 및 제2 식각 단계는 건식 식각 공정으로 진행하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 제2 절연막 위에 차광 부재를 형성하는 단계 다음에 상기 차광 부재 위에 간격재를 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  15. 삭제
  16. 제14항에서,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 반도체층 및 데이터 도전층을 순차적으로 적층하는 단계,
    상기 데이터 도전층 위에 슬릿 마스크를 사용하여 제1 부분과 제1 부분보다 두꺼운 제2 부분을 가지는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 반도체층 및 데이터 도전층을 식각하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 게이트 절연막을 상기 게이트 절연막의 식각하여 두께를 줄이는 단계,
    상기 감광막 패턴을 애싱하여 상기 제1 부분을 제거하는 단계,
    상기 제1 부분이 제거됨으로써 노출된 상기 데이터 도전층 및 상기 반도체층 일부를 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 삭제
  18. 제11항에서,
    상기 게이트 절연막 위에 반도체, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극을 형성하는 단계는
    상기 게이트 절연막 위에 반도체층 및 데이터 도전층을 순차적으로 적층하는 단계,
    상기 데이터 도전층 위에 슬릿 마스크를 사용하여 제1 부분과 제1 부분보다 두꺼운 제2 부분을 가지는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 반도체층 및 데이터 도전층을 식각하는 단계,
    상기 감광막 패턴을 마스크로 하여 상기 게이트 절연막을 식각하여 상기 게이트 절연막의 두께를 줄이는 단계,
    상기 감광막 패턴을 애싱하여 상기 제1 부분을 제거하는 단계,
    상기 제1 부분이 제거됨으로써 노출된 상기 데이터 도전층 및 상기 반도체층 일부를 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  19. 제1 기판,
    상기 제1 기판 위에 형성되어 있으며 게이트 전극을 포함하는 게이트선 및 높이 상향 부재,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체,
    상기 반도체 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하며 상기 높이 상향 부재와 적어도 일부가 중첩하는 드레인 전극,
    상기 게이트 절연막, 상기 데이터선 및 상기 드레인 전극 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위의 상기 게이트선 및 상기 데이터선에 대응하는 부분에 형성되어 있으며, 화소 영역을 구획하는 격벽,
    상기 격벽에 의해 구획된 영역에 형성되어 있는 색필터,
    상기 격벽 및 상기 색필터 위에 형성되어 있는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있으며, 상기 제2 절연막, 상기 격벽 또는 상기 색필터 그리고 상기 제1 절연막을 관통하여 상기 드레인 전극을 노출하는 접촉구를 통해 상기 드레인 전극과 연결되는 화소 전극,
    상기 제2 절연막 위의 상기 게이트선 및 상기 데이터선에 대응하는 부분에 형성된 차광 부재
    를 포함하고, 상기 접촉구는 상기 높이 상향 부재에 대응하는 부분에 위치하고,
    상기 게이트 절연막 중에서 상기 반도체, 상기 데이터선 및 상기 드레인 전극에 의하여 덮인 부분의 두께가 덮이지 않은 부분의 두께보다 두꺼운 박막 트랜지스터 표시판.
  20. 제19항에서,
    상기 차광 부재 위에 형성되어 있는 간격재를 더 포함하는 박막 트랜지스터 표시판.
  21. 삭제
  22. 제19항에서,
    상기 높이 상향 부재는 상기 드레인 전극의 경계선이 둘러싸는 영역 안에 위치하는 박막 트랜지스터 표시판.
KR1020080072704A 2008-07-25 2008-07-25 박막 트랜지스터 표시판 및 그 제조 방법 KR101499226B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080072704A KR101499226B1 (ko) 2008-07-25 2008-07-25 박막 트랜지스터 표시판 및 그 제조 방법
US12/434,907 US8598581B2 (en) 2008-07-25 2009-05-04 Thin film transistor substrate and method for manufacturing the same
JP2009120105A JP5559983B2 (ja) 2008-07-25 2009-05-18 薄膜トランジスター表示板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080072704A KR101499226B1 (ko) 2008-07-25 2008-07-25 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100011470A KR20100011470A (ko) 2010-02-03
KR101499226B1 true KR101499226B1 (ko) 2015-03-05

Family

ID=41567831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080072704A KR101499226B1 (ko) 2008-07-25 2008-07-25 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8598581B2 (ko)
JP (1) JP5559983B2 (ko)
KR (1) KR101499226B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI383232B (zh) 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
KR101951725B1 (ko) * 2012-01-04 2019-02-27 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN103219336B (zh) * 2013-03-29 2016-06-29 京东方科技集团股份有限公司 一种阵列基板、显示装置以及阵列基板的制备方法
KR102098712B1 (ko) * 2013-07-16 2020-04-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102186576B1 (ko) * 2014-03-21 2020-12-04 삼성디스플레이 주식회사 액정 표시 패널 및 이의 제조 방법
KR20150137214A (ko) * 2014-05-28 2015-12-09 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102315207B1 (ko) * 2015-03-17 2021-10-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN110534529A (zh) * 2019-08-09 2019-12-03 深圳市华星光电技术有限公司 一种tft阵列基板及其显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107445A (ja) * 2001-07-26 2003-04-09 Matsushita Electric Ind Co Ltd 液晶表示装置用基板およびその製造方法ならびにそれを用いた液晶表示装置およびその製造方法
US20080113461A1 (en) * 2006-11-15 2008-05-15 Au Optronics Corp. Method for manufacturing a lower substrate of a liquid crystal display device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3264364B2 (ja) 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
KR100675317B1 (ko) * 1999-12-30 2007-01-26 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그의 제조방법
JP4785236B2 (ja) 2000-10-20 2011-10-05 キヤノン株式会社 液晶素子の製造方法
KR100848084B1 (ko) 2001-03-12 2008-07-24 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시장치
JP3706043B2 (ja) 2001-05-23 2005-10-12 シャープ株式会社 液晶用マトリクス基板の製造方法
JP2002350886A (ja) 2001-05-28 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および液晶表示装置
JP2002350887A (ja) 2001-05-28 2002-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法および液晶表示装置
KR100756251B1 (ko) 2001-08-27 2007-09-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
KR100602062B1 (ko) * 2003-04-03 2006-07-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR20050068457A (ko) 2003-12-30 2005-07-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 이의 형성 방법
JP2005309147A (ja) 2004-04-22 2005-11-04 Sharp Corp アクティブマトリクス基板及びそれを備えた表示装置
KR100942265B1 (ko) * 2004-05-31 2010-02-16 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 제조방법
KR100628272B1 (ko) * 2004-06-30 2006-09-27 엘지.필립스 엘시디 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
KR101100674B1 (ko) 2004-06-30 2012-01-03 엘지디스플레이 주식회사 씨오티 구조 액정표시장치용 어레이 기판 제조방법
GB2421833B (en) * 2004-12-31 2007-04-04 Lg Philips Lcd Co Ltd Liquid crystal display device and method for fabricating the same
KR20060102173A (ko) 2005-03-23 2006-09-27 삼성전자주식회사 액정표시장치용 박막 트랜지스터 및 이의 제조 방법
KR20060115778A (ko) 2005-05-06 2006-11-10 삼성전자주식회사 박막 트랜지스터 기판, 이를 포함하는 액정표시장치와 그제조 방법
JP5144055B2 (ja) 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
JP2007139948A (ja) 2005-11-16 2007-06-07 Epson Imaging Devices Corp 電気光学装置及び電子機器
KR101222952B1 (ko) * 2005-11-18 2013-01-17 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR101305069B1 (ko) 2005-12-19 2013-09-11 삼성디스플레이 주식회사 어레이 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
KR20070071296A (ko) 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
US20070262312A1 (en) * 2006-05-11 2007-11-15 Au Optronics Corp. Thin film transistor array substrate structures and fabrication method thereof
US20080049176A1 (en) * 2006-08-25 2008-02-28 Samsung Electronics Co., Ltd. Thin film transistor-array substrate, transflective liquid crystal display device with the same, and method for manufacturing the same
KR101335276B1 (ko) * 2006-09-20 2013-11-29 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 그 제조 방법
KR20090063469A (ko) * 2007-12-14 2009-06-18 삼성전자주식회사 유기박막 트랜지스터 표시판, 이의 제조 방법, 및 유기박막트랜지스터 표시판을 갖는 표시장치
KR101490480B1 (ko) * 2008-07-07 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107445A (ja) * 2001-07-26 2003-04-09 Matsushita Electric Ind Co Ltd 液晶表示装置用基板およびその製造方法ならびにそれを用いた液晶表示装置およびその製造方法
US20080113461A1 (en) * 2006-11-15 2008-05-15 Au Optronics Corp. Method for manufacturing a lower substrate of a liquid crystal display device

Also Published As

Publication number Publication date
US20100019246A1 (en) 2010-01-28
US8598581B2 (en) 2013-12-03
KR20100011470A (ko) 2010-02-03
JP5559983B2 (ja) 2014-07-23
JP2010033019A (ja) 2010-02-12

Similar Documents

Publication Publication Date Title
KR101499226B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US9841623B2 (en) Liquid crystal display and manufacturing method thereof
US9158167B1 (en) Liquid crystal display and manufacturing method thereof
US9171933B2 (en) Display device and manufacturing method thereof
KR20090126765A (ko) 액정 표시 장치 및 그 제조 방법
KR100397671B1 (ko) 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법
KR20110021586A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20070066070A (ko) 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
US9411198B2 (en) Liquid crystal display
KR20140141364A (ko) 표시 장치 및 그 제조 방법
KR20150007175A (ko) 표시 장치 및 그 제조 방법
TW201523103A (zh) 液晶顯示器及其製造方法
KR20150000215A (ko) 표시 장치 및 그 제조 방법
US9496295B2 (en) Liquid crystal display and manufacturing method thereof
KR20160014847A (ko) 액정 표시 장치 및 그 제조 방법
US9405142B2 (en) Liquid crystal display and manufacturing method thereof
US9678376B2 (en) Liquid crystal display comprising a liquid crystal layer positioned in a microcavity having a column portion in contact with a tapered side wall of the microcavity
KR20140112289A (ko) 액정 표시 장치 및 그 제조 방법
KR20170083693A (ko) 표시 장치 및 그 제조 방법
US20150378224A1 (en) Display panel and method of manufacturing the same
KR20160084550A (ko) 표시 장치 및 그 제조 방법
US20170168346A1 (en) Display device and manufacturing method thereof
KR20160047649A (ko) 표시 장치 및 그 제조 방법
KR101642481B1 (ko) 표시 장치 및 그 제조 방법
KR102093903B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 6